JPH1064959A - Film circuit and its manufacture - Google Patents

Film circuit and its manufacture

Info

Publication number
JPH1064959A
JPH1064959A JP8213843A JP21384396A JPH1064959A JP H1064959 A JPH1064959 A JP H1064959A JP 8213843 A JP8213843 A JP 8213843A JP 21384396 A JP21384396 A JP 21384396A JP H1064959 A JPH1064959 A JP H1064959A
Authority
JP
Japan
Prior art keywords
film circuit
film
semiconductor element
reinforcing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8213843A
Other languages
Japanese (ja)
Inventor
Hiroyuki Shigeta
博幸 重田
Kenji Osawa
健治 大沢
Kazuhiro Sato
一裕 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8213843A priority Critical patent/JPH1064959A/en
Priority to SG1997002893A priority patent/SG60102A1/en
Priority to US08/909,814 priority patent/US6107678A/en
Priority to TW086111511A priority patent/TW358990B/en
Priority to KR1019970038521A priority patent/KR19980018637A/en
Publication of JPH1064959A publication Critical patent/JPH1064959A/en
Priority to US09/562,750 priority patent/US6319749B1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Abstract

PROBLEM TO BE SOLVED: To prevent the deformation of suspension parts at the time of distribution and assembly in a film circuit provided with an insulating film and wiring films (leads) which electrically connect the electrodes of a semiconductor chip and the other electronic parts on at least one major face. SOLUTION: When a reinforcing ring 8 surrounding a semiconductor chip which are electrically connected with the respective wiring films 3 at the electrodes is integrally provided through the suspension parts 10, reinforcing parts 17 for reinforcing the suspension parts 10 are provided on the suspension parts 10. The film circuit 1 is formed by forming the ring instead of an outer lead by applying a lead frame forming technology for forming an inner lead on one side and forming the outer lead by a surface layer on the other side with a laminated board of more than three layers as a base.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁性フィルム
と、その少なくとも一方の主面に形成され半導体素子の
電極と他の電子部品との間を電気的に接続する複数の配
線膜とからなるフィルム回路と、その製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises an insulating film and a plurality of wiring films formed on at least one main surface for electrically connecting an electrode of a semiconductor element to another electronic component. The present invention relates to a film circuit and a manufacturing method thereof.

【0002】[0002]

【従来の技術】半導体装置として、半導体素子上に、そ
の電極と一端部にて接続されるリードを絶縁性フィルム
の一方の面側に形成し更にリードの他端部に接続された
外部端子を該絶縁性フィルムの他方の面側に形成したフ
ィルム回路を載置し、そして、半導体素子の外側にそれ
を囲繞する補強用外形リングを形成したものがある。
2. Description of the Related Art As a semiconductor device, a lead connected to its electrode at one end is formed on one side of an insulating film and an external terminal connected to the other end of the lead is formed on a semiconductor element. There is one in which a film circuit formed on the other surface side of the insulating film is mounted, and a reinforcing outer ring surrounding the semiconductor circuit is formed outside the semiconductor element.

【0003】しかしながら、このような半導体装置で
は、半導体素子の周りにそれを囲繞する外形リングを配
置し、該外形リングと半導体素子との位置合わせをした
上でその間に封止剤を充填することが不可欠であり、そ
の位置合わせをする工程が必要であることが半導体装置
の組立工数の低減を妨げる要因になっている。これは当
然に半導体装置の低価格化を阻害する要因になる。
However, in such a semiconductor device, an outer ring surrounding the semiconductor element is arranged, and the outer ring and the semiconductor element are aligned with each other and a sealing agent is filled therebetween. Is indispensable, and the necessity of a step of aligning the positions is a factor that hinders a reduction in the number of assembling steps of the semiconductor device. This naturally becomes a factor that hinders the cost reduction of the semiconductor device.

【0004】このためそのような問題点を解決する半導
体装置が提案されている。図7はそのような半導体装置
の一例を示すもので、(A)は平面図、(B)は(A)
のB−B線視拡大断面図である。
Therefore, a semiconductor device which solves such a problem has been proposed. FIGS. 7A and 7B show an example of such a semiconductor device, wherein FIG. 7A is a plan view and FIG.
It is an BB sectional view taken on the line of FIG.

【0005】図面において、1はフィルム回路、2は絶
縁性フィルムで、フィルム回路1のベースを成す。3、
3、・・・は絶縁性フィルム2の一方の側(下側)に形
成されたリード(配線膜)で、その先端部3aが半導体
素子(4)の電極パッド(5)に接続されている。該リ
ード3、3、・・・は形成しようとするパターンに対し
てネガのパターンを有するレジストをマスクとして例え
ば銅あるいはニッケル等の金属を形成することにより形
成される。
In the drawings, reference numeral 1 denotes a film circuit, and 2 denotes an insulating film, which forms the base of the film circuit 1. 3,
Reference numerals 3,... Denote leads (wiring films) formed on one side (lower side) of the insulating film 2, and the tips 3a are connected to the electrode pads (5) of the semiconductor element (4). . The leads 3, 3,... Are formed by forming a metal such as copper or nickel using a resist having a negative pattern for the pattern to be formed as a mask.

【0006】6、6、・・・は各リード3、3、・・・
の半導体素子(4)の電極パッド(5)と接続される側
の反対側の端部3b、3b、・・・上に形成されたボー
ル状の外部端子で、例えばニッケル及び半田あるいは金
等からなり、上記ベース(絶縁性フィルム)2の反半導
体素子側の面に形成され、ベース2の孔を通してリード
3の端部3bに接続されている。
The leads 6, 3,... Are the respective leads 3, 3,.
Ball-shaped external terminals formed on the ends 3b, 3b,... Opposite to the side connected to the electrode pads (5) of the semiconductor element (4). The base (insulating film) 2 is formed on the surface on the side opposite to the semiconductor element, and is connected to the end 3 b of the lead 3 through a hole in the base 2.

【0007】8は半導体素子(4)を囲繞する補強用外
形リングで、吊り部10、10、10、10を介してフ
ィルム回路主部の外側に一体に形成されており、例えば
銅、アルミニウム、銅、ニッケル等からなる積層構造を
有している。一方、吊り部10、10、10、10はリ
ード3、3、・・・と同じ層からなり、従って、例えば
銅あるいはニッケルからなる。
Reference numeral 8 denotes a reinforcing outer ring surrounding the semiconductor element (4), which is integrally formed outside the main part of the film circuit through hanging portions 10, 10, 10, and 10, for example, copper, aluminum, It has a laminated structure made of copper, nickel or the like. On the other hand, the suspension portions 10, 10, 10, 10 are formed of the same layer as the leads 3, 3,... And are therefore made of, for example, copper or nickel.

【0008】このようなフィルム回路によれば、図7
(A)に示したように、フィルム回路主部15の外側部
分に吊り部10、10、10、10を介して外形リング
8が一体に形成されているので、図7(B)に示すよう
に、単にフィルム回路1を半導体素子4上に載置するだ
けでリング8が半導体素子4に対して位置決めされる。
従って、半導体素子4に対して所定の位置関係でリング
8を設けるためだけの特別の工程を設ける必要がない。
According to such a film circuit, FIG.
As shown in FIG. 7A, since the outer ring 8 is integrally formed on the outer portion of the film circuit main portion 15 via the hanging portions 10, 10, 10, 10, as shown in FIG. Then, the ring 8 is positioned with respect to the semiconductor element 4 simply by placing the film circuit 1 on the semiconductor element 4.
Therefore, there is no need to provide a special step only for providing the ring 8 in a predetermined positional relationship with the semiconductor element 4.

【0009】依って、半導体装置の組立工数の低減を図
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。
Therefore, it is possible to reduce the number of assembling steps of the semiconductor device, and to reduce the manufacturing cost of the semiconductor device.

【0010】[0010]

【発明が解決しようとする課題】ところで、従来のフィ
ルム回路においては、吊り部の幅が狭く、例えば18〜
25μm程度であるので、機械的強度に劣るため、配送
時や組立て時等で小さな衝撃が加わるだけで変形し易い
という問題がある。
By the way, in the conventional film circuit, the width of the hanging portion is small, for example, 18 to
Since the thickness is about 25 μm, the mechanical strength is inferior, so that there is a problem that deformation is liable to occur only by applying a small impact at the time of delivery or assembly.

【0011】このようにフィルム回路の吊り部が変形し
易いと、最悪な場合には吊り部が切れて、回路部が脱落
することが起きるので、歩留まりが低くなる。また、フ
ィルム回路の吊り部が変形し易いと、回路部と外形リン
グとの位置精度が低下してくるようになるので、組立に
支障が生ずるようになる。
If the hanging portion of the film circuit is easily deformed as described above, in the worst case, the hanging portion is cut and the circuit portion falls off, so that the yield is reduced. Further, if the hanging portion of the film circuit is easily deformed, the positional accuracy between the circuit portion and the outer ring is reduced, so that the assembly is hindered.

【0012】本発明はこのような問題点を解決すべくな
されたものであり、吊り部の構造を改善するだけで吊り
部の変形を防止することができる新規なフィルム回路
と、そのその製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and a novel film circuit capable of preventing deformation of a hanging portion only by improving the structure of the hanging portion, and a method of manufacturing the same. The purpose is to provide.

【0013】[0013]

【課題を解決するための手段】請求項1のフィルム回路
は、半導体素子を囲繞するリングを支持している吊り部
上にこの吊り部を強化する強化部を設けたことを特徴と
する。
According to a first aspect of the present invention, there is provided a film circuit, wherein a reinforcement for reinforcing the suspension is provided on a suspension supporting a ring surrounding the semiconductor element.

【0014】従って、請求項1のフィルム回路によれ
ば、吊り部上に強化部が設けられているので、吊り部が
強化されるため、吊り部が変形することを防止すること
ができる。
Therefore, according to the film circuit of the first aspect, since the reinforcing portion is provided on the suspending portion, the suspending portion is strengthened, so that the suspending portion can be prevented from being deformed.

【0015】従って、吊り部が切れて、回路部が脱落す
ることがなく、また、回路部と外形リングとの位置精度
が向上するので、組立てに支障が生じない。
Therefore, the hanging portion is not broken and the circuit portion does not fall off, and the positional accuracy between the circuit portion and the outer ring is improved, so that there is no trouble in assembling.

【0016】請求項3のフィルム回路の製造方法は、請
求項1のフィルム回路を製造する方法であって、三層以
上の積層板の一方の表面側に表面層自身によりあるいは
該表面層上に形成した別の金属層により配線膜及び吊り
部を形成すると共に、絶縁性フィルムを形成し、上記配
線膜の他端部に接続されるように外部端子を形成すると
同時に、上記吊り部上に強化部を形成し、上記積層板に
対するそれを貫通する選択的エッチングと、該積層板の
他方の表面側の層に対する選択エッチングにより該層か
らなるリングを形成することを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a film circuit according to the first aspect of the present invention, wherein three or more laminated boards are provided on one surface side of the laminated board by itself or on the surface layer. The wiring film and the hanging portion are formed by another formed metal layer, an insulating film is formed, and external terminals are formed so as to be connected to the other end of the wiring film. Forming a ring, and forming a ring composed of the layer by selective etching of the laminated plate through the layer and selective etching of a layer on the other surface side of the laminated plate.

【0017】従って、請求項3の製造方法によれば、三
層以上の積層板をベースとし、一方の側にインナーリー
ドを形成し、他方の側の表面層によりアウターリードを
形成するリードフレーム形成技術を応用してアウターリ
ードの代わりにリングを形成し、外部端子と同時に強化
部を形成することによりリング付きフィルム回路を得る
ことができ、既に開発済みのリードフレーム製造技術を
そのまま利用して簡単に請求項1または2に記載のフィ
ルム回路を得ることができる。
Therefore, according to the manufacturing method of the third aspect, a lead frame is formed by forming an inner lead on one side and forming an outer lead by the surface layer on the other side, based on a laminate having three or more layers. Applying technology to form a ring in place of the outer lead and forming a reinforced part simultaneously with the external terminal, it is possible to obtain a film circuit with a ring, and it is easy to use the already developed lead frame manufacturing technology as it is The film circuit according to claim 1 or 2 can be obtained.

【0018】[0018]

【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

【0019】図1(A)、(B)は本発明の第1の実施
の形態を示すもので、(A)は平面図、(B)は(A)
のB−B線視拡大断面図である。
FIGS. 1A and 1B show a first embodiment of the present invention, wherein FIG. 1A is a plan view, and FIG.
It is an BB sectional view taken on the line of FIG.

【0020】図面において、1はフィルム回路、2は絶
縁性フィルムで、フィルム回路1のベースを成す。3、
3、・・・は絶縁性フィルム2の一方の側(下側)に形
成されたリード(配線膜)で、その先端部3aが半導体
素子(4)の電極パッド(5)に接続されることにな
る。該リード3、3、・・・は形成しようとするパター
ンに対してネガのパターンを有するレジストをマスクと
して例えば銅あるいはニッケル等の金属を形成すること
により形成される。
In the drawings, reference numeral 1 denotes a film circuit, and 2 denotes an insulating film, which forms the base of the film circuit 1. 3,
Reference numerals 3,... Denote leads (wiring films) formed on one side (lower side) of the insulating film 2, and the tips 3a thereof are connected to the electrode pads (5) of the semiconductor element (4). become. The leads 3, 3,... Are formed by forming a metal such as copper or nickel using a resist having a negative pattern for the pattern to be formed as a mask.

【0021】6、6、・・・は各リード3、3、・・・
の半導体素子(4)の電極パッド(5)と接続される側
の反対側の端部3b、3b、・・・上に形成されたボー
ル状の外部端子で、例えばニッケル及び半田あるいは金
等からなり、上記ベース(絶縁性フィルム)2の反半導
体素子側の面に形成され、ベース2の孔を通してリード
3の端部3bに接続されている。
.. Represent the leads 3, 3,.
Ball-shaped external terminals formed on the ends 3b, 3b,... Opposite to the side connected to the electrode pads (5) of the semiconductor element (4). The base (insulating film) 2 is formed on the surface on the side opposite to the semiconductor element, and is connected to the end 3 b of the lead 3 through a hole in the base 2.

【0022】8は半導体素子(4)を囲繞する補強用外
形リングで、吊り部10、10、10、10を介してフ
ィルム回路主部の外側に一体に形成されており、例えば
銅、アルミニウム、銅、ニッケル等からなる積層構造を
有している。一方、吊り部10、10、10、10はリ
ード3、3、・・・と同じ層からなり、従って、例えば
銅あるいはニッケルからなる。尚、吊り部10、10、
10、10は従来例に比べて、その幅は広く設けられて
いる。これは、後述するようにこの上に強化部を形成す
るためにである。
Reference numeral 8 denotes a reinforcing outer ring surrounding the semiconductor element (4), which is integrally formed on the outside of the main part of the film circuit through suspending portions 10, 10, 10, and 10, for example, copper, aluminum, It has a laminated structure made of copper, nickel or the like. On the other hand, the suspension portions 10, 10, 10, 10 are formed of the same layer as the leads 3, 3,... And are therefore made of, for example, copper or nickel. In addition, the hanging parts 10, 10,
10 and 10 are provided wider than the conventional example. This is to form a reinforced portion thereon as described later.

【0023】17は吊り部10、10、10上に設けら
れた強化部で、ボール状の外部端子6、6、・・・と同
一材料の、例えばニッケル及び半田あるいは金等からな
っている。この強化部17は、吊り部10、10、10
を強化するために設けられており、外部端子6、6、・
・・の形成と同時に形成される。
Reference numeral 17 denotes a reinforcing portion provided on the suspension portions 10, 10, 10, and is made of the same material as the ball-shaped external terminals 6, 6, for example, nickel, solder, or gold. The reinforcing portion 17 includes the hanging portions 10, 10, and 10.
, And external terminals 6, 6,.
.. formed simultaneously with the formation of

【0024】本フィルム回路は、図1に示したように、
フィルム回路主部15の外側部分に、その上に強化部1
7を設けた吊り部10、10、10、10を介して外形
リング8が一体に形成されているので、図2に示すよう
に、単にフィルム回路1を半導体素子4上に載置して外
形リング8を半導体素子4に対して位置決めするとき、
吊り部10、10、10を変形させることなく、外形リ
ング8が半導体素子4に対して位置決めされる。
This film circuit, as shown in FIG.
On the outer part of the film circuit main part 15, a reinforcing part 1
2, the film circuit 1 is simply placed on the semiconductor element 4 so that the film circuit 1 is mounted on the semiconductor element 4, as shown in FIG. When positioning the ring 8 with respect to the semiconductor element 4,
The external ring 8 is positioned with respect to the semiconductor element 4 without deforming the hanging parts 10, 10, 10.

【0025】従って、吊り部が切れて、回路部が脱落す
ることが起きることはなく、また、回路部と外形リング
との位置精度が向上するので、組立てに支障が生じな
い。
Therefore, the hanging portion is not cut and the circuit portion does not fall off, and the positional accuracy between the circuit portion and the outer ring is improved, so that there is no trouble in assembling.

【0026】尚、図2は図1に示したフィルム回路を半
導体素子に組み付けた半導体装置を示す断面図であり、
同図において、4は半導体素子、5はその電極パッド、
7は例えばシリコングリスからなる緩衝剤で、フィルム
回路1・半導体素子4間に介在せしめられる。9は外形
リング8・半導体素子4間及び外形リング8・フィルム
回路1間を封止し固定する封止剤である。
FIG. 2 is a sectional view showing a semiconductor device in which the film circuit shown in FIG. 1 is assembled to a semiconductor element.
In the figure, 4 is a semiconductor element, 5 is its electrode pad,
Reference numeral 7 denotes a buffer made of, for example, silicon grease, which is interposed between the film circuit 1 and the semiconductor element 4. Reference numeral 9 denotes a sealant for sealing and fixing between the outer ring 8 and the semiconductor element 4 and between the outer ring 8 and the film circuit 1.

【0027】次に、本発明に係るフィルム回路1の製造
方法について図3(A)乃至(H)に従って工程順に説
明する。本製造方法は、三層構造の金属積層板をベース
として一方の側にアウターリードを、他方の側にインナ
ーリードを形成するリードフレーム製造技術(特開平7
−211834号公報、特開平7−147364号公報
に紹介された技術はこのリードフレーム製造技術を使用
している。)を応用したものであり、インナーリードの
代わりにフィルム回路1のリード3、3、・・・及び吊
り部10、10、10、10を、アウターリードの代わ
りに外形リング8を形成することが大きな特徴である。
Next, a method of manufacturing the film circuit 1 according to the present invention will be described in the order of steps with reference to FIGS. This manufacturing method is a lead frame manufacturing technique for forming an outer lead on one side and an inner lead on the other side based on a metal laminate having a three-layer structure.
The technology introduced in JP-A-2111834 and JP-A-7-147364 uses this lead frame manufacturing technology. ), The leads 3, 3,... And the suspension portions 10, 10, 10, 10 of the film circuit 1 are formed instead of the inner leads, and the outer ring 8 is formed instead of the outer leads. It is a big feature.

【0028】(A)先ず、図3(A)に示すように、三
層構造の金属積層板11を用意する。該積層板11は、
リング8となる厚さ例えば150μmの銅層12と、エ
ッチングストッパとしての役割を担う厚さ例えば3μm
のアルミニウム層13と、厚さ例えば2μmの銅あるい
はニッケルからなるメッキ下地層14を積層したもので
ある。
(A) First, as shown in FIG. 3A, a metal laminated plate 11 having a three-layer structure is prepared. The laminated board 11
A copper layer 12 having a thickness of, for example, 150 μm serving as the ring 8 and a thickness of, for example, 3 μm serving as an etching stopper
And a plating base layer 14 made of copper or nickel having a thickness of, for example, 2 μm.

【0029】(B)次に、図3(B)に示すように、上
記メッキ下地層14上にリード3、3、・・・及び吊り
部10、10、10、10を形成する。該リード3、
3、・・・及び吊り部10、10、10、10は、それ
の形成すべきパターンに対してネガのパターンのレジス
トを塗布し、該レジストをマスクとして層14を下地と
して銅(あるいはニッケル)メッキ(メッキ厚さ例えば
30μm)することにより形成することができる。
(B) Next, as shown in FIG. 3B, leads 3, 3,... And suspensions 10, 10, 10, 10 are formed on the plating underlayer 14. The lead 3,
3, ... and the hanging parts 10, 10, 10, 10 are coated with a resist of a negative pattern for the pattern to be formed, and the resist is used as a mask and the layer 14 is used as a base and copper (or nickel) is used. It can be formed by plating (plating thickness, for example, 30 μm).

【0030】(C)次に、図3(C)に示すように、金
属積層板11に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。
(C) Next, as shown in FIG. 3 (C), a plurality of film circuits are integrally connected by selectively performing etching through both sides of the metal laminate 11 from the both sides. Form into a lead frame shape.

【0031】(D)次に、図3(D)に示すように、上
記積層板11のリード形成面側の表面に絶縁フィルム2
を選択的に形成する。
(D) Next, as shown in FIG. 3D, an insulating film 2 is formed on the surface of the laminate 11 on the lead forming surface side.
Are formed selectively.

【0032】(E)次に、図3(E)に示すように、上
記リード3、3、・・・表面に上記絶縁性フィルム2を
マスクとして外部端子となる半田ボール6、6、・・・
を形成する。これと同時に、吊り部10、10、10、
10上にこの吊り部10、10、10、10を強化する
強化部17を形成する。該半田ボール6、6、・・・及
び強化部17はニッケルメッキ(厚さ例えば80μm)
及び半田若しくは金メッキ(厚さ例えば30μm)によ
り形成される。
(E) Next, as shown in FIG. 3E, solder balls 6, 6,... Serving as external terminals are formed on the surfaces of the leads 3, 3,... Using the insulating film 2 as a mask.・
To form At the same time, the hanging parts 10, 10, 10,
A reinforcing portion 17 for reinforcing the hanging portions 10, 10, 10, 10 is formed on 10. The solder balls 6, 6,... And the reinforcing portions 17 are nickel-plated (thickness, for example, 80 μm).
And by soldering or gold plating (thickness, for example, 30 μm).

【0033】(F)次に、図3(F)に示すように、積
層板11の裏面側に位置する厚い銅層12の外形リング
となる部分8よりも内側を裏面側からの選択的エッチン
グにより除去する。尚、このときアルミニウム層13が
エッチングストッパとなる。この段階では、該アルミニ
ウム層13は図3(C)の選択的エッチングの際に除去
された部分を除き残存している状態である。
(F) Next, as shown in FIG. 3 (F), the inside of the portion 8 serving as the outer ring of the thick copper layer 12 located on the back side of the laminated board 11 is selectively etched from the back side. To remove. At this time, the aluminum layer 13 serves as an etching stopper. At this stage, the aluminum layer 13 remains except for the portion removed during the selective etching shown in FIG.

【0034】(G)次に、図3(G)に示すように、上
記リード3、3、・・・及び吊り部10、10、10、
10(但し、図3には吊り部10は一つも現れない。)
をマスクとしてその下地であるメッキ下地層14及びエ
ッチングストッパであったアルミニウム層13をエッチ
ングする。これにより、各リード3、3、・・・及び吊
り部10、10、10、10が独立し、ここで初めて互
いに電気的にショートした状態でなくなる。15はフィ
ルム回路1の主部で、該主部15は図3(G)において
は外形リング8と分離したかのように視えるが、しか
し、それは図3に示す断面に吊り部10、10、10、
10が現れないためであり、実際にはその吊り部10、
10、10、10を介して外形リング8と一体に連結さ
れている。
(G) Next, as shown in FIG. 3 (G), the leads 3, 3,...
10 (However, no hanging portion 10 appears in FIG. 3)
Is used as a mask to etch the underlying plating layer 14 and the aluminum layer 13 serving as an etching stopper. As a result, the leads 3, 3,... And the suspension portions 10, 10, 10, 10 are independent, and are not in a state of being electrically short-circuited with each other for the first time. Reference numeral 15 denotes a main part of the film circuit 1. The main part 15 can be seen as being separated from the outer ring 8 in FIG. 3 (G). , 10,
This is because 10 does not appear.
It is integrally connected to the outer ring 8 via 10, 10, 10.

【0035】(H)次に、必要に応じて図3(H)に示
すように、各リード3、3、・・・の端部3a、3a、
・・・にバンプ16、16、・・・を形成する。図1に
示すフィルム回路1の場合はバンプがないのでこの工程
は必要ではないが、後で述べるところの図5に示す変形
例においてはバンプがあり、その変形例のフィルム回路
を製造する場合は、この工程でバンプを形成することに
なる。尚、バンプは半導体素子4側に形成する場合もあ
る。
(H) Next, if necessary, as shown in FIG. 3 (H), the ends 3a, 3a,
, Are formed with bumps 16, 16,. In the case of the film circuit 1 shown in FIG. 1, this step is not necessary because there are no bumps. However, in the later-described modified example shown in FIG. 5, there is a bump. In this step, bumps are formed. Incidentally, the bump may be formed on the semiconductor element 4 side in some cases.

【0036】このような方法によれば、三層構造の積層
金属板をベースにして一方の側にアウターリードを形成
し、他方の側にインナーリードを形成するリードフレー
ム製造方法をそのまま活用して本発明に係るフィルム回
路を製造することができる。尚、本実施の形態において
リードはメッキ下地膜上に選択的に形成したレジスト膜
をマスクとしてメッキ膜を成長させることにより形成し
ていたが、銅あるいはニッケルからなる層14を厚めに
形成しておくこととし、それを選択エッチングによりパ
ターニングすることによってリードを形成するようにし
ても良い。
According to such a method, the method of manufacturing a lead frame in which outer leads are formed on one side and inner leads are formed on the other side based on a three-layer laminated metal plate as a base. The film circuit according to the present invention can be manufactured. In this embodiment, the leads are formed by growing the plating film using the resist film selectively formed on the plating base film as a mask, but the layer 14 made of copper or nickel is formed thicker. The leads may be formed by patterning the leads by selective etching.

【0037】図4(A)乃至(D)はフィルム回路1の
半導体素子への組付けを工程順に示すものである。
FIGS. 4A to 4D show the steps of assembling the film circuit 1 to the semiconductor device.

【0038】(A)先ず、図4(A)に示すように、リ
ードフレーム状のフィルム回路1を整列された半導体素
子4上にその間に緩衝剤7を介在させた状態で位置決め
する。 (B)次に、図4(B)に示すように、各リード3、
3、・・・の先端部3a、3a、・・・を半導体素子4
の電極パッド5、5、・・・に例えばシングルポイント
ボンディングにより接続する。
(A) First, as shown in FIG. 4A, the lead frame-shaped film circuit 1 is positioned on the aligned semiconductor elements 4 with the buffer 7 interposed therebetween. (B) Next, as shown in FIG.
Are connected to the semiconductor element 4
Are connected, for example, by single point bonding.

【0039】(C)次に、図4(C)に示すように、半
導体素子4及びフィルム回路1・外形リング8間にエポ
キシ樹脂あるいはシリコン樹脂等の封止剤9をポッテン
グにより注入して封止し、且つ半導体素子4及びフィル
ム回路1・外形リング8間を固定する。
(C) Next, as shown in FIG. 4C, a sealing agent 9 such as epoxy resin or silicon resin is injected between the semiconductor element 4 and the film circuit 1 / outer ring 8 by potting to seal. And fixing between the semiconductor element 4 and the film circuit 1 / outer ring 8.

【0040】(D)次に、複数のフィルム回路1を一体
に連結したリードフレームの不要部分を切断することに
より図4(D)に示すように、フィルム回路1を他から
分離する。これによってフィルム回路1を中間回路基板
として有し、該中間回路基板上に半導体素子1の各電極
と接続されたボールグリッドアレイ状の外部端子6、
6、・・・及び強化部17を有し、外形リング8により
補強された半導体装置を得ることができる。
(D) Next, as shown in FIG. 4D, the film circuit 1 is separated from the others by cutting unnecessary portions of the lead frame in which the plurality of film circuits 1 are integrally connected. Thereby, the film circuit 1 is provided as an intermediate circuit board, and the ball grid array-shaped external terminals 6 connected to the respective electrodes of the semiconductor element 1 are provided on the intermediate circuit board.
, And the reinforcing portion 17, and a semiconductor device reinforced by the outer ring 8 can be obtained.

【0041】そして、かかる組立方法によれば、フィル
ム回路1にその上に強化部17が設けられた吊り部1
0、10、10を介して一体に外形リング8が形成され
ているので、フィルム回路1を半導体素子4に対して位
置決めすると自ずと外形リング8も半導体素子4に対し
て位置決めされ、しかも吊り部10、10、10を変形
させることがない。
According to such an assembling method, the hanging portion 1 on which the reinforcing portion 17 is provided on the film circuit 1 is provided.
Since the outer ring 8 is formed integrally with the semiconductor device 4 via the holes 0, 10, and 10, the outer ring 8 is naturally positioned with respect to the semiconductor element 4 when the film circuit 1 is positioned with respect to the semiconductor element 4. , 10 and 10 are not deformed.

【0042】図5は図1に示したフィルム回路の変形例
を示す断面図であり、本変形例の図1に示したものとの
違いは単に各リード3の先端部3aが半導体素子4上に
形成された金属バンプ16を介して電極パッド5にボン
ディングされている点にあるに過ぎない。
FIG. 5 is a cross-sectional view showing a modification of the film circuit shown in FIG. 1. The difference between this modification and the circuit shown in FIG. The only difference is that it is bonded to the electrode pad 5 via the metal bump 16 formed on the substrate.

【0043】図6は図1に示したフィルム回路の別の変
形例を示す平面図である。
FIG. 6 is a plan view showing another modification of the film circuit shown in FIG.

【0044】本変形例の図1に示したフィルム回路1と
の違いは、強化部17及びこれを形成する吊り部10、
10、10の形状にあり、吊り部10、10、10を直
線状ではなく方形状に形成して、面積の大きい強化部1
7を形成してより大きな強度を得るようにしたものであ
り、それ以外の点では相違がない。
The difference between the film circuit 1 of this modification and the film circuit 1 shown in FIG.
10 and 10, and the hanging portions 10, 10, and 10 are formed not in a linear shape but in a rectangular shape, and the reinforcing portion 1 having a large area is provided.
No. 7 is formed to obtain greater strength, and there is no difference in other points.

【0045】尚、上記実施の形態においては、吊り部1
0がフィルム回路1の4つのコーナーに設けられていた
が、必ずしもそれは限定されず、例えば各片の中間部に
設けるようにしても良い。
In the above embodiment, the suspension 1
Although 0 is provided at the four corners of the film circuit 1, it is not necessarily limited thereto. For example, it may be provided at an intermediate portion of each piece.

【0046】[0046]

【発明の効果】請求項1のフィルム回路によれば、吊り
部上に強化部が設けられているので、吊り部が強化され
るため、吊り部が変形することは防止される。
According to the film circuit of the first aspect, since the reinforcing portion is provided on the suspension portion, the suspension portion is strengthened, so that the suspension portion is prevented from being deformed.

【0047】従って、吊り部が切れて、回路部が脱落す
ることが起きることはなく、また、回路部と外形リング
との位置精度が向上するので、組立てに支障が生じな
い。
Accordingly, the hanging portion is not cut and the circuit portion does not fall off, and the positional accuracy between the circuit portion and the outer ring is improved, so that there is no trouble in assembling.

【0048】請求項3の製造方法によれば、三層以上の
積層板をベースとし、一方の側にインナーリードを形成
し、他方の側の表面層によりアウターリードを形成する
リードフレーム形成技術を応用してアウターリードの代
わりにリングを形成し、外部端子と同時に強化部を形成
することによりリング付きフィルム回路を得ることがで
き、既に開発済みのリードフレーム製造技術をそのまま
利用して簡単に請求項1又は2に記載のフィルム回路を
得ることができる。
According to a third aspect of the present invention, there is provided a lead frame forming technique of forming an inner lead on one side and forming an outer lead by a surface layer on the other side based on a laminate having three or more layers. By applying a ring instead of the outer lead and forming a reinforced part simultaneously with the external terminal, a film circuit with a ring can be obtained, and it is easy to request using the already developed lead frame manufacturing technology as it is The film circuit according to item 1 or 2 can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)、(B)は本発明フィルム回路の第1の
実施の形態を示すもので、(A)は平面図、(B)は
(B)のA−A線視断面図である。
FIGS. 1A and 1B show a first embodiment of a film circuit of the present invention, wherein FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along line AA of FIG. It is.

【図2】図1に示したフィルム回路を半導体素子に組み
付けた半導体装置を示す断面図である。
FIG. 2 is a sectional view showing a semiconductor device in which the film circuit shown in FIG. 1 is assembled to a semiconductor element.

【図3】(A)乃至(H)は本発明フィルム回路の製造
方法の一例を工程順に示す断面図である。
FIGS. 3A to 3H are cross-sectional views showing an example of a method for manufacturing a film circuit of the present invention in the order of steps.

【図4】(A)乃至(D)は本発明フィルム回路の半導
体素子への組み付け方法の一例を工程順に示す断面図で
ある。
4A to 4D are cross-sectional views illustrating an example of a method of assembling the film circuit of the present invention to a semiconductor element in the order of steps.

【図5】図1に示したフィルム回路の変形例を示す断面
図である。
FIG. 5 is a sectional view showing a modification of the film circuit shown in FIG.

【図6】図1に示したフィルム回路の別の変形例を示す
平面図である。
FIG. 6 is a plan view showing another modified example of the film circuit shown in FIG. 1;

【図7】従来例を示すもので、(A)は平面図、(B)
は(B)のA−A線視断面図である。
7A and 7B show a conventional example, in which FIG. 7A is a plan view and FIG.
FIG. 3 is a sectional view taken along line AA of FIG.

【符号の説明】[Explanation of symbols]

1・・・フィルム回路、2・・・絶縁性フィルム、3・
・・リード(配線膜)、4・・・半導体素子、5・・・
電極(パッド)、6・・・外部端子、8・・・リング、
10・・・吊り部、11・・・積層板、17…強化部。
1 ... film circuit, 2 ... insulating film, 3 ...
..Leads (wiring films), 4 ... semiconductor elements, 5 ...
Electrode (pad), 6 ... external terminal, 8 ... ring,
10 ... hanging part, 11 ... laminated board, 17 ... reinforcement part.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性フィルムと、その少なくとも一方
の主面に形成され半導体素子の電極と他の電子部品との
間を電気的に接続する複数の配線膜とからなり、上記半
導体素子を囲繞するリングが吊り部を介して一体に設け
られてなるフィルム回路において、 上記吊り部上にこの吊り部を強化する強化部が設けられ
てなることを特徴とするフィルム回路。
1. An insulating film comprising: an insulating film; and a plurality of wiring films formed on at least one main surface of the insulating film for electrically connecting an electrode of the semiconductor element and another electronic component, and surrounding the semiconductor element. A film circuit in which a ring is provided integrally via a hanging portion, wherein a reinforcing portion for reinforcing the hanging portion is provided on the hanging portion.
【請求項2】 上記強化部が、上記配線膜の他端部に接
続される外部端子と同一材料からなることを特徴とする
請求項1記載のフィルム回路。
2. The film circuit according to claim 1, wherein the reinforcing portion is made of the same material as an external terminal connected to the other end of the wiring film.
【請求項3】 三層以上の積層板を用意し、 一方の表面側に表面層自身によりあるいは該表面層上に
形成した別の金属層により配線膜及び吊り部を形成する
と共に、絶縁性フィルムを形成し、 上記配線膜の他端部に接続されるように外部端子を形成
すると同時に、上記吊り部上に強化部を形成し、 上記積層板に対するそれを貫通する選択的エッチング
と、該積層板の他方の表面側の層に対する選択エッチン
グにより該層からなるリングを形成することを特徴とす
る請求項1又は2記載のフィルム回路の製造方法。
3. A laminate having three or more layers, a wiring film and a suspending portion formed on one surface side by the surface layer itself or another metal layer formed on the surface layer, and an insulating film. Forming an external terminal so as to be connected to the other end of the wiring film, simultaneously forming a reinforced portion on the suspension portion, selectively etching the laminated plate through the same, 3. The method according to claim 1, wherein a ring made of the layer is formed by selective etching of a layer on the other surface side of the plate.
JP8213843A 1996-08-13 1996-08-13 Film circuit and its manufacture Pending JPH1064959A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8213843A JPH1064959A (en) 1996-08-13 1996-08-13 Film circuit and its manufacture
SG1997002893A SG60102A1 (en) 1996-08-13 1997-08-11 Lead frame semiconductor package having the same and method for manufacturing the same
US08/909,814 US6107678A (en) 1996-08-13 1997-08-12 Lead frame and semiconductor package having a lead frame
TW086111511A TW358990B (en) 1996-08-13 1997-08-12 Lead frame, semiconductor package having the same and method for manufacturing the same
KR1019970038521A KR19980018637A (en) 1996-08-13 1997-08-13 A lead frame, a semiconductor package having a lead frame, and a method of manufacturing the same
US09/562,750 US6319749B1 (en) 1996-08-13 2000-05-02 Lead frame, semiconductor package having the same and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8213843A JPH1064959A (en) 1996-08-13 1996-08-13 Film circuit and its manufacture

Publications (1)

Publication Number Publication Date
JPH1064959A true JPH1064959A (en) 1998-03-06

Family

ID=16645946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8213843A Pending JPH1064959A (en) 1996-08-13 1996-08-13 Film circuit and its manufacture

Country Status (1)

Country Link
JP (1) JPH1064959A (en)

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6319749B1 (en) Lead frame, semiconductor package having the same and method for manufacturing the same
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JP3003624B2 (en) Semiconductor device
JP2005175263A (en) Semiconductor device, manufacturing method therefor, and electronic equipment
JP3039355B2 (en) Manufacturing method of film circuit
JP2002231749A (en) Semiconductor device and its bonding structure
JP2001094033A (en) Semiconductor chip module and method for manufacturing it
KR100658120B1 (en) Process for manufacturing semiconductor device using film substrate
JP3394696B2 (en) Semiconductor device and manufacturing method thereof
JP4506168B2 (en) Semiconductor device and its mounting structure
JP2937111B2 (en) Semiconductor device and manufacturing method thereof
JP2000306949A (en) Semiconductor device, manufacture thereof and mounting structure thereof
JP2982703B2 (en) Semiconductor package and manufacturing method thereof
JP4186055B2 (en) Electronic component device and electronic component manufacturing method
US20050070050A1 (en) Method of mounting wafer on printed wiring substrate
JPH1064959A (en) Film circuit and its manufacture
JP3285017B2 (en) Semiconductor device
JP2000012733A (en) Package-type semiconductor device
JP3752829B2 (en) Bonding method of liquid crystal display panel and semiconductor chip
JP3063713B2 (en) Semiconductor device
JP2917932B2 (en) Semiconductor package
JPH09223759A (en) Semiconductor device and manufacture thereof
JP2000068271A (en) Wafer device, chip device and manufacture of the chip device