JP4186055B2

JP4186055B2 - Electronic component device and electronic component manufacturing method

Info

Publication number: JP4186055B2
Application number: JP2003112895A
Authority: JP
Inventors: 壹城冨居; 優子松崎
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-04-17
Filing date: 2003-04-17
Publication date: 2008-11-26
Anticipated expiration: 2023-04-17
Also published as: JP2004319830A

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic component wherein electronic components such as semiconductor elements and passive elements are positioned on a mount base with high accuracy in spite of adopting a small-sized package and whereby mounting of the components can be surely attained, and to provide the mount base thereof and an electronic component device. <P>SOLUTION: A semiconductor device 1A of one embodiment is configured to adopt a structure that the semiconductor element 110, to which a plurality of positioning electrode bumps 114 with a comparatively high height are formed in a prescribed arrangement, is electrically mounted on the mount base 210 by respectively inserting positioning electrode bumps 114 to recessed parts 211 of the mount base 210, the mount base 210 being formed with the recessed parts 211 with a depth respectively corresponding to the height of the positioning electrode bumps 114 at positions of the mount base 210 to which the positioning electrode bumps 114 of the semiconductor element 110 are mounted. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品装置及び電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
先ず、図を用いて従来技術の電子部品及び電子部品装置を説明する。なお、本明細書においては、特に断りのない場合、電子部品及び電子部品装置の一例としてそれぞれ半導体素子及び半導体装置を採り上げて説明する。
【０００３】
図１０は従来技術の第１形態の半導体装置を模式図で示した要部の断面図、図１１は従来技術の第２形態の半導体装置を模式図で示した要部の断面図、そして図１２は図１１に示した半導体装置に組み込まれている半導体素子のアクティブ面から見た斜視図である。
【０００４】
近年、半導体装置の小型化の要請に応えて種々のパッケージが提案されている。半導体装置に組み込まれている半導体素子の複数の外部導出用電極である電極パッドを実装基材上の複数の外部接続用電極へ接続する構造を小型化する要請に応えるために、実装基材の一つであるリードフレームのリード（外部接続用電極）に金ワイヤーを用いて前記各電極パッドをそれぞれ接続するワイヤーボンド構造から半導体素子の複数の前記電極パッド上に外部導出用電極であるバンプを形成し、実装基材の他の一つである実装基板の所定の位置に形成されている外部接続用電極にフリップチップ接合を行う構造が採られるようになっている。
【０００５】
即ち、図１０に示した半導体装置１Ｇは、前者のワイヤーボンド構造のものを示していて、実装基材の一つであるリードフレーム２１はダイパッド３とこのダイパッド３の周辺に配列されている複数の外部接続用電極であるリード４などとから構成されていて、そのダイパッド３に半導体素子Ｓがそのアクティブ面Ｓａを上向きにし、アクティブ面Ｓａとは反対面（裏面）側を銀ペーストなどの接着剤５を用いて固定し、その半導体素子Ｓのアクティブ面Ｓａに形成されている複数の外部導出用電極である電極パッド（不図示）を金ワイヤーＷを用いてそれぞれに対応するリード４に接合し、その半導体素子Ｓ、全ての金ワイヤーＷ及びリード４を含む全体を封止樹脂Ｒで封止した構造のものである。
【０００６】
なお、本明細書において、実装基材とはリードフレーム２１の他に後記する多層基板を含む実装基板２２も含み、本明細書では半導体素子Ｓなどの電子部品を搭載する部材を「実装基材」と定義する。
【０００７】
図１１に示した半導体装置１Ｈは、後者のフリップチップ接合構造のものであるが、この半導体装置１Ｈに組み込まれている半導体素子Ｓは、図１２に示したように、そのアクティブ面Ｓａに所定の配列で形成されている複数の電極パッド（不図示）上に同一の高さ及び大きさの金或いは半田のバンプＢが外部導出用電極として形成されたものであり、実装基板２２はその表面上に、前記バンプＢに対応した位置に複数の外部接続用電極６（図１１）が予め形成されている。半導体装置１Ｈは半導体素子Ｓの各バンプＢを実装基板２２上の各外部接続用電極６に合わせて載置し、半導体素子Ｓを接合、固定し、全体を封止樹脂Ｒで封止した構造のものである。
【０００８】
なお、前記バンプＢは、通常、金、半田などをメッキ或いは印刷プロセスで半導体素子のアクティブ面Ｓａに形成されている電極パッドに形成するか、予め形成された半田ボールを半導体素子の電極パッドに接合する手段を採って形成されている。
【０００９】
【発明が解決しようとする課題】
しかし、前者の半導体装置１Ｇは、リードフレーム２１のダイパッド３の周辺にリード４を配設して半導体素子Ｓをワイヤーボンドする領域を必要とし、半導体素子Ｓのサイズより半導体装置１Ｇの外形が大きくなる。
【００１０】
この課題を解決するために、後者の半導体装置１Ｈは、半導体素子３の直下に外部接続用電極６が存在する実装基板２２を用いられているため、前記のようなワイヤーボンド領域が不要となり、半導体素子サイズのパッケージを実現することができる。
【００１１】
しかし、小型パッケージを実現する場合は、小型化故に、半導体素子Ｓと実装基板２２との間の位置決め精度が高度に要求される。位置決め精度が低い場合は、その分を許容する広い実装面積が必要となり、それだけパッケージの面積が広くなる。
【００１２】
また、バンプＢと外部接続用電極６との接合部のみで接合、実装の信頼性を保障することができない場合が多く、接合周辺部をアンダーフィルと称する樹脂で補強する必要がある。
【００１３】
それ故、本発明はこれらのような課題を解決しようとするものであって、小型パッケージながら半導体素子、受動素子などの電子部品を実装基材上に高精度で位置決めでき、実装が確実に行うことができる電子部品装置を得ることを目的とするものである
【００１４】
【課題を解決するための手段】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
本発明の電子部品装置は、アクティブ面に所定の配列で電極パッドが形成されるとともに、前記アクティブ面とは反対側の裏面に複数の位置決め用バンプが所定の配列で形成されている電子部品を、実装部に、前記電子部品の前記複数の位置決め用バンプが実装される位置に、前記位置決め用バンプの高さにそれぞれ対応する深さの凹部が形成されている実装基材のそれらの凹部に、前記位置決め用バンプを挿入し、前記電子部品が前記実装基材に電気的に実装されていることを特徴とする。
【００２０】
その電子部品は半導体素子であり、そして受動素子であってもよい。その電子部品が実装される前記実装基材は有機基板或いはセラミック基板であり、リードフレームであってもよい。そして前記位置決め用バンプは前記実装基材のコーナー部或いはコーナー部の周辺部に形成されていることが望ましい
【００２１】
本発明の電子部品の製造方法としては、ワイヤーボンダーを用いて電極バンプと位置決め用バンプを形成する第１の製造方法と、ボールマウンタを用いて電極バンプと位置決め用バンプを形成する第２の製造方法とがある。
【００２４】
第１のワイヤーボンダーによる製造方法は、アクティブ面に所定の配列で形成されている複数の外部導出用電極に細い径のワイヤーで電極バンプを形成する工程と、前記アクティブ面とは反対側の裏面の所定位置に前記細い径のワイヤーと同一か、それより太い径のワイヤーで位置決め用バンプを形成する工程とを備えている。
【００２６】
また、第２のボールマウンタによる製造方法で、直径の異なるボールを吸引できる第１及び第２の真空ヘッドを備えたボールマウンタを用いる場合、アクティブ面に複数の外部導出用電極が、前記アクティブ面とは反対側の裏面に位置決め用バンプが形成される電子部品の前記各面に仮止め材層を形成する工程と、前記第１の真空ヘッドで小径の電極バンプ用ボールを、前記アクティブ面の複数の外部導出用電極の位置上の前記仮止め材層面に載置する工程と、前記第２の真空ヘッドで大径の位置決め用ボールを、前記電子部品の前記アクティブ面とは反対側の裏面の前記複数の位置決め用バンプの形成位置上の前記仮止め材層面に載置する工程と、前記電極バンプ用ボールと前記位置決め用ボールとを載置した前記電子部品をリフロー炉に投入する工程とを備えている。
【００２７】
前記仮止め材がフラックス、或いは金属活性材入りシート状樹脂であることは望ましく、その金属活性材入りシート状樹脂を用いる場合は、その属活性材入りシート状樹脂に紫外線を露光する工程が必要である。
【００２８】
【００２９】
【００３０】
本発明の電子部品装置によれば、電子部品の位置決め用バンプを実装基材の凹部に挿入するため、電子部品を高精度に実装することができ、フリップチップ接合構造を採れば、小型にパッケージすることができる。
【００３１】
そして更にまた、本発明の製造方法によれば、既存の設備を用い、工程を増やすこと無く、或いは工程が増えても、数工程の増設で済ませられる。従って、電子部品の製造コストを最小限に抑えることができる。
【００３２】
【発明の実施の形態】
以下、図を用いて、本発明の実施形態の電子部品、その実装基材、電子部品装置及び電子部品の製造方法を順次説明する。
【００３３】
図１は本発明の第１実施形態の電子部品である半導体素子のアクティブ面から見た斜視図、図２は図１に示した半導体素子を本発明の第１実施形態の実装基材である多層基板に実装した構造の第１実施形態の電子部品装置を模式図で示していて、同図Ａはその断面図、同図Ｂは同図Ａの矢印Ｂで指した点線で囲んだ部分の拡大断面図、図３は図２に示した位置決め用バンプとは異なる構造の位置決め用バンプを備えた半導体素子を多層基板に実装した本発明の第２実施形態の電子部品装置の要部の拡大断面図、図４は図１に示した半導体素子を貫通孔が形成されている実装基材に実装した構造の本発明の第３実施形態の電子部品装置を示す要部の拡大断面図、図５は本発明の第２実施形態の実装基材であるリードフレームを示していて、同図Ａはその要部の平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面図、図６は図２に示した半導体素子を図５に示したリードフレームに実装した構造の本発明の第４実施形態の電子部品装置を模式図で示した断面図、図７は本発明の第２実施形態の電子部品である半導体素子を示していて、同図Ａはそのアクティブ面から見た斜視図、同図Ｂはその裏面から見た斜視図、図８は図７に示した半導体素子を多層基板にワイヤ接合で実装した構造の第５実施形態の半導体装置の断面図、そして図９は図１に示した本発明の電子部品装置を複数個と受動素子からなる電子部品とを共通の実装基材に実装した本発明の第６実施形態の電子部品装置を示していて、同図Ａはその上方から見た斜視図、同図Ｂはその下方から見た斜視図である。
【００３４】
先ず、図１を用いて、本発明の第１実施形態の電子部品である半導体素子の構造を説明する。
【００３５】
図１において、符号１１０は本発明の第１実施形態の半導体素子を指す。この半導体素子１１０は、集積回路が形成されているアクティブ面１１１に所定の配列で形成されている複数の電極パッド１１２（図２Ｂ）の表面に外部導出用電極である高さの低い通常のバンプ１１３とこれより高さが高く、大きい、やはり外部導出用電極であるバンプ（以下、「高さの高いバンプ」と略記する）１１４とが形成されている。この実施形態の半導体素子１１０では、高さの高いバンプ１１４は四隅に１個づつ配設されており、高さの低いバンプ１１３はそれぞれの辺に沿って複数個づつ配設されている。そして高さの高いバンプ１１４は、半導体素子１１０を実装基材の所定位置に搭載する時の、その所定位置への位置決めの機能を果たすものであるので、以下、「位置決め用バンプ」と記す。
【００３６】
半導体素子１１０を実装基材に搭載してリフロー炉で加熱した場合に、半導体素子と実装基材との熱膨張率が異なり、一般に実装基材の熱膨張率が大であるため、実装基材の外周部、特にコーナー部分が反り易いため、各コーナー部分に相対して半導体素子のコーナー部分に形成する位置決め用バンプ１１４を１個だけでなく、このバンプ１１４を挟む両辺に隣接するバンプも高さの高い位置決め用バンプ１１４とし、各コーナー部分に３個づつ配設するようにしてもよい。バンプ１１３、１１４としてはスタッド型であっても、予め形成したボール型であってもよい。
【００３７】
一実施例として、高さの低いバンプ１１３の高さは３０μｍ〜１００μｍ、位置決め用バンプ（高さの高いバンプ）１１４の高さは、高さの低いバンプ１１３に対応して５０μｍ〜３００μｍ程度である。
【００３８】
一方、この半導体素子１１０を実装しようとする３層基板である実装基板２１０は、図２に示したように、前記半導体素子１１０に形成した位置決め用バンプ１１４が相対する位置に、その位置決め用バンプ１１４の高さに対応した深さの凹部２１１が、そしてこれらの凹部２１１の内面には外部接続用電極である電極ランド２１２が形成されている。無論、高さの低いバンプ１１３が実装される部分にも外部接続用電極である複数の電極ランド２１３（図２Ｂ）が形成されている。
【００３９】
なお、実装基板２１０における符号２１５は各層の電気絶縁板を指し、各電気絶縁板２１５の表面には配線回路２１４が形成されている。
【００４０】
一実施例として、各層の電気絶縁基板２１５の厚みは１００μｍ〜２００μｍ程度であり、３層であれば、合わせて３００μｍ〜６００μｍ強の厚みである。
【００４１】
本発明の第１実施形態の電子部品装置１Ａは半導体素子１１０、実装基板２１０などとから構成されている。半導体素子１１０の位置決め用バンプ１１４は実装基板２の凹部２１１に、高さの低いバンプ１１３は電極ランド２１３に位置合わして搭載し、リフロー炉（不図示）に投入、加熱することにより高さの低いバンプ１１３は電極ランド２１３に接合し、位置決め用バンプ１１４は溶融して凹部２１１の開口周辺の電極ランド２１２部分のみならず、凹部２１１内を埋め尽くし、その凹部２１１の内周面及び底面にも接して、冷却した時に電極ランド２１２の広い面積の前記部位に接合させることができる。
【００４２】
この半導体素子１１０の位置決め用バンプ１１４の下方は実装基板２１０の凹部２１１にはまり込み、半導体素子１１０の実装基板２１０に対する位置決め（或いは位置合わせ）を精密に行うことができる。また、位置決め用バンプ１１４は金、半田のような接合材の増量により、接合材の溶解時の表面張力を利用した自己位置補正機能が増し、この機能の働きで実装の位置精度が向上する。
【００４３】
また、接合、実装の信頼性は接合材の脆化が一要因となっているが、これは接合材の量そのものを多くすることで軽減できるため、位置決め用バンプ１１４の接合材の増量により、また接合部分の面積が広くなることにより、接合材の脆化が回避でき、接合、実装の信頼性も改善することができる。
【００４４】
このような構造で半導体素子１１０が実装基板２１０に実装した後、必要に応じてアンダーフィル３１０を両者間に埋め込み、そして全体を封止樹脂３１１で封止することにより、図２Ａに示したような電子部品装置（この場合は半導体装置）１Ａを完成することができる。
【００４５】
半導体素子を実装基板に実装する場合には、必要に応じて異方性導電膜（ＡＣＦ）を介して行う場合もあるが、本発明の場合、位置決め用バンプ１１４を用いることにより接合材の量が多いことから十分な接合力が得られるため、高価な異方性導電膜の使用を省略することができる。
【００４６】
次に、図３に本発明の第２実施形態の電子部品装置である半導体装置１Ｂの要部のみを拡大して示した。この半導体装置１Ｂが第１実施形態の半導体装置１Ａと異なる点は、半導体素子１１０における高さの低いバンプ１１３も位置決め用バンプ１１４も全体が金或いは半田で形成されているが、これらのバンプ１１３、１１４、特に位置決め用バンプ１１４は大きいために金或いは半田の消費量が増えることから、この半導体装置１Ｂにおける半導体素子１１０Ａの高さの低いバンプ１１３Ａも位置決め用バンプ１１４Ａも、中心に樹脂製の、例えば、球体コア１１３Ａａ、１１４Ａａを用い、その表面を金或いは半田１１３Ａｂ、１１４Ａｂで被覆したバンプであって、比較的廉価な材料を用いて形成したものである。位置決めバンプ１１４Ａの球体コア１１４Ａａの直径は実装基板２１０に形成した凹部２１１の直径以下とし、表面の半田１１４Ａｂが溶融した場合に球体コア１１４Ａａが凹部２１１にはまり込むようにする必要がある。
【００４７】
この半導体装置１Ｂの他の構造部分は半導体装置１Ａの構造部分と同一であるので、それら部分には同一の符号を付して、それらの説明は割愛する。
【００４８】
図４に示した本発明の第３実施形態の電子部品装置である半導体装置１Ｃは、半導体素子１１０の位置決め用バンプ１１４が位置する実装基板２１０Ａの部分に貫通孔２１４を形成し、そのような構造の実装基板２１０Ａに半導体素子１１０を搭載してリフロー炉に投入し、加熱することにより位置決め用バンプ１１４が溶融し、その溶融半田が貫通孔２１４内に進入し、埋め尽くす。この場合の位置決め用バンプ１１４の半田量は上方の電極ランド１１２の面積と下方の電極ランド２１２の面積、両者の間隔、貫通孔２１４の径及びその内周面積を考慮して設計される。
【００４９】
従って、半導体素子１１０の位置決め用バンプ１１４は実装基板２１１の貫通孔２１４の開口周辺の電極ランド２１２部分のみならず、貫通孔２１４の内周面にも接して、冷却した時に電極ランド２１２の広い面積の前記部位に接合させることができる。
【００５０】
以上、図２乃至図４を用いて、位置決め用バンプの必要接合材の量、接合材と電極パッドとの接合面積や接合部の応力緩和などを考慮した例を示した。これらを個別或いは複合で採用することにより半導体装置の接合、実装の信頼性を大きく改善させることができる。
【００５１】
半導体素子などの電子部品を実装する実装基材としてリードフレーム２２０を用いる場合は、図５に示したように、例えば、リード２２１の内の最外端のリード２２１ａ、２２１ｂ、２２１ｃ、２２１ｄの内端の、実装しようとする半導体素子１１０の位置決め用バンプ１１４の位置に相当する位置に、その位置決め用バンプ１１４の高さに相当する深さの凹部２２２をそれぞれ形成しておけばよい。これらの凹部２２２の形成は、例えば、プレス金型に所定の深さ（或いは高さ）のポンチを形成しておき、金属板から前記プレス金型によりリードフレーム２２０を打ち抜く時に前記ポンチで凹部２２２を形成する方法を採ることで形成することができる。なお、このリードフレーム２２０はダイパッドレスの構造のもので示したが、ダイパッドを備えたものであってもよい。
【００５２】
このような構造のリードフレーム２２０の前記各凹部２２２に、半導体素子１１０の位置決め用バンプ１１４をはめ込むように載置、固定し、図１０に示した従来技術のように金ワイヤーＷを用いて各リード２２１にワイヤボンディングを行えば、半導体素子１１０が正確に位置決めされた半導体装置を得ることができる。
【００５３】
図６に本発明の第４実施形態の電子部品装置である半導体装置１Ｄを模式図で示した。この半導体装置１Ｄは、図５に示したリードフレーム２２０に図１に示した半導体素子１１０を実装した構造のものである。図示のように、半導体素子１１０を、そのアクティブ面１１１を下向きにし、リードフレーム２２０の各凹部２２２に半導体素子１１０の位置決め用バンプ１１４を対応させて実装し、他の高さの低いバンプ１１３を他のリード２２１の内端部分にそれぞれ接合させ、それぞれのリード２２１の外端部を外部接続用電極として残して全体を封止樹脂３１１で封止した構造のものである。
【００５４】
この第４実施形態の半導体装置１Ｄも半導体素子１１０の位置決め用バンプ１１４をリードフレーム２２０の凹部２２２にはめ込めるので、精密に位置決めすることができる。
【００５５】
前記の実施形態の半導体素子１１０では、高さの高い位置決め用バンプ１１４は電極パッド１１２に形成されている。つまり外部導出用電極として機能している。しかし、この高さの高いバンプが位置決め用のみの機能でよければ、アクティブ面１１１に形成するとしても、集積回路パターンに接続されている電極パッド１１２上に形成する必要はなく、電極パッド１１２を避けた、或いは集積回路パターンに悪影響を及ぼさないコーナー部或いはコーナー周辺部分に形成してもよい。
【００５６】
このように高さの高いバンプ１１４を位置決め用としてのみ使用するという考えに立てば、図７に示したような構造の半導体素子１２０及びこの半導体素子１２０を用いた図８に示したような半導体装置１Ｅを得ることができる。
【００５７】
即ち、図７に示した本発明の第２実施形態の半導体素子１２０は、同図Ａに示したように、そのアクティブ面１２１には電極パッド１２２が所定の配列で形成されており、そして同図Ｂに示したように、その裏面１２３の各コーナーにバンプ１２４が形成された構造のものである。これらのバンプ１２４は実装基材に対する位置決め用のもので、それらの高さは特別に高いものでなくてもよい。そしてこれら位置決め用バンプ１２４の材料は金であってもよいが、そのような高価なものでなくてもよく、半田であってもよい。また、位置決め用バンプ１２４は金属でなくてもよく、半導体素子１２０本体及び実装基材に良好に接合できる樹脂のような非金属製材質のものであってもよい。
【００５８】
図８に示した本発明の第５実施形態の電子部品装置である半導体装置１Ｅは、図７に示した半導体素子１２０を３層基板である実装基板２１０Ｂに実装した構造のものであって、半導体素子１Ｅの各位置決め用バンプ１２４に対応する実装基板２１０Ｂの上面絶縁層の位置に凹部或いは貫通孔２１１が形成されている。半導体素子１Ｅのアクティブ面１２１を上向きにし、裏面を実装基板２１０Ｂ側に向け、実装基板２１０Ｂのこれら各凹部２１１にそれぞれの位置決め用バンプ１２４が位置するようにはめ込み、固定する。そしてアクティブ面１２２上に形成されている各電極パッド１２２を実装基板２１０Ｂに形成されている外部接続用電極である電極パッド（不図示）に金ワイヤーＷを用いて半田などで接合する。そして金ワイヤーＷ部分も含めて全体を封止樹脂３１１で封止する。この半導体装置１Ｅはこのような構造で構成された電子部品装置である。
【００５９】
次に、図９を用いて、本発明の第６実施形態の電子部品装置１Ｆを説明する。この電子部品装置１Ｆはいわゆるシステム・イン・パッケージ（ＳＩＰ）と称されている電子部品装置であって、実装基板２１０Ｃ上に、半導体装置１Ａ、１Ｂ、１Ｃ、１Ｄ、或いは１Ｅの内の何れの構造のものでもよいが、１個或いは複数個の、この図示の例では２個の半導体装置と１個の受動素子装置１ｆが実装されているものである。複数個の半導体装置を実装する場合は同一の機能を備えたものであっても、異なる機能を備えたものであってもよい。仮に半導体装置として２個の半導体装置１Ａと１個の受動素子装置１ｆとが実装されているものとする。
【００６０】
受動素子装置１ｆは、抵抗器、コンデンサ、コイルなどの受動素子を封止したもので、これら何れかの組合せで、例えば、フィルターを構成することができ、２個の半導体装置１Ａと共に実装基板２１０Ｃに実装することによりＳＩＰを構成することができる。
【００６１】
云うまでもなく、受動素子装置１ｆも実装基板を備え、その実装基板には実装基板２１０の構造のような凹部２１１が形成されており、抵抗器、コンデンサ、或いはコイルに位置決め用バンプを形成しておいて、それらの位置決め用バンプを前記各凹部に挿入し、各部品の位置決めを行い、封止樹脂などで封止した構造で構成されているものである。そして受動素子装置１ｆの裏面には外部に接続するための外部接続用電極Ｄが必要に応じた数で形成されており、電子機器に組み込まれるマザーボード（不図示）の電極パッドに接合できる構造となっている。
【００６２】
本発明は、以上記したように、能動素子のみならず、受動素子にも適用することができる。そしてＳＩＰ構造を採ることにより、１個の電子部品としてコンパクトな構造の電子部品を得ることができ、現在、電子機器をますます小型化、薄型化しようとする要請に応えることができ、しかも接合、実装の信頼性をなお一層改善することができる。
【００６３】
前記半導体素子１１０に形成する電極バンプ１１３及び位置決め用バンプ１１４或いは半導体素子１２０に形成する電極バンプ１２２及び位置決め用バンプ１２４の形成方法としては、
１．メッキ方法
２．印刷方法
３．スタッドバンプ方法
４．ボール搭載方法
の４方法が考えられる。
【００６４】
前記１のメッキ方法では、高さの高い位置決め用バンプを形成する場合、半導体素子１１０の電極バンプ１１３の高さより高い部分のみをメッキする時間を長くする必要がある。このため電極バンプ１１３のメッキ後、これら高さの低い電極バンプ１１３にマスクを施して、電極バンプ１１３の高さより高くする部分を追加メッキすることで位置決め用バンプ１１４を形成することができる。しかし、このメッキ方法では、工程が増えるため半導体素子１１０のコストが高くなるという課題がある。
【００６５】
また、バンプの高さは１００μｍ前後が限度であり、電極バンプ１１３の面積が狭い（狭ピッチ）と、バンプの高さを高くすることができないという課題がある。
【００６６】
前記２の印刷方法では、半導体素子１１０の同一のアクティブ面１１１に電極バンプ１１３と位置決め用バンプ１１４とを形成する場合には、印刷マスクの厚み及び電極バンプと位置決め用バンプとの径に相当する開口部の形状を工夫することにより、１度の印刷で両バンプの印刷、形成は可能であるかもしれないが、現状では、例えば、１回目に電極バンプ１１３を形成し、続いて位置決め用バンプ１１４を形成する場合、２回目の印刷マスクは１回目に形成した電極バンプ１１３を避けなければならず、ましてや電極バンプ１１３のピッチが狭いと、印刷マスクの構造を工夫しても電極バンプ１１３と位置決め用バンプ１１４とを形成することは難しい。
【００６７】
前記３のスタッドバンプ方法では、電極バンプ１１３と位置決め用バンプ１１４を形成するには、ワイヤー径を変え、電子部品１１０を２度搬送してワイヤーボンダーに２度掛けることで形成することができる。この場合、高さの低い電極バンプ１１３と高さの高い位置決め用バンプ１１４との形成密度が高い場合には、高さの低いバンプ１１３を先に電極パッドに形成し、その後で高さの高い位置決め用バンプ１１４を形成するとよい。このスタッドバンプ方法においても工程が増えるが、前記メッキ方法及び前記印刷方法よりは電子部品１１０を安価に製造することができ、有用である。
【００６８】
前記最後の４のボール搭載方法では、１個或いは２個のヘッドを備えたボールマウンタでボールを搭載することができる。
【００６９】
１個のヘッドでボールを搭載する場合は、ヘッドが隣接するボールに当たらないということが前提になるが、各電極バンプ１１３を形成する電極パッドの位置上には小ボールを、そして位置決め用バンプ１１４を形成する電極パッドの位置上には大ボールを順次搭載する。そしてこのようにボールを搭載した半導体素子１１０をリフロー炉に流すことで電極バンプ１１３と位置決め用バンプ１１４とを形成することができる。この場合、少なくとも電極パッド上に仮止め材の一つであるフラックスを塗布しておくことにより、各ボールを仮止めできるので、順次ボールを搭載する過程で各ボールの移動を防止することができる。
【００７０】
また、ボールマウンタのヘッドが２個ある場合は、ヘッドが隣接するボールに当たらないということが前提になることは前記の場合と同様であるが、半導体素子１１０のアクティブ面１１１に一度で高さの低いバンプ１１３用ボールと高さの高い位置決め用バンプ１１４用ボールとを搭載し、リフロー炉に流すことで電極バンプ１１３と位置決め用バンプ１１４とを形成することができる。
【００７１】
更にまた、ボール搭載方法として、仮止め材の他の一つである金属活性材入りのシート状樹脂を利用する方法がある。この樹脂シートを電極パッドを覆うように貼り付け、樹脂層を形成する。この場合の樹脂シートは両面接着テープ機能の働きをする。各電極パッド上の樹脂シート上に各ボールを搭載すると、各ボールは仮止めされた状態となる。次にＵＶ露光を行う。各ボール直下のみ露光されないため、そのままの状態であるが、露光された部分の樹脂シートは少し硬くなる。従って、露光前、露光後とも通常の取り扱いでは、各ボールは仮止めされた状態で移動しない。この状態の半導体素子をリフロー炉に投入し、リフローすると各ボールが溶解し、各電極パッドと接続される。この場合、樹脂シートはＵＶ露光された部分は熱で硬化する。この方法であると、半導体素子１１０のようなアクティブ面１１１の同一面、或いは半導体素子１２０のようにアクティブ面１２１とその裏面１２３との両面でも電極バンプ用ボール及び位置決めバンプ用ボールを搭載でき、リフロー炉でのリフローは１回で済ませることができる。
【００７２】
これらのボール搭載方法は、最も簡単で電子部品を安価に製造することができる。
【００７３】
以上説明したように、本発明の半導体素子においては、位置決め用バンプ及び又は外部導出用電極バンプを形成したことにより、実装基板に対する相対的な位置決めを容易に行うことができ、また、前記バンプを高さの高いバンプに形成すれば、バンプに用いる接合材の量が増加することで接合材の溶解時の表面張力を利用した自己位置補正機能が増すことができ、非常に位置精度を向上させることができる。
【００７４】
更にまた、高さの高い位置決め用バンプ及び又は外部導出用電極バンプはそれだけ接合材の量が多いことから接合材の耐脆化性が増し、接合、実装の信頼性が向上する。
【００７５】
そしてまた、本発明の電子部品の構造のみで接合、実装の信頬性が保証可能な場合は補強用のアンダーフィル材３１０は不要であり、必要であっても、アンダーフィル材の量を削減できることや必要量のコントロール幅の緩和ができ、材料費の低減や工程の削除、生産条件の管理の容易さによる生産性の向上を図ることができる。
【００７６】
【発明の効果】
以上の説明から明らかなように、本発明によれば、
１．電子部品（半導体素子）とこれを実装する実装基材との位置精度を増大すことができる。これにより、より小型の電子部品装置（半導体装置）を実現することができる
２．バンプと実装基材との接合部の接合、実装の信頼性が向上し、よって電子部品装置（半導体装置）の品質が向上する
３．アンダーフィル材の省略（工程の削減）やその使用量の削減、或いは要求仕様が緩和されることによりコストの低減を図ることができる
４．生産工程の削除（アンダーフィル塗布工程）、生産条件管理の容易さ、生産性向上によるコストの低減を図ることができる
５．同一の位置合わせ精度の仕様では、生産上の使用装置の機械的位置精度の要求が緩和されることにより、製造設備への制約事項が緩和され、使用可能な設備群が増える
など、数々の優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の電子部品である半導体素子のアクティブ面から見た斜視図である。
【図２】図１に示した半導体素子を本発明の第１実施形態の実装基材である多層基板に実装した構造の第１実施形態の電子部品装置を模式図で示していて、同図Ａはその断面図、同図Ｂは同図Ａの矢印Ｂで指した点線で囲んだ部分の拡大断面図である。
【図３】図２に示した位置決め用バンプとは異なる構造の位置決め用バンプを備えた半導体素子を多層基板に実装した本発明の第２実施形態の電子部品装置の要部の拡大断面図である。
【図４】図１に示した半導体素子を貫通孔が形成されている実装基材に実装した構造の本発明の第３実施形態の電子部品装置を示す要部の拡大断面図である。
【図５】本発明の第２実施形態の実装基材であるリードフレームを示していて、同図Ａはその要部の平面図、同図Ｂは同図ＡのＡ−Ａ線上における断面図である。
【図６】図２に示した半導体素子を図５に示したリードフレームに実装した構造の本発明の第４実施形態の電子部品装置を模式図で示した断面図である。
【図７】本発明の第２実施形態の電子部品である半導体素子を示していて、同図Ａはそのアクティブ面から見た斜視図、同図Ｂはその裏面から見た斜視図である。
【図８】図７に示した半導体素子を多層基板にワイヤ接合で実装した構造の第５実施形態の半導体装置の断面図である。
【図９】図１に示した本発明の電子部品装置を複数個と受動素子からなる電子部品とを共通の実装基材に実装した本発明の第６実施形態の電子部品装置を示していて、同図Ａはその上方から見た斜視図、同図Ｂはその下方から見た斜視図である。
【図１０】従来技術の第１形態の半導体装置を模式図で示した要部の断面図である。
【図１１】従来技術の第２形態の半導体装置を模式図で示した要部の断面図である。
【図１２】図１１に示した半導体装置に組み込まれている半導体素子のアクティブ面から見た斜視図である。
【符号の説明】
１Ａ…本発明の第１実施形態の電子部品装置、１Ｂ…本発明の第２実施形態の電子部品装置、１Ｃ…本発明の第３実施形態の電子部品装置、１Ｄ…本発明の第４実施形態の電子部品装置、１Ｅ…本発明の第５実施形態の電子部品装置、１Ｆ…本発明の第６実施形態の電子部品装置、１ｆ…受動素子装置、１１０…本発明の第１実施形態の半導体素子、１１１…半導体素子１１０のアクティブ面、１１２…電極パッド、１１３…高さの低いバンプ、１１４…位置決め用バンプ、１１３Ａａ，１１４Ａａ…樹脂製球体コア、１１３Ａｂ，１１４Ａｂ…半田、１２０…本発明の第２実施形態の半導体素子、１２１…半導体素子１２０のアクティブ面、１２２…電極パッド、１２３…半導体素子１２０の裏面、１２４…位置決め用バンプ、２１０，２１０Ａ，２１０Ｂ，２１０Ｃ…実装基板、２１１…凹部、２１２，２１３…電極ランド、２１４…貫通孔、２２０…本発明の第２実施形態の実装基板、２２１…リード、２２２…リード２２１ａ，２２１ｂ，２２１ｃ，２２１ｄの凹部、３１０…アンダーフィル、３１１…封止樹脂、Ｄ…外部導出電極、Ｗ…金ワイヤー[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an electronic component device and an electronic component manufacturing method.
[0002]
[Prior art]
  First, a conventional electronic component and an electronic component device will be described with reference to the drawings. Note that in this specification, a semiconductor element and a semiconductor device will be described as examples of an electronic component and an electronic component device, respectively, unless otherwise specified.
[0003]
  FIG. 10 is a cross-sectional view of the main part schematically showing the semiconductor device of the first embodiment of the prior art, FIG. 11 is a cross-sectional view of the main part schematically showing the semiconductor device of the second embodiment of the prior art, and FIG. 12 is a perspective view seen from the active surface of the semiconductor element incorporated in the semiconductor device shown in FIG.
[0004]
  In recent years, various packages have been proposed in response to requests for miniaturization of semiconductor devices. In order to meet the demand for downsizing the structure for connecting the electrode pads, which are a plurality of external lead-out electrodes of a semiconductor element incorporated in a semiconductor device, to the plurality of external connection electrodes on the mounting substrate, Bumps that are external lead-out electrodes are formed on a plurality of electrode pads of a semiconductor element from a wire bond structure in which each of the electrode pads is connected to a lead (external connection electrode) of one lead frame using a gold wire. A structure is formed in which flip-chip bonding is performed to an external connection electrode formed at a predetermined position of a mounting substrate that is another mounting substrate.
[0005]
  That is, the semiconductor device 1G shown in FIG. 10 shows the former wire bond structure, and the lead frame 21 which is one of the mounting substrates is a die pad 3 and a plurality of pads arranged around the die pad 3. The semiconductor element S has an active surface Sa facing upward and a surface (back surface) opposite to the active surface Sa is bonded to the die pad 3 with silver paste or the like. The electrode pads (not shown), which are a plurality of external lead electrodes formed on the active surface Sa of the semiconductor element S, are fixed to the corresponding leads 4 using gold wires W. The entire structure including the semiconductor element S, all the gold wires W, and the leads 4 is sealed with a sealing resin R.
[0006]
  In this specification, the mounting substrate includes a mounting substrate 22 including a multilayer substrate described later in addition to the lead frame 21, and in this specification, a member on which an electronic component such as the semiconductor element S is mounted is referred to as “mounting substrate. Is defined.
[0007]
  The semiconductor device 1H shown in FIG. 11 has the latter flip-chip bonding structure, but the semiconductor element S incorporated in the semiconductor device 1H has a predetermined surface on its active surface Sa as shown in FIG. A gold or solder bump B having the same height and size is formed as an external lead-out electrode on a plurality of electrode pads (not shown) formed in the arrangement of A plurality of external connection electrodes 6 (FIG. 11) are formed in advance at positions corresponding to the bumps B. The semiconductor device 1H has a structure in which each bump B of the semiconductor element S is placed in accordance with each external connection electrode 6 on the mounting substrate 22, the semiconductor element S is bonded and fixed, and the whole is sealed with a sealing resin R. belongs to.
[0008]
  The bump B is usually formed on an electrode pad formed on the active surface Sa of the semiconductor element by plating or printing process using gold, solder or the like, or a solder ball formed in advance is used as the electrode pad of the semiconductor element. It is formed by means for joining.
[0009]
[Problems to be solved by the invention]
  However, the former semiconductor device 1G requires a region in which the leads 4 are disposed around the die pad 3 of the lead frame 21 to wire bond the semiconductor element S, and the outer shape of the semiconductor device 1G is larger than the size of the semiconductor element S. Become.
[0010]
  In order to solve this problem, the latter semiconductor device 1H uses the mounting substrate 22 in which the external connection electrode 6 exists immediately below the semiconductor element 3, so that the wire bond region as described above becomes unnecessary, A semiconductor element size package can be realized.
[0011]
  However, when realizing a small package, positioning accuracy between the semiconductor element S and the mounting substrate 22 is highly required because of the miniaturization. When the positioning accuracy is low, a large mounting area that allows that amount is required, and the area of the package is increased accordingly.
[0012]
  In many cases, the reliability of bonding and mounting cannot be ensured only by the bonding portion between the bump B and the external connection electrode 6, and it is necessary to reinforce the bonding peripheral portion with a resin called underfill.
[0013]
  Therefore, the present invention is intended to solve these problems, and electronic components such as semiconductor elements and passive elements can be positioned with high accuracy on a mounting substrate in a small package, and mounting is performed reliably. It is intended to obtain an electronic component device that can
[0014]
[Means for Solving the Problems]
[0015]
[0016]
[0017]
[0018]
[0019]
  The electronic component device of the present invention isElectrode pads are formed in a predetermined arrangement on the active surface, and on the back surface opposite to the active surfaceAn electronic component in which a plurality of positioning bumps are formed in a predetermined arrangement corresponds to a height of the positioning bump at a position where the plurality of positioning bumps of the electronic component are mounted on a mounting portion. The positioning bumps are inserted into the recesses of the mounting substrate in which the recesses of depth are formed, and the electronic component is electrically mounted on the mounting substrate.
[0020]
  The electronic component is a semiconductor element and may be a passive element. The mounting substrate on which the electronic component is mounted is an organic substrate or a ceramic substrate, and may be a lead frame. The positioning bumps are preferably formed on a corner portion of the mounting substrate or a peripheral portion of the corner portion.
[0021]
  The electronic component manufacturing method of the present invention includes a first manufacturing method in which electrode bumps and positioning bumps are formed using a wire bonder, and a second manufacturing method in which electrode bumps and positioning bumps are formed using a ball mounter. There is a method.
[0024]
  A manufacturing method using a first wire bonder includes a step of forming electrode bumps with a thin diameter wire on a plurality of external lead-out electrodes formed in a predetermined arrangement on an active surface, and a step opposite to the active surface.A step of forming a positioning bump at a predetermined position on the back surface with a wire having a diameter equal to or larger than that of the thin wire.And.
[0026]
  In the case of using a ball mounter equipped with first and second vacuum heads capable of sucking balls having different diameters in the manufacturing method using the second ball mounter,ActiveMultiple external lead electrodes on the surfaceThe opposite side of the active surfaceA step of forming a temporary fixing material layer on each surface of the electronic component on which a positioning bump is formed on the back surface; and a small-diameter electrode bump ball with the first vacuum head,Active surfaceA step of placing the temporary fixing material layer surface on the position of the plurality of external lead-out electrodes, and a positioning ball having a large diameter by the second vacuum head;On the back surface opposite to the active surface.Placing the plurality of positioning bumps on the temporary fixing material layer surface, and placing the electronic component on which the electrode bump balls and the positioning balls are placed in a reflow furnace. I have.
[0027]
  It is desirable that the temporary fixing material is a flux or a sheet-like resin containing a metal active material. When using the sheet-like resin containing a metal active material, a step of exposing the sheet-like resin containing a metal active material to ultraviolet rays is necessary. It is.
[0028]
[0029]
[0030]
  According to the electronic component device of the present invention, since the positioning bumps of the electronic component are inserted into the recesses of the mounting substrate, the electronic component can be mounted with high accuracy, and if the flip chip bonding structure is adopted, the package can be reduced in size. can do.
[0031]
  Still further, according to the manufacturing method of the present invention, it is possible to use an existing facility without increasing the number of steps, or even if the number of steps is increased, the number of steps can be increased. Therefore, the manufacturing cost of the electronic component can be minimized.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, an electronic component, a mounting base material, an electronic component device, and an electronic component manufacturing method according to an embodiment of the present invention will be sequentially described with reference to the drawings.
[0033]
  FIG. 1 is a perspective view seen from an active surface of a semiconductor element which is an electronic component according to the first embodiment of the present invention, and FIG. 2 is a mounting substrate of the semiconductor element shown in FIG. 1 according to the first embodiment of the present invention. FIG. 1 is a schematic diagram showing an electronic component device according to a first embodiment having a structure mounted on a multilayer substrate, where FIG. A is a sectional view thereof, and FIG. B is a portion surrounded by a dotted line indicated by an arrow B in FIG. FIG. 3 is an enlarged cross-sectional view, and FIG. 3 is an enlarged view of the main part of the electronic component device according to the second embodiment of the present invention in which a semiconductor element having positioning bumps different in structure from the positioning bumps shown in FIG. FIG. 4 is an enlarged cross-sectional view of an essential part showing an electronic component device according to a third embodiment of the present invention having a structure in which the semiconductor element shown in FIG. 1 is mounted on a mounting substrate in which a through hole is formed. 5 shows a lead frame which is a mounting substrate of the second embodiment of the present invention. FIG. 6B is a cross-sectional view taken along the line AA in FIG. A. FIG. 6 is a cross-sectional view of the semiconductor device shown in FIG. 2 mounted on the lead frame shown in FIG. Sectional drawing which showed the electronic component apparatus of 4th Embodiment with the schematic diagram, FIG. 7 has shown the semiconductor element which is the electronic component of 2nd Embodiment of this invention, The same figure A is the perspective view seen from the active surface FIG. 8B is a perspective view of the semiconductor device according to the fifth embodiment having a structure in which the semiconductor element shown in FIG. 7 is mounted on a multilayer substrate by wire bonding, and FIG. 6 shows an electronic component device according to a sixth embodiment of the present invention in which a plurality of electronic component devices of the present invention shown in FIG. 1 and electronic components made up of passive elements are mounted on a common mounting substrate. Is a perspective view seen from above, and FIG. B is a perspective view seen from below.
[0034]
  First, the structure of a semiconductor element which is an electronic component according to the first embodiment of the present invention will be described with reference to FIG.
[0035]
  In FIG. 1, reference numeral 110 indicates the semiconductor device of the first embodiment of the present invention. This semiconductor element 110 is a normal bump having a low height, which is an external lead-out electrode, on the surface of a plurality of electrode pads 112 (FIG. 2B) formed in a predetermined arrangement on the active surface 111 on which the integrated circuit is formed. 113 and a bump 114 (hereinafter abbreviated as “a bump with a high height”), which is higher and larger and is also an external lead-out electrode, are formed. In the semiconductor element 110 of this embodiment, one bump 114 having a high height is provided at each of the four corners, and a plurality of bumps 113 having a low height are provided along each side. The bump 114 having a high height fulfills a function of positioning the semiconductor element 110 at a predetermined position when the semiconductor element 110 is mounted at the predetermined position of the mounting base material. Therefore, the bump 114 is hereinafter referred to as “positioning bump”.
[0036]
  When the semiconductor element 110 is mounted on a mounting substrate and heated in a reflow furnace, the thermal expansion coefficient of the semiconductor element and the mounting substrate is different, and generally the mounting substrate has a large thermal expansion coefficient. Since the outer peripheral portion of the semiconductor element, particularly the corner portion, tends to warp, not only one positioning bump 114 is formed on the corner portion of the semiconductor element relative to each corner portion, but also the bumps adjacent to both sides sandwiching the bump 114 are high. Three high positioning bumps 114 may be provided at each corner portion. The bumps 113 and 114 may be stud type or ball type formed in advance.
[0037]
  As an example, the height of the bump 113 having a low height is 30 μm to 100 μm, and the height of the positioning bump 114 (a bump having a high height) 114 is about 50 μm to 300 μm corresponding to the bump 113 having a low height. is there.
[0038]
  On the other hand, the mounting substrate 210, which is a three-layer substrate on which the semiconductor element 110 is to be mounted, has a positioning bump at a position facing the positioning bump 114 formed on the semiconductor element 110, as shown in FIG. Concave portions 211 having a depth corresponding to the height 114 are formed, and electrode lands 212 serving as external connection electrodes are formed on the inner surfaces of the concave portions 211. Of course, a plurality of electrode lands 213 (FIG. 2B) as external connection electrodes are also formed on the portion where the bump 113 having a low height is mounted.
[0039]
  In addition, the code | symbol in the mounting substrate 210215Refers to the electrical insulation plate of each layer, and each electrical insulation plate215The surface of the wiring circuit214Is formed.
[0040]
  As an example, each layer of electrically insulating substrate215The thickness is about 100 μm to 200 μm. If there are three layers, the total thickness is a little over 300 μm to 600 μm.
[0041]
  The electronic component device 1A according to the first embodiment of the present invention includes a semiconductor element 110, a mounting substrate 210, and the like. The positioning bumps 114 of the semiconductor element 110 are mounted in the recesses 211 of the mounting substrate 2 and the bumps 113 having a low height are mounted in alignment with the electrode lands 213, and are placed in a reflow furnace (not shown) and heated. The low bump 113 is bonded to the electrode land 213, and the positioning bump 114 is melted to fill not only the electrode land 212 portion around the opening of the recess 211 but also the recess 211, and the inner surface and bottom surface of the recess 211 are filled. Can be joined to the large area of the electrode land 212 when cooled.
[0042]
  Below the positioning bumps 114 of the semiconductor element 110 fits into the recesses 211 of the mounting substrate 210, positioning (or alignment) of the semiconductor element 110 with respect to the mounting substrate 210 can be performed precisely. In addition, the positioning bump 114 has a self-position correcting function that utilizes the surface tension when the bonding material is melted due to an increase in the amount of bonding material such as gold and solder, and the position accuracy of the mounting is improved by the function of this function.
[0043]
  In addition, the reliability of bonding and mounting is caused by the embrittlement of the bonding material, but this can be reduced by increasing the amount of the bonding material itself, so by increasing the bonding material of the positioning bump 114, Further, since the area of the joining portion is increased, embrittlement of the joining material can be avoided and the reliability of joining and mounting can be improved.
[0044]
  As shown in FIG. 2A, after the semiconductor element 110 is mounted on the mounting substrate 210 with such a structure, an underfill 310 is embedded between the two if necessary, and the whole is sealed with a sealing resin 311. An electronic component device (in this case, a semiconductor device) 1A can be completed.
[0045]
  When a semiconductor element is mounted on a mounting substrate, it may be performed via an anisotropic conductive film (ACF) as necessary. In the present invention, the amount of bonding material can be obtained by using positioning bumps 114. Since there are many, sufficient joining force is obtained, Therefore The use of an expensive anisotropic conductive film can be omitted.
[0046]
  Next, FIG. 3 shows only the main part of the semiconductor device 1B which is an electronic component device according to the second embodiment of the present invention. This semiconductor device 1B is different from the semiconductor device 1A of the first embodiment in that the bump 113 having a low height and the positioning bump 114 in the semiconductor element 110 are entirely formed of gold or solder. 114, and particularly the positioning bump 114, the consumption of gold or solder increases. Therefore, the low bump 113A and the positioning bump 114A of the semiconductor element 110A in the semiconductor device 1B are made of resin. For example, bumps having spherical cores 113Aa and 114Aa whose surfaces are covered with gold or solder 113Ab and 114Ab are formed using a relatively inexpensive material. The diameter of the spherical core 114Aa of the positioning bump 114A should be equal to or smaller than the diameter of the concave portion 211 formed on the mounting substrate 210, and the spherical core 114Aa needs to fit into the concave portion 211 when the surface solder 114Ab is melted.
[0047]
  Since the other structural parts of the semiconductor device 1B are the same as the structural parts of the semiconductor device 1A, the same reference numerals are given to those parts, and their descriptions are omitted.
[0048]
  A semiconductor device 1C, which is an electronic component device according to the third embodiment of the present invention shown in FIG. 4, has a through hole 214 formed in a portion of the mounting substrate 210A where the positioning bumps 114 of the semiconductor element 110 are located. The semiconductor element 110 is mounted on the mounting substrate 210A having the structure, and is placed in a reflow furnace and heated, whereby the positioning bump 114 is melted, and the molten solder enters the through hole 214 and is completely filled. The solder amount of the positioning bump 114 in this case is designed in consideration of the area of the upper electrode land 112 and the area of the lower electrode land 212, the distance between them, the diameter of the through-hole 214, and the inner peripheral area thereof.
[0049]
  Therefore, the positioning bumps 114 of the semiconductor element 110 are in contact with not only the electrode land 212 portion around the opening of the through hole 214 of the mounting substrate 211 but also the inner peripheral surface of the through hole 214, and the electrode land 212 is wide when cooled. It can be joined to the part of the area.
[0050]
  As described above, the example in which the amount of the necessary bonding material for the positioning bump, the bonding area between the bonding material and the electrode pad, the stress relaxation of the bonding portion, and the like have been described with reference to FIGS. By adopting these individually or in combination, the reliability of bonding and mounting of semiconductor devices can be greatly improved.
[0051]
  When the lead frame 220 is used as a mounting base material for mounting an electronic component such as a semiconductor element, as shown in FIG. 5, for example, the innermost leads 221a, 221b, 221c, and 221d in the leads 221 A concave portion 222 having a depth corresponding to the height of the positioning bump 114 may be formed at a position corresponding to the position of the positioning bump 114 of the semiconductor element 110 to be mounted. These recesses 222 are formed by, for example, forming a punch having a predetermined depth (or height) in a press die and punching the lead frame 220 from the metal plate by the press die. It can form by taking the method of forming. Although the lead frame 220 is shown as having a die padless structure, it may be provided with a die pad.
[0052]
  The positioning bumps 114 of the semiconductor element 110 are placed and fixed in the respective recesses 222 of the lead frame 220 having such a structure, and each gold wire W is used as in the prior art shown in FIG. If wire bonding is performed on the lead 221, a semiconductor device in which the semiconductor element 110 is accurately positioned can be obtained.
[0053]
  FIG. 6 schematically shows a semiconductor device 1D which is an electronic component device according to the fourth embodiment of the present invention. The semiconductor device 1D has a structure in which the semiconductor element 110 shown in FIG. 1 is mounted on the lead frame 220 shown in FIG. As shown in the figure, the semiconductor element 110 is mounted with its active surface 111 facing downward, the positioning bumps 114 of the semiconductor element 110 corresponding to the respective recesses 222 of the lead frame 220, and other low bumps 113. Each of the leads 221 is joined to the inner end portion of the other lead 221, and the outer end portion of each lead 221 is left as an external connection electrode, and the whole is sealed with a sealing resin 311.
[0054]
  The semiconductor device 1D according to the fourth embodiment can be positioned precisely because the positioning bumps 114 of the semiconductor element 110 can be fitted into the recesses 222 of the lead frame 220.
[0055]
  In the semiconductor element 110 of the above-described embodiment, the high positioning bump 114 is formed on the electrode pad 112. That is, it functions as an external lead electrode. However, if this high bump can be used only for positioning, even if it is formed on the active surface 111, it is not necessary to form it on the electrode pad 112 connected to the integrated circuit pattern. It may be formed in a corner portion or a corner peripheral portion which is avoided or does not adversely affect the integrated circuit pattern.
[0056]
  Based on the idea that the bump 114 having such a high height is used only for positioning, the semiconductor element 120 having the structure as shown in FIG. 7 and the semiconductor as shown in FIG. Device 1E can be obtained.
[0057]
  That is, the semiconductor device 120 of the second embodiment of the present invention shown in FIG. 7 has electrode pads 122 formed on the active surface 121 in a predetermined arrangement as shown in FIG. As shown in FIG. B, a bump 124 is formed at each corner of the back surface 123. These bumps 124 are for positioning with respect to the mounting substrate, and their height does not have to be particularly high. The material of the positioning bumps 124 may be gold, but may not be such an expensive material, and may be solder. The positioning bumps 124 may not be made of metal, but may be made of a non-metallic material such as a resin that can be satisfactorily bonded to the semiconductor element 120 main body and the mounting substrate.
[0058]
  A semiconductor device 1E which is an electronic component device of the fifth embodiment of the present invention shown in FIG. 8 has a structure in which the semiconductor element 120 shown in FIG. 7 is mounted on a mounting substrate 210B which is a three-layer substrate. A recess or a through hole 211 is formed at the position of the upper surface insulating layer of the mounting substrate 210B corresponding to each positioning bump 124 of the semiconductor element 1E. The semiconductor element 1E is fitted and fixed so that the active surface 121 faces upward and the back surface faces the mounting substrate 210B, and the positioning bumps 124 are positioned in the respective recesses 211 of the mounting substrate 210B. Then, each electrode pad 122 formed on the active surface 122 is bonded to an electrode pad (not shown) which is an external connection electrode formed on the mounting substrate 210B by using a gold wire W by soldering or the like. The whole including the gold wire W portion is sealed with a sealing resin 311. The semiconductor device 1E is an electronic component device configured with such a structure.
[0059]
  Next, an electronic component device 1F according to a sixth embodiment of the present invention will be described with reference to FIG. This electronic component device 1F is an electronic component device called a so-called system-in-package (SIP), and any one of the semiconductor devices 1A, 1B, 1C, 1D, or 1E is mounted on the mounting substrate 210C. Although the structure may be one or more, in the illustrated example, two semiconductor devices and one passive element device 1f are mounted. When a plurality of semiconductor devices are mounted, they may have the same function or different functions. It is assumed that two semiconductor devices 1A and one passive element device 1f are mounted as semiconductor devices.
[0060]
  The passive element device 1f is obtained by sealing a passive element such as a resistor, a capacitor, or a coil. A combination of any of these can form a filter, for example, and a mounting substrate 210C can be formed together with two semiconductor devices 1A. It is possible to configure SIP by mounting the above.
[0061]
  Needless to say, the passive element device 1f also includes a mounting board, and the mounting board is provided with a recess 211 like the structure of the mounting board 210, and positioning bumps are formed on the resistor, the capacitor, or the coil. The positioning bumps are inserted into the recesses, the components are positioned, and are sealed with a sealing resin or the like. And, on the back surface of the passive element device 1f, external connection electrodes D for connecting to the outside are formed in a necessary number, and can be joined to electrode pads of a mother board (not shown) incorporated in an electronic device. It has become.
[0062]
  As described above, the present invention can be applied not only to active elements but also to passive elements. By adopting the SIP structure, it is possible to obtain an electronic component having a compact structure as a single electronic component. At present, it is possible to meet the demand for further downsizing and thinning electronic devices, and joining them. The mounting reliability can be further improved.
[0063]
  As a method of forming the electrode bump 113 and the positioning bump 114 formed on the semiconductor element 110 or the electrode bump 122 and the positioning bump 124 formed on the semiconductor element 120,
    1. Plating method
    2. Printing method
    3. Stud bump method
    4). Ball mounting method
There are four possible methods.
[0064]
  In the first plating method, when a positioning bump having a high height is formed, it is necessary to lengthen the time for plating only a portion higher than the height of the electrode bump 113 of the semiconductor element 110. For this reason, after the electrode bump 113 is plated, the positioning bump 114 can be formed by applying a mask to the electrode bump 113 having a low height and additionally plating a portion higher than the height of the electrode bump 113. However, this plating method has a problem that the cost of the semiconductor element 110 increases because of an increase in the number of steps.
[0065]
  Further, the height of the bump is limited to around 100 μm, and if the area of the electrode bump 113 is narrow (narrow pitch), there is a problem that the height of the bump cannot be increased.
[0066]
  In the second printing method, when the electrode bump 113 and the positioning bump 114 are formed on the same active surface 111 of the semiconductor element 110, it corresponds to the thickness of the print mask and the diameter of the electrode bump and the positioning bump. By devising the shape of the opening, it may be possible to print and form both bumps with a single print, but currently, for example, the electrode bump 113 is formed first, followed by the positioning bump. 114, the second printing mask must avoid the electrode bump 113 formed the first time. Furthermore, if the pitch of the electrode bump 113 is narrow, the electrode bump 113 and the electrode bump 113 can be designed even if the structure of the printing mask is devised. It is difficult to form the positioning bumps 114.
[0067]
  In the stud bump method 3 described above, the electrode bump 113 and the positioning bump 114 can be formed by changing the wire diameter, transporting the electronic component 110 twice and placing it on the wire bonder twice. In this case, when the formation density of the electrode bump 113 having a low height and the bump 114 for positioning having a high height is high, the bump 113 having a low height is first formed on the electrode pad, and then the height is high. A positioning bump 114 may be formed. Although this stud bump method also requires more steps, the electronic component 110 can be manufactured at a lower cost than the plating method and the printing method, which is useful.
[0068]
  In the last four ball mounting methods, the ball can be mounted by a ball mounter having one or two heads.
[0069]
  When a ball is mounted with one head, it is assumed that the head does not hit an adjacent ball, but a small ball is placed on the position of the electrode pad forming each electrode bump 113, and a positioning bump. Large balls are sequentially mounted on the positions of the electrode pads forming 114. Then, the electrode bump 113 and the positioning bump 114 can be formed by flowing the semiconductor element 110 on which the ball is mounted in this manner into a reflow furnace. In this case, since each ball can be temporarily fixed by applying a flux, which is one of the temporary fixing materials, on at least the electrode pad, the movement of each ball can be prevented in the process of sequentially mounting the balls. .
[0070]
  In addition, when there are two ball mounter heads, it is assumed that the head does not hit an adjacent ball, as in the above case, but the height is once on the active surface 111 of the semiconductor element 110. It is possible to form the electrode bumps 113 and the positioning bumps 114 by mounting the balls for the bumps 113 having a low height and the balls for the positioning bumps 114 having a high height and flowing them in a reflow furnace.
[0071]
  Furthermore, as a ball mounting method, there is a method of using a sheet-like resin containing a metal active material, which is another temporary fixing material. This resin sheet is attached so as to cover the electrode pad, and a resin layer is formed. In this case, the resin sheet functions as a double-sided adhesive tape. When each ball is mounted on the resin sheet on each electrode pad, each ball is temporarily fixed. Next, UV exposure is performed. Since it is not exposed just under each ball, it remains as it is, but the exposed resin sheet becomes a little hard. Accordingly, each ball does not move in a temporarily fixed state before and after exposure under normal handling. When the semiconductor element in this state is put into a reflow furnace and reflowed, each ball is melted and connected to each electrode pad. In this case, the UV-exposed portion of the resin sheet is cured by heat. With this method, electrode bump balls and positioning bump balls can be mounted on the same surface of the active surface 111 such as the semiconductor element 110, or both the active surface 121 and the back surface 123 thereof as in the semiconductor element 120. Reflow in the reflow furnace can be completed only once.
[0072]
  These ball mounting methods are the simplest and electronic components can be manufactured at low cost.
[0073]
  As described above, in the semiconductor element of the present invention, the positioning bump and / or the external lead electrode bump are formed, so that the relative positioning with respect to the mounting substrate can be easily performed. If formed on bumps with a high height, the amount of bonding material used for the bumps can be increased, so that the self-position correction function using the surface tension at the time of melting of the bonding material can be increased, which greatly improves the position accuracy. be able to.
[0074]
  Furthermore, since the positioning bumps and / or external lead electrode bumps having a high height have a large amount of bonding material, the brittleness resistance of the bonding material is increased, and the reliability of bonding and mounting is improved.
[0075]
  In addition, when the reliability of joining and mounting can be guaranteed only by the structure of the electronic component of the present invention, the underfill material 310 for reinforcement is unnecessary, and even if necessary, the amount of the underfill material is reduced. It is possible to ease the control range of necessary amount, and it is possible to reduce the material cost, delete the process, and improve the productivity by easy management of the production conditions.
[0076]
【The invention's effect】
  As is clear from the above description, according to the present invention,
1. The positional accuracy between the electronic component (semiconductor element) and the mounting substrate on which it is mounted can be increased. Thereby, a smaller electronic component device (semiconductor device) can be realized.
2. The reliability of the bonding and mounting of the joint between the bump and the mounting substrate is improved, and the quality of the electronic component device (semiconductor device) is thus improved.
3. Costs can be reduced by omitting the underfill material (reducing the number of processes), reducing the amount used, or relaxing the required specifications.
4). Reduce production costs (underfill coating process), ease of production condition management, and improved productivity.
5. With the same positioning accuracy specifications, the requirements for mechanical positioning accuracy of equipment used in production are relaxed, so that restrictions on manufacturing facilities are relaxed and usable equipment groups increase.
Many excellent effects are obtained.
[Brief description of the drawings]
FIG. 1 is a perspective view seen from an active surface of a semiconductor element which is an electronic component according to a first embodiment of the present invention.
2 schematically shows the electronic component device of the first embodiment having a structure in which the semiconductor element shown in FIG. 1 is mounted on a multilayer substrate that is a mounting substrate of the first embodiment of the present invention. A is a sectional view thereof, and FIG. B is an enlarged sectional view of a portion surrounded by a dotted line indicated by an arrow B in FIG.
3 is an enlarged cross-sectional view of a main part of an electronic component device according to a second embodiment of the present invention in which a semiconductor element having positioning bumps different in structure from the positioning bumps shown in FIG. 2 is mounted on a multilayer substrate. is there.
4 is an enlarged cross-sectional view of a main part showing an electronic component device according to a third embodiment of the present invention having a structure in which the semiconductor element shown in FIG. 1 is mounted on a mounting substrate in which a through hole is formed.
5A and 5B show a lead frame which is a mounting substrate according to a second embodiment of the present invention, where FIG. 5A is a plan view of the main part thereof, and FIG. 5B is a cross-sectional view taken along line AA of FIG. It is.
6 is a cross-sectional view schematically showing an electronic component device according to a fourth embodiment of the present invention having a structure in which the semiconductor element shown in FIG. 2 is mounted on the lead frame shown in FIG. 5;
7A and 7B show a semiconductor element which is an electronic component according to a second embodiment of the present invention, in which FIG. A is a perspective view seen from the active surface, and FIG. B is a perspective view seen from the back surface.
FIG. 8 is a cross-sectional view of a semiconductor device according to a fifth embodiment having a structure in which the semiconductor element shown in FIG. 7 is mounted on a multilayer substrate by wire bonding.
9 shows an electronic component device according to a sixth embodiment of the present invention in which a plurality of electronic component devices of the present invention shown in FIG. 1 and electronic components made of passive elements are mounted on a common mounting substrate. 1A is a perspective view seen from above, and FIG. 1B is a perspective view seen from below.
FIG. 10 is a cross-sectional view of a substantial part schematically showing a semiconductor device according to a first embodiment of the prior art.
FIG. 11 is a cross-sectional view of a main part schematically showing a semiconductor device according to a second embodiment of the prior art.
12 is a perspective view seen from an active surface of a semiconductor element incorporated in the semiconductor device shown in FIG. 11;
[Explanation of symbols]
  DESCRIPTION OF SYMBOLS 1A ... Electronic component apparatus of 1st Embodiment of this invention, 1B ... Electronic component apparatus of 2nd Embodiment of this invention, 1C ... Electronic component apparatus of 3rd Embodiment of this invention, 1D ... 4th Embodiment of this invention Electronic component device of the form, 1E ... electronic component device of the fifth embodiment of the present invention, 1F ... electronic component device of the sixth embodiment of the present invention, 1f ... passive element device, 110 ... of the first embodiment of the present invention. Semiconductor element 111... Active surface of semiconductor element 110, 112. Electrode pad, 113... Low bump, 114. Positioning bump, 113 Aa, 114 Aa. Resin sphere core, 113 Ab, 114 Ab. Solder, 120. The semiconductor element of the second embodiment, 121... Active surface of the semiconductor element 120, 122... Electrode pad, 123 .. back surface of the semiconductor element 120, 124. 0A, 210B, 210C ... mounting substrate, 211 ... recess, 212,213 ... electrode land, 214 ... through hole, 220 ... mounting substrate according to the second embodiment of the present invention, 221 ... lead, 222 ... lead 221a, 221b, 221c , 221d recess, 310 ... underfill, 311 ... sealing resin, D ... external lead electrode, W ... gold wire

Claims

An electronic component in which electrode pads are formed in a predetermined arrangement on the active surface, and a plurality of positioning bumps are formed in a predetermined arrangement on the back surface opposite to the active surface. At the position where the plurality of positioning bumps are mounted, the positioning bumps are inserted into the concave portions of the mounting substrate in which concave portions each having a depth corresponding to the height of the positioning bumps are formed, An electronic component device, wherein the electronic component is electrically mounted on the mounting substrate.

The electronic component apparatus according to claim 1, wherein the electronic component is a semiconductor element.

The electronic component device according to claim 1, wherein the electronic component is a passive element.

The electronic component device according to claim 1, wherein the mounting substrate is an organic substrate or a ceramic substrate.

The electronic component device according to claim 1, wherein the mounting substrate is a lead frame.

3. The electronic component device according to claim 1, wherein the positioning bump is formed at a corner portion of the mounting substrate or a peripheral portion of the corner portion.

Using a wire bonder,
Forming electrode bumps with thin wires on a plurality of external lead-out electrodes formed in a predetermined arrangement on the active surface;
The active surface identical or said thin diameter wires at a predetermined position on the rear surface opposite to the, a step of forming a positioning bump with a thick diameter wire than,
Of electronic parts including

Using a ball mounter equipped with first and second vacuum heads capable of sucking balls having different diameters,
A step plurality of external lead electrode, and the active surface to form the temporary fixing material layer on the surfaces of the electronic component positioning bumps on the back surface of the opposite side is formed on the active surface,
Placing a small-diameter electrode bump ball with the first vacuum head on the surface of the temporary fixing material layer on the plurality of external lead-out electrodes on the active surface ;
Placing a large-diameter positioning ball with the second vacuum head on the surface of the temporary fixing material layer on the formation position of the plurality of positioning bumps on the back surface opposite to the active surface of the electronic component; When,
Placing the electronic component on which the electrode bump ball and the positioning ball are placed in a reflow furnace;
Of electronic parts including

The method of manufacturing an electronic component according to claim 8 , wherein the temporary fixing material is a flux.

9. The method of manufacturing an electronic component according to claim 8 , wherein the temporary fixing material layer is a sheet-like resin containing a metal active material, and the step of exposing the metal active material-containing sheet resin to ultraviolet rays.