JPH1064192A - データ貯蔵機器の信号検出方法及び装置 - Google Patents
データ貯蔵機器の信号検出方法及び装置Info
- Publication number
- JPH1064192A JPH1064192A JP9149748A JP14974897A JPH1064192A JP H1064192 A JPH1064192 A JP H1064192A JP 9149748 A JP9149748 A JP 9149748A JP 14974897 A JP14974897 A JP 14974897A JP H1064192 A JPH1064192 A JP H1064192A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- nonlinear
- error
- partial response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03356—Baseband transmission
- H04L2025/03369—Partial response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03777—Arrangements for removing intersymbol interference characterised by the signalling
- H04L2025/03783—Details of reference signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 データ貯蔵機器の信号検出方法及び装置を提
供する。 【解決手段】 貯蔵機器から再生されるデータパターン
によってＰＲＥＱの係数適応法を非線形組合で施すこと
によって適応等化器の係数設定に邪魔となる非線形雑音
の影響を最小化することができ、よって非線形歪曲が酷
く且つＩＳＩが多く存在する信号を信頼度高く検出し得
る。
供する。 【解決手段】 貯蔵機器から再生されるデータパターン
によってＰＲＥＱの係数適応法を非線形組合で施すこと
によって適応等化器の係数設定に邪魔となる非線形雑音
の影響を最小化することができ、よって非線形歪曲が酷
く且つＩＳＩが多く存在する信号を信頼度高く検出し得
る。
Description
【０００１】
【発明の属する技術分野】本発明はデータ貯蔵機器の信
号検出方法及び装置に関する。
号検出方法及び装置に関する。
【０００２】
【従来の技術】データ貯蔵機器で再生された信号から元
々記録された信号を検出することにおいて、再生信号が
非線形要素を多く含んでいると既存の線形フィルタで該
非線形要素を取り除いたり、再生信号を望む形態のチャ
ンネルに変換し難くなり、特に非線形性が酷くなるとシ
ステム性能は非常に劣化する。例えば、磁気、光、光磁
気システムのような貯蔵機器のうち、磁気システムでは
磁気力が相異なる信号が近づくほどトランジションシフ
ト（ｔｒａｎｓｉｔｉｏｎ ｓｈｉｆｔ）現象と部分減
殺（ｐａｒｔｉａｌ ｅｒａｓｅｒ）現象が起こること
によって非線形要素が多くなる。ここで、トランジショ
ンとは、相異なる磁気成分の＋と−とが合う地点のこと
であって、該地点を信号検出に用いる。従って、トラン
ジションシフトをビット移動或いはデータ従属位置移動
とも言う。
々記録された信号を検出することにおいて、再生信号が
非線形要素を多く含んでいると既存の線形フィルタで該
非線形要素を取り除いたり、再生信号を望む形態のチャ
ンネルに変換し難くなり、特に非線形性が酷くなるとシ
ステム性能は非常に劣化する。例えば、磁気、光、光磁
気システムのような貯蔵機器のうち、磁気システムでは
磁気力が相異なる信号が近づくほどトランジションシフ
ト（ｔｒａｎｓｉｔｉｏｎ ｓｈｉｆｔ）現象と部分減
殺（ｐａｒｔｉａｌ ｅｒａｓｅｒ）現象が起こること
によって非線形要素が多くなる。ここで、トランジショ
ンとは、相異なる磁気成分の＋と−とが合う地点のこと
であって、該地点を信号検出に用いる。従って、トラン
ジションシフトをビット移動或いはデータ従属位置移動
とも言う。
【０００３】そして、部分減殺とは左右信号の境界線が
部分的に無くなる現象をいう。光システムではレンズの
特性、焦点の誤差などによって非線形性が発生されるほ
か、非点収差、球面収差、コマ収差、ディスクの傾斜な
どによって非線形歪曲が起こる。一方、光磁気システム
では磁気システム及び光システムによる影響が複合的に
作用して非線形歪曲が発生する。特に、光磁気システム
では前処理によってトランジションシフトによる影響が
取り除かれたとしても部分減殺による影響は依然として
存在するため線形フィルタのみでは等化し難い。
部分的に無くなる現象をいう。光システムではレンズの
特性、焦点の誤差などによって非線形性が発生されるほ
か、非点収差、球面収差、コマ収差、ディスクの傾斜な
どによって非線形歪曲が起こる。一方、光磁気システム
では磁気システム及び光システムによる影響が複合的に
作用して非線形歪曲が発生する。特に、光磁気システム
では前処理によってトランジションシフトによる影響が
取り除かれたとしても部分減殺による影響は依然として
存在するため線形フィルタのみでは等化し難い。
【０００４】貯蔵機器の再生信号からシンボル間の干渉
と非線形歪曲を等化するためにビタビアルゴリズムが提
案された。該方式は、トレリス（trellis）遷移度を用
いて具現されるので信号列の復旧が比較的速く且つ容易
になされる。ビタビアルゴリズムを実際のチャンネルに
適用して単純化したのが所謂差分部分応答−４ビタビア
ルゴリズム（differential PR-4 Viterbi Algorithm）
である。該方式は、差分評価量（differential metri
c）によってＰＲ４ビタビアルゴリズムを単純化したも
のの、シンボル間の干渉の影響を取り除き切れない。さ
らに、該方式は線形部分応答目標等化器（Partial Reap
onse Target Equalizer：以下、ＰＲＥＱと略す）を用
いるので拡張された部分応答４（ＥＰＲ４）チャンネル
などの高密度のチャンネルをＰＲ４チャンネルに等化さ
せると、雑音と信号との相関性が増加され、よってシス
テムの性能が著しく劣化する。
と非線形歪曲を等化するためにビタビアルゴリズムが提
案された。該方式は、トレリス（trellis）遷移度を用
いて具現されるので信号列の復旧が比較的速く且つ容易
になされる。ビタビアルゴリズムを実際のチャンネルに
適用して単純化したのが所謂差分部分応答−４ビタビア
ルゴリズム（differential PR-4 Viterbi Algorithm）
である。該方式は、差分評価量（differential metri
c）によってＰＲ４ビタビアルゴリズムを単純化したも
のの、シンボル間の干渉の影響を取り除き切れない。さ
らに、該方式は線形部分応答目標等化器（Partial Reap
onse Target Equalizer：以下、ＰＲＥＱと略す）を用
いるので拡張された部分応答４（ＥＰＲ４）チャンネル
などの高密度のチャンネルをＰＲ４チャンネルに等化さ
せると、雑音と信号との相関性が増加され、よってシス
テムの性能が著しく劣化する。
【０００５】一方、領域ビット記録又は光ディスクの等
角速度回転によるチャンネル変化に適応するために適応
型ＰＲＥＱが用いられる。該方式はチャンネルの特性が
非線形にも関わらず線形のＬＭＳ方式を用いるため最適
の等化係数を見つける時間が多くかかるだけではなく、
等化係数が非線形性と適応型白色ガウス雑音（ＡＷＧ
Ｎ）によって揺れることでシステムが不安定となる恐れ
がある。
角速度回転によるチャンネル変化に適応するために適応
型ＰＲＥＱが用いられる。該方式はチャンネルの特性が
非線形にも関わらず線形のＬＭＳ方式を用いるため最適
の等化係数を見つける時間が多くかかるだけではなく、
等化係数が非線形性と適応型白色ガウス雑音（ＡＷＧ
Ｎ）によって揺れることでシステムが不安定となる恐れ
がある。
【０００６】最近、シンボル間の干渉の他にトラック間
の干渉も増加することによって貯蔵機器用チャンネルに
アンダーシュートが発生することもある。従来では、こ
れを取り除くために線形有限インパルス応答（Finite I
mpulse Response：以下、ＦＩＲと略す）フィルタを用
いたりトレーリングアンダーシュートのほか、リーディ
ングアンダーシュートを取り除くためにシンボル−バイ
−シンボル（symbol-by-symbol）検出器を用いた。
の干渉も増加することによって貯蔵機器用チャンネルに
アンダーシュートが発生することもある。従来では、こ
れを取り除くために線形有限インパルス応答（Finite I
mpulse Response：以下、ＦＩＲと略す）フィルタを用
いたりトレーリングアンダーシュートのほか、リーディ
ングアンダーシュートを取り除くためにシンボル−バイ
−シンボル（symbol-by-symbol）検出器を用いた。
【０００７】しかしながら、このような方式は仮説決定
方式によるものであって、リーティングアンダーシュー
トを取り除くためにＦＩＲポールチップフィルタを用い
ると雑音のカラリングが発生し、仮説設定器で誤決定さ
れるとメインビタビアルゴリズム検出器の性能が劣化す
る。一方、帰還フィルタの代わりに帰還ＲＡＭを用いて
決定帰還等化器（DecisionFeedback Equalizer：以下、
ＤＦＥと略す）を具現する方法が提案された。一般に、
貯蔵機器の非線形性は過去データに大きく影響される
が、これは帰還信号のシンボル間の干渉（Inter-Symbol
Interference：ＩＳＩと略す）を処理するための帰還
ＲＡＭによって殆ど取り除かれる。しかし、このような
装置は貯蔵機器の他のトラックから信号を読み出す場合
は相当量のデータを用いてＲＡＭをアップデートさせな
いと所望の信号が読み出せない。
方式によるものであって、リーティングアンダーシュー
トを取り除くためにＦＩＲポールチップフィルタを用い
ると雑音のカラリングが発生し、仮説設定器で誤決定さ
れるとメインビタビアルゴリズム検出器の性能が劣化す
る。一方、帰還フィルタの代わりに帰還ＲＡＭを用いて
決定帰還等化器（DecisionFeedback Equalizer：以下、
ＤＦＥと略す）を具現する方法が提案された。一般に、
貯蔵機器の非線形性は過去データに大きく影響される
が、これは帰還信号のシンボル間の干渉（Inter-Symbol
Interference：ＩＳＩと略す）を処理するための帰還
ＲＡＭによって殆ど取り除かれる。しかし、このような
装置は貯蔵機器の他のトラックから信号を読み出す場合
は相当量のデータを用いてＲＡＭをアップデートさせな
いと所望の信号が読み出せない。
【０００８】従来の方法による前方等化器を適応させる
場合は、これが線形性を持つことにも係わらず非線形特
性にも適用するよう強いられることによって等化係数が
最適値で収斂されるまでは相当の時間がかかり、任意の
値で収斂したとしても等化係数はさらに分散されてしま
う。さらに、該前方等化器は理論的に全てのＩＳＩ、即
ち線形と非線形歪曲を基底形態（canonical form）に変
えるべきであるが、既存の線形ＬＭＳ方式を用いると線
形歪曲だけでなく非線形歪曲まで線形等化器を適応させ
る値として作用されることによって所望の形態のチャン
ネルに等化し難くなる。
場合は、これが線形性を持つことにも係わらず非線形特
性にも適用するよう強いられることによって等化係数が
最適値で収斂されるまでは相当の時間がかかり、任意の
値で収斂したとしても等化係数はさらに分散されてしま
う。さらに、該前方等化器は理論的に全てのＩＳＩ、即
ち線形と非線形歪曲を基底形態（canonical form）に変
えるべきであるが、既存の線形ＬＭＳ方式を用いると線
形歪曲だけでなく非線形歪曲まで線形等化器を適応させ
る値として作用されることによって所望の形態のチャン
ネルに等化し難くなる。
【０００９】一方、ＩＳＩが酷く、ポストカーソルによ
る非線形歪曲が優勢な磁気チャンネルでＤＦＥ及びＲＡ
Ｍを用いると、その性能はＰＲ４又はＥＰＲ４とはほぼ
同一であるが、エラー伝播及び具現のためのコストなど
によってＰＲ４差分評価量ビタビアルゴリズムに比べ選
択幅が縮まる。
る非線形歪曲が優勢な磁気チャンネルでＤＦＥ及びＲＡ
Ｍを用いると、その性能はＰＲ４又はＥＰＲ４とはほぼ
同一であるが、エラー伝播及び具現のためのコストなど
によってＰＲ４差分評価量ビタビアルゴリズムに比べ選
択幅が縮まる。
【００１０】
【発明が解決しようとする課題】従って、本発明は前述
した問題点を解決するためにデータ貯蔵器から再生され
れるデータパターンによって相異なる適応型等化法を用
いて元記録信号を検出するための方法及び装置を提供す
ることにその目的がある。
した問題点を解決するためにデータ貯蔵器から再生され
れるデータパターンによって相異なる適応型等化法を用
いて元記録信号を検出するための方法及び装置を提供す
ることにその目的がある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めに本発明による信号検出方法は、整数ｋをインデック
スとする一連の二進シンボルｕk＝＋１，−１又はｕk＝
０，１を非線形性磁気記録チャンネルに記録して得た信
号ａ（ｔ）をサンプリングしてデジタル信号ａ［ｋ］を
得、デジタル信号ａ［ｋ］を元データ＾ｕ［ｋ］（本明
細書においては、記号“ｕ”の上部に記号“＾”が付さ
れた記号を記号“＾ｕ”で示す。）の検出に適するよう
適応的に等化した後元データを検出する信号検出方法に
おいて、適応型部分応答目標等化器によって前記入力信
号ａ［ｋ］を望む形態のチャンネルに適した信号に変換
する過程と、下記式を用いて訓練信号ｔ［ｋ＋１］，ｔ
［ｋ−１］，ｔ［ｋ］に非線形性を加えて非線形信号ｆ
［ｋ］に変換する非線形性付加過程と、 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−
１］−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−
１］−γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］ （ここで、αは３次非線形による影響力定数、βは２次
非線形による影響力定数、γt，γiは各々トレーリング
アンダーシュートによる影響力定数であり、｜α｜，｜
β｜，｜γt｜，｜γi｜はいずれも０以下である。） 前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリュ
ーションさせて基準信号ｄ［ｋ］を生成する過程と、前
記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算してエ
ラーを出力する過程と、前記エラーｅ［ｋ］を用いて最
小平均二乗法によって前記適応型部分応答目標等化器の
タップ係数を等化する係数適応過程とを具備する。さら
に、前記係数適応過程では、前記最小平均二乗法をサイ
ンド最小平均二乗法にするために前記適応型部分応答目
標等化器の出力信号ｘ［ｋ］の符号を用いて等化係数ｗ
［ｋ］を下記式 ｗ［ｉ］＝ｗ［ｉ］＋２μｅ［ｋ］ｓｇｎ（ｘ［ｋ］） （ここで、ｉ＝０，１，２，…，Ｎe−１）によって等
化することが好ましい。さらに、前記サインド最小平均
二乗法を用いる係数適応過程では高速信号処理のため
に、発生された可能性のある全てのＮC個の定数エラー
値ｅc［０：ＮC−１］と現在のＮu個の適応型部分応答
目標等化器のタップ係数を用いて下記式 ｗt［０：Ｎw−１，Ｉ，０］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（１） （ここで、Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，１］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（−１） （ここで、Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，２］＝ｗ［０：Ｎw−１］ によってＮw個の適応型部分応答目標等化器のタップ係
数列を２Ｎc＋１単位本出力する過程と、下記の規則 ［０：Ｎw−１］＝ｗt［０：Ｎw−１，ｉ，ｊ］ （ここで、ｉは現在発生したエラー値ｅ［ｋ］の予め用
意した定数エラー値ｅc［０：ＮC−１］に該当するイン
デックス値であり、ｊはｓｇｎ（ｘ［ｋ］）が１であれ
ば０、−１であれば１となり、０なら現在エラー値ｅ
［ｋ］に関係なく以前のタップ係数となる。）によって
２Ｎc単位本で出力されたタップ係数列のうち、ｓｇｎ
（ｘ［ｋ］）とエラーｅ［ｋ］値によって決定された１
単位のフィルタ係数列を出力する過程とを具備すること
が好ましい。さらに、前記非線形信号付加過程は、前記
磁気記録チャンネルの特性に合わせるために前記訓練信
号ｔ［ｋ＋１］，ｔ［ｋ］，ｔ［ｋ−１］の組合がそれ
ぞれ（１，１，１）、（−１，１，−１）、（１，−
１，−１）、（−１，−１，１）の場合はαを、残りの
場合は−αを出力する過程と、前記ｔ［ｋ］から前記α
又は−αを引く過程とを具備することが好ましい。前記
他の目的を達成するために本発明による信号検出装置
は、整数ｋをインデックスとする一連の二進シンボルｕ
k＝＋１，−１又はｕk＝０，１を非線形性磁気記録チャ
ンネルに記録して得た信号ａ（ｔ）をサンプリングして
デジタル信号ａ［ｋ］を得、デジタル信号ａ［ｋ］を元
データ＾ｕ［ｋ］の検出に適するよう適応的に等化した
後、元データを検出するデータ貯蔵機器の信号検出装置
において、前記入力信号ａ［ｋ］を望む形態のチャンネ
ルに変換させる適応型部分応答目標等化器と、訓練信号
ｔ［ｋ＋１］，ｔ［ｋ−１］，ｔ［ｋ］に下記式 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−
１］−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−
１］−γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］ （ここで、αは３次非線形による影響力定数、βは２次
非線形による影響力定数、γt，Ｔiは各々トレイリング
アンダーシュートとリーディングアンダーシュートによ
る影響力定数、｜α｜，｜β｜，｜γt｜，｜γi｜はい
ずれも１以下である。）によって非線形性を加えて非線
形信号ｆ［ｋ］を生成する非線形信号付加部と、前記非
線形信号ｆ［ｋ］を望むチャンネルとコンボリューショ
ンさせて基準信号ｄ［ｋ］を生成する基準信号生成部
と、前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算
してエラーを出力するエラー検出部と、前記エラーｅ
［ｋ］を用いて最小平均二乗法によって適応型部分応答
目標等化器のタップ係数を等化する係数適応部とを具備
する。さらに、前記適応型部分応答目標等化器から出力
される信号から貯蔵機器に記録された元データを検出す
るために、ＲＡＭ−ルックアップテーブルの出力信号ｒ
１［ｋ］とＦＩＲフィルタの出力信号ｒ２［ｋ］とを合
わせた信号ｂ［ｋ］を出力する第１加算器と、前記適応
型部分応答目標等化器の出力信号ｘ［ｋ］から前記第１
加算器の出力信号ｂ［ｋ］を減算してｖ［ｋ］を出力す
る減算器と、前記減算器の出力信号ｖ［ｋ］を用いて元
信号を検出するＰＲクラス４ビタビ検出器と、前記ＰＲ
クラス４ビタビ検出器の生存経路からポジティブ経路と
ネガティブ経路をそれぞれ出力する出力手段と、前記ポ
ジティブ経路にネガティブ経路を加算する第２加算器
と、前記第２加算器から出力される信号の符号を判別し
て−１，０，１のうち、一つを決定してｇ［ｋ−１：ｋ
−Ｌ］を出力する符号判別器と、前記符号判別器の出力
信号中、ｇ［ｋ−１：ｋ−Ｌ−１］までの値を用いて前
記ＲＡＭ−ルックアップテーブルのアドレスにマッピン
グされた値をアドレスに変換する変換手段と、前記変換
されたアドレスを用いて予め貯蔵したルックアップテー
ブルの値ｒ１［ｋ］を出力するＲＡＭ−ルックアップテ
ーブルと、前記符号判別器の出力信号のうち、ｇ［ｋ−
Ｌ１−１：ｋ−Ｌ］と予め決定された信号列ｕ［ｋ：ｋ
−Ｎｕ］を用いてｒ２［ｋ］を出力するＦＩＲフィルタ
とをさらに具備することが好ましい。
めに本発明による信号検出方法は、整数ｋをインデック
スとする一連の二進シンボルｕk＝＋１，−１又はｕk＝
０，１を非線形性磁気記録チャンネルに記録して得た信
号ａ（ｔ）をサンプリングしてデジタル信号ａ［ｋ］を
得、デジタル信号ａ［ｋ］を元データ＾ｕ［ｋ］（本明
細書においては、記号“ｕ”の上部に記号“＾”が付さ
れた記号を記号“＾ｕ”で示す。）の検出に適するよう
適応的に等化した後元データを検出する信号検出方法に
おいて、適応型部分応答目標等化器によって前記入力信
号ａ［ｋ］を望む形態のチャンネルに適した信号に変換
する過程と、下記式を用いて訓練信号ｔ［ｋ＋１］，ｔ
［ｋ−１］，ｔ［ｋ］に非線形性を加えて非線形信号ｆ
［ｋ］に変換する非線形性付加過程と、 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−
１］−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−
１］−γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］ （ここで、αは３次非線形による影響力定数、βは２次
非線形による影響力定数、γt，γiは各々トレーリング
アンダーシュートによる影響力定数であり、｜α｜，｜
β｜，｜γt｜，｜γi｜はいずれも０以下である。） 前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリュ
ーションさせて基準信号ｄ［ｋ］を生成する過程と、前
記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算してエ
ラーを出力する過程と、前記エラーｅ［ｋ］を用いて最
小平均二乗法によって前記適応型部分応答目標等化器の
タップ係数を等化する係数適応過程とを具備する。さら
に、前記係数適応過程では、前記最小平均二乗法をサイ
ンド最小平均二乗法にするために前記適応型部分応答目
標等化器の出力信号ｘ［ｋ］の符号を用いて等化係数ｗ
［ｋ］を下記式 ｗ［ｉ］＝ｗ［ｉ］＋２μｅ［ｋ］ｓｇｎ（ｘ［ｋ］） （ここで、ｉ＝０，１，２，…，Ｎe−１）によって等
化することが好ましい。さらに、前記サインド最小平均
二乗法を用いる係数適応過程では高速信号処理のため
に、発生された可能性のある全てのＮC個の定数エラー
値ｅc［０：ＮC−１］と現在のＮu個の適応型部分応答
目標等化器のタップ係数を用いて下記式 ｗt［０：Ｎw−１，Ｉ，０］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（１） （ここで、Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，１］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（−１） （ここで、Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，２］＝ｗ［０：Ｎw−１］ によってＮw個の適応型部分応答目標等化器のタップ係
数列を２Ｎc＋１単位本出力する過程と、下記の規則 ［０：Ｎw−１］＝ｗt［０：Ｎw−１，ｉ，ｊ］ （ここで、ｉは現在発生したエラー値ｅ［ｋ］の予め用
意した定数エラー値ｅc［０：ＮC−１］に該当するイン
デックス値であり、ｊはｓｇｎ（ｘ［ｋ］）が１であれ
ば０、−１であれば１となり、０なら現在エラー値ｅ
［ｋ］に関係なく以前のタップ係数となる。）によって
２Ｎc単位本で出力されたタップ係数列のうち、ｓｇｎ
（ｘ［ｋ］）とエラーｅ［ｋ］値によって決定された１
単位のフィルタ係数列を出力する過程とを具備すること
が好ましい。さらに、前記非線形信号付加過程は、前記
磁気記録チャンネルの特性に合わせるために前記訓練信
号ｔ［ｋ＋１］，ｔ［ｋ］，ｔ［ｋ−１］の組合がそれ
ぞれ（１，１，１）、（−１，１，−１）、（１，−
１，−１）、（−１，−１，１）の場合はαを、残りの
場合は−αを出力する過程と、前記ｔ［ｋ］から前記α
又は−αを引く過程とを具備することが好ましい。前記
他の目的を達成するために本発明による信号検出装置
は、整数ｋをインデックスとする一連の二進シンボルｕ
k＝＋１，−１又はｕk＝０，１を非線形性磁気記録チャ
ンネルに記録して得た信号ａ（ｔ）をサンプリングして
デジタル信号ａ［ｋ］を得、デジタル信号ａ［ｋ］を元
データ＾ｕ［ｋ］の検出に適するよう適応的に等化した
後、元データを検出するデータ貯蔵機器の信号検出装置
において、前記入力信号ａ［ｋ］を望む形態のチャンネ
ルに変換させる適応型部分応答目標等化器と、訓練信号
ｔ［ｋ＋１］，ｔ［ｋ−１］，ｔ［ｋ］に下記式 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−
１］−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−
１］−γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］ （ここで、αは３次非線形による影響力定数、βは２次
非線形による影響力定数、γt，Ｔiは各々トレイリング
アンダーシュートとリーディングアンダーシュートによ
る影響力定数、｜α｜，｜β｜，｜γt｜，｜γi｜はい
ずれも１以下である。）によって非線形性を加えて非線
形信号ｆ［ｋ］を生成する非線形信号付加部と、前記非
線形信号ｆ［ｋ］を望むチャンネルとコンボリューショ
ンさせて基準信号ｄ［ｋ］を生成する基準信号生成部
と、前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算
してエラーを出力するエラー検出部と、前記エラーｅ
［ｋ］を用いて最小平均二乗法によって適応型部分応答
目標等化器のタップ係数を等化する係数適応部とを具備
する。さらに、前記適応型部分応答目標等化器から出力
される信号から貯蔵機器に記録された元データを検出す
るために、ＲＡＭ−ルックアップテーブルの出力信号ｒ
１［ｋ］とＦＩＲフィルタの出力信号ｒ２［ｋ］とを合
わせた信号ｂ［ｋ］を出力する第１加算器と、前記適応
型部分応答目標等化器の出力信号ｘ［ｋ］から前記第１
加算器の出力信号ｂ［ｋ］を減算してｖ［ｋ］を出力す
る減算器と、前記減算器の出力信号ｖ［ｋ］を用いて元
信号を検出するＰＲクラス４ビタビ検出器と、前記ＰＲ
クラス４ビタビ検出器の生存経路からポジティブ経路と
ネガティブ経路をそれぞれ出力する出力手段と、前記ポ
ジティブ経路にネガティブ経路を加算する第２加算器
と、前記第２加算器から出力される信号の符号を判別し
て−１，０，１のうち、一つを決定してｇ［ｋ−１：ｋ
−Ｌ］を出力する符号判別器と、前記符号判別器の出力
信号中、ｇ［ｋ−１：ｋ−Ｌ−１］までの値を用いて前
記ＲＡＭ−ルックアップテーブルのアドレスにマッピン
グされた値をアドレスに変換する変換手段と、前記変換
されたアドレスを用いて予め貯蔵したルックアップテー
ブルの値ｒ１［ｋ］を出力するＲＡＭ−ルックアップテ
ーブルと、前記符号判別器の出力信号のうち、ｇ［ｋ−
Ｌ１−１：ｋ−Ｌ］と予め決定された信号列ｕ［ｋ：ｋ
−Ｎｕ］を用いてｒ２［ｋ］を出力するＦＩＲフィルタ
とをさらに具備することが好ましい。
【００１２】
【発明の実施の形態】以下、添付した図面に基づいて本
発明の好ましい実施形態を詳細に説明する。図１は本発
明によるデータ貯蔵機器の信号検出装置を示したブロッ
ク図である。図１に示した装置は、適応型部分応答目標
等化器（ＰＲＥＱ）１１、非線形ＬＭＳ適応化器（ＮＬ
Ａ）１３、ビタビアルゴリズム等化器（ＶＡＥＱ）１
５、及び非線形有効チャンネル評価器（ＮＥＣＥ）１７
からなる。
発明の好ましい実施形態を詳細に説明する。図１は本発
明によるデータ貯蔵機器の信号検出装置を示したブロッ
ク図である。図１に示した装置は、適応型部分応答目標
等化器（ＰＲＥＱ）１１、非線形ＬＭＳ適応化器（ＮＬ
Ａ）１３、ビタビアルゴリズム等化器（ＶＡＥＱ）１
５、及び非線形有効チャンネル評価器（ＮＥＣＥ）１７
からなる。
【００１３】図２は図１に示したＮＬＡの詳細な構成を
示したブロック図である。図２に示した装置は非線形信
号付加部２１、基準信号発生部２３、エラー検出部２
５、及び係数適応部２７とからなる。図３は相当の３次
非線形性を有し、ＰＲクラス４ビタビアルゴリズムを用
いる時のＮＬＡ１３の非線形信号付加部３１と基準信号
発生部３３を示したものである。
示したブロック図である。図２に示した装置は非線形信
号付加部２１、基準信号発生部２３、エラー検出部２
５、及び係数適応部２７とからなる。図３は相当の３次
非線形性を有し、ＰＲクラス４ビタビアルゴリズムを用
いる時のＮＬＡ１３の非線形信号付加部３１と基準信号
発生部３３を示したものである。
【００１４】図４は図３の非線形信号付加部３１を詳細
に示したものであって、ディレイ素子４１，４３、マル
チプレクサー４５、及び減算器４７からなる。図５は図
３の基準信号発生部３３を詳細に示したものであって、
ディレイ素子５１，５３と減算器５５とからなる。図６
は図３の係数適応部２７を詳細に示したものであって、
多数の係数適応部６１とマルチプレクサー６３とからな
る。
に示したものであって、ディレイ素子４１，４３、マル
チプレクサー４５、及び減算器４７からなる。図５は図
３の基準信号発生部３３を詳細に示したものであって、
ディレイ素子５１，５３と減算器５５とからなる。図６
は図３の係数適応部２７を詳細に示したものであって、
多数の係数適応部６１とマルチプレクサー６３とからな
る。
【００１５】図７は図１においてＶＡＥＱ１５の実施形
態を示したものであって、減算器７０、ＰＲクラス４
（ＩＶ）ビタビ検出器７１、加算器７３，８１、ｓｇｎ
（.）器７１、バリュー／アドレス変換器７５、ＲＡＭ
−ルックアップテーブル（ＲＡＭ−ＬＵＴ）７６、ディ
レイ素子７７，７８，７９、及びＦＩＲフィルタ８０か
らなる。
態を示したものであって、減算器７０、ＰＲクラス４
（ＩＶ）ビタビ検出器７１、加算器７３，８１、ｓｇｎ
（.）器７１、バリュー／アドレス変換器７５、ＲＡＭ
−ルックアップテーブル（ＲＡＭ−ＬＵＴ）７６、ディ
レイ素子７７，７８，７９、及びＦＩＲフィルタ８０か
らなる。
【００１６】次いで、本発明の作用及び効果について図
１乃至図６に基づいて説明する。まず、正常モードで本
発明による信号検出装置は次のように動作する。図１に
おいて、貯蔵機器から再生された入力信号ａ［ｋ］はＰ
ＲＥＱ１１を通過しながらＶＡＥＱ１５で用いる形態の
ＰＲチャンネル信号ｘ［ｋ］に変形される。ここで、目
標ＰＲチャンネルはＰＲクラス４の場合１−Ｄ2（Ｄド
メイン）である。この際、ＰＲＥＱ１１は線形フィード
フォーワードなどで具現されるため、正確に目標を１−
Ｄ2にし難く、非線形ＩＳＩを取り除くことができな
い。従って、ＶＡＥＱ１５は生存経路又はビタビアルゴ
リズム検出器で決定されたデータを帰還させて残りＩＳ
Ｉを取り除くことによって続く入力信号をより信頼高く
検出し得る。特に、ＰＲクラス４チャンネルの場合、高
周波の入力信号に対してはトレリスマージ（trellis me
rge）が直ぐ起こるのでビタビアルゴリズムを用いた信
号決定が速く起こるようになる。従って、該信号を用い
て帰還すれば残りＩＳＩが効率よく取り除かれる。
１乃至図６に基づいて説明する。まず、正常モードで本
発明による信号検出装置は次のように動作する。図１に
おいて、貯蔵機器から再生された入力信号ａ［ｋ］はＰ
ＲＥＱ１１を通過しながらＶＡＥＱ１５で用いる形態の
ＰＲチャンネル信号ｘ［ｋ］に変形される。ここで、目
標ＰＲチャンネルはＰＲクラス４の場合１−Ｄ2（Ｄド
メイン）である。この際、ＰＲＥＱ１１は線形フィード
フォーワードなどで具現されるため、正確に目標を１−
Ｄ2にし難く、非線形ＩＳＩを取り除くことができな
い。従って、ＶＡＥＱ１５は生存経路又はビタビアルゴ
リズム検出器で決定されたデータを帰還させて残りＩＳ
Ｉを取り除くことによって続く入力信号をより信頼高く
検出し得る。特に、ＰＲクラス４チャンネルの場合、高
周波の入力信号に対してはトレリスマージ（trellis me
rge）が直ぐ起こるのでビタビアルゴリズムを用いた信
号決定が速く起こるようになる。従って、該信号を用い
て帰還すれば残りＩＳＩが効率よく取り除かれる。
【００１７】非線形有効チャンネル評価器（ＮＥＣＥ）
１７は、適応型ＰＲＥＱ１１を用いて目標チャンネルに
変更した後にも目標ＰＲを除いた残り線形及び非線形Ｉ
ＳＩと意図的に残したＩＳＩとを測定してＶＡＥＱ１５
に伝達するＬＭＳなどを用いる一般のチャンネル測定装
置である。図７において、一般のＰＲ４ビタビ検出器７
１によって生成される生存パスのマージされた部分を見
つけるためにポジティブ／ネガティブ生存経路７２を加
算器７３で加えた後、ｓｇｎ器７４を通じて符号（０，
１，−１）のみを求めて出力する。出力されたシンボル
中５シンボルはバリュー／アドレス変換器７５を通過し
ながらＲＡＭ−ＬＵＴ７６のアドレスを出力する。該ア
ドレスを用いたＲＡＭ−ＬＵＴ７６の出力値は加算器８
１で、残り経路出力シンボルと予め決定された信号列に
対するＦＩＲフィルタ８０出力値に加算された後、その
結果値がＶＡＥＱ１５の入力端から引かれる。
１７は、適応型ＰＲＥＱ１１を用いて目標チャンネルに
変更した後にも目標ＰＲを除いた残り線形及び非線形Ｉ
ＳＩと意図的に残したＩＳＩとを測定してＶＡＥＱ１５
に伝達するＬＭＳなどを用いる一般のチャンネル測定装
置である。図７において、一般のＰＲ４ビタビ検出器７
１によって生成される生存パスのマージされた部分を見
つけるためにポジティブ／ネガティブ生存経路７２を加
算器７３で加えた後、ｓｇｎ器７４を通じて符号（０，
１，−１）のみを求めて出力する。出力されたシンボル
中５シンボルはバリュー／アドレス変換器７５を通過し
ながらＲＡＭ−ＬＵＴ７６のアドレスを出力する。該ア
ドレスを用いたＲＡＭ−ＬＵＴ７６の出力値は加算器８
１で、残り経路出力シンボルと予め決定された信号列に
対するＦＩＲフィルタ８０出力値に加算された後、その
結果値がＶＡＥＱ１５の入力端から引かれる。
【００１８】一方、訓練モードで本発明による信号検出
装置は次のごとく動作する。図１において、ＮＬＡ１３
は訓練信号ｔ［ｋ］、入力信号ａ［ｋ］及びＰＲＥＱ１
１の出力信号ｘ［ｋ］を入力してＰＲＥＱ１１を最適の
状態に適応させる。ａ［ｋ］はＰＲＥＱ１１を通過しな
がらＶＡＥＱ１５で使用し易い形態の出力信号ｘ［ｋ］
となる。出力信号ｘ［ｋ］はＮＬＡ１３に入力されてｔ
［ｋ］，ａ［ｋ］と共にＰＲＥＱ１１の等化誤差を求め
る。ＮＬＡ１３は該誤差値を用いて一般のＬＭＳ又はサ
インド（signed）ＬＭＳ方式を用いてＰＲＥＱ１１のタ
ップ係数を適応させる。
装置は次のごとく動作する。図１において、ＮＬＡ１３
は訓練信号ｔ［ｋ］、入力信号ａ［ｋ］及びＰＲＥＱ１
１の出力信号ｘ［ｋ］を入力してＰＲＥＱ１１を最適の
状態に適応させる。ａ［ｋ］はＰＲＥＱ１１を通過しな
がらＶＡＥＱ１５で使用し易い形態の出力信号ｘ［ｋ］
となる。出力信号ｘ［ｋ］はＮＬＡ１３に入力されてｔ
［ｋ］，ａ［ｋ］と共にＰＲＥＱ１１の等化誤差を求め
る。ＮＬＡ１３は該誤差値を用いて一般のＬＭＳ又はサ
インド（signed）ＬＭＳ方式を用いてＰＲＥＱ１１のタ
ップ係数を適応させる。
【００１９】図２は図１に示したＮＬＡ１３の実施形態
を示したものであって、ｔ［ｋ］は非線形信号付加部２
１を通過しながら非線形信号ｆ［ｋ］となる。ｆ［ｋ］
は非線形雑音とアンダーシュートの影響を取り除くため
に下記（１）式によって決定される。 ｆ（ｔ［ｋ−１：Ｋ＋１］）＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１ ］ ・・・（１） ここで、αは３次の非線形雑音による影響力定数であ
る。
を示したものであって、ｔ［ｋ］は非線形信号付加部２
１を通過しながら非線形信号ｆ［ｋ］となる。ｆ［ｋ］
は非線形雑音とアンダーシュートの影響を取り除くため
に下記（１）式によって決定される。 ｆ（ｔ［ｋ−１：Ｋ＋１］）＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１ ］ ・・・（１） ここで、αは３次の非線形雑音による影響力定数であ
る。
【００２０】理論的な正確度の判別のため、従来の方法
によるα＝０の場合と本発明によるα＝０．２の場合に
対してＬＭＳを用いて最適係数を求めたら、全体パワー
比が１：１．０４であった。この際、該値は無視しても
良い。しかし、提案した非線形処理を行わないと繰り返
される雑音の影響によって正確な解答を求め難く、求め
ても分散が不良なのでシステムの安定性が劣化する。
によるα＝０の場合と本発明によるα＝０．２の場合に
対してＬＭＳを用いて最適係数を求めたら、全体パワー
比が１：１．０４であった。この際、該値は無視しても
良い。しかし、提案した非線形処理を行わないと繰り返
される雑音の影響によって正確な解答を求め難く、求め
ても分散が不良なのでシステムの安定性が劣化する。
【００２１】ＨＤＤは他の手段でアンダーシュートの影
響を取り除かない限り、ＩＴＩとヘッドに影響される。
従って、アンダーシュートの影響が取り除かれない場
合、或いは２次の非線形雑音の影響が無視できない場合
はｆ（ｔ）を次のような方式で設定すべきである。ここ
で、３次の非線形雑音、２次の非線形雑音、そしてアン
ダーシュートの影響力に対する程度は次の（２）式のよ
うに類似ランダムシーケンスの入力を通じた最小二乗チ
ャンネル測定を通じて求められる。 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］ −βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−１］ −γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］・・・（２） ここで、βは２次の非線形雑音による影響力定数、
γt、γiは各々トレーリングアンダーシュートとリーデ
ィングアンダーシュートによる影響力定数である。
響を取り除かない限り、ＩＴＩとヘッドに影響される。
従って、アンダーシュートの影響が取り除かれない場
合、或いは２次の非線形雑音の影響が無視できない場合
はｆ（ｔ）を次のような方式で設定すべきである。ここ
で、３次の非線形雑音、２次の非線形雑音、そしてアン
ダーシュートの影響力に対する程度は次の（２）式のよ
うに類似ランダムシーケンスの入力を通じた最小二乗チ
ャンネル測定を通じて求められる。 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］ −βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−１］ −γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］・・・（２） ここで、βは２次の非線形雑音による影響力定数、
γt、γiは各々トレーリングアンダーシュートとリーデ
ィングアンダーシュートによる影響力定数である。
【００２２】一方、ｈ［ｋ］はＰＲＥＱ１１が目標とす
るチャンネル応答信号であり、ＰＲクラス４の場合１−
Ｄ2である。ｆ［ｋ］とｈ［ｋ］は基準信号発生部２３
を通過しながらＶＡＥＱ１５で用いられる基準信号ｄ
［ｋ］となる。基準信号ｄ［ｋ］はＰＲクラス４ビタビ
アルゴリズムの場合、次の（３）式によって決定され
る。 ｄ［ｋ］＝ｆ（ｔ［ｋ−ｐＬｋ＋ｐ］）＊ｈ［ｋ］ ・・・（３） ここで、＊はコンボリューション演算子であり、ｈ
［ｋ］はｋ＝０，１，２の時各々〔１，０，−１〕の値
を有する。
るチャンネル応答信号であり、ＰＲクラス４の場合１−
Ｄ2である。ｆ［ｋ］とｈ［ｋ］は基準信号発生部２３
を通過しながらＶＡＥＱ１５で用いられる基準信号ｄ
［ｋ］となる。基準信号ｄ［ｋ］はＰＲクラス４ビタビ
アルゴリズムの場合、次の（３）式によって決定され
る。 ｄ［ｋ］＝ｆ（ｔ［ｋ−ｐＬｋ＋ｐ］）＊ｈ［ｋ］ ・・・（３） ここで、＊はコンボリューション演算子であり、ｈ
［ｋ］はｋ＝０，１，２の時各々〔１，０，−１〕の値
を有する。
【００２３】エラー検出部２５から出力されるエラー信
号ｅ［ｋ］は次の（４）式によって決定される。 ｅ［ｋ］＝ｄ［ｋ］−ｘ［ｋ］ ・・・（４） ｅ［ｋ］は現在等化器係数値ｗ［ｋ］、ａ［ｋ］と共に
係数適応部２７に印加されて一般のＬＭＳ、サインド又
は高速係数適応手段を用いてｗ［ｋ］を∞に適応させ
る。
号ｅ［ｋ］は次の（４）式によって決定される。 ｅ［ｋ］＝ｄ［ｋ］−ｘ［ｋ］ ・・・（４） ｅ［ｋ］は現在等化器係数値ｗ［ｋ］、ａ［ｋ］と共に
係数適応部２７に印加されて一般のＬＭＳ、サインド又
は高速係数適応手段を用いてｗ［ｋ］を∞に適応させ
る。
【００２４】図３は図２に示した非線形信号付加部３１
と基準信号発生部３３の他の実施形態を示したブロック
図である。該装置３１，３３は３次の非線形雑音の影響
が相当存在し、ＰＲクラス４ビタビアルゴリズムを用い
る時に適している。非線形信号付加部３１は訓練信号ｔ
［ｋ］を入力して次の（５）式による非線形信号ｆ
［ｋ］を出力する。 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］ ・・・（５）
と基準信号発生部３３の他の実施形態を示したブロック
図である。該装置３１，３３は３次の非線形雑音の影響
が相当存在し、ＰＲクラス４ビタビアルゴリズムを用い
る時に適している。非線形信号付加部３１は訓練信号ｔ
［ｋ］を入力して次の（５）式による非線形信号ｆ
［ｋ］を出力する。 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−１］ ・・・（５）
【００２５】基準信号発生部３３はｆ［ｋ］を入力して
次の（６）式による基準信号ｄ［ｋ］を出力する。 ｄ［ｋ］＝ｆ［ｋ］−ｆ［ｋ−２］ ・・・（６） 図４は図３に示した非線形信号付加部の詳細な構成を示
すブロック図である。入力信号ｔ［ｋ＋１］はディレイ
素子４１，４３を通じてマルチプレクサー４５を通過し
た後、減算器４７でｔ［ｋ］から減算されてｆ［ｋ］と
出力される。マルチプレクサー４５は次の表１によって
α又は−αを出力する。
次の（６）式による基準信号ｄ［ｋ］を出力する。 ｄ［ｋ］＝ｆ［ｋ］−ｆ［ｋ−２］ ・・・（６） 図４は図３に示した非線形信号付加部の詳細な構成を示
すブロック図である。入力信号ｔ［ｋ＋１］はディレイ
素子４１，４３を通じてマルチプレクサー４５を通過し
た後、減算器４７でｔ［ｋ］から減算されてｆ［ｋ］と
出力される。マルチプレクサー４５は次の表１によって
α又は−αを出力する。
【表１】
【００２６】図５は図３に示した基準信号発生部３３の
詳細な構成を示したブロック図である。図５において、
減算器５５はｆ［ｋ］からｆ［ｋ−２］を減算した値ｄ
［ｋ］を出力する。ここで、ｆ［ｋ−２］はｆ［ｋ］が
ディレイ素子５１，５３を通過することで生成される。
図６は図３に示した係数適応部の詳細な構成を示したブ
ロック図である。ＨＤＤのように高速信号処理が求めら
れる場合、多数の係数適応部６１で全てのエラーに対す
る係数適応値を予め求めた後、エラー値が求められるや
マルチプレクサー６３を用いて適切な係数適応値を直ぐ
出力する。これはルックアヘッド信号処理法を用いたも
のであって、可能な全てのエラー値定数ｅc［０：ＮC−
１］と現在のＰＲＥＱ１１のタップ値ｗ［０：Ｎw−
１］は多数の係数適応部６１に印加されて次の（７）式
によってできるだけ全ての出力係数値ｗt［０：２Ｎe,
Ｎw−１］を出力する。
詳細な構成を示したブロック図である。図５において、
減算器５５はｆ［ｋ］からｆ［ｋ−２］を減算した値ｄ
［ｋ］を出力する。ここで、ｆ［ｋ−２］はｆ［ｋ］が
ディレイ素子５１，５３を通過することで生成される。
図６は図３に示した係数適応部の詳細な構成を示したブ
ロック図である。ＨＤＤのように高速信号処理が求めら
れる場合、多数の係数適応部６１で全てのエラーに対す
る係数適応値を予め求めた後、エラー値が求められるや
マルチプレクサー６３を用いて適切な係数適応値を直ぐ
出力する。これはルックアヘッド信号処理法を用いたも
のであって、可能な全てのエラー値定数ｅc［０：ＮC−
１］と現在のＰＲＥＱ１１のタップ値ｗ［０：Ｎw−
１］は多数の係数適応部６１に印加されて次の（７）式
によってできるだけ全ての出力係数値ｗt［０：２Ｎe,
Ｎw−１］を出力する。
【００２７】 ｗt［０：Ｎw−１，Ｉ，０］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（１） （ここで、Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，１］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（−１） （ここで、Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，２］＝ｗ［０：Ｎw−１］ 上記Ｎeはできるだけ全てのエラー数であり、ＮwはＰＲ
ＥＱ１１のタップ数である。
ＥＱ１１のタップ数である。
【００２８】一方、ｓｇｎ（ｘ［ｋ］）はｘ［ｋ］の符
号のみを取る関数なので０，１，−１の値のみを有す
る。従って、ｓｇｎ（ｘ［ｋ］）を考慮すれば複数の係
数適応部６１の出力は２Ｎe個となり、マルチプレクサ
ー６３を通過しながらエラーｅ［ｋ］とｘ［ｋ］との組
合で新たにアップデートされた¬［ｋ］が出力される。
号のみを取る関数なので０，１，−１の値のみを有す
る。従って、ｓｇｎ（ｘ［ｋ］）を考慮すれば複数の係
数適応部６１の出力は２Ｎe個となり、マルチプレクサ
ー６３を通過しながらエラーｅ［ｋ］とｘ［ｋ］との組
合で新たにアップデートされた¬［ｋ］が出力される。
【００２９】
【発明の効果】前述のごとく、本発明によるデータ貯蔵
機器の信号検出方法及び装置は貯蔵機器から再生される
データパターンによってＰＲＥＱの係数適応法を非線形
組合で施すことによって適応等化器の係数設定に障害と
なる非線形雑音の影響を最小化することができ、よって
非線形歪曲が酷く且つＩＳＩが多く存在する信号を信頼
度高く検出し得る。特に、係数適応にかかる時間を最小
化することができ、収斂した後にもその分散が既存の線
形ＬＭＳ方式に比べ著しく小さいのでＰＲＥＱシステム
の安定性を大きく向上させ得る。さらに、ＶＡＥＱがト
レーリングアンダシュートを取り除くよう設けられた場
合も、本発明による係数適応方式によればＰＲＥＱの等
化係数適応に邪魔となる取り除き難いＩＳＩの影響を最
小化し得る。該適応方式で等化すると３次の非線形雑音
が他の次数の非線形雑音に影響を与えないため、ＶＡＥ
Ｑで少量のＲＡＭ−ルックアップテーブルを用いても効
率良く非線形が取り除ける。特に、ＲＬＬ８／９（０，
４）コードを用いるとＰＲクラス４ビタビアルゴリズム
の深さが縮まり、よって予め決定された信号列を用いた
ＤＦＥはヘッド特性とＨＤＤトラック間の距離が短くな
ることから発生するアンダーシュートを相当効率良く取
り除くことができる。ここで、予め決定された信号列は
ビタビアルゴリズムから外部に出力された出力データの
ほか、生存経路内でマージされて（＋）と（−）生存経
路に同一に入力された検出データを含む。さらに、帰還
される部分の一部をＲＡＭで処理することによって線形
だけでなく非線形歪曲も信頼高く取り除ける。
機器の信号検出方法及び装置は貯蔵機器から再生される
データパターンによってＰＲＥＱの係数適応法を非線形
組合で施すことによって適応等化器の係数設定に障害と
なる非線形雑音の影響を最小化することができ、よって
非線形歪曲が酷く且つＩＳＩが多く存在する信号を信頼
度高く検出し得る。特に、係数適応にかかる時間を最小
化することができ、収斂した後にもその分散が既存の線
形ＬＭＳ方式に比べ著しく小さいのでＰＲＥＱシステム
の安定性を大きく向上させ得る。さらに、ＶＡＥＱがト
レーリングアンダシュートを取り除くよう設けられた場
合も、本発明による係数適応方式によればＰＲＥＱの等
化係数適応に邪魔となる取り除き難いＩＳＩの影響を最
小化し得る。該適応方式で等化すると３次の非線形雑音
が他の次数の非線形雑音に影響を与えないため、ＶＡＥ
Ｑで少量のＲＡＭ−ルックアップテーブルを用いても効
率良く非線形が取り除ける。特に、ＲＬＬ８／９（０，
４）コードを用いるとＰＲクラス４ビタビアルゴリズム
の深さが縮まり、よって予め決定された信号列を用いた
ＤＦＥはヘッド特性とＨＤＤトラック間の距離が短くな
ることから発生するアンダーシュートを相当効率良く取
り除くことができる。ここで、予め決定された信号列は
ビタビアルゴリズムから外部に出力された出力データの
ほか、生存経路内でマージされて（＋）と（−）生存経
路に同一に入力された検出データを含む。さらに、帰還
される部分の一部をＲＡＭで処理することによって線形
だけでなく非線形歪曲も信頼高く取り除ける。
【図１】 本発明によるデータ貯蔵機器の信号検出装置
を示すブロック図である。
を示すブロック図である。
【図２】 図１に示したＮＬＡの詳細な構成を示したブ
ロック図である。
ロック図である。
【図３】 図２に示した非線形信号付加部と基準信号発
生部の他の実施形態を示すブロック図である。
生部の他の実施形態を示すブロック図である。
【図４】 図３に示した非線形信号付加部の詳細な構成
を示すブロック図である。
を示すブロック図である。
【図５】 図３に示した基準信号発生部の詳細な構成を
示すブロック図である。
示すブロック図である。
【図６】 図３に示した係数適応部の詳細な構成を示す
ブロック図である。
ブロック図である。
【図７】 図１に示したＶＡＥＱの詳細な構成を示すブ
ロック図である。
ロック図である。
１１ 適応型部分応答目標等化器 １３ 非線形ＬＭＳ適応化器 １５ ビタビアルゴリズム等化器 １７ 非線形有効チャンネル評価器 ２１ 非線形信号付加部 ２３ 基準信号検出部 ２５ エラー検出部 ２７ 係数適応部 ３１ 非線形信号付加部 ３３ 基準信号発生部 ７０ 減算器 ７１ ＰＲクラス４ビタビ検出器 ７２ ポジティブ／ネガティブ生存経路 ７３ 加算器 ７４ ｓｇｎ器 ７５ バリュー／アドレス変換器 ７６ ＲＡＭ−ルックアップテーブル ８０ ＦＩＲフィルタ ８１ 加算器
Claims (6)
- 【請求項１】 整数ｋをインデックスとする一連の二進
シンボルｕk＝＋１，−１又はｕk＝０，１を非線形性の
磁気記録チャンネルに記録して得た信号ａ（ｔ）をサン
プリングしてデジタル信号ａ［ｋ］を得、デジタル信号
ａ［ｋ］を元データ＾ｕ［ｋ］の検出に適するよう適応
的に等化した後、元データを検出する信号検出方法にお
いて、 適応型部分応答目標等化器によって前記入力信号ａ
［ｋ］を望む形態のチャンネルに適した信号に変換する
過程と、 下記式を用いて訓練信号ｔ［ｋ＋１］，ｔ［ｋ−１］，
ｔ［ｋ］に非線形性を加えて非線形信号ｆ［ｋ］に変換
する非線形性付加過程と、 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−
１］−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−
１］−γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］ （ここで、αは３次非線形による影響力定数、βは２次
非線形による影響力定数、γt，γiは各々トレーリング
アンダーシュートとリーディングアンダーシュートによ
る影響力定数であり、｜α｜，｜β｜，｜γt｜，｜γi
｜はいずれも０以下である。） 前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリュ
ーション（convolution）させて基準信号ｄ［ｋ］を生
成する過程と、 前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算して
エラーｅ［ｋ］を出力する過程と、 前記エラーｅ［ｋ］を用いて最小平均二乗法によって前
記適応型部分応答目標等化器のタップ係数を等化する係
数適応過程とを具備することを特徴とするデータ貯蔵機
器の信号検出方法。 - 【請求項２】 前記係数適応過程では、前記最小平均二
乗法をサインド最小平均二乗法にするために前記適応型
部分応答目標等化器の出力信号ｘ［ｋ］の符号を用いて
等化係数ｗ［ｋ］を下記式 ｗ［ｉ］＝ｗ［ｉ］＋２μｅ［ｋ］ｓｇｎ（ｘ［ｋ］） （ｉ＝０，１，２，…，Ｎe−１）によって等化するこ
とを特徴とする請求項１記載のデータ貯蔵機器の信号検
出方法。 - 【請求項３】 前記サンド最小平均二乗法を用いる係数
適応過程では高速信号処理のために、発生された可能性
ある全てのＮC個の定数エラー値ｅc［０：ＮC−１］と
現在のＮu個の適応型部分応答目標等化器のタップ係数
を用いて下記式 ｗt［０：Ｎw−１，Ｉ，０］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（１） （Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，１］＝ｗ［０：Ｎw−１］＋２μｅc［ｉ］（−１ ） （Ｉ＝０，１，２，…，Ｎe−１） ｗt［０：Ｎw−１，Ｉ，２］＝ｗ［０：Ｎw−１］ によってＮw個の適応型部分応答目標等化器のタップ係
数列を２Ｎc＋１単位本出力する過程と、 下記の規則 ［０：Ｎw−１］＝ｗt［０：Ｎw−１，ｉ，ｊ］ （ここで、ｉは現在発生したエラー値ｅ［ｋ］の予め用
意した定数エラー値ｅc［０：ＮC−１］に該当するイン
デックス値であり、ｊはｓｇｎ（ｘ［ｋ］）が１の時は
０，−１の時は１であり、０の時は現在エラー値ｅ
［ｋ］に関係なく以前のタップ係数となる。）によって
２Ｎc単位本に出力されたタップ係数列のうち、ｓｇｎ
（ｘ［ｋ］）とエラーｅ［ｋ］値によって決定された１
単位のフィルタ係数列を出力する過程と を具備するこ
とを特徴とする請求項２記載のデータ貯蔵機器の信号検
出方法。 - 【請求項４】 前記非線形信号付加過程は、前記磁気記
録チャンネルの特性に合わせるために前記訓練信号ｔ
［ｋ＋１］，ｔ［ｋ］，ｔ［ｋ−１］の組合がそれぞれ
（１，１，１）、（−１，１，−１）、（１，−１，−
１）、（−１，−１，１）の場合はαを、残りの場合は
−αを出力する過程と、 前記ｔ［ｋ］から前記α又は−αを引く過程とを具備す
ることを特徴とする請求項１記載のデータ貯蔵機器の信
号検出方法。 - 【請求項５】 整数ｋをインデックスとする一連の二進
シンボルｕk＝＋１，−１又はｕk＝０，１を非線形性磁
気記録チャンネルに記録して得た信号ａ（ｔ）をサンプ
リングしてデジタル信号ａ［ｋ］を得、デジタル信号ａ
［ｋ］を元データ∨［ｋ］の検出に適するよう適応的に
等化した後、元データを検出するデータ貯蔵機器の信号
検出装置において、 前記入力信号ａ［ｋ］を望む形態のチャンネルに変換す
る適応型部分応答目標等化器と、 訓練信号ｔ［ｋ＋１］、ｔ［ｋ−１］、ｔ［ｋ］に下記
式 ｆ［ｋ］＝ｔ［ｋ］−αｔ［ｋ＋１］ｔ［ｋ］ｔ［ｋ−
１］−βｔ［ｋ＋１］ｔ［ｋ］−βｔ［ｋ］ｔ［ｋ−
１］−γtｔ［ｋ−Ｔt］−γiｔ［ｋ−Ｔi］ （ここで、αは３次非線形による影響力定数、βは２次
非線形による影響力定数、γt、Ｔiは各々トレーリング
アンダーシュートとリーディングアンダーシュートによ
る影響力定数、｜α｜，｜β｜，｜γt｜，｜γi｜はい
ずれも１以下である。）によって非線形性を加えて非線
形信号ｆ［ｋ］を生成する非線形信号付加部と、 前記非線形信号ｆ［ｋ］を望むチャンネルとコンボリュ
ーションさせて基準信号ｄ［ｋ］を生成する基準信号生
成部と、 前記基準信号ｄ［ｋ］から出力信号ｘ［ｋ］を減算して
エラーを出力するエラー検出部と、 前記エラーｅ［ｋ］を用いて最小平均二乗法で前記適応
型部分応答目標等化器のタップ係数を等化する係数適応
部とを具備することを特徴とするデータ貯蔵機器の信号
検出装置。 - 【請求項６】 前記適応型部分応答目標等化器から出力
される信号から貯蔵機器に記録された元データを検出す
るために、 ＲＡＭ−ルックアップテーブルの出力信号ｒ１［ｋ］と
ＦＩＲフィルタの出力信号ｒ２［ｋ］とを合わせた信号
ｂ［ｋ］を出力する第１加算器と、 前記適応型部分応答目標等化器の出力信号ｘ［ｋ］から
前記第１加算器の出力信号ｂ［ｋ］を減算してｖ［ｋ］
を出力する減算器と、 前記減算器の出力信号ｖ［ｋ］を用いて元信号を検出す
るＰＲクラス４ビタビ検出器と、 前記ＰＲクラス４ビタビ検出器の生存経路からポジティ
ブ経路とネガティブ経路をそれぞれ出力する出力手段
と、 前記ポジティブ経路にネガティブ経路を加算する第２加
算器と、 前記第２加算器から出力される信号の符号を判別して−
１，０，１のうち、一つを決定してｇ［ｋ−１：ｋ−
Ｌ］を出力する符号判別器と、 前記符号判別器の出力信号中ｇ［ｋ−１：ｋ−Ｌ１］ま
での値を用いて前記ＲＡＭ−ルックアップテーブルのア
ドレスにマッピングされた値をアドレスに変換する変換
手段と、 前記変換されたアドレスを用いて予め貯蔵したルックア
ップテーブルの値ｒ１［ｋ］を出力するＲＡＭ−ルック
アップテーブルと、 前記符号判別器の出力信号中ｇ［ｋ−Ｌ１−１：ｋ−
Ｌ］と予め決定された信号列ｕ［ｋ：ｋ−Ｎｕ］を用い
てｒ２［ｋ］を出力するＦＩＲフィルタとをさらに具備
することを特徴とする請求項５記載のデータ貯蔵機器の
信号検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199620342 | 1996-06-07 | ||
| KR1019960020342A KR100366698B1 (ko) | 1996-06-07 | 1996-06-07 | 데이타 저장기기의 신호검출방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1064192A true JPH1064192A (ja) | 1998-03-06 |
| JP3958405B2 JP3958405B2 (ja) | 2007-08-15 |
Family
ID=19461089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14974897A Expired - Fee Related JP3958405B2 (ja) | 1996-06-07 | 1997-06-06 | データ貯蔵機器の信号検出方法及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5917855A (ja) |
| JP (1) | JP3958405B2 (ja) |
| KR (1) | KR100366698B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977970B2 (en) | 2000-01-10 | 2005-12-20 | Samsung Electronics Co., Ltd. | Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector |
| US7271971B2 (en) | 2004-12-03 | 2007-09-18 | International Business Machines Corporation | Dynamically adapting a magnetic tape read channel equalizer |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6108354A (en) * | 1997-06-30 | 2000-08-22 | Motorola Inc. | System, device and method for detecting and characterizing impairments in a communication network |
| KR100474821B1 (ko) * | 1997-08-26 | 2005-06-28 | 삼성전자주식회사 | 비선형특성을갖는재생신호처리장치및방법 |
| KR19990061966A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 부분응답최우계열추정을 위한 비선형 부채널등화기 |
| KR100459877B1 (ko) * | 1998-01-07 | 2005-01-17 | 삼성전자주식회사 | 비선형 등화 장치 |
| KR100442813B1 (ko) * | 1998-02-16 | 2004-09-18 | 삼성전자주식회사 | 비선형 통신 채널 신호의 검출 방법 및 그 장치 |
| TW413785B (en) * | 1998-04-15 | 2000-12-01 | Fujitsu Ltd | Signal processor having feedback loop control for decision feedback equalizer |
| KR100459879B1 (ko) * | 1998-04-20 | 2005-01-15 | 삼성전자주식회사 | 비선형 신호 수신기 |
| US6532272B1 (en) * | 1998-08-12 | 2003-03-11 | New Mexico State University Technology Transfer Corporation | RAM-search processor for intersymbol interference cancellation |
| US7012772B1 (en) * | 1998-09-02 | 2006-03-14 | Cirrus Logic, Inc. | Sampled amplitude read channel employing an adaptive non-linear correction circuit for correcting non-linear distortions in a read signal |
| US6758435B2 (en) * | 1999-12-09 | 2004-07-06 | Rheinmetall W & M Gmbh | Guide assembly for a missile |
| US6778618B1 (en) * | 2000-08-16 | 2004-08-17 | Agere Systems, Inc. | Methods and devices for minimizing interblock interference in discrete multi-tone devices |
| GB0026206D0 (en) * | 2000-10-26 | 2000-12-13 | Koninkl Philips Electronics Nv | A method of receiving a signal and a receiver |
| DE10143933A1 (de) * | 2001-09-07 | 2003-04-03 | Becker Gmbh 8 | Entzerreranordnung |
| US6788481B2 (en) | 2002-03-21 | 2004-09-07 | International Business Machines Corporation | Process for measuring nonlinear transition shift (NLTS) at high recording densities with a giant magetoresistive (GMR) head |
| US7154965B2 (en) | 2002-10-08 | 2006-12-26 | President And Fellows Of Harvard College | Soft detection of data symbols in the presence of intersymbol interference and timing error |
| JP2005166221A (ja) * | 2003-12-05 | 2005-06-23 | Canon Inc | 情報再生方法及び情報再生装置 |
| US7511910B1 (en) * | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
| US7298570B1 (en) | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
| US8773794B2 (en) | 2010-09-13 | 2014-07-08 | Lsi Corporation | Systems and methods for block-wise inter-track interference compensation |
| US8659846B2 (en) | 2010-10-29 | 2014-02-25 | Sk Hynix Memory Solutions Inc. | Inter-track interference cancelation in the presence of frequency offset |
| US8665543B2 (en) * | 2010-10-29 | 2014-03-04 | Sk Hynix Memory Solutions Inc. | Inter-track interference cancelation for shingled magnetic recording |
| US8862971B1 (en) * | 2011-03-01 | 2014-10-14 | Sk Hynix Memory Solutions Inc. | Inter-track interference (ITI) correlation and cancellation for disk drive applications |
| US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
| US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4644564A (en) * | 1983-08-05 | 1987-02-17 | International Business Machines Corporation | Decoding the output signal of a partial-response class-IV communication or recording device channel |
| DE3852395T2 (de) * | 1988-10-17 | 1995-05-24 | Ibm | Adaptiver Entzerrer für Aufzeichnungssysteme unter Verwendung von Partial-Response-Signalisierung. |
| US5132988A (en) * | 1990-12-03 | 1992-07-21 | Board Of Trustees, Leland Stanford Jr. University | Adaptive decision feedback equalizer apparatus for processing information stored on digital storage media |
| US5572262A (en) * | 1994-12-29 | 1996-11-05 | Philips Electronics North America Corporation | Receiver based methods and devices for combating co-channel NTSC interference in digital transmission |
| JPH08194906A (ja) * | 1995-01-20 | 1996-07-30 | Fujitsu Ltd | ディスク装置 |
| JP2853650B2 (ja) * | 1996-04-19 | 1999-02-03 | 日本電気株式会社 | 信号処理装置 |
-
1996
- 1996-06-07 KR KR1019960020342A patent/KR100366698B1/ko not_active IP Right Cessation
-
1997
- 1997-06-06 JP JP14974897A patent/JP3958405B2/ja not_active Expired - Fee Related
- 1997-06-09 US US08/871,670 patent/US5917855A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977970B2 (en) | 2000-01-10 | 2005-12-20 | Samsung Electronics Co., Ltd. | Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector |
| US7271971B2 (en) | 2004-12-03 | 2007-09-18 | International Business Machines Corporation | Dynamically adapting a magnetic tape read channel equalizer |
| US7359135B2 (en) | 2004-12-03 | 2008-04-15 | International Business Machines Corporation | Dynamically adapting a magnetic tape read channel equalizer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980003984A (ko) | 1998-03-30 |
| KR100366698B1 (ko) | 2003-03-10 |
| US5917855A (en) | 1999-06-29 |
| JP3958405B2 (ja) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3958405B2 (ja) | データ貯蔵機器の信号検出方法及び装置 | |
| KR100360728B1 (ko) | 적응 등화 회로 | |
| US6185716B1 (en) | Dual detector read channel with semi-soft detection | |
| JP2768296B2 (ja) | 信号処理装置 | |
| GB2320865A (en) | A waveform equalizer with analysis of convergence and eye pattern | |
| US6791776B2 (en) | Apparatus for information recording and reproducing | |
| US6819724B2 (en) | Viterbi decoder and Viterbi decoding method | |
| JPH10134513A (ja) | 波形等化回路 | |
| JPH07111042A (ja) | データ弁別回路 | |
| US20030152175A1 (en) | Post-processor using a noise whitened matched filter for a mass data storage device, or the like | |
| JP4151600B2 (ja) | 情報再生方法および情報再生装置 | |
| US6282251B1 (en) | Modified viterbi detector which accounts for correlated noise | |
| US5805478A (en) | Data detection method and apparatus in data storage device | |
| JPH07192270A (ja) | 光ディスク信号再生方式 | |
| US7697640B2 (en) | Method for adaptive bit recovery | |
| JPH09245440A (ja) | 信号再生方法及び信号再生装置 | |
| KR100442813B1 (ko) | 비선형 통신 채널 신호의 검출 방법 및 그 장치 | |
| KR100408281B1 (ko) | 채널 왜곡을 보상하는 신호 재생 장치 및 방법 | |
| US20020097815A1 (en) | Apparatus and method for signal processing | |
| JP2888161B2 (ja) | 情報再生装置 | |
| JP3430855B2 (ja) | ノイズ低減回路 | |
| JP3151958B2 (ja) | 再生データ検出方式 | |
| KR100335616B1 (ko) | 데이타저장기기에 있어서신호검출방법및장치 | |
| KR100544149B1 (ko) | 에러 역전파 신경 회로망을 이용한 등화 장치 | |
| KR0174962B1 (ko) | 디지탈 브이.씨.알의 등화기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051019 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060614 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |