JPH1056219A - ホール効果装置及びその動作方法 - Google Patents

ホール効果装置及びその動作方法

Info

Publication number
JPH1056219A
JPH1056219A JP9114757A JP11475797A JPH1056219A JP H1056219 A JPH1056219 A JP H1056219A JP 9114757 A JP9114757 A JP 9114757A JP 11475797 A JP11475797 A JP 11475797A JP H1056219 A JPH1056219 A JP H1056219A
Authority
JP
Japan
Prior art keywords
logic
magnetic field
ferromagnetic layer
edge
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9114757A
Other languages
English (en)
Inventor
Mark B Johnson
ビイ. ジョンソン マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/643,805 external-priority patent/US5652445A/en
Application filed by Individual filed Critical Individual
Publication of JPH1056219A publication Critical patent/JPH1056219A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

(57)【要約】 【課題】 強磁性体構成要素を含む改良されたホール効
果素子であって、例えば、ディジタルの組合わせ可能な
タスクを実行する論理応用例や、磁界センサ等において
ディジタル情報の不揮発性記憶装置用のメモリ素子とし
て使用可能なホール効果素子を提供する。 【解決手段】 ホール・プレート520の一部を覆って
該ホール・プレート520から電気的に絶縁されている
強磁性体層510を含む。ホール・プレート520上の
この強磁性体層510は、外部的に印加された磁界によ
って変更可能であり、この素子がメモリ要素として用い
られると、当該素子が2つの異なるデータ値(0或いは
1)に対応し得る2つの安定磁化状態(正及び負)を異
方性軸に沿って有することを可能としている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、ハイブリッドホ
ール効果装置に関するものである。特に、本発明は、従
来のホール板に強磁性体層をハイブリッド形式で組み合
わせた装置に関するものである。この種のホール効果装
置は、メモリ要素、磁界センサまたは論理ゲートとして
用いられ、公知の半導体電解効果トランジスタ(FE
T)とともに集積されて、ハイブリッド型強磁性体/半
導体装置を構成する。これらの強磁性体、これらの装置
に新たな用途を加えるとともに、不揮発性メモリ等の環
境において性能を向上させる。
【0002】
【従来技術】電解効果トランジスタ(FET)は、一般
にシリコン基板上に形成した金属酸化物半導体(MOS
EFET)構造またはガリウム砒素基板にガリウム砒素
(GaAsFET)装置であり、近代のディジタル電子
機器の構成要素である。例えば、二値化情報を記憶する
メモリセルやディジタルデータ列を処理する論理ゲート
等には、主要な構成要素としてFETが用いられてい
る。
【0003】種々の従来のメモリ装置のセル構造には、
以下のようなものがある。先端の揮発性メモリ技術(ダ
イナミックランダムアクセスメモリ(DRAM)等の電
源の遮断により記憶内容を喪失するメモリ)等のメモリ
構造には、そのメモリ構造中に従来の半導体FET構造
及びコンデンサが用いられている。また、他の多くのメ
モリ技術による不揮発性メモリ(電源供給が遮断された
状態においても記憶内容を保持するメモリ)は、静電磁
気結合および強磁性体で構成される磁気抵抗体が記憶内
容を保持するために用いられている。さらに、アメリカ
特許第5,432,373号において出願人により提案
された不揮発性メモリ装置は、一または複数の受動要素
を備えた磁気スピントランジスタが用いられている。
【0004】また、ホール効果及びホール効果素子につ
いても考察する。また、最後に従来技術による一般的ゲ
ートの動作に関しても説明する。
【0005】従来の揮発性メモリ装置に用いられるメモ
リセル構造 DRAMに用いられるメモリセルの場合、もっとも一般
的な市販のセルは、データ記憶用のコンデンサとセル配
列から個別のセルを絶縁する電解効果トランジスタ(F
ET)の二つの要素のみで構成されている。この種のセ
ルは、小型化が容易であり、従って高い集積度が得ら
れ、さらに比較的安価であるために、広く用いられてい
る。この種のセルの記憶要素はコンデンサであり、例え
ば電荷Qを蓄積した状態と、電荷0(零)を蓄積した状
態の二つの状態により、二値化データの“1”と“0”
を示す。各セルは、ビット線及びワード線と呼ばれる書
き込み線及び読み出し線の配列に接続される。各個のコ
ンデンサは、配列中のおいて他のコンデンサにリンクさ
れているため、電荷が隣接する他のセルに流出する。各
セルの各個のコンデンサは、セル内のトランジスタに接
続されて絶縁されている。トランジスタがオンの時に
は、書き込み線または読み出し線は低抵抗となり、書き
込み時には印加電圧がコンデンサに蓄積され、読み出し
時には検出回路によって蓄積されている電荷が検出され
る。一方、トランジスタがオフの場合、書き込み線また
は読み出し線が高インピーダンスとなり、コンデンサは
配列内の他の要素から絶縁される。
【0006】一般に、DRAMに用いられる金属酸化物
半導体の電解効果トランジスタ(MOSFET)は、シ
リコン基板上に一般的なリトグラフ処理により製造され
る。ゲートをチャンネルから絶縁する酸化物は、高度に
絶縁され、金属ゲートが装置の他の部分に対してを容量
を持つように構成される。このゲートの容量は、記憶容
量として用いられる場合もある。この場合の読み出し
は、Cの電荷(または電圧)をダミーセルの標準容量
C’と比較する検出回路によって行われる。読み出し電
圧は10乃至100mV程度であり、記憶電荷は100
0000electron程度である。
【0007】しかしながら、従来のDRAMは、いくつ
かの動作上及び物理的問題点を有している。まず第一
に、メモリが揮発性であることである。漏れ電流の放出
が不可避であるため、各セルは、常に読み出し及び再買
い込みによりリフレッシュすることが必要であり、リフ
レッシュは数msec毎に行わなければならない。さら
に、バックグラウンドα粒子の放出が、MOSFETに
十分なコンダクタンスを生起して、擬似的に容量をドレ
インして、セルの記憶内容を消去する。
【0008】最後に、コンデンサのサイズによって制限
を受けるため、リトグラフによって可能な限界まで、セ
ル寸法を減少させることが出来ない。従って、従来擬津
を用いたこの種のセルの集積度には限界あった。
【0009】不揮発性メモリ層に用いられるセル構造 不揮発性メモリセルの製造には、いくつかの技術が用い
られる。誘電体として強磁性体を用いる容量型メモリ要
素には、疲労の問題があり、読み出し/書き込み回数に
制限がある。
【0010】また、強磁性体材料を用いた同様の装置が
ある。以下にこうした技術のうちの三つについて検討す
る。
【0011】磁気抵抗型RAM(MRAM) 磁気抵抗型RAMは、例えば、J. M. Daughtonの「磁気
抵抗メモリ技術」薄型固形フィルム 216、162
(1992年)に示されている。この装置は、ビット線
及びワード線の配列を用いている。各ビット線は、n個
の記憶セルに分割されている。各セルは、強磁性体金属
ベース(F層)と、非鉄中間層(N層)及び強磁性体上
層(F層)の三層構造となっている。このセル構造は、
F層−N層間の界面における界面スピンの散乱が散乱全
体に対して無視できる程度であり、N層を横切る交換結
合がない巨大磁気抵抗(GMR)構造とは異なってい
る。セルは、長さl、幅w、厚さdの寸法で形成され
る。セルの幅方向の断面を見ると、静電結合によって決
定される二つの安定な磁化状態があり、これら二つの磁
化状態によって、二つの強磁性体は、時計回り方向及び
反時計回り方向の相互に逆向きの指向性を有している。
【0012】セルの長さ方向に印加される検出電流によ
って測定される各セルの抵抗は、F層の異方性磁気抵抗
(AMR)の関数である。磁化方向が検出電流と直交す
る方向(いずれかの安定な磁化状態)である場合の抵抗
値はR1であり、強磁性体の磁化方向が強制的に検出電
流と平行とされている場合には、抵抗値は、R1’とな
る。ビット線の各セルは、抵抗値Rcを有する導電片に
より次のセルに接続されている。
【0013】n個の列方向のワード線は、m個の行方向
のビット線と交差する。各非鉄ワード線は、各ビット線
のセルの上面と交差する。セル(i,j)の状態は、セ
ルを時計回り方向または反時計回り方向に磁化する電流
によって生じる磁界を用いてビット線i及びワード線j
を介して適当な検出電流パルスを印加することによって
書き込まれる。セルの記憶内容は、まず十分に大きな電
流によってワード線jをバイアスして、電流によって生
じる磁界によって両強磁性体を磁化してこれをビット線
の軸線から45度傾斜した向きとする。
【0014】この向きにおいて、ビット線に印加された
検出電流に対するセルの抵抗は、R1 及びR1 ’の間の
R2となる。次に(n−1)R1 +R2 +nRc に比例
する値を持つ検出電流がビット線に印加される。最後
に、読み出し電流パルスが、もとのバイアス電流に加え
てワード線に与えられる。この状態において、FET
は、1000Ω以下程度の小さな抵抗で電流を流す。バ
イアス電流Isenseは、磁気抵抗R及び基準抵抗
R’の双方に与えられる。配列中の一つの列または行の
端部において、検出電流は、二つの電圧と」比較され、
例えば、それぞれIsense*(R0―R’)>0ま
たはIsennse*(R―R’)=0の場合、“1”
または“0”に変換される。“1”(または“0”)に
応じた電圧レベルは、TTLまたはCMOSレベルに増
幅される。
【0015】電圧値“1”と“0”とを識別するための
電圧Isense*δRは、識別の信頼性が確保できる
ように大きく設定される。強磁性体層(または多層構造
のGMR層)の磁気抵抗比δR/R’は10%以下と小
さいので、磁気抵抗を非常に大きくする必要がある。例
えば、R=100Ωで、δR/R’=0.06の場合、
1mAのバイアス電流において生じる読み出し電圧差は
僅か6mVとなり、GMRセルのS /N比を非常に小さ
なものとする。
【0016】上記の方法には、いくつかの問題がある。
抵抗がセルの中の大きな面積を占有する。上記の例につ
いていえば、100Ωの磁気抵抗は、抵抗20μΩ−c
m、長さl=5μm、幅w=1μ及び厚さdz=0.0
1の強磁性体材料で形成することができる。このセル
は、二つの抵抗R及びR’の作成を必要とし、その結果
余分のFETを要し、全体として大きなスペースを必要
とするものとなる。参照抵抗は、抵抗差δRが非常に小
さいために、各メモリの抵抗が所定の参照抵抗に一致し
なければならない。抵抗値は温度の関数(R=R
(T))であるため、基準抵抗は、常に磁気抵抗と同じ
温度に保持するために、磁気抵抗の極近くに形成する必
要がある。また、基準抵抗の形成材料は、その抵抗値の
温度依存性が磁気抵抗のものに近似したものとなるよう
に選択しなければならない。最後に、各セルの抵抗は、
非常に大きくなる。多数のセルが一つの読み出し線上に
配置されて配列が形成される場合、読み出し線の抵抗
は、非常に大きなものとなる。読み出しプロセスは、バ
イアス電流を用いるので、各読み出しサイクルにおける
電力消費が大きくなる。
【0017】スピントランジスタ型不揮発性RAM(N
RAM) 磁気スピンの伝達を用いた活性装置が、従来より知られ
ている。スピン伝達技術の歴史は、マーサーベイ(Mesev
ey) の実験[R, Meservey, P. M. Tedrow 及びP, R. Me
servey, Phys. Rev.. Lett, 25 1270 (1970); P. M. Te
drow及びP, R.Meservey, Phys. Rev.. Lett, 26 192 (1
971年); Phys. Rev.B7, 318 (1973年)]より始まる。こ
の実験において、強磁性体電極からの電流は、低伝達率
のバリアを通過して実効スピン偏極を持つ超伝導検出器
に伝達される。[Mark Johnson及びR. H. Silsbee, Phy
s. Rev. B 35,4959(1987年); Phys. Rev. B37,5312(198
8 年); Phys. Rev. B35,5326(1988 年) を含むいくつか
の雑誌に示されているように]スピン射出実験により、
すべての強磁性体−非鉄(F1−N)界面は、実効スピ
ン偏極を有しており、(F1−N)界面から古典的な拡
散距離δsに等しい特性長によりN側に拡散する非平衡
磁化と均等なスピン偏極電子の非平衡ポピュレーショ
ン、及び第二の強磁性層のN−F2界面における電流の
流れ(または発生された電圧)に影響されたN側への非
平衡磁化を示す。
【0018】バイポーラ・スピントタンジスタとして知
られている装置によって従来の半導体装置を置き換える
ことが、発明者等によって提案された。この装置及びこ
れに関連する変更は、マーク・ジョンソン(Mark Johnso
n)、「住めての金属スピントランジスタ(The All Metal
Spin Transistor) 」I.E.E.E. Spectrum Magazine,Vo
l. 31 No. 5 p47(1994年) 及びマーク・ジョンソン「バ
イポーラ・スピントランジスタ(The Bipolar Spin Tran
sistor) 」Science 260, 320(1993 年) に示されてい
る。この装置の概略は、アルミニウムの連続体の一側に
は、第一の強磁性体層及び第二の強磁性体層F2が配置さ
れる。第一の強磁性体層は、拡散されるスピン偏極電子
の供給源を射出する。第二の強磁性体層は、スピン偏極
電子の存在を検出する。この装置は、新規なF(強磁性
体)(非鉄)―(強磁性体)構造を有しており、不揮発
性メモリセルの回路要素として用いられ、いくつかの利
点をもたらす。読み出し電圧は、及び平行の場合は、バ
イポーラ及び正であり、及び非平行の場合は負であり、
論理値“1”及び“0”間の判定は比較的容易であり、
各セルには、単一の記憶要素のみが必要であり、その読
み出し電圧は、接地レベルと比較される。さらに、スピ
ントランジスタのトランスインピーダンスは、その大き
さに対してほぼ反比例の慣例となり、小さな装置におい
ては(一定電流に対して)読み出し電圧が大きくなり、
この結果、セルの大きさの縮小を加速する。
【0019】装置の二つの特性は、NRAM内の装置を
用いた場合を考慮しなければならない。まず、装置全体
は金属で形成されており、このために、電気抵抗が低
い。従って、列内の各要素を電気的に絶縁して、各要素
の出力が隣接する要素を介して接地に短絡されることを
防止しなければならない。第二の、装置から得られる出
力電圧は、TTLレベルやCMOSレベルよりも低く、
出力は、TTLまたはCOMS回路に導入する前に、増
幅しなければならない。
【0020】他のスピントランジスタNRAMセルのデ
ザインは、出願人が所有する「磁気スピントランジス
タ」に関するアメリカ特許第5,432,373号に示
されている。このスピントランジスタNRAMセルは、
スピントランジスタと一乃至複数のコンデンサ及び抵抗
で構成される。受動要素は、各セルのスピントランジス
タの絶縁に用いられ、読み出し電圧は、増幅要素の導線
の端部に伝送される。このデザインの欠点は、チップ中
において抵抗とコンデンサが大きな面積を占めることで
ある。従って、セルの多くの部分は、受動要素で占有さ
れ、集積度の向上が制限され、スピントランジスタに独
特のスケーリング特性が無駄になってしまう。
【0021】さらに、セルの絶縁があまり効果的ではな
く、読み出し電圧は、検出回路への伝送中に劣化する可
能性があり、ノイズが大きく読み出し感度が低くなる問
題を生じる。これよりも新しい出願人により提案された
スピントランジスタメモリセルのデザインにおいては、
スピントランジスタが、一乃至複数の絶縁用FETとと
もに用いられている。これは、実用的な方法であり、こ
の構成によりDRAMと同程度かそれ以上の集積度が達
成される。
【0022】ホール・プレートは、該プレートの領域上
の均質な磁界を測定する磁界センサとして長い間使用さ
れてきた。また、ホール・プレートに強磁性フィルムを
組合わせている様々な素子もある。代表的な構成[R.S.
Popovi'c, "Hall-effect Devices," Sens. Actuators
17, 39(1989)]においては、ホール・プレートが適切な
ドーピング技法によって半導体基板内に垂直(即ち、基
板表面に直交する方向)に埋設されている。強磁性フィ
ルムはホール・プレート領域の外側に形成され、外部磁
界の磁束をその垂直配置ホール・プレートに「集束」す
るために使用されている。大ざっぱに云えば、外部磁界
は強磁性体の透磁率によって高められている。
【0023】線形応答性のセンサとして使用されるこの
素子の短所としては、この素子の感度は制限されてお
り、素子自体が比較的高価であるという事実である。感
度が制限される理由は、印加された磁界に対する強磁性
体層の集束に係る磁界の増強率が比較的に小さいことで
ある。更に、この素子の形状は記憶効果を許容させず、
また、他の様式でも、それをメモリ素子として、実際
上、実装させることを妨げている。
【0024】「磁界センサ」と呼称される第二の構成
(アメリカ特許第4,607,271 号、1986年)が提案さ
れているが、その応用例が見出されていない。上記のア
メリカ特許第4,607,271 号には、N型ドープ・シリコン
基板のP型ドープ領域上に形成された磁気トランジスタ
の一部が示されている。絶縁層がこのシリコンの表面を
不動態化(保護)しており、面内異方性の強磁性フィル
ム(NiFe或いはNiCo等)が、コレクタとエミッ
タとの間の絶縁フィルム上に形成されている。強磁性フ
ィルムの磁化は、常に、該フィルムの面内に横たわり、
またこのフィルムは^y軸と平行する磁化容易軸を有す
るように形成されるので、磁化は+^y或いは−^yの
何れかに沿って配向される。この素子は、検出される外
部磁界もまた^yに沿って配向されている場合に適合す
る。強磁性フィルムのこの(磁化)容易軸は、エミッタ
ーからコレクターへ向かう^x軸に沿っての電流方向と
は直交する方向又は垂直方向に配向される。コレクター
及びエミッターのN+型拡散領域は、シリコン基板表面
から数ミクロン或いはそれ以上(1mmまで)の深さま
でに延びており、また、P型ドープ領域も数ミクロンの
最大厚みを有する。こうして、電流Iは幅w(一般に5
0ミクロン)及び1乃至10ミクロン程度の深さdから
成る断面積を全体に亙って流れ、この面積は「検知ゾー
ン」として知られている。小さな磁界(強磁性フィルム
の保磁力よりも大きい)が磁化を+^yに沿って配向
し、強磁性フィルムは磁界を発生する。磁界は棒磁石の
ものに近似している。ゾーンに近接しての磁界は、略均
一で±^yに沿って配向され、外部磁界が電流を偏向す
るのと同様にローレンツ力によって電流を偏向する。偏
向された電流は磁気トランジスタの特性によって標準的
な態様で検出される。外部磁界が反対の符号を有すると
共に、HC を上回る場合(|H|>|HC |)、磁化は
配向を逆転し、磁界Bは符号を変更し、ローレンツ偏向
は符号を変更し、更に、磁気トランジスタはその逆転偏
向を変更符号として検出する。ゾーン内の磁界Bは略5
乃至15Oe(エルステッド)であり、これは、強磁性
フィルムの保磁力の10倍の大きさと同じである。こう
して、「磁界センサ」は、強磁性フィルム無しで形成さ
れた磁気トランジスタよりも、印加された磁界に対して
より敏感である。この素子の分析結果としては、強磁性
フィルムが(約)10の利得を有した磁界変換器として
動作し、これが、^yに沿った外部磁界Hを同じく^y
に沿った磁界Bへ変換していると云える。更に重要なこ
とは、強磁性フィルムはエミッター及びコレクターの間
の中央であると共に「検知ゾーン」の中央に形成される
必要があり、その容易軸は電流の流れる方向とは直交方
向でなければならないことを留意すべきである。
【0025】この素子は、その磁界Bが「検知ゾーン」
全体に亙って略均一になるという長所を有するのに対し
て、その主要な短所が利得が低いことである。Bの大き
さは保磁力HC のそれよりも数倍大きいだけであるの
で、最大利得は約10であり、S/N比には難点があ
る。更には、Bの均一性は、強磁性フィルムを相対的に
長く製作することによって達成される。言い換えれば、
この素子は伸縮性(スケーラブル)を有するものではな
く、より小さくすればその性能が低下する。そうした振
舞は、微細製作された高密度素子用に望まれるものとは
対抗するものであり、メモリセルとして実用させるには
装置を大型化してしまう。明らかなことは、新規でハイ
ブリッド型の強磁性体- 半導体ホール素子を考案するこ
とが望ましいことであり、それは、伸縮性があり(即
ち、寸法が収縮しても素子特性は低下しない)、著しい
高利得そしてそれ故の著しい高S/N比である素子であ
る。
【0026】ホール導体、ガリウム砒素、並びに強磁性
フィルムから成る更なる組合わせがメモリセルとして考
案されてきている[J. De Boek, J. Harbison et al.,
"Non-volatile Memory Characteristics of Submicrom
eter Hall Structures Fabricated in Epitaxial Ferro
magnetic MnAl Films on GaAs", Electronics Letter2
9, 421 (1993)]。この素子を説明する前に、強磁性材
料の幾つかの特性を概説する必要がある。薄い強磁性フ
ィルムはそれらの異方性エネルギーに従って分類するこ
とができ、2つのカテゴリーに入ることになり、一方の
カテゴリーが、フィルム面内に横たわる磁化をより好む
磁化異方性を具備するものであり、他方のカテゴリー
が、フィルム面と直交するように配向され磁化をより好
む磁化異方性を具備するものである。Harbisonによって
記載された素子において、MnAlのτ相である面に直
交する磁化異方性を具備する強磁性材は、AlAsのバ
ッファ層上に薄いフィルムとしてエピタキシャル成長さ
せており、該バッファ層はガリウム砒素基板上に成長さ
せてある。強磁性フィルムは、上向きか或いは下向きの
磁化が伴われる2つの安定状態がある。隣接した読み出
しライン内の電流パルスによる漂遊磁界を用いることに
よって書込まれる。この状態は、「異常ホール効果」と
呼称される技術を用いて「読み出し」が行われる。この
異常ホール効果は磁性材内で生じ、通常のホール効果の
ものとは無関係なメカニズムから引き起こされて、(古
典的なホール効果と同様に)バイアス電流を横切るよう
に電圧を発生することになる。Harbison素子において、
検知導線及びMnAl552が結着され、ガリウム砒素
内のホール効果は利用されない。異常ホール効果の結
果、下向きに配向されている場合、正の電圧が及びの間
に生ずる。上向きに配向されている場合、発生される電
圧は反対符号を有する。
【0027】このHarbison素子の1つの短所は、面に直
交する大きな異方性を有する強磁性材もまた大きな保磁
力を有することである。よって、大きな磁界(及び大き
な書き込み電流)が素子状態を書込むために要求され
る。第二の短所は、これらの材料が一般的には新種であ
り(珍しい)、費用がかかるプロセスでエピタキシャル
成長させなければならないことである。第三として、異
常ホール効果は、材料中で高いホール移動度を有する通
常のホール効果よりも幾分小さいので、S/N比は相対
的に貧弱である。
【0028】FET論理ゲート 計算素子における論理処理は、一般には、ディジタル電
圧パルス及び適切な方法で相互に連結されているFET
ゲートによって実行されている。簡潔な重大議論を可能
とする一例を提供するために、ANDゲート動作用の標
準的な構成[Paul Horowitz and Winfield Hill, "The
Art of Electronics," Cambridge Univ.Press, Cambrid
ge U.K. (1980); p.328参照]が図5に示されており、
各素子がエンハンスメント・モード(又はエンハンスメ
ント形)FETである。各素子はp型チャネルFETで
ある。p型チャネルFETは高いインピーダンスを有
し、ゲート電圧がゼロ或いは正のとき、「オフ」状態で
ある。それは低いインピーダンスを有し、ゲート電圧が
ゼロ未満のしきい値より低いとき、「オン」状態である
(ここで、しきい値は一般に0.5ボルト或いはそれ以
下である)。各素子はn型チャネルFETである。n型
チャネルFETは、ゲート電圧が接地未満であるとき、
「オフ」状態であり、ゲート電圧が接地を越えたしきい
値より大きいとき、「オン」である。正或いはゼロの電
圧パルスの振幅(ハイ又は「1」、或いはロー又は
「0」)が同時に入力に印加されると、このセルは以下
のようにANDゲートとして動作する。
【0029】この設計の論理ゲートはディジタル・エレ
クトロニックス処理のバックボーンをなすものである
が、それらは幾つかの短所で苦しむ。この論理ゲート・
セルを構成するには多数のFET(図5の例で6つ)が
必要であり、それ故に、チップ内で大きな領域を占有す
る。更に、ブール代数処理の結果が記憶されず、後で再
呼出しするためには、次の処理ステップで用いられるク
ロック・サイクルで同期化される必要があるか、或いは
別個の記憶セルへ送る必要性がある。上記の議論は、相
補型金属酸化膜シリコン(CMOS)論理素子用に提供
された。トランジスター トランジスタ論理(TTL)類
はバイポーラ・トランジスタに基づくが、同様な結論が
当てはまる。言い換えれば、単一TTL論理ゲートのセ
ルは幾つかのトランジスタと幾つかのレジスタを含み、
チップ上の相当なスペースを使う。論理処理及び記憶の
機能を単一要素内に統合することが望ましいと云うこと
は明らかである。
【0030】
【発明が解決しようとする課題】このようにして、高密
度メモリ及び論理環境の点において、容易に且つ信頼性
をもって使用可能な改良された素子の甚大な要望があ
る。
【0031】よって、本発明の目的は、強磁性体構成要
素を含む改良されたホール効果素子であって、全ての他
の環境(例えば、ディジタルの組合わせ可能なタスクを
実行する論理応用例や、磁界センサ等を含む)であって
も同様に、ディジタル情報の不揮発性記憶装置用のメモ
リ素子として使用可能である改良されたホール効果素子
を提供することである。
【0032】本発明の他の目的は、本発明の変形ホール
効果素子に従来の半導体FET構造を組合わせた改良ハ
イブリッド型FET素子を提供することであり、これは
上記した応用例における従来のFET(或いは従来の磁
界センサ)と置き換えて使用することもできる。
【0033】
【課題を解決するための手段】本発明に従えば、新規な
ホール効果素子は、ホール・プレートの一部を覆い且つ
該ホール・プレートから電気的に絶縁された強磁性体層
を用いて製造される。この構造は、一般的には「変形ホ
ール・プレート」と呼称され得る。
【0034】変形ホール・プレートの強磁性体層は、素
子が2つの安定磁化状態(1つの異方性軸に沿って正と
負)を有するように、磁気的に異方性であるように製造
される。従って、変形ホール・プレートは2つの安定な
ホール電圧状態を有し、その状態が強磁性体層の磁化の
配向によって決定されるものであり、即ち、(正配向用
の)「正」ホール電圧と(負配向用の)「負」ホール電
圧とである。外部磁界は、素子の磁化状態を強磁性体層
の磁化を正或いは負となるように配向することによって
変更すべく使用可能である。
【0035】本発明の第一の構成によれば、改良された
ホール効果素子であって、上面を有する共に、電流を担
持できる導電性フィルム層と、制御可能な磁化配向を有
すると共に、前記のそうした上面の第一の部分を覆うが
第二の部分を覆っていない強磁性体層であり、前記のそ
うした面に対して略垂直なフリンジ磁界が当該強磁性体
層のエッジ部によって生じ得るようになされた強磁性体
層とを備え、電気信号が、前記導電性フィルム層内の電
流に作用する前記フリンジ磁界に応答して生じ得ること
から成るホール効果素子が提供される。
【0036】上記の構成において、前記導電性フィルム
層の第一のエッジ部に結合された第一センサと、前記第
一のエッジ部とは反対側である前記導電性フィルム層の
第二のエッジ部に結合された第二センサとを更に備え、
前記電気信号が、前記第一センサと前記第二センサとを
つなぐ軸に略沿って生ずる電圧とすることが望ましい。
また、前記導電性フィルム層と、前記強磁性体層とを絶
縁層によって分離するように構成することが望ましい。
【0037】前記電流が、前記導電性フィルム層の第三
のエッジ部に結合された第一バイアス・ターミナルと、
前記第三のエッジ部とは反対側である前記導電性フィル
ム層の第四のエッジ部に結合された第二バイアス・ター
ミナルとの間を流れるように構成することが望ましい。
前記強磁性体層における磁化配向を構成するための書き
込みラインを設けることも可能である。さらに、前記強
磁性体層が、磁気的に記憶されたデータによって生ずる
磁界に結合されており、発生した前記電気信号が前記デ
ータの値に関連されており、前記素子が磁界センサとし
て動作するように構成することが可能である。またさら
に、前記強磁性体層が、前記電気信号に略平行すると共
に前記第一及び第二センサを通る軸線に略直交する容易
磁化軸を有するように構成することが可能である。
【0038】本発明の第二の構成によれば、導電性フィ
ルム層と、記憶するデータ項目の異なる二つの値に対応
して少なくとも二つの制御可能で安定な磁化配向を有
し、前記導電性フィルム層の上面の一部を、二つの状態
を有しするとともに前記導電性フィルの上面に対してほ
ぼ法線方向のフリンジ磁界をエッジ部によって発生する
強磁性体層とによって構成され、前記導電性フィルム層
に流れる電流に作用するフリンジ磁界の状態に応じて、
前記データ項目の異なる二つの値に対応する二つの異な
る電気信号を発生するようにしたことを特徴とするメモ
リ装置が提供される。
【0039】上記の本発明の第二の構成において、前記
導電性フィルム層の第一のエッジ部に結合された第一セ
ンサと、前記第一のエッジ部とは反対側である前記導電
性フィルム層の第二のエッジ部に結合された第二センサ
とを更に備え、前記二つの異なる電気信号が、ほぼ前記
第一センサと前記第二センサとを通る軸線に沿って生ず
る電圧とすることが出来る。
【0040】上記の本発明の第二の構成において、前記
二つの異なる電気信号は、前記データ項目の異なる二つ
の値の第一の値が前記メモリ装置に記憶されている場合
に発生される第一の電圧出力信号と、前記データ項目の
異なる二つの値の第二の値が前記メモリ装置に記憶され
ている場合に発生される第二の電圧出力信号で構成する
ことが出来る。
【0041】上記の本発明の第二の構成において、前記
メモリ装置の二つの電気信号を基準値と比較して、メモ
リ装置に記憶されたデータ項目の値を判定する検出回路
設けることが出来る。
【0042】上記の本発明の第二の構成において、前記
電流は、導電性フィルム層の第三のエッジ部に結合され
た第一のバイアス端子と、前記第三のエッジ部に対向す
る第四のエッジ部に結合された第二のバイアス端子の間
に流れる読み出し電流とすることが出来る。
【0043】上記の本発明の第二の構成において、前記
強磁性体層内の二つの制御可能な磁化配向状態を規定す
る配線を設けることが出来る。
【0044】上記の本発明の第二の構成において、前記
強磁性体層が、前記電気信号に略平行すると共に前記第
一及び第二センサを通る前記軸線に略直交する容易磁化
軸を設けることが出来る。
【0045】上記の本発明の第二の構成において、前記
強磁性体層の磁化配向は、(i)第一の振幅の書き込み
電流に応じて第一の状態となるとともに、第一の書き込
む磁界に関連づけられ、(ii)第二の振幅の書き込み
電流に応じて第二の状態となるとともに、第二の書き込
む磁界に関連づけることが出来る。
【0046】上記の本発明の第二の構成において、前記
強磁性体層の磁化配向、前記強磁性体層に他方の状態が
設定されるまで、一方の状態に保持されるように構成す
ることが出来る。
【0047】上記の本発明の第二の構成において、複数
のメモリ装置が結合され、メモリ配列を構成することが
出来る。
【0048】上記の本発明の第二の構成において、強磁
性体層は、130nmの層厚を持った鉄、コバルトまた
はパーマロイの薄膜であり、前記導電性フィルム層は、
1ミクロン幅のガリウム−砒素プレートであり、二つの
層は層厚50nmの酸化物絶縁層により分離することが
出来る。
【0049】本発明の第三の構成によれば、一乃至複数
の入力信号と出力信号の結合に関連する論理機能の行う
ための論理装置であって、導電性フィルム層と、記憶す
るデータ項目の異なる二つの値に対応して少なくとも二
つの制御可能で安定な磁化配向を有し、前記導電性フィ
ルム層の上面の一部を、二つの状態を有しするとともに
前記導電性フィルの上面に対してほぼ法線方向のフリン
ジ磁界をエッジ部によって発生する強磁性体層と、及び
前記強磁性体層と、導線上の第一及び第二の電流値の一
方の電流値を持つ入力データ信号によって発生される磁
界と誘電的に結合する書き込み線とによって構成され、
フリンジ磁界に採用する導電性フィルム層に流れる電流
に応じて電気出力信号が発生され、該電気出力信号が、
前記入力データ信号及び前記倫理機能に関連している論
理装置が提供される。
【0050】上記の本発明の第三の構成によれば、前記
電気出力信号は、強磁性体層の磁化配向の状態が、前記
論理機能に関連した前記入力データ信号の第一の組み合
わせに対応する磁界により反転された時に第一の値を有
し、強磁性体層の磁化配向の状態が、前記論理機能に関
連した前記入力データ信号の第二の組み合わせに対応す
る磁界により反転されない時に第二の値を有する構成と
することが出来る。
【0051】上記の本発明の第三の構成によれば、前記
強磁性体の磁化配向は、前記論理装置において実行され
る論理機能の結果に対応しており、この結果は、後続の
入力信号の組み合わせによって磁化配向状態が反転され
る間で、論理装置内に記憶されることが望ましい。
【0052】上記の本発明の第三の構成によれば、強磁
性体層の磁化状態は、前記論理装置によって実行される
論理機能に基づいて初期状態に設定されることが好まし
い。
【0053】上記の本発明の第三の構成によれば、前記
導電性フィルム層の第一のエッジ部に結合された第一セ
ンサと、前記第一のエッジ部とは反対側である前記導電
性フィルム層の第二のエッジ部に結合された第二センサ
とを更に備え、前記二つの異なる電気信号が、ほぼ前記
第一センサと前記第二センサとを通る軸線に沿って生ず
る電圧とすることが出来る。
【0054】上記の本発明の第三の構成によれば、前記
メモリ装置の二つの電気信号を基準値と比較して、メモ
リ装置に記憶されたデータ項目の値を判定する検出回路
を設けることが出来る。
【0055】上記の本発明の第三の構成によれば、前記
電流は、導電性フィルム層の第三のエッジ部に結合され
た第一のバイアス端子と、前記第三のエッジ部に対向す
る第四のエッジ部に結合された第二のバイアス端子の間
に流れる読み出し電流とすることが出来る。
【0056】上記の本発明の第三の構成によれば、前記
強磁性体層が、前記電気信号に略平行すると共に前記第
一及び第二センサを通る前記軸線に略直交する容易磁化
軸を有する構成とすることが出来る。
【0057】上記の本発明の第三の構成によれば、前記
論路装置は、ORゲート、NORゲート、NOTゲー
ト、NANDゲート又はANDゲートの一つの所定の論
理機能を実行するように構成され、前記所定の論理機能
は、磁化配向の初期の構成及び各入力データ信号に関連
する振幅に基づいて所定の論理機能に基づいていること
が望ましい。
【0058】上記の本発明の第三の構成によれば、複数
の論理装置が結合されて論理ゲート配列を形成してお
り、入力信号は一乃至複数の論理装置からの出力信号と
することが出来る。
【0059】上記の本発明の第三の構成によれば、所定
のシーケンス中において、前記論理ゲート配列に記憶さ
れた論理機能の結果を読み出す読み出し回路を設けるこ
とが出来る。
【0060】上記の本発明の第三の構成によれば、後段
の半導体回路によって使用可能な許容可能な論理レベル
に論理装置の出力を変換するレベルシフタ回路を設ける
ことが出来る。
【0061】本発明の第四の構成によれば、導電層の第
一のエッジに結合された第一の点と前記導電層の第二の
エッジに結合された第二の点を接続する第一の軸線に沿
って発生される電圧電位に関連した電気信号を発生する
方法であって、前記第一の軸線と略直交する導電性フィ
ルム層の第二の軸線に沿って流れる電流を発生し、ほぼ
前記第一の軸線に沿って位置する強磁性層のエッジ部に
沿い、前記第二の軸線に対して略法線方向のフリンジ磁
界を発生して、前記電流に作用するフリンジ磁界に応答
して電気信号を発生するようにした電気信号の発生方法
が提供される。
【0062】上記の本発明の第四の構成によれば、前記
フリンジ磁界は。強磁性体層の磁化配向状態から得ら
れ、磁化状態は、磁界を発生する書き込み線によって強
磁性体層を誘電的に結合することによって変化させるこ
とが出来る。
【0063】上記の本発明の第四の構成によれば、前記
書き込み線から発生する前記フリンジ磁界によって、前
記磁化配向を、バイナリデータ項目の第一の値を示す不
揮発状態である第一の状態と、前記バイナリデータ項目
の第二の値を示す不揮発状態である第二の状態に設定す
るとともに、発生された電気信号は、バイナリデータ項
目の二つの値に対応する二つの異なる値といすることが
出来る。
【0064】上記の本発明の第四の構成によれば、前記
書き込み線から発生する前記フリンジ磁界によって、前
記磁化配向を、二つの安定な不揮発状態のいずれかに設
定するとともに、これらの状態は、一乃至複数の入力論
理信号に関連するブール機能の結果を示しており、磁気
配向は、ブール機能の結果を記憶し、所定の入力論理信
号の組み合わせのみに応答して変化するように構成する
ことが出来る。
【0065】上記の本発明の第四の構成によれば、電気
信号の測定によって論理装置に記憶されたブール機能バ
イナリデータの読み込み、前記論理装置に記憶されやブ
ール機能の結果によって決定された基準値と比較するス
テップを含む構成とすることが出来る。
【0066】上記の本発明の第四の構成によれば、電気
信号を、後段の半導体回路によって使用可能な許容電圧
の論理レベルに変換するステップを含む構成とする事が
出来る。
【0067】上記の本発明の第四の構成によれば、前記
強磁性体は、磁気的に記憶されたデータによって発生さ
れた磁界に結合されており、発生される前記電気信号
は、データの値に関連づけるように構成することが出来
る。
【0068】本発明の第五の構成によれば、ソース領
域、ドレイン領域、ゲート及びチャンネルの含む電解効
果トランジスタと、制御可能な磁化配向を有し、前記チ
ャンネルに対してほぼ法線方向のフリンジ磁界をエッジ
部によって発生するようにゲートとチャンネルに関連し
て配置した強磁性体層とによって構成され、強磁性体層
の磁化配向に関連した電気信号が、電解効果トランジス
タのソース領域及びドレイン領域間を流れる電流に作用
するフリンジ磁界に応答して発生することができる電子
装置が提供される。
【0069】上記の本発明の第五の構成によれば、前記
導電性フィルム層の第一のエッジ部に結合された第一セ
ンサと、前記第一のエッジ部とは反対側である前記導電
性フィルム層の第二のエッジ部に結合された第二センサ
とを更に備え、前記二つの異なる電気信号が、ほぼ前記
第一センサと前記第二センサとを通る軸線に沿って生ず
る電圧とすることが出来る。
【0070】上記の本発明の第五の構成によれば、前記
電流は、前記電解効果トランジスタのソース領域に結合
された第一のバイアス端子と、前記電解効果トランジス
タのドレイン領域に結合された第二のバイアス端子の間
に流れるように構成することが出来る。
【0071】上記の本発明の第五の構成によれば、前記
強磁性体層内の二つの制御可能な磁化配向状態を規定す
る配線を有する構成とすることが出来る。
【0072】上記の本発明の第五の構成によれば、前記
チャンネルと前記強磁性体層は、第一の絶縁層によって
分離され、配線及びゲートは第二の絶縁層によって分離
することが可能である。
【0073】上記の本発明の第五の構成によれば、前記
ゲートは、制御信号に応答してソース領域とドレイン領
域間に流れる電流を制御することが出来る。
【0074】上記の本発明の第五の構成によれば、前記
強磁性体は、磁気的に記憶されたデータによって発生さ
れた磁界に結合され、発生された電気信号は、データの
値に関連され、電子装置は、磁界センサとして動作する
ことが出来る。
【0075】上記の本発明の第五の構成によれば、前記
強磁性体層が、前記電気信号に略平行すると共に前記第
一及び第二センサを通る前記軸線に略直交する容易磁化
軸を有する構成とすることが出来る。。
【0076】本発明の第六の構成によれば、ソース領
域、ドレイン領域、ゲート及びチャンネルの含む電解効
果トランジスタと、記憶するデータ項目の異なる二つの
値に対応して少なくとも二つの制御可能で安定な磁化配
向を有し、前記導電性フィルム層の上面の一部を、二つ
の状態を有するとともに前記チャンネルに対してほぼ法
線方向のフリンジ磁界をエッジ部によって発生するよう
にゲートとチャンネルに関連して配置した強磁性体層と
によって構成され、前記チャンネルに流れる電流に作用
するフリンジ磁界の状態に応じて、前記データ項目の異
なる二つの値に対応する二つの異なる電気信号を発生す
るようにしたことを特徴とするメモリ装置が提供され
る。
【0077】上記の本発明の第六の構成によれば、前記
チャンネルに結合された第一センサと、前記第一のエッ
ジ部とは反対側である前記チャンネルに結合された第二
センサとを更に備え、前記二つの異なる電気信号が、ほ
ぼ前記第一センサと前記第二センサとを通る軸線に沿っ
て生ずる電圧とすることが出来る。
【0078】上記の本発明の第六の構成によれば、前記
二つの異なる電気信号は、前記データ項目の異なる二つ
の値の第一の値が前記メモリ装置に記憶されている場合
に発生される第一の電圧出力信号と、前記データ項目の
異なる二つの値の第二の値が前記メモリ装置に記憶され
ている場合に発生される第二の電圧出力信号で構成する
ことが出来る。
【0079】上記の本発明の第六の構成によれば、前記
メモリ装置の二つの電気信号を基準値と比較して、メモ
リ装置に記憶されたデータ項目の値を判定する検出回路
を有する構成とすることが出来る。
【0080】上記の本発明の第六の構成によれば、前記
電流は、電解効果トランジスタのソース領域に結合され
た第一のバイアス端子と、電解効果トランジスタのドレ
イン領域に結合された第二のバイアス端子の間に流れる
読み出し電流とすることが出来る。
【0081】上記の本発明の第六の構成によれば、前記
強磁性体層内の二つの制御可能な磁化配向状態を規定す
る配線を有する構成とすることが出来る。
【0082】上記の本発明の第六の構成によれば、前記
チャンネル及び前記強磁性体層は、第一の絶縁層で分離
され、前記書き込み線と前記ゲートは、第二の絶縁層に
よって分離される構成とすることが出来る。
【0083】上記の本発明の第六の構成によれば、前記
強磁性体層が、前記電気信号に略平行すると共に前記第
一及び第二センサを通る前記軸線に略直交する容易磁化
軸を有する構成とする事が出来る。
【0084】上記の本発明の第六の構成によれば、前記
強磁性体層の磁化配向は、(i)第一の振幅の書き込み
電流に応じて第一の状態となるとともに、第一の書き込
む磁界に関連づけられ、(ii)第二の振幅の書き込み
電流に応じて第二の状態となるとともに、第二の書き込
む磁界に関連づけられることが望ましい。
【0085】上記の本発明の第六の構成によれば、前記
強磁性体層の磁化配向、前記強磁性体層に他方の状態が
設定されるまで、一方の状態に保持される構成とするこ
とが出来る。
【0086】上記の本発明の第六の構成によれば、複数
のメモリ装置が結合され、メモリ配列を構成することが
可能である。
【0087】上記の本発明の第六の構成によれば、前記
ゲートは、読み出し信号に応答して、ソース領域とドレ
イン領域間に流れる電流を制御することが出来る。
【0088】本発明の第七の構成によれば、一乃至複数
の入力信号と出力信号の結合に関連する論理機能の行う
ための論理装置であって、ソースと、ドレインと、ゲー
ト及びチャンネルを含む電解効果トランジスタと、記憶
するデータ項目の異なる二つの値に対応して少なくとも
二つの制御可能で安定な磁化配向を有し、前記導電性フ
ィルム層の上面の一部を、二つの状態を有するとともに
前記チャンネルに対してほぼ法線方向のフリンジ磁界を
エッジ部によって発生するようにゲートとチャンネルに
関連して配置した強磁性体層とによって構成され、前記
強磁性体層と、導線上の第一及び第二の電流値の一方の
電流値を持つ入力データ信号によって発生される磁界と
誘電的に結合する書き込み線とによって構成され、前記
チャンネルに流れる電流に作用するフリンジ磁界の状態
に応じて、前記データ項目の異なる二つの値に対応する
二つの異なる電気信号を発生するようにしたことを特徴
とする論理装置を提供することが出来る。
【0089】上記の本発明の第七の構成によれば、前記
電気出力信号は、強磁性体層の磁化配向の状態が、前記
論理機能に関連した前記入力データ信号の第一の組み合
わせに対応する磁界により反転された時に第一の値を有
し、強磁性体層の磁化配向の状態が、前記論理機能に関
連した前記入力データ信号の第二の組み合わせに対応す
る磁界により反転されない時に第二の値を有しているこ
とが出来る。
【0090】上記の本発明の第七の構成によれば、前記
論理機能の結果は、磁化配向状態が後続の入力信号の組
み合わせによって反転されるまで、論理装置に記憶され
る構成とすることが出来る。
【0091】上記の本発明の第七の構成によれば、強磁
性体層の磁化配向状態は、論理装置によって実行される
論理機能に基づいて初期状態に設定されることが出来
る。
【0092】上記の本発明の第七の構成によれば、前記
導電性フィルム層の第一のエッジ部に結合された第一セ
ンサと、前記第一のエッジ部とは反対側である前記導電
性フィルム層の第二のエッジ部に結合された第二センサ
とを更に備え、前記二つの異なる電気信号が、ほぼ前記
第一センサと前記第二センサとを通る軸線に沿って生ず
る電圧とすることが出来る。
【0093】上記の本発明の第七の構成によれば、前記
論理装置に記憶された結果を決定するために、論理装置
の電気出力信号を基準値の比較する検出回路を有する構
成とすることが出来る。
【0094】上記の本発明の第七の構成によれば、前記
電流は、前記電解効果トランジスタのソースに結合され
た第一のバイアス端子と電解効果トランジスタのドレイ
ンに結合された第二のバイアス端子間に流れる読み出し
電流とすることが出来る。
【0095】上記の本発明の第七の構成によれば、前記
強磁性体層が、前記電気信号に略平行すると共に前記第
一及び第二センサを通る前記軸線に略直交する容易磁化
軸を有する構成とすることが出来る。
【0096】上記の本発明の第七の構成によれば、前記
論路装置は、ORゲート、NORゲート、NOTゲー
ト、NANDゲート又はANDゲートの一つの所定の論
理機能を実行するように構成され、前記所定の論理機能
は、磁化配向の初期の構成及び各入力データ信号に関連
する振幅に基づいて所定の論理機能に基づくものとする
ことが出来る。
【0097】上記の本発明の第七の構成によれば、複数
の論理装置が結合されて論理ゲート配列を形成してお
り、入力信号は一乃至複数の論理装置からの出力信号と
することが出来る。
【0098】上記の本発明の第七の構成によれば、所定
のシーケンス中において、前記論理ゲート配列に記憶さ
れた論理機能の結果を読み出す読み出し回路を有するこ
とが出来る。
【0099】上記の本発明の第七の構成によれば、後段
の半導体回路によって使用可能な許容可能な論理レベル
に論理装置の出力を変換するレベルシフタ回路を有する
構成とすることが出来る。
【0100】本発明の第八の構成によれば、電解効果ト
ランジスタのチャンネルの第一のエッジに結合された第
一の点と前記電解効果トランジスタのチャンネルの第二
のエッジに結合された第二の点を接続する第一の軸線に
沿って発生される電圧電位に関連した電気信号を発生す
る方法であって、第一の軸線に直交する第二の軸線に沿
って電解効果トランジスタのチャンネルのソースからチ
ャンネルと通って電解効果トランジスタのドレインに流
れる電流を発生し、フリンジ磁界は、チャンネルに対し
てほぼ法線方向に向けられた前記ゲートに対して配置さ
れる強磁性体層のエッジ部に沿ってフリンジ磁界を発生
し、前記電流に作用するフリンジ磁界に応答して電気信
号を発生するようにした電気信号の発生方法が提供され
る。
【0101】上記の本発明の第八の構成によれば、前記
フリンジ磁界は、強磁性体層の磁化配向状態から得ら
れ、磁化状態は、磁界を発生する書き込み線によって強
磁性体層を誘電的に結合することによって変化させるこ
とが出来る。
【0102】上記の本発明の第八の構成によれば、前記
書き込み線から発生する前記フリンジ磁界によって、前
記磁化配向を、バイナリデータ項目の第一の値を示す不
揮発状態である第一の状態と、前記バイナリデータ項目
の第二の値を示す不揮発状態である第二の状態に設定す
るとともに、発生された電気信号は、バイナリデータ項
目の二つの値に対応する二つの異なる値を有する構成と
することが出来る。
【0103】上記の本発明の第八の構成によれば、前記
書き込み線から発生する前記フリンジ磁界によって、前
記磁化配向を、二つの安定な不揮発状態のいずれかに設
定するとともに、これらの状態は、一乃至複数の入力論
理信号に関連するブール機能の結果を示しており、磁気
配向は、ブール機能の結果を記憶し、所定の入力論理信
号の組み合わせのみに応答して変化するように構成する
ことが出来る。
【0104】上記の本発明の第八の構成によれば、電気
信号の測定によって論理装置に記憶されたブール機能バ
イナリデータの読み込み、前記論理装置に記憶されやブ
ール機能の結果によって決定された基準値と比較するス
テップを含む構成とすることが出来る。
【0105】上記の本発明の第八の構成によれば、電気
信号を、後段の半導体回路によって使用可能な許容電圧
の論理レベルに変換するステップを含む構成とすること
が出来る。
【0106】
【発明の実施の形態】従来のホール効果素子 典型的なホール効果素子が図7に示されており、電流I
がホール・プレート520と呼称される薄い矩形プレー
トを通るように駆動されている。均一磁界Bがプレート
520に直交して加えられると、プレート内の電流担体
又は電流キャリヤ(電子或いは正孔)に対するローレン
ツ力が、B磁界の方向とターミナル522からターミナ
ル524へ流れる電流の方向とに直交するように発生す
る。プレート520の両側部の検知接点の間(S1 51
4とS2 516との間)で為される電圧測定は、ホール
効果によって生ずるホール電圧VH を測定する。Bの符
号が逆転すると、検出される電圧の符号も逆転する。
【0107】全ての導体はホール効果を示し、ビスマス
(金属)や、適切にドープされたシリコン、そしてガリ
ウム砒素等の低キャリヤ密度を具備する材料中で最も強
力な効果を示す。この効果は金属では相対的に弱く、半
導体で相対的に強い。特定の材料内でのこの効果の強さ
の定量的な測定値は、ホール移動度μH と呼称される1
つの特性である。ホール・プレート520の厚みはこの
効果に寄与せず、一般的に、より薄いプレートがより良
好に働く。特に、薄いビスマス・フィルム、ドープされ
たシリコン或いはガリウム砒素の薄いフィルム、二次元
電子気体(2DEG)、或いはFETの導電チャネル等
が、ホール・プレートとして充分に機能する。典型的な
薄膜ホール・プレートが図8に示されている。
【0108】変形ホール・プレート実施例 本発明の変形ホール・プレートの概略構成図が図6に示
されている。この素子は、従来のホール・プレート52
0の一部を該ホール・プレートから電気的に絶縁された
強磁性フィルム510で覆うことによって形成されてお
り、そのフィルム510の一方のエッジ部又は縁部が、
ホール検知ターミナル514及び516の軸とその上方
で整列又は整合させられている。強磁性フィルム510
は、好ましくは、その磁化512を該フィルム510の
空間的平面に^xに沿っての容易軸に合わされた状態で
束縛する又は閉じ込める異方性を伴って形成されてい
る。よって、フィルム510の磁化は、ホール検知ター
ミナル514及び516の軸に直交する軸に沿った正或
いは負の状態で配向又は設定される。強磁性フィルム5
10の磁化が+^xに沿った正であると、前記エッジ部
下方において局所化されたへり又は周辺のフリンジ磁界
Bはホール・プレート520に対して垂直であり、−^
zに沿って下方へ指向する。この局所磁界Bはセンサ近
辺のキャリヤのローレンツ偏向を生じて、検知されるホ
ール出力電圧(S1 514とS2 516との間に生ずる
電圧)は所与の極性を有する(例えば、正)。
【0109】強磁性フィルム510の磁化が負である
と、エッジ部下方におけるフリンジ磁界はホール・プレ
ートに対して垂直であり、+^zに沿った反対方向へ指
向する。ローレンツ偏向は符号を変え、出力は極性を変
える(例えば、負)。ホール出力の極性規則は、ホール
・プレート用の材料の選択によって或いはバイアス電流
(或いは電圧)の極性変更によって逆転させることがで
きる。こうして、上述の素子は2つの状態を有し、そう
した状態は強磁性フィルム510の磁化配向512によ
って決定され、これは、「1」或いは「0」が正或いは
負の磁化配向512に対応する[任意でよい]。
【0110】素子内に記憶されるべきデータ・ビットの
形態のデータ値は、磁化を正方向或いは負方向へ配向す
べく上に被さった書き込みライン内の電流パルスで生ず
る磁界を用いることによって書込める。書き込み処置
で、正[負]極性且つ2mA(ミリアンペア)の書き込
み電流パルスを書き込みライン(図示されていないが、
フィルム510から約50nm遠ざかって配置される)
へ送ると、(約8Oeの)磁界Hを生じ、強磁性フィル
ム510の磁化512を正[或いは負]に配向する(こ
こで、パーマロイで構成された強磁性フィルム510の
場合では、H=8Oe>Hc=4Oeである)。書き込
みラインは「ライン(線)」として記載説明している一
方、磁界Hを発生すべく充分な電流を担持できる多数の
公知の構造(例えば、導電性フィルム、或いは相互接続
ラインを含む)が本発明において適合することは、当業
者であれば明らかであろう。更に、本発明の説明には必
須ではないが、強磁性体層に関連する読み出し/書き込
みラインの動作に関する更なる詳細は、上述した米国出
願第08/425,884号及び第08/493,815号内に見出すことが
できる。
【0111】記憶された情報は不揮発性であり、ホール
・プレート520のバイアス・ターミナル522及び5
24へ電流(或いは電圧)パルスを送って、ホール検知
ターミナル514及び516を横切って生ずる電圧を検
知することによって読み出され、この特別な実施例にお
いて、正電圧は「1」を表わし、負電圧は「0」を表わ
す。
【0112】本発明のこの「変形ホール・プレート」の
好適実施例は、図9により詳細に示されている。面内磁
化異方性を有する強磁性フィルム510は、ホール・プ
レート520の一部を覆っている。薄い電気的絶縁(バ
ッファ)層570がホール・プレート520を強磁性体
層510から分離している。この有効範囲は、フィルム
510の一方のエッジ部が検知プローブS1 514及び
S2 516の軸と一直線上に並ぶまでの程度のものであ
る。強磁性フィルム510は、磁化512をそのフィル
ム面に拘束する又は閉じ込める大きな異方性を有し、ま
た、容易磁化軸が522から524への電流の流れ方向
に沿って存在するような弱い異方性を有する。そうした
面内異方性は、一般的には、(パーマロイ、鉄、或いは
NiCo等の)強磁性材料、適切な材料厚み、或いは、
当業界に精通している人々に公知である他の標準的な磁
気バイアス技法を適宜選択することによって達成され
る。当業界で公知の他の非金属強磁性材料もまた適合
し、例えば、半金属(例えば、ホイスラー合金)、ある
種の半導体、強磁性相を有するある種の酸化物(例え
ば、灰チタン石)、他の絶縁体/強磁性目である材料が
ある。単一軸の磁化軸を提供する異方性は、強磁性フィ
ルムのデポジション中又は形成中に基板に対して磁界を
提供すること、適切な下層或いは上層に対して交替バイ
アスを用いること、或いは、当業界に精通している人々
に公知である他の標準的な磁気バイアス技法を用いるこ
と等によって達成される。
【0113】変形ホール・プレート520は図10に更
に示され、素子の上面が略一律の縮尺で描かれている。
フィルム510の幅w(とホール・プレート520の
幅)は、数ミクロン或いはそれ以下であり得て(この場
合、1ミクロン)、長さlはその幅と略同一であり(こ
の場合、約1.2ミクロン)、ホール・センサ514及
び516の幅は幾分より狭い(この実施例において、約
0.6乃至0.8ミクロン)。フィルム510の幅は、
ホール・プレート520の幅よりも若干小さくするか或
いは大きくすることができ、(^yに関しての)中央に
完全に整列させる必要性はない。しかしながら、本発明
の重要な特性は、先行技術とは異なって、フィルム51
0のエッジ部はホール・センサ514及び516とをつ
なぐ線に沿って横たわっていることである。上述したよ
うに、強磁性体層510は磁気異方性を有して形成され
ているので、^xに沿っての磁化の容易軸がある。
【0114】こうした状況下で、強磁性体層510の磁
化^Mは、^xに沿って正方向或いは負方向へ指向する
2つの安定磁気配向状態を有する。隣接する書き込みラ
イン内の書き込みパルスからの漂遊磁界によって供給さ
れ得る小さな外部磁界+/−Hx は^Mを正或いは負に
配向させることになる。この文脈において、本発明は情
報ビットを記憶するメモリ素子として機能することが判
る。他の実施例において、小さな磁界Hx は磁性媒体上
の記憶ビットの磁化からの漂遊磁界に関連された外部磁
界として発生可能であり、この場合に本発明は読み出し
ヘッドにおける磁界センサとして機能することになる。
【0115】断面図において、強磁性フィルム510
(^Mが正のとき)によって生ずる磁界Bは棒磁石のダ
イポール(双極子)磁界に似ており、これが図11に一
般的に示されている(この断面図は一律の縮尺で描かれ
ていない)。この図に示されているように、フィルム5
10のエッジ部下方はベクトル磁界Bであり、その内の
幾つかの部分が、同図中、矢印及び点線の磁力線によっ
て表わされている。Bは+/−^z方向に大きな成分B
z を有する。Bz は、^Mが正のときに−^zに沿って
指向され、^Mが負のときに+^zに沿って指向され
る。Bz の大きさは、距離の強力な関数であり、そし
て、フィルムのエッジ部から距離が増大すると、急激に
減少する。
【0116】磁界の大きさの距離依存性の概要は、ホー
ル・プレート520とフィルム510との間の分離z0
と、フィルム510の厚みdとに依存する。典型的な概
要は、静磁気学的に容易に計算され、d=130nm及
びz0 =50nmを典型値として図12に描かれてい
る。Bz の大きさは、フィルム510の飽和磁化Ms
(この材料の固有の特性)に直接的に比例しており、フ
ィルム510の厚みdに線形的に比例している。dに対
する磁界の比例関係は、dが1ミクロン或いはそれ以下
の程度の限度内において略当てはまる。dのより厚い値
は実用的ではなく、その理由は、製造の困難性や、dが
約0.3ミクロンを上回ると、面内磁化異方性が弱まる
からである。1ミクロンの小数部程度の厚みは微細加工
において通常用いられ、本発明の許容内である。パーマ
ロイの場合、飽和磁化Msは1000emu/cm3
略等しく、d、z0 、並びにMS が上記の値の場合、フ
ィルム510のエッジ部中央部における1ミクロン幅の
領域の平均磁界Bz は1000Oeである。
【0117】概念上、強磁性フィルム510は、外部に
提供された小さな磁界Hx を大きな、局所化された磁界
Bz へ変換する変換器として動作する。磁界Bz の大き
さは、ホール・プレート520内のキャリヤに対する古
典的なホール効果を用いて測定可能である。(図9)セ
ンサS1 514及びS2 516の間に生ずるホール電圧
VH は以下の数式1の線積分によって記載され、ここ
で、Jはバイアス電流密度、Bは磁界、dlがこの線積
分の単位ベクトルである。
【0118】
【数1】
【0119】本発明は、磁化がホール・プレート520
の領域上に均一でないときでさえ、フィルム510のエ
ッジ部が上式に与えられると共に図9に示されたような
経路に対して充分に整列保持されている限り、実質的な
ホール電圧が存在し得るということを利用している。実
際の実施例(図10)において、ホール・プローブS1
514及びS2 516は有限の幅ws を有しており、こ
の幅は1ミクロン程度に製作することができる。ホール
効果は、z0 の小さな値の場合と同等に、wsのより小
さな値の場合により良好に動作することは、上記分析及
び説明から明らかである。こうした場合、ホール電圧は
磁界の平均値Bavを用いて近似させることができる(数
式2)。
【0120】
【数2】 Bavの値は、そうした平均値がより狭い幅ws 上で取込
まれたならば増大するので(そして、より完全な分析で
は、より狭い幅w上)、ホール電圧VH は寸法が減少さ
れた分より大きくなることが判る。言い換えれば、この
素子は逆転した倍率を有し、その特性は寸法が減少され
れば改良され、これは先行技術に係るホール素子を凌ぐ
著しい改良である。
【0121】130nm厚のパーマロイ及びws =1μ
mの場合、1000Oeであると上記のように概算され
るBavの値を用いれば、VH の値を幾つかの材料の場合
に概算することができる。典型的なホール移動度μH 〓
0.9m2 -1sec-1を有するガリウム砒素の場合、
VH の値は読み出しバイアス電圧当たりVH =0.06
7であると予測される。ホール移動度μH 〓0.17m
2 -1sec-1を有する低ドープn型シリコンの場合、
VH の値は読み出しバイアス電圧当たりVH =0.01
3であると予測される。当業者であれば、これらの値
は、強磁性体層510の厚みを増大すること、より大き
な飽和磁化を有する強磁性材(例えば、鉄)を用いるこ
と、或いは、他の適切なパラメータを調整すること等に
よって、増大させることができることが理解されよう。
【0122】本発明の更なる変形においては、第二の強
磁性フィルム510’(不図示)を上記第一のフィルム
510とは反対のホール・プレート520の他方の側に
付加させることができ、各フィルムのエッジ部をセンサ
S1 及びS2 の軸に沿って整列させる。そうした素子の
製作は幾分複雑である一方、幾つかの環境においては望
ましいかもしれない僅かに強力なフリンジ磁界を提供す
るという長所もある。
【0123】上述したように、面内異方性を有する強磁
性材は本発明のこうした前後関係からより好ましく、そ
の理由は、より低い保持力を有する傾向があるからであ
る。しかしながら、直交する異方性を有する材料は本発
明の幾つかの応用例においては等しく有用であり、その
理由は、保磁力が多くの環境において決定的なパラメー
トではないからである。これらの実施例において、強磁
性フィルムは好ましくは小さく(センサS1 及びS2 の
幅程度)、その配向はそれらセンサ間の経路に沿って一
直線上とされる。他の形状及び構造は当業者であれば明
らかであろう。
【0124】検知される電圧VH は、^Mが正のときに
正の値となり、^Mが負のときに負の値(同一の大きさ
を有して)となるバイポーラ(双極性)である。出力
は、S1 514及びS2 516との相対位置を僅かにオ
フセット(ずらす)ことによって、例えば0から2VH
の範囲に及んでバイアスで上げたり下げたりすることが
できる。更には、バイポーラ出力が望ましくなければ、
読み出しは522或いは524等の任意の好都合なター
ミナルを基準とする単一センサによって達成可能であ
る。また、ターミナル522から524へ測定した抵抗
変化として、感度の幾分かの損失を伴って達成可能であ
る。
【0125】外部磁場を集束すべく強磁性フィルムを取
入れた前出のホール素子は[先に挙げたPopovi'cによる
素子を参考にしている]は、垂直配置ホール・プレート
の相対的に大きな領域上に均質な磁界を送り出すように
設計され、強磁性構成要素をホール・プレートの中央領
域から遠ざけるように意図的に配置させていた。磁界セ
ンサとしての感度を有するこの限定されたものは、その
異常な垂直構造のために製造するには高価であり、記憶
装置用として或いは論理応用分野で使用するに可能なよ
うな記憶効果を何等発揮しなかった。
【0126】本発明が利用するものは新しい洞察、即
ち、ホール・センサ間の主に線積分路に沿って相当程度
の大きさを有する著しいホール電圧が、同質ではなく、
局部的な磁界に生じ得ることである。細いセンサ(及び
細いホール・プレート)の製造が可能な従来のリソグラ
フィ術を利用することによって、本発明は相当により大
きな感度を有する素子を作り出し[即ち、変換器として
分析されるものであり、その素子は^xに沿っての外部
磁界Hx を^zに沿っての局部磁界BZ に変換し、比B
Z /Hx を表わす利得は約250(或いはそれ以上)で
あり、これは先行技術に係る素子のそれよりも相当に大
きい]、それをより効率的な磁界センサと為している。
更には、メモリ要素用に適合する素子を作り出してい
る。
【0127】先行技術に係る「磁界センサ」は大きな領
域に亙って均質な磁界を提供するように設計された。変
換器として分析されると、それは、約10の利得を伴っ
て、^yに沿っての外部磁界Hy を^yに沿っての僅か
により大きな磁界By に変換する。その素子は伸縮性
(スケーラブル)を有せず、それ故に、集積された微細
製作素子用として収縮不可能であった。これとは対照的
に、本発明での利得(変換器として分析された場合)
は、250或いはそれ以上、即ち、約25倍であり、逆
の収縮性を有するので、微細製作及び集積応用例には理
想的である。
【0128】Harbisonによって説明された先行技術に係
る素子と比較すると、本発明はより大きな利得を有し、
それ故に、より少ない消費電力で済むように相当により
小さな振幅の書き込み電流を使用することができる。更
に、それは、パーマロイ、鉄、並びにコバルト等の簡素
で廉価な材料から製造可能であり、シリコン系の素子技
術と互換性がある。
【0129】変形ホール効果素子は単一要素として単一
要素メモリセル内に用いることができ、複数のセルから
成るアレイは、図13に示されるように、不揮発性のラ
ンダム・アクセス・メモリとして製作可能である。適合
するホール移動度を有する任意の材料、例えば、ビスマ
ス、ガリウム砒素、或いはドープされたシリコンの薄い
フィルム等がホール・プレート用に使用可能である。ビ
ットをセル610内に書き込むには、正極性或いは負極
性の書き込みパルスを検知導線514及び516に通す
ように送ることによって可能であり、それで強磁性フィ
ルム510の磁化を正或いは負(例えば、「1」或いは
「0」)に配向する。この実施例において、書き込み電
流振幅は1mA(ミリアンペア)程度で可能である。
【0130】記憶されたビットは不揮発性であり、リフ
レッシュする必要がない。後ほど、ターミナル612か
ら614の間を電流或いは電圧でバイアスし、検知プロ
ーブ514及び516の間に生ずるホール電圧を検知す
ることによって読み出すことができる。この実施例にお
いて、正電圧が「1」に対応し、負電圧が「0」に対応
する。当業者にはご理解頂けるように、この読み出しプ
ロセスは、導線514及び516でバイアスして、導線
612及び614間の電圧を検知することによる等の、
異なる導線の組合わせを用いることが可能である。唯一
の配慮事項は、読み出し電流の大きさは書き込みの大き
さよりより小さくすべきことであり、もしそうでなけれ
ば、ある種の使用にあたっては破壊的な読み出しの可能
性があり、そのビットの再書き込みの必要性が出てく
る。
【0131】図13に示されたメモリは充分に積層され
た不揮発性であり、一般的にはセル当たり2μm×2μ
mの寸法であり、既に従来のDRAMの少なくとも2倍
の記憶密度を呈する。更に、従来素子とは異なり、本発
明での性質は、素子寸法が減少される程に、性能特性が
より大きく改善されることを可能とするようなものであ
る。よって、加工術及びリソグラフィ術が改良されれ
ば、ここでの教示に従って構成された素子はサイズにお
いて更に一層減少されることが期待される。
【0132】図13に示されるアレイは特別簡素なセル
を利用しており、簡単な構造を利用している。複数の書
き込みラインから成る別個のアレイを、絶縁層によって
素子の残りから分離した状態で図14に示されるように
設けることもできる。この実施例は、書き込みプロセス
中の検知ライン514及び516の高抵抗によって生ず
る可能性のある電力損失を避けるため、低電力環境にお
いてはより好ましい可能性がある。こうした構成におい
て、幅が0.6から0.8ミクロン程度である書き込み
ライン導線616を通じて正極性或いは負極性の書き込
みパルスを送ることによって、ビットをセル610に書
き込むことができる。読み出し操作は上述したものと同
一である。
【0133】強磁性体ゲート型FET ホール・プレートはFETの導電チャネルとして製作さ
れ、且つ、強磁性フィルムがそのチャネル・ゲート内或
いはその近辺に取込まれると、その素子は強磁性体ゲー
ト型FETとして動作する(以下に詳細に説明)。書き
込み及び読み出し機能は変形ホール・プレートを用いた
場合のように実行されるが、この場合、素子はゲート電
圧によって決定される2つの追加的状態を有し、「オ
ン」状態において、チャネルのコンダクタンスは高く、
「オフ」状態において、そのコンダクタンスは無視し得
る程に小さい。こうして、この強磁性体ゲート型FET
は、通常、「オフ」状態の無限のインピーダンスによっ
て複数素子から成るアレイから孤立させられている。記
憶されたビットは、ゲートへ電圧パルスを送り、チャネ
ルのコンダクタンスを上昇し、FETを「オン」状態へ
設定し、それから、この素子上のホール・センサ・プロ
ーブを横切って生ずる電圧を検知することによって読み
出される。
【0134】図15の概略図は、ゲート型FET(例え
ば、エンハンスメント・モード素子)を表わし、その導
電チャネルがホール・プレートとして機能し、該FET
のゲート660における強磁性体層に電磁誘導的に結合
された書き込みライン664を有している。電流(或い
は電圧)バイアスがこのFETの(典型的には)ソース
652からドレイン654へ提供され、2つの追加的な
ターミナル656及び658がホール電圧を検知するた
めにチャネル662に付加されている。
【0135】図18に見られるように、強磁性フィルム
510をゲート660の一部として、或いは代替的に別
個の層として、一体的に含ませることができる。このF
ETにおけるチャネル662のコンダクタンスは、ゲー
ト660に印加される制御電圧VG によって決定され、
コンダクタンスをゼロに接近させるか(「オフ」)、或
いは、相対的に高くする(「オン」)ように制御する。
書き込みライン664は強磁性フィルム510に隣接し
た状態で配置されているので、正の電流パルスIw をワ
イヤ664を通すように駆動することは正の^xに沿っ
て^Mを配向させ(これ以降、「+」方向、或いは同等
な「上方」と呼称する)、負の電流パルス−Iw をワイ
ヤ664を通すように駆動することは負の^xに沿って
^Mを配向させる(これ以降、「−」方向、或いは同等
な「下方」と呼称する)。
【0136】メモリセルとしての本素子の使用を例示す
る好適実施例は図16に概略的に示されている。ドレイ
ン654が電圧VDDによってバイアスされ、ソース65
2が接地されている。ホール検知ラインの一方(65
6)が接地され(例えば、別個に接地)、出力電圧Vou
t が(この接地に対して)他方のホール検知ライン65
8で測定される。もしフィルム510の磁化状態が+方
向或いは上方(+^M)に配向されていれば、この2状
態素子は正のデータ値(「1」)を記憶するものとして
説明可能であり、同様にして、^Mが−方向或いは下方
(−^M)に配向されていれば、記憶された状態は負の
データ値(「0」)である。
【0137】データ値(ビット)の素子への書き込み
は、上述した^Mの+或いは−の何れかへの配向のため
の書き込み動作と同じように、上方に被せられた書き込
みライン664内の電流パルスからの磁界を用いること
によって行われる[再度、図17及び図18を参照のこ
と]。記憶されたデータ・ビットは不揮発性であり、複
数要素のアレイ形態となった他の要素から分離されてお
り、その理由は、ゲート電圧が印加されない際の「オ
フ」状態における略ゼロのコンダクタンス(無限のイン
ピーダンス)(例えば、エンハンスメント・モードのF
ET)と、適切な電圧がゲート660に印加された際の
「オン」状態における高いコンダクタンスとの2つの設
定可能な状態を、チャネル662のコンダクタンスをも
有するからである。記憶されたビットの読み出しは、ゲ
ート660に制御電圧パルス670を送り、チャネル6
62のコンダクタンスを上昇させ、そして、ドレインに
電圧VDDでバイアスする一方で、FETを「オン」状態
に設定することによって行われる。次いで、出力電圧V
out は素子内に記憶されたビットの値、即ち正或いは負
のデータ値(「1」或いは「0」)の何れが存在するか
を決定すべく検知可能である。
【0138】強磁性体ゲート型FETの好適実施例の断
面図が図18に示されており、強磁性体層510がエン
ハンスメント・モードのn型チャネルFET内に取込ま
れている。典型的なMOSFET構造におけるソース6
52からドレイン654までのチャネル662の長さは
1ミクロン程度である。薄い絶縁体680はゲート66
0をチャネル662から分離している。上述したよう
に、強磁性体層510はゲートの一部として取入れ可
能、或いは分離した状態で製作可能である。ホール・セ
ンサ・プローブ656及び658は、典型的なソース6
52及びドレイン654の製作用のものと同様なプロセ
スによるドープされたシリコンを用いて、チャネル66
2の縁部に製作することができる。これらプローブのチ
ャネル662の長さ方向に沿った位置yは、最大信号用
に最適化させることが可能である。
【0139】書き込みライン664(或いは、もし1つ
のアレイとして用いられるのであれば、複数本の書き込
みライン)は、この素子から薄い絶縁層682によって
電気的に絶縁されている。この状態は、書き込みライン
664、絶縁層682、ゲート660、強磁性体層51
0、並びに導電チャネル662上方の絶縁層680に関
しての分解図(図17)において示されている。例え
ば、書き込み電流用の導電路がゲート660の全て或い
は一部を横切るような代替的な形状や配置関係は、当業
者には明らかであろう。
【0140】典型的なMOSFETは、μH 〓0.06
2 -1sec-1のホール移動度を有するので、上記実
施例における読み出し電圧の大きさは、約VH =0.0
2Vである(VG =10V及びVT =0.55Vの
際)。結果としての信号雑音比(S/N比)は、DRA
Mや競合する不揮発性メモリ技術のそれより優れてい
る。
【0141】この素子は、例えば記憶ヘッド内における
等の、磁界センサとしても使用可能である。留意するこ
とは、読み出し電圧が、強磁性体の種類や厚み等のパラ
メータを変更することによって増大可能であることであ
る。例えば、鉄フィルムはパーマロイの飽和磁化の約2
倍であり、パーマロイの代りに鉄を用いることで読み出
し電圧が倍増される。
【0142】多数の強磁性体ゲート型FETメモリセル
を図19に示されるような1つのアレイを形成するよう
に製造することができる。各要素は、もしそれがアドレ
ス指定されていなければ、アレイから電気的に絶縁され
ており、該アレイ内の全ての要素は同一の検知回路70
0を共有している。ビットの要素710への書き込み
は、適切な書き込みパルスを書き込みライン664に通
じるように送ることによって行われる。そのビットの読
み出しは、電圧パルスVG をゲート660へ送る一方、
バイアスVDD712を印加することによって行われる。
要素710だけからのホール電圧が検知ライン656及
び658を横切るように生じて、読み出しのために検知
回路700へ伝達される。
【0143】この横方向のホール電圧VH を生ずるロー
レンツ力もまた、チャネルの抵抗Rxxに対する影響を有
しており、該Rxxはソースからドレインへの電流の流れ
方向に沿って測定され、磁気抵抗と呼称される。磁化+
/−^Mの2つの状態による、抵抗差δRxxは、ホール
抵抗Rxyよりも小さい(ここで、Rxyは、VH =I・R
xyの関係によって定義される)。こうして、素子の状態
は磁気抵抗の効果を用いることによっても同様に検知可
能である一方、ホール電圧の読み出しはこの素子状態の
より鋭敏な決定を提供する。当業界に精通している人々
には明らかであることは、ホール抵抗Rxyを検知するに
2つのセンサを用いることは好ましいかもしれないが、
必須ではないことである。単一のセンサを、例えば、任
意の接地と共に用いることが可能である。
【0144】強磁性体ゲート型ホール・プレートは、そ
のメモリセルが単一要素を有しているので記憶密度がよ
り大きいため、DRAMよりも進歩したものである。ま
た、優れたS/N比を有すると共に、不揮発性メモリで
あるので、そのアレイは実質的により少ない電力で済
む。強磁性ゲート型ホール・プレートは、そのセルがよ
い簡素であり、記憶密度がより大きく、S/N比が優
れ、アレイとの絶縁がより効率的であるので、他の不揮
発性技術のものを凌ぐ改良型である。強磁性体ゲート型
ホール・プレートは、DRAMと同一の構造構成を共有
すると共に、アレイからの絶縁が優れているため、変形
ホール・プレートとは異なる。
【0145】論理ゲートとしての強磁性体ゲート型FE
ブール論理処理もまたこの強磁性体ゲート型FETを用
いて実行可能である。例えば、2つの論理データ値を有
する論理入力は、データ・ワイヤ上の2つの異なる電流
レベルによって表わすことができる。この論理入力
(「1」或いは「0」に対応する特定の電流レベルを有
する)は、第二の論理入力(また、「1」或いは「0」
の何れかに対応する特定の電流レベルを有する)と組合
わせることができ、次いでこれら入力の電流レベルの組
合わせ合計をFETの強磁性体層と磁気的に結合された
書き込みラインに付与させることができる。これら論理
入力の合計は書き込みラインにおける書き込み電流パル
スを構成し、対応する磁界は強磁性体層の磁化状態^M
に対して電磁誘導的に作用する。強磁性体層の配向^M
の状態、そしてそれ故の入力の特定の組合わせに応じ
て、書き込み電流パルスの磁界はこの磁化を変えること
ができ、従って強磁性体層内の新たな磁化配向の形態と
して論理演算の結果を「記憶」する。また、本発明の説
明に必須ではないが、磁気スピン・トランジスタのブー
ル論理処理に関連して使用可能な構造及び回路に関する
更なる詳細は、前述した米国出願連番第08/425,884号及
び第08/493,815号に見出すことができる。
【0146】当業者にはご理解頂けるように、本発明の
原理はn入力型論理ANDゲート又は同等な論理プロセ
ッサを作り出すべく拡張させることができる。例えば、
論理処理装置を、FETドレインの磁化状態にn個の配
向容易軸が与えられて、n個全ての入力が高電流レベル
となったときだけその磁化状態が変更され得るように設
定すべく実装させることができ、そうしてFET強磁性
体層の配向を変化させる充分高い磁界を発生するように
する。他のブール処理に適合する他の構成は当業者であ
れば容易に理解されるであろう。
【0147】一般的なn- 状態素子(或いはここでの議
論における2- 状態素子)の結果は、ブール関数データ
値として自動的に記憶され、任意時に読み出し可能であ
る。この様にして、強磁性体ゲート型FETはメモリ能
力を有した論理ゲートとして機能することができる。も
し読み出し操作がその結果(「0」或いは「1」、ハイ
或いはロー)を他の操作のために他のゲートへ伝達させ
ることが可能であれば、これらゲートは相互に連係して
組合わせタスクのディジタル処理を実行することができ
る。適切な読み出し技術の一例は、図20に表わされて
いる。読み出し回路750は出力をCMOSレベル(ハ
イ或いはロー)まで増幅するために、それをCMOS
(或いは,TTL等の適切な回路用)論理に統合させる
ことができる。代替的には、出力は他の強磁性体ゲート
FETの書き込みラインへ送出させることができる。図
20の例は、n型チャネルのエンハンスメント・モード
強磁性体ゲート型FETの場合に当てはめている。強磁
性体ゲート型FET760は、「オン」状態において2
つのホール電圧+/−VH を有する。典型的なMOSF
ET素子において、VH は、電圧VDD=15ボルトでバ
イアスされた際、値VH =+/−0.5ボルトを一般に
有し得る。読み出し回路750において、FET Q1
772はn型チャネルのエンハンスメント・モードFE
Tであり、その本体は接地されてバイアスされている
(V1 =0)。FET Q2 774はp型チャネルのエ
ンハンスメント・モードFETであり、その本体は接地
でバイアスされている(V2 =0)。より一般的には、
FETQ1 772及びQ2 774の本体は可変電圧V1
及びV2 でバイアスさせることができる。n個の別個の
磁化状態を具備する強磁性体層が使用される一般的な場
合、読み出し可能なn個の可能性のある電圧状態があ
る。FETQ1 772及びQ2 774の本体の適切な電
圧値でのバイアスは、n個状態型の強磁性体ゲート型F
ETのn個の可能性あるデータ値の識別が可能である。
【0148】図20のバイナリの場合、VH がハイ
(0.5ボルト)のとき、Q1 772は「オン」とな
り、Q2 774は「オフ」となり、出力は制限されたハ
イ(VDD)となる。VH がロー(−0.5ボルト)のと
き、Q1 772は「オフ」となり、Q2 774は「オ
ン」となり、出力は制限されたロー(接地)となる。読
み出しの結果として、出力電圧値はCMOSレベル(V
DD及び接地)にリセットされる。図20の各要素を単一
ゲートとして取り扱うと、構成要素の数は3であり、典
型的なCMOSゲートのサイズのたった半分であり、論
理ゲートの記憶密度は増大され得る。結果を記憶するた
めに追加的なメモリ要素が何等要求されないので、記憶
密度の付加的な増大が達成可能である。更には、単一の
読み出しセルを幾つかの強磁性体ゲート型FETと関連
させることが可能である。その後者の各々はプログラム
されたブール処理を実行でき、その結果は記憶され、要
望に応じて、任意のシーケンスで呼出し可能である。図
20に示された読み出し回路は幾つかの可能性ある回路
の内のほんの一例である。
【0149】本発明は好適実施例の観点から記載された
が、本発明の教示から逸脱することなく、数多くの変更
及び修正をそうした実施例に為し得ることが当業者には
ご理解頂けよう。例えば、ここでは図示されず且つ議論
されずであるものの、半導体メモリ・アレイに共通して
関連される追加的な周辺的及び支援的な回路(デコー
ダ、バッファ、ラッチ、等化、プレチャージ等々)が本
発明用に容易に適合され得ることが当業者には明らかで
あろう。更に、好適実施例はエンハンスメント・モード
FETをもって示される一方、他の能動的素子(空乏モ
ード、p型チャネル等々)が、本発明の教示を含むべく
公知の技術を用いて製造可能である。
【0150】更には、軽くドープされたソース/ドレイ
ン、垂直配列等々を含む他の適合するFET配向及び形
状が本発明によって使用可能である。
【0151】また、素子を積層状態で、即ち多重的レベ
ル構成で本発明のメモリセル或いは論理ゲートを有する
等の積層状態で構築可能であることが当業者には明らか
であろう。こうしたことは、単に、適切な従来の相互接
続回路及び周辺支援回路を伴って、そうした多レベルの
間に受動的素子或いは同様絶縁層を追加することによっ
て達成可能である。従って、このようにして構成された
素子は先行技術を凌ぐより著しい統合性の長所を有する
ことができる。
【0152】従って、全てのそうした変更や等価的な修
正は、特許請求の範囲によって規定される本発明の範囲
及び精神の内に含まれるように意図されている。
【図面の簡単な説明】
【図1】図1は、スピン偏極電子を用いている先行技術
に係る「スピン・インジェクション」トランジスタの概
略上面図である。
【図2】図2は、強磁性フィルム及び磁気トランジスタ
を用いている先行技術に係る磁界センサの概略構成図で
ある。
【図3】磁気トランジスタの電流担持領域における磁界
分布を示す、図2の素子の断面図である。
【図4】半導体基板と、フィルム面に対して垂直方向に
磁気的異方性を有する強磁性フィルムとを用いている先
行技術に係るメモリセルの概略構成図及び断面図であ
る。
【図5】従来の半導体電界効果トランジスタ(FET)
を含む論理ANDゲート・セルの回路図及びそれに付随
する真理表である。
【図6】本発明に教示に従って構成された変形ホール・
プレートの概略上面図であり、その一般構造をその中に
確認している。
【図7】従来のホール・プレートの斜視図である。
【図8】従来のホール・プレートの斜視図である。
【図9】図6に示された変形ホール・プレートの斜視図
であり、強磁性体層、ホール・プレート、並びにこの素
子に生ずる磁界の間における空間的な関係を示す。
【図10】図6に示された変形ホール・プレートの更な
る上面図である。
【図11】一律の縮尺に従わずに描かれた上記のものと
同一の変形ホール・プレートの更なる断面図であり、こ
の素子に使用された強磁性体層が、この層の磁化が^x
に沿って正方向に配向されたときにこの層の端部に生ず
る磁界と共に図示されている。
【図12】図11に示された磁界Bの直交方向成分BZ
の大きさの分布の典型的な概略図である。
【図13】本発明の更なる実施例の上面図であり、単一
メモリセルとして動作する変形ホール効果素子を有する
メモリ・アレイを含み、それらセルへの書き込みがホー
ル・プレートの検知導線を用いて実行されている。
【図14】本発明の更なる実施例の上面図であり、単一
メモリセルとして動作する変形ホール効果素子を有する
メモリ・アレイを含み、それらセルへの書き込みが追加
的な書き込み導線を用いて実行されている。
【図15】本発明の更なる実施例の概略断面図であり、
従来のFETが組込まれた変形ホール・プレートを含む
強磁性体ゲート型FETを含む。
【図16】本発明の更なる実施例の概略断面図であり、
メモリセルとして動作する強磁性体ゲート型FETと、
このセルにビットを書込むための電磁誘導的に結合され
た書き込みラインとを含む。
【図17】強磁性体ゲート型FETのゲート内に或いは
その近くに取入れられた強磁性体層に電磁誘導的に結合
するために用いられた書き込みラインの分解図である。
【図18】本発明の強磁性体ゲート型FETの1つの好
ましい実装の斜視図である。
【図19】本発明の更なる実施例の概略図であり、多数
の強磁性体ゲート型FETがメモリセルとして使用さ
れ、単一セル内に記憶されたデータ・ビットの読み出し
用の検知回路と組合わせられたメモリ・アレイを形成す
るように配列されている。
【図20】本発明の更なる実施例の概略構成図であり、
論理ゲートとして使用されている強磁性体ゲート型FE
Tと、それと共に使用可能な読み出し回路とを含む。
【符号の説明】
510 強磁性体層(フィルム) 520 変形ホール・プレート 514,516 検知ターミナル 522,524 バイアス・ターミナル B フリンジ磁界 H (書き込み)磁界

Claims (75)

    【特許請求の範囲】
  1. 【請求項1】 導電性フィルム層と、 制御可能な磁化配向を有すると共に、前記導電性フィル
    ムの上面の第一の部分を覆うが第二の部分を覆っていな
    い強磁性体層であり、当該強磁性体層のエッジ部によっ
    て前記導電性フィルムの上面に対して略垂直なフリンジ
    磁界を発生させる強磁性体層とを備え、 電気信号が、前記導電性フィルム層内の電流に作用する
    前記フリンジ磁界に応答して生じ得ることから成る改良
    されたホール効果素子。
  2. 【請求項2】 前記導電性フィルム層の第一のエッジ部
    に結合された第一センサと、前記第一のエッジ部とは反
    対側である前記導電性フィルム層の第二のエッジ部に結
    合された第二センサとを備え、前記電気信号が、ほぼ前
    記第一センサと前記第二センサを通る軸線に沿って生ず
    る電圧である請求項1に記載のホール効果素子。
  3. 【請求項3】 前記導電性フィルム層と、前記強磁性体
    層とは絶縁層によって分離されている請求項1に記載の
    ホール効果素子。
  4. 【請求項4】 前記電流が、前記導電性フィルム層の第
    三のエッジ部に結合された第一バイアス・ターミナル
    と、前記第三のエッジ部とは反対側である前記導電性フ
    ィルム層の第四のエッジ部に結合された第二バイアス・
    ターミナルとの間を流れる請求項1に記載のホール効果
    素子。
  5. 【請求項5】 前記強磁性体層における磁化配向を構成
    するための書き込みラインを更に備える請求項1に記載
    のホール効果素子。
  6. 【請求項6】 前記強磁性体層が、磁気的に記憶された
    データによって生ずる磁界に結合されており、発生した
    前記電気信号が前記データの値に関連されており、前記
    素子が磁界センサとして動作する請求項1に記載のホー
    ル効果素子。
  7. 【請求項7】 前記強磁性体層が、前記電気信号に略平
    行すると共に前記第一及び第二センサをつなぐ前記軸に
    略直交する容易磁化軸を有する請求項2に記載のホール
    効果素子。
  8. 【請求項8】 導電性フィルム層と、 記憶するデータ項目の異なる二つの値に対応して少なく
    とも二つの制御可能で安定な磁化配向を有し、前記導電
    性フィルム層の上面の一部を、二つの状態を有するとと
    もに前記導電性フィルの上面に対してほぼ法線方向のフ
    リンジ磁界をエッジ部によって発生する強磁性体層とに
    よって構成され、 前記導電性フィルム層に流れる電流に作用するフリンジ
    磁界の状態に応じて、前記データ項目の異なる二つの値
    に対応する二つの異なる電気信号を発生するようにした
    ことを特徴とするメモリ装置。
  9. 【請求項9】 前記導電性フィルム層の第一のエッジ部
    に結合された第一センサと、前記第一のエッジ部とは反
    対側である前記導電性フィルム層の第二のエッジ部に結
    合された第二センサとを更に備え、前記二つの異なる電
    気信号が、ほぼ前記第一センサと前記第二センサとを通
    る軸線に沿って生ずる電圧である請求項8に記載のメモ
    リ装置。
  10. 【請求項10】 前記二つの異なる電気信号は、前記デ
    ータ項目の異なる二つの値の第一の値が前記メモリ装置
    に記憶されている場合に発生される第一の電圧出力信号
    と、前記データ項目の異なる二つの値の第二の値が前記
    メモリ装置に記憶されている場合に発生される第二の電
    圧出力信号で構成される請求項9に記載のメモリ装置。
  11. 【請求項11】 前記メモリ装置の二つの電気信号を基
    準値と比較して、メモリ装置に記憶されたデータ項目の
    値を判定する検出回路を有している請求項10に記載の
    メモリ装置。
  12. 【請求項12】 前記電流は、導電性フィルム層の第三
    のエッジ部に結合された第一のバイアス端子と、前記第
    三のエッジ部に対向する第四のエッジ部に結合された第
    二のバイアス端子の間に流れる読み出し電流である請求
    項8に記載のメモリ装置。
  13. 【請求項13】 前記強磁性体層内の二つの制御可能な
    磁化配向状態を規定する配線を有している請求項8に記
    載のメモリ装置。
  14. 【請求項14】 前記強磁性体層が、前記電気信号に略
    平行すると共に前記第一及び第二センサを通る前記軸線
    に略直交する容易磁化軸を有する、請求項2に記載のメ
    モリ装置。
  15. 【請求項15】 前記強磁性体層の磁化配向は、(i)
    第一の振幅の書き込み電流に応じて第一の状態となると
    ともに、第一の書き込む磁界に関連づけられ、(ii)
    第二の振幅の書き込み電流に応じて第二の状態となると
    ともに、第二の書き込む磁界に関連づけられる請求項8
    に記載のメモリ装置。
  16. 【請求項16】 前記強磁性体層の磁化配向、前記強磁
    性体層に他方の状態が設定されるまで、一方の状態に保
    持される請求項15に記載のメモリ装置。
  17. 【請求項17】 複数のメモリ装置が結合され、メモリ
    配列を構成する請求項8に記載のメモリ装置。
  18. 【請求項18】 強磁性体層は、130nmの層厚を持
    った鉄、コバルトまたはパーマロイの薄膜であり、前記
    導電性フィルム層は、1ミクロン幅のガリウム−砒素プ
    レートであり、二つの層は層厚50nmの酸化物絶縁層
    により分離されている請求項8に記載のメモリ装置。
  19. 【請求項19】 一乃至複数の入力信号と出力信号の結
    合に関連する論理機能の行うための論理装置であって、 導電性フィルム層と、 記憶するデータ項目の異なる二つの値に対応して少なく
    とも二つの制御可能で安定な磁化配向を有し、前記導電
    性フィルム層の上面の一部を、二つの状態を有しすると
    ともに前記導電性フィルの上面に対してほぼ法線方向の
    フリンジ磁界をエッジ部によって発生する強磁性体層
    と、及び前記強磁性体層と、導線上の第一及び第二の電
    流値の一方の電流値を持つ入力データ信号によって発生
    される磁界と誘電的に結合する書き込み線とによって構
    成され、 フリンジ磁界に採用する導電性フィルム層に流れる電流
    に応じて電気出力信号が発生され、該電気出力信号が、
    前記入力データ信号及び前記倫理機能に関連している論
    理装置。
  20. 【請求項20】 前記電気出力信号は、強磁性体層の磁
    化配向の状態が、前記論理機能に関連した前記入力デー
    タ信号の第一の組み合わせに対応する磁界により反転さ
    れた時に第一の値を有し、強磁性体層の磁化配向の状態
    が、前記論理機能に関連した前記入力データ信号の第二
    の組み合わせに対応する磁界により反転されない時に第
    二の値を有している請求項19に記載の論理装置。
  21. 【請求項21】 前記強磁性体の磁化配向は、前記論理
    装置において実行される論理機能の結果に対応してお
    り、この結果は、後続の入力信号の組み合わせによって
    磁化配向状態が反転される間で、論理装置内に記憶され
    る請求項19に記載の論理装置。
  22. 【請求項22】 強磁性体層の磁化状態は、前記論理装
    置によって実行される論理機能に基づいて初期状態に設
    定される請求項21に記載の論理装置。
  23. 【請求項23】 前記導電性フィルム層の第一のエッジ
    部に結合された第一センサと、前記第一のエッジ部とは
    反対側である前記導電性フィルム層の第二のエッジ部に
    結合された第二センサとを更に備え、前記二つの異なる
    電気信号が、ほぼ前記第一センサと前記第二センサとを
    通る軸線に沿って生ずる電圧である請求項22に記載の
    論理装置。
  24. 【請求項24】 前記メモリ装置の二つの電気信号を基
    準値と比較して、メモリ装置に記憶されたデータ項目の
    値を判定する検出回路を有している請求項21に記載の
    論理装置。
  25. 【請求項25】 前記電流は、導電性フィルム層の第三
    のエッジ部に結合された第一のバイアス端子と、前記第
    三のエッジ部に対向する第四のエッジ部に結合された第
    二のバイアス端子の間に流れる読み出し電流である請求
    項19に記載の論理装置。
  26. 【請求項26】 前記強磁性体層が、前記電気信号に略
    平行すると共に前記第一及び第二センサを通る前記軸線
    に略直交する容易磁化軸を有する、請求項19に記載の
    論理装置。
  27. 【請求項27】 前記論路装置は、ORゲート、NOR
    ゲート、NOTゲート、NANDゲート又はANDゲー
    トの一つの所定の論理機能を実行するように構成され、
    前記所定の論理機能は、磁化配向の初期の構成及び各入
    力データ信号に関連する振幅に基づいて所定の論理機能
    に基づいていることを特徴とする請求項19に記載の論
    理装置。
  28. 【請求項28】 複数の論理装置が結合されて論理ゲー
    ト配列を形成しており、入力信号は一乃至複数の論理装
    置からの出力信号である請求項20に記載の論理装置。
  29. 【請求項29】 所定のシーケンス中において、前記論
    理ゲート配列に記憶された論理機能の結果を読み出す読
    み出し回路を有している請求項28に記載の論理装置。
  30. 【請求項30】 後段の半導体回路によって使用可能な
    許容可能な論理レベルに論理装置の出力を変換するレベ
    ルシフタ回路を有している請求項27に記載の論理装
    置。
  31. 【請求項31】 導電層の第一のエッジに結合された第
    一の点と前記導電層の第二のエッジに結合された第二の
    点を接続する第一の軸線に沿って発生される電圧電位に
    関連した電気信号を発生する方法であって、 前記第一の軸線と略直交する導電性フィルム層の第二の
    軸線に沿って流れる電流を発生し、 ほぼ前記第一の軸線に沿って位置する強磁性層のエッジ
    部に沿い、前記第二の軸線に対して略法線方向のフリン
    ジ磁界を発生して、 前記電流に作用するフリンジ磁界に応答して電気信号を
    発生するようにした電気信号の発生方法。
  32. 【請求項32】 前記フリンジ磁界は。強磁性体層の磁
    化配向状態から得られ、磁化状態は、磁界を発生する書
    き込み線によって強磁性体層を誘電的に結合することに
    よって変化させる請求項31に記載の方法。
  33. 【請求項33】 前記書き込み線から発生する前記フリ
    ンジ磁界によって、前記磁化配向を、バイナリデータ項
    目の第一の値を示す不揮発状態である第一の状態と、前
    記バイナリデータ項目の第二の値を示す不揮発状態であ
    る第二の状態に設定するとともに、発生された電気信号
    は、バイナリデータ項目の二つの値に対応する二つの異
    なる値を有している請求項32に記載の方法。
  34. 【請求項34】 前記書き込み線から発生する前記フリ
    ンジ磁界によって、前記磁化配向を、二つの安定な不揮
    発状態のいずれかに設定するとともに、これらの状態
    は、一乃至複数の入力論理信号に関連するブール機能の
    結果を示しており、磁気配向は、ブール機能の結果を記
    憶し、所定の入力論理信号の組み合わせのみに応答して
    変化する請求項32に記載の方法。
  35. 【請求項35】 電気信号の測定によって論理装置に記
    憶されたブール機能バイナリデータの読み込み、前記論
    理装置に記憶されやブール機能の結果によって決定され
    た基準値と比較するステップを含む請求項34に記載の
    方法。
  36. 【請求項36】 電気信号を、後段の半導体回路によっ
    て使用可能な許容電圧の論理レベルに変換するステップ
    を含んでいる請求項35に記載の方法。
  37. 【請求項37】 前記強磁性体は、磁気的に記憶された
    データによって発生された磁界に結合されており、発生
    される前記電気信号は、データの値に関連づけられる請
    求項31に記載の方法。
  38. 【請求項38】 ソース領域、ドレイン領域、ゲート及
    びチャンネルの含む電解効果トランジスタと、 制御可能な磁化配向を有し、前記チャンネルに対してほ
    ぼ法線方向のフリンジ磁界をエッジ部によって発生する
    ようにゲートとチャンネルに関連して配置した強磁性体
    層とによって構成され、 強磁性体層の磁化配向に関連した電気信号が、電解効果
    トランジスタのソース領域及びドレイン領域間を流れる
    電流に作用するフリンジ磁界に応答して発生することが
    できる電子装置。
  39. 【請求項39】 前記導電性フィルム層の第一のエッジ
    部に結合された第一センサと、前記第一のエッジ部とは
    反対側である前記導電性フィルム層の第二のエッジ部に
    結合された第二センサとを更に備え、前記二つの異なる
    電気信号が、ほぼ前記第一センサと前記第二センサとを
    通る軸線に沿って生ずる電圧である請求項38に記載の
    電子装置。
  40. 【請求項40】 前記電流は、前記電解効果トランジス
    タのソース領域に結合された第一のバイアス端子と、前
    記電解効果トランジスタのドレイン領域に結合された第
    二のバイアス端子の間に流れる請求項38に記載の電子
    装置。
  41. 【請求項41】 前記強磁性体層内の二つの制御可能な
    磁化配向状態を規定する配線を有している請求項38に
    記載の電子装置。
  42. 【請求項42】 前記チャンネルと前記強磁性体層は、
    第一の絶縁層によって分離され、配線及びゲートは第二
    の絶縁層によって分離される請求項38に記載の電子装
    置。
  43. 【請求項43】 前記ゲートは、制御信号に応答してソ
    ース領域とドレイン領域間に流れる電流を制御する請求
    項38に記載の電子装置。
  44. 【請求項44】 前記強磁性体は、磁気的に記憶された
    データによって発生された磁界に結合され、発生された
    電気信号は、データの値に関連され、電子装置は、磁界
    センサとして動作する請求項38に記載の電子装置。
  45. 【請求項45】 前記強磁性体層が、前記電気信号に略
    平行すると共に前記第一及び第二センサを通る前記軸線
    に略直交する容易磁化軸を有する、請求項39に記載の
    電子装置。
  46. 【請求項46】 ソース領域、ドレイン領域、ゲート及
    びチャンネルの含む電解効果トランジスタと、 記憶するデータ項目の異なる二つの値に対応して少なく
    とも二つの制御可能で安定な磁化配向を有し、前記導電
    性フィルム層の上面の一部を、二つの状態を有するとと
    もに前記チャンネルに対してほぼ法線方向のフリンジ磁
    界をエッジ部によって発生するようにゲートとチャンネ
    ルに関連して配置した強磁性体層とによって構成され、 前記チャンネルに流れる電流に作用するフリンジ磁界の
    状態に応じて、前記データ項目の異なる二つの値に対応
    する二つの異なる電気信号を発生するようにしたことを
    特徴とするメモリ装置。
  47. 【請求項47】 前記チャンネルに結合された第一セン
    サと、前記第一のエッジ部とは反対側である前記チャン
    ネルに結合された第二センサとを更に備え、前記二つの
    異なる電気信号が、ほぼ前記第一センサと前記第二セン
    サとを通る軸線に沿って生ずる電圧である請求項46に
    記載のメモリ装置。
  48. 【請求項48】 前記二つの異なる電気信号は、前記デ
    ータ項目の異なる二つの値の第一の値が前記メモリ装置
    に記憶されている場合に発生される第一の電圧出力信号
    と、前記データ項目の異なる二つの値の第二の値が前記
    メモリ装置に記憶されている場合に発生される第二の電
    圧出力信号で構成される請求項46に記載のメモリ装
    置。
  49. 【請求項49】 前記メモリ装置の二つの電気信号を基
    準値と比較して、メモリ装置に記憶されたデータ項目の
    値を判定する検出回路を有している請求項46に記載の
    メモリ装置。
  50. 【請求項50】 前記電流は、電解効果トランジスタの
    ソース領域に結合された第一のバイアス端子と、電解効
    果トランジスタのドレイン領域に結合された第二のバイ
    アス端子の間に流れる読み出し電流である請求項46に
    記載のメモリ装置。
  51. 【請求項51】 前記強磁性体層内の二つの制御可能な
    磁化配向状態を規定する配線を有している請求項46に
    記載のメモリ装置。
  52. 【請求項52】 前記チャンネル及び前記強磁性体層
    は、第一の絶縁層で分離され、前記書き込み線と前記ゲ
    ートは、第二の絶縁層によって分離されている請求項5
    1に記載のメモリ装置。
  53. 【請求項53】 前記強磁性体層が、前記電気信号に略
    平行すると共に前記第一及び第二センサを通る前記軸線
    に略直交する容易磁化軸を有する、請求項46に記載の
    メモリ装置。
  54. 【請求項54】 前記強磁性体層の磁化配向は、(i)
    第一の振幅の書き込み電流に応じて第一の状態となると
    ともに、第一の書き込む磁界に関連づけられ、(ii)
    第二の振幅の書き込み電流に応じて第二の状態となると
    ともに、第二の書き込む磁界に関連づけられる請求項8
    に記載のメモリ装置。
  55. 【請求項55】 前記強磁性体層の磁化配向、前記強磁
    性体層に他方の状態が設定されるまで、一方の状態に保
    持される請求項46に記載のメモリ装置。
  56. 【請求項56】 複数のメモリ装置が結合され、メモリ
    配列を構成する請求項46に記載のメモリ装置。
  57. 【請求項57】 前記ゲートは、読み出し信号に応答し
    て、ソース領域とドレイン領域間に流れる電流を制御す
    る請求項46に記載のメモリ装置。
  58. 【請求項58】 一乃至複数の入力信号と出力信号の結
    合に関連する論理機能の行うための論理装置であって、 ソースと、ドレインと、ゲート及びチャンネルを含む電
    解効果トランジスタと、 記憶するデータ項目の異なる二つの値に対応して少なく
    とも二つの制御可能で安定な磁化配向を有し、前記導電
    性フィルム層の上面の一部を、二つの状態を有するとと
    もに前記チャンネルに対してほぼ法線方向のフリンジ磁
    界をエッジ部によって発生するようにゲートとチャンネ
    ルに関連して配置した強磁性体層とによって構成され、 前記強磁性体層と、導線上の第一及び第二の電流値の一
    方の電流値を持つ入力データ信号によって発生される磁
    界と誘電的に結合する書き込み線とによって構成され、 前記チャンネルに流れる電流に作用するフリンジ磁界の
    状態に応じて、前記データ項目の異なる二つの値に対応
    する二つの異なる電気信号を発生するようにしたことを
    特徴とする論理装置。
  59. 【請求項59】 前記電気出力信号は、強磁性体層の磁
    化配向の状態が、前記論理機能に関連した前記入力デー
    タ信号の第一の組み合わせに対応する磁界により反転さ
    れた時に第一の値を有し、強磁性体層の磁化配向の状態
    が、前記論理機能に関連した前記入力データ信号の第二
    の組み合わせに対応する磁界により反転されない時に第
    二の値を有している請求項58に記載の論理装置。
  60. 【請求項60】 前記論理機能の結果は、磁化配向状態
    が後続の入力信号の組み合わせによって反転されるま
    で、論理装置に記憶される請求項58に記載の論理装
    置。
  61. 【請求項61】 強磁性体層の磁化配向状態は、論理装
    置によって実行される論理機能に基づいて初期状態に設
    定される請求項58に記載の論理装置。
  62. 【請求項62】 前記導電性フィルム層の第一のエッジ
    部に結合された第一センサと、前記第一のエッジ部とは
    反対側である前記導電性フィルム層の第二のエッジ部に
    結合された第二センサとを更に備え、前記二つの異なる
    電気信号が、ほぼ前記第一センサと前記第二センサとを
    通る軸線に沿って生ずる電圧である請求項58に記載の
    論理装置。
  63. 【請求項63】 前記論理装置に記憶された結果を決定
    するために、論理装置の電気出力信号を基準値の比較す
    る検出回路を有している請求項60に記載の論理装置。
  64. 【請求項64】 前記電流は、前記電解効果トランジス
    タのソースに結合された第一のバイアス端子と電解効果
    トランジスタのドレインに結合された第二のバイアス端
    子間に流れる読み出し電流である請求項58に記載の論
    理装置。
  65. 【請求項65】 前記強磁性体層が、前記電気信号に略
    平行すると共に前記第一及び第二センサを通る前記軸線
    に略直交する容易磁化軸を有する、請求項58に記載の
    論理装置。
  66. 【請求項66】 前記論路装置は、ORゲート、NOR
    ゲート、NOTゲート、NANDゲート又はANDゲー
    トの一つの所定の論理機能を実行するように構成され、
    前記所定の論理機能は、磁化配向の初期の構成及び各入
    力データ信号に関連する振幅に基づいて所定の論理機能
    に基づいていることを特徴とする請求項58に記載の論
    理装置。
  67. 【請求項67】 複数の論理装置が結合されて論理ゲー
    ト配列を形成しており、入力信号は一乃至複数の論理装
    置からの出力信号である請求項58に記載の論理装置。
  68. 【請求項68】 所定のシーケンス中において、前記論
    理ゲート配列に記憶された論理機能の結果を読み出す読
    み出し回路を有している請求項67に記載の論理装置。
  69. 【請求項69】 後段の半導体回路によって使用可能な
    許容可能な論理レベルに論理装置の出力を変換するレベ
    ルシフタ回路を有している請求項58に記載の論理装
    置。
  70. 【請求項70】 電解効果トランジスタのチャンネルの
    第一のエッジに結合された第一の点と前記電解効果トラ
    ンジスタのチャンネルの第二のエッジに結合された第二
    の点を接続する第一の軸線に沿って発生される電圧電位
    に関連した電気信号を発生する方法であって、 第一の軸線に直交する第二の軸線に沿って電解効果トラ
    ンジスタのチャンネルのソースからチャンネルと通って
    電解効果トランジスタのドレインに流れる電流を発生
    し、 フリンジ磁界は、チャンネルに対してほぼ法線方向に向
    けられた前記ゲートに対して配置される強磁性体層のエ
    ッジ部に沿ってフリンジ磁界を発生し、 前記電流に作用するフリンジ磁界に応答して電気信号を
    発生するようにした電気信号の発生方法。
  71. 【請求項71】 前記フリンジ磁界は、強磁性体層の磁
    化配向状態から得られ、磁化状態は、磁界を発生する書
    き込み線によって強磁性体層を誘電的に結合することに
    よって変化させる請求項70に記載の方法。
  72. 【請求項72】 前記書き込み線から発生する前記フリ
    ンジ磁界によって、前記磁化配向を、バイナリデータ項
    目の第一の値を示す不揮発状態である第一の状態と、前
    記バイナリデータ項目の第二の値を示す不揮発状態であ
    る第二の状態に設定するとともに、発生された電気信号
    は、バイナリデータ項目の二つの値に対応する二つの異
    なる値を有している請求項71に記載の方法。
  73. 【請求項73】 前記書き込み線から発生する前記フリ
    ンジ磁界によって、前記磁化配向を、二つの安定な不揮
    発状態のいずれかに設定するとともに、これらの状態
    は、一乃至複数の入力論理信号に関連するブール機能の
    結果を示しており、磁気配向は、ブール機能の結果を記
    憶し、所定の入力論理信号の組み合わせのみに応答して
    変化する請求項70に記載の方法。
  74. 【請求項74】 電気信号の測定によって論理装置に記
    憶されたブール機能バイナリデータの読み込み、前記論
    理装置に記憶されやブール機能の結果によって決定され
    た基準値と比較するステップを含む請求項73に記載の
    方法。
  75. 【請求項75】 電気信号を、後段の半導体回路によっ
    て使用可能な許容電圧の論理レベルに変換するステップ
    を含んでいる請求項74に記載の方法。
JP9114757A 1996-05-06 1997-05-02 ホール効果装置及びその動作方法 Pending JPH1056219A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/643,805 1996-05-06
US08/643,805 US5652445A (en) 1995-04-21 1996-05-06 Hybrid hall effect device and method of operation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008120658A Division JP5097001B2 (ja) 1996-05-06 2008-05-02 ホール効果装置及びその動作方法

Publications (1)

Publication Number Publication Date
JPH1056219A true JPH1056219A (ja) 1998-02-24

Family

ID=24582304

Family Applications (2)

Application Number Title Priority Date Filing Date
JP9114757A Pending JPH1056219A (ja) 1996-05-06 1997-05-02 ホール効果装置及びその動作方法
JP2008120658A Expired - Lifetime JP5097001B2 (ja) 1996-05-06 2008-05-02 ホール効果装置及びその動作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008120658A Expired - Lifetime JP5097001B2 (ja) 1996-05-06 2008-05-02 ホール効果装置及びその動作方法

Country Status (1)

Country Link
JP (2) JPH1056219A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525257A (ja) * 1998-09-11 2002-08-13 アメリカン・エレクトロニック・コンポーネンツ・インコーポレーテッド 磁性を有する樹脂セラミック組成物
JP2013134995A (ja) * 2011-12-22 2013-07-08 Saitama Univ スピン偏極度測定方法及び測定メータ、並びにこれを用いた論理演算ゲート及び信号暗号化復号化方法
CN108151768A (zh) * 2017-12-28 2018-06-12 中国科学院宁波材料技术与工程研究所 一种半导体磁传感器、其制备方法与使用方法
CN110335938A (zh) * 2019-06-28 2019-10-15 叶建国 逻辑器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5135343B2 (ja) * 1972-03-22 1976-10-01
JPS5068661U (ja) * 1973-10-26 1975-06-19
JPS59127287A (ja) * 1982-12-28 1984-07-23 Fujitsu Ltd 不揮発性メモリ装置
JPS6136983A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp 半導体磁気センサ装置
JP3277574B2 (ja) * 1992-11-09 2002-04-22 ソニー株式会社 集積回路記憶装置
FR2700633B1 (fr) * 1993-01-20 1995-03-17 Silmag Sa Procédé de réalisation d'une tête magnétique à détecteur de champ à semiconducteur et tête obtenue par ce procédé.
JPH06232475A (ja) * 1993-02-05 1994-08-19 Showa Denko Kk 磁電変換素子
JP2723172B2 (ja) * 1994-10-14 1998-03-09 工業技術院長 超伝導連想メモリセル及びこれを用いた超伝導連想メモリ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525257A (ja) * 1998-09-11 2002-08-13 アメリカン・エレクトロニック・コンポーネンツ・インコーポレーテッド 磁性を有する樹脂セラミック組成物
JP2013134995A (ja) * 2011-12-22 2013-07-08 Saitama Univ スピン偏極度測定方法及び測定メータ、並びにこれを用いた論理演算ゲート及び信号暗号化復号化方法
CN108151768A (zh) * 2017-12-28 2018-06-12 中国科学院宁波材料技术与工程研究所 一种半导体磁传感器、其制备方法与使用方法
CN110335938A (zh) * 2019-06-28 2019-10-15 叶建国 逻辑器件及其制造方法
CN110335938B (zh) * 2019-06-28 2024-05-31 叶建国 逻辑器件及其制造方法

Also Published As

Publication number Publication date
JP2008227529A (ja) 2008-09-25
JP5097001B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
US5652445A (en) Hybrid hall effect device and method of operation
US5654566A (en) Magnetic spin injected field effect transistor and method of operation
US7020013B2 (en) Magnetic field sensor using spin polarized current
US6285581B1 (en) MRAM having semiconductor device integrated therein
US6750491B2 (en) Magnetic memory device having soft reference layer
JP4500257B2 (ja) スピン依存伝達特性を有するトンネルトランジスタ及びそれを用いた不揮発性メモリ
EP1117136B1 (en) Ferromagnetic double quantum well tunneling magnetoresistance device
US6388918B1 (en) High efficiency miniature magnetic integrated circuit structures
JP5097001B2 (ja) ホール効果装置及びその動作方法
US20020186584A1 (en) High-efficiency miniature magnetic integrated circuit structures
JP4415146B2 (ja) 強磁性半導体を用いた電界効果トランジスタと及びこれを用いた不揮発性メモリ
US7050329B2 (en) Magnetic spin based memory with inductive write lines
US20040251506A1 (en) Hall effect devices, memory devices, and hall effect device readout voltage increasing methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090407