JPH1056163A - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JPH1056163A JPH1056163A JP8208481A JP20848196A JPH1056163A JP H1056163 A JPH1056163 A JP H1056163A JP 8208481 A JP8208481 A JP 8208481A JP 20848196 A JP20848196 A JP 20848196A JP H1056163 A JPH1056163 A JP H1056163A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- receiving element
- light receiving
- light
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Abstract
(57)【要約】
【課題】 本発明は集積回路パッケージに関し、簡単な
構成で超高速動作を実現できる集積回路パッケージの提
供を課題とする。 【解決手段】 ベース金属１で支持された支持基板２の
上面にバイアス用導体パターン６b 及び信号用のコプレ
ナー型又はマイクロストリップ型の導体パターン６s を
設け、該導体パターン６b ，６s にベアチップ集積回路
１２をフリップチップ実装する。また支持基板に設けた
溝部８対応のベアチップ集積回路下面に受光素子１１を
フリップチップ実装し、集積回路パッケージとしての超
高速動作を実現する｛図１（Ａ）｝。ベース金属１で背
面を支持された支持基板２の上面に信号用コプレナー線
路６s を設ける。その隣にベアチップ集積回路１２をダ
イボンディングし、コプレナー線路６s とベアチップ集
積回路上の信号用電極との間をコプレナー線路を有す接
続基板１６で接続する｛図１（Ｂ）｝。
構成で超高速動作を実現できる集積回路パッケージの提
供を課題とする。 【解決手段】 ベース金属１で支持された支持基板２の
上面にバイアス用導体パターン６b 及び信号用のコプレ
ナー型又はマイクロストリップ型の導体パターン６s を
設け、該導体パターン６b ，６s にベアチップ集積回路
１２をフリップチップ実装する。また支持基板に設けた
溝部８対応のベアチップ集積回路下面に受光素子１１を
フリップチップ実装し、集積回路パッケージとしての超
高速動作を実現する｛図１（Ａ）｝。ベース金属１で背
面を支持された支持基板２の上面に信号用コプレナー線
路６s を設ける。その隣にベアチップ集積回路１２をダ
イボンディングし、コプレナー線路６s とベアチップ集
積回路上の信号用電極との間をコプレナー線路を有す接
続基板１６で接続する｛図１（Ｂ）｝。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路パッケージ
に関し、更に詳しくは集積回路等を超高速動作を実現す
べくパッケージに実装した集積回路の実装構造に関す
る。今日、例えば幹線系の光通信システムでは１０Ｇｂ
／ｓのシステムが商用化されつつあるが、伝送路速度の
需要は更に高まっており、各所でポスト１０Ｇｂ／ｓシ
ステムの研究・開発が精力的に行われている。ポスト１
０Ｇｂ／ｓのシステムとしては、４０Ｇｂ／ｓ，５０Ｇ
ｂ／ｓ等が考えられるが、このような超広帯域特性は従
来の実装技術では実現できないため、新たな実装技術の
開発が必要となる。
に関し、更に詳しくは集積回路等を超高速動作を実現す
べくパッケージに実装した集積回路の実装構造に関す
る。今日、例えば幹線系の光通信システムでは１０Ｇｂ
／ｓのシステムが商用化されつつあるが、伝送路速度の
需要は更に高まっており、各所でポスト１０Ｇｂ／ｓシ
ステムの研究・開発が精力的に行われている。ポスト１
０Ｇｂ／ｓのシステムとしては、４０Ｇｂ／ｓ，５０Ｇ
ｂ／ｓ等が考えられるが、このような超広帯域特性は従
来の実装技術では実現できないため、新たな実装技術の
開発が必要となる。
【０００２】
【従来の技術】図１４は従来技術を説明する図で、図１
４（Ａ）は１０Ｇｂ／ｓの広帯域通信を実現した光受信
装置（集積回路パッケージ）の平面図、図１４（Ｂ）は
そのｃ−ｃ断面図を示す。図において、２００はパッケ
ージ構造の光受信装置、１はパッケージの一部を成すベ
ース金属、２はセラミック等よりなる支持基板、１１は
ｐｉｎホトダイオード等の受光素子、１２は光電気変換
信号を高速処理するベアチップ集積回路（ＩＣ又はＬＳ
Ｉ）である。
４（Ａ）は１０Ｇｂ／ｓの広帯域通信を実現した光受信
装置（集積回路パッケージ）の平面図、図１４（Ｂ）は
そのｃ−ｃ断面図を示す。図において、２００はパッケ
ージ構造の光受信装置、１はパッケージの一部を成すベ
ース金属、２はセラミック等よりなる支持基板、１１は
ｐｉｎホトダイオード等の受光素子、１２は光電気変換
信号を高速処理するベアチップ集積回路（ＩＣ又はＬＳ
Ｉ）である。
【０００３】ベアチップＩＣ１２は、その下面がベース
金属１にダイボンディングされると共に、その上面には
給電・バイアス用の電極及び信号用の電極が形成されて
いる。一方、支持基板２の上面には出力信号をパッケー
ジ外部に取り出すための導体パターンが設けられてい
る。このベアチップＩＣ１２の上に受光素子１１をバン
プを介してフリップチップ実装し、かつベアチップＩＣ
１２の出力信号を支持基板２の導体パターンにワイヤボ
ンディングすることで、１０Ｇｂ／ｓの広帯域通信を実
現している。
金属１にダイボンディングされると共に、その上面には
給電・バイアス用の電極及び信号用の電極が形成されて
いる。一方、支持基板２の上面には出力信号をパッケー
ジ外部に取り出すための導体パターンが設けられてい
る。このベアチップＩＣ１２の上に受光素子１１をバン
プを介してフリップチップ実装し、かつベアチップＩＣ
１２の出力信号を支持基板２の導体パターンにワイヤボ
ンディングすることで、１０Ｇｂ／ｓの広帯域通信を実
現している。
【０００４】
【発明が解決しようとする課題】しかし、上記の如くベ
アチップＩＣ１２の出力信号をワイヤボンディングによ
り取り出すと、１０ＧＨZ 程度の周波数領域ではあまり
問題はないが、５０ＧＨ Z 程度の超広帯域を要求される
場合は、ワイヤのインダクタンスや、ボンディング用パ
ッド（電極）の容量等が問題となり、安定な超高速動作
は得られない。
アチップＩＣ１２の出力信号をワイヤボンディングによ
り取り出すと、１０ＧＨZ 程度の周波数領域ではあまり
問題はないが、５０ＧＨ Z 程度の超広帯域を要求される
場合は、ワイヤのインダクタンスや、ボンディング用パ
ッド（電極）の容量等が問題となり、安定な超高速動作
は得られない。
【０００５】本発明の目的は、簡単な構成で超高速動作
を実現できる集積回路パッケージを提供することにあ
る。
を実現できる集積回路パッケージを提供することにあ
る。
【０００６】
【課題を解決するための手段】上記の課題は例えば図１
（Ａ）の構成により解決される。即ち、本発明（１）の
集積回路パッケージは、パッケージの一部を成すベース
金属１と、前記ベース金属により背面を支持され、かつ
その側面に光学系素子を収容するための溝部８と、その
上面にバイアス用の導体パターン６b 及び信号用のコプ
レナー型又は背面に接地導体を有するマイクロストリッ
プ型の導体パターン６s を備える支持基板２と、前記支
持基板上の導体パターン６b ，６s にバンプを介してフ
リップチップ実装されたベアチップ集積回路１２と、前
記溝部に対応する前記ベアチップ集積回路の下面にバン
プを介してフリップチップ実装された受光素子１１a ／
１１b とを備えるものである。
（Ａ）の構成により解決される。即ち、本発明（１）の
集積回路パッケージは、パッケージの一部を成すベース
金属１と、前記ベース金属により背面を支持され、かつ
その側面に光学系素子を収容するための溝部８と、その
上面にバイアス用の導体パターン６b 及び信号用のコプ
レナー型又は背面に接地導体を有するマイクロストリッ
プ型の導体パターン６s を備える支持基板２と、前記支
持基板上の導体パターン６b ，６s にバンプを介してフ
リップチップ実装されたベアチップ集積回路１２と、前
記溝部に対応する前記ベアチップ集積回路の下面にバン
プを介してフリップチップ実装された受光素子１１a ／
１１b とを備えるものである。
【０００７】本発明（１）によれば、ベアチップ集積回
路１２の信号用電極を支持基板２のコプレナー（co-pla
nar ）型又は背面に接地導体（ベース金属１でも良い）
を有するマイクロストリップ型の導体パターン６s にバ
ンプを介してフリップチップ実装するので、電極サイズ
（即ち、電極容量）を小さくできると共に、所望の超広
帯域（５０ＧＨZ 程度）に渡り良好なインピーダンス整
合が得られ、集積回路パッケージの安定な超高速動作が
得られる。
路１２の信号用電極を支持基板２のコプレナー（co-pla
nar ）型又は背面に接地導体（ベース金属１でも良い）
を有するマイクロストリップ型の導体パターン６s にバ
ンプを介してフリップチップ実装するので、電極サイズ
（即ち、電極容量）を小さくできると共に、所望の超広
帯域（５０ＧＨZ 程度）に渡り良好なインピーダンス整
合が得られ、集積回路パッケージの安定な超高速動作が
得られる。
【０００８】また上記の課題は例えば図１（Ｂ）の構成
により解決される。即ち、本発明（２）の集積回路パッ
ケージは、パッケージの一部を成すベース金属１と、前
記ベース金属により背面を支持され、かつその上面に信
号用のコプレナー型導体パターン６s を備える支持基板
２と、前記ベース金属により背面を支持され、かつその
上面にバイアス用及び信号用の複数の電極を備えるベア
チップ集積回路１２と、前記ベアチップ集積回路の電極
にバンプを介してフリップチップ実装された受光素子１
１a ／１１b と、前記支持基板上のコプレナー型導体パ
ターンと前記ベアチップ集積回路上の信号用電極とにバ
ンプを介してフリップチップ実装された信号用の接続基
板１６であって、コプレナー型導体パターンを有するも
の、とを備えるものである。
により解決される。即ち、本発明（２）の集積回路パッ
ケージは、パッケージの一部を成すベース金属１と、前
記ベース金属により背面を支持され、かつその上面に信
号用のコプレナー型導体パターン６s を備える支持基板
２と、前記ベース金属により背面を支持され、かつその
上面にバイアス用及び信号用の複数の電極を備えるベア
チップ集積回路１２と、前記ベアチップ集積回路の電極
にバンプを介してフリップチップ実装された受光素子１
１a ／１１b と、前記支持基板上のコプレナー型導体パ
ターンと前記ベアチップ集積回路上の信号用電極とにバ
ンプを介してフリップチップ実装された信号用の接続基
板１６であって、コプレナー型導体パターンを有するも
の、とを備えるものである。
【０００９】本発明（２）によれば、ベアチップ集積回
路１２はベース金属１により背面を支持されるので、高
い放熱効果が得られ、集積規模又は取り扱う信号パワー
を増大出来る。また、ベアチップ集積回路上の信号用電
極と支持基板上のコプレナー型導体パターン（コプレナ
ー線路）との間に、コプレナー型導体パターン（コプレ
ナー線路）を有する接続基板１６をバンプを介してフリ
ップチップ実装するので、超広帯域に渡り良好なインピ
ーダンス整合が得られ、集積回路パッケージの安定な超
高速動作が得られる。
路１２はベース金属１により背面を支持されるので、高
い放熱効果が得られ、集積規模又は取り扱う信号パワー
を増大出来る。また、ベアチップ集積回路上の信号用電
極と支持基板上のコプレナー型導体パターン（コプレナ
ー線路）との間に、コプレナー型導体パターン（コプレ
ナー線路）を有する接続基板１６をバンプを介してフリ
ップチップ実装するので、超広帯域に渡り良好なインピ
ーダンス整合が得られ、集積回路パッケージの安定な超
高速動作が得られる。
【００１０】また上記の課題は例えば図１（Ａ）の構成
により解決される。即ち、本発明（３）の集積回路パッ
ケージは、パッケージの一部を成すベース金属１と、前
記ベース金属により背面を支持され、かつその側面に光
学系素子を収容するための溝部８と、その上面にバイア
ス用の導体パターン６b 及び信号用のコプレナー型又は
背面に接地導体を有するマイクロストリップ型の導体パ
ターン６s を備える支持基板２と、一部に受光素子１１
c ／１１d がモノリシック集積化され、かつ前記支持基
板上の導体パターンにバンプを介してフリップチップ実
装されたベアチップ集積回路１２とを備えるものであ
る。
により解決される。即ち、本発明（３）の集積回路パッ
ケージは、パッケージの一部を成すベース金属１と、前
記ベース金属により背面を支持され、かつその側面に光
学系素子を収容するための溝部８と、その上面にバイア
ス用の導体パターン６b 及び信号用のコプレナー型又は
背面に接地導体を有するマイクロストリップ型の導体パ
ターン６s を備える支持基板２と、一部に受光素子１１
c ／１１d がモノリシック集積化され、かつ前記支持基
板上の導体パターンにバンプを介してフリップチップ実
装されたベアチップ集積回路１２とを備えるものであ
る。
【００１１】本発明（３）によれば、ベアチップ集積回
路１２は平面（垂直）光入射型の受光素子１１c 又は側
面（端面）光入射型の受光素子１１d をモノリシック集
積しているので、集積回路のパッケージングが容易であ
ると共に、ベアチップ集積回路１２の出力回路には超広
帯域に渡り良好なインピーダンス整合が得られ、集積回
路パッケージの安定な超高速動作が得られる。
路１２は平面（垂直）光入射型の受光素子１１c 又は側
面（端面）光入射型の受光素子１１d をモノリシック集
積しているので、集積回路のパッケージングが容易であ
ると共に、ベアチップ集積回路１２の出力回路には超広
帯域に渡り良好なインピーダンス整合が得られ、集積回
路パッケージの安定な超高速動作が得られる。
【００１２】また上記の課題は例えば図１（Ｂ）の構成
により解決される。即ち、本発明（４）の集積回路パッ
ケージは、パッケージの一部を成すベース金属１と、前
記ベース金属により背面を支持され、かつその上面に信
号用のコプレナー型導体パターンを備える支持基板２
と、前記ベース金属により背面を支持され、かつその一
部にモノリシック集積化された受光素子１１c ／１１d
と、その上面にバイアス用及び信号用の複数の電極を備
えるベアチップ集積回路１２と、前記支持基板上のコプ
レナー型導体パターンと前記ベアチップ集積回路上の信
号用電極とにバンプを介してフリップチップ実装された
信号用の接続基板１６であって、コプレナー型導体パタ
ーンを有するもの、とを備えるものである。
により解決される。即ち、本発明（４）の集積回路パッ
ケージは、パッケージの一部を成すベース金属１と、前
記ベース金属により背面を支持され、かつその上面に信
号用のコプレナー型導体パターンを備える支持基板２
と、前記ベース金属により背面を支持され、かつその一
部にモノリシック集積化された受光素子１１c ／１１d
と、その上面にバイアス用及び信号用の複数の電極を備
えるベアチップ集積回路１２と、前記支持基板上のコプ
レナー型導体パターンと前記ベアチップ集積回路上の信
号用電極とにバンプを介してフリップチップ実装された
信号用の接続基板１６であって、コプレナー型導体パタ
ーンを有するもの、とを備えるものである。
【００１３】本発明（４）によれば、ベアチップ集積回
路１２に高い放熱効果が得られると共に、集積回路のパ
ッケージングが容易であり、かつベアチップ集積回路１
２の出力回路には超広帯域に渡り良好なインピーダンス
整合が得られ、集積回路パッケージの安定な超高速動作
が得られる。好ましくは、本発明（５）においては、上
記本発明（１）乃至（４）において、平面光入射型の受
光素子１１a ／１１c と、パッケージ側面からの入射光
を前記受光素子の入射面に反射させる光反射手段とを備
え、前記受光素子又は光反射手段は該受光素子への入射
光が該受光素子の光入射面の法線に対して僅かに斜めよ
り入射するように設けられている。
路１２に高い放熱効果が得られると共に、集積回路のパ
ッケージングが容易であり、かつベアチップ集積回路１
２の出力回路には超広帯域に渡り良好なインピーダンス
整合が得られ、集積回路パッケージの安定な超高速動作
が得られる。好ましくは、本発明（５）においては、上
記本発明（１）乃至（４）において、平面光入射型の受
光素子１１a ／１１c と、パッケージ側面からの入射光
を前記受光素子の入射面に反射させる光反射手段とを備
え、前記受光素子又は光反射手段は該受光素子への入射
光が該受光素子の光入射面の法線に対して僅かに斜めよ
り入射するように設けられている。
【００１４】従って、平面光入射型受光素子１１a ／１
１c の表面反射等による伝送劣化を有効に抑制できる。
また好ましくは、本発明（６）においては、上記本発明
（１）乃至（４）において、平面光入射型受光素子１１
a ／１１c と、パッケージ側面より前記受光素子の入射
面の近傍に延びる端面斜め研磨型の光ファイバとを備
え、前記受光素子又は光ファイバは該受光素子への入射
光が該受光素子の光入射面の法線に対して僅かに斜めよ
り入射するように設けられている。
１c の表面反射等による伝送劣化を有効に抑制できる。
また好ましくは、本発明（６）においては、上記本発明
（１）乃至（４）において、平面光入射型受光素子１１
a ／１１c と、パッケージ側面より前記受光素子の入射
面の近傍に延びる端面斜め研磨型の光ファイバとを備
え、前記受光素子又は光ファイバは該受光素子への入射
光が該受光素子の光入射面の法線に対して僅かに斜めよ
り入射するように設けられている。
【００１５】従って、平面光入射型受光素子１１a ／１
１c の表面反射等による伝送劣化を有効に抑制できる。
また好ましくは、本発明（７）においては、上記本発明
（１）乃至（４）において、側面光入射型の受光素子１
１b ／１１d を備え、前記受光素子は該受光素子への入
射光が該受光素子の光入射面の法線に対して僅かに斜め
より入射するように設けられている。
１c の表面反射等による伝送劣化を有効に抑制できる。
また好ましくは、本発明（７）においては、上記本発明
（１）乃至（４）において、側面光入射型の受光素子１
１b ／１１d を備え、前記受光素子は該受光素子への入
射光が該受光素子の光入射面の法線に対して僅かに斜め
より入射するように設けられている。
【００１６】従って、側面（端面）光入射型の受光素子
１１b ／１１d の表面反射等による伝送劣化を有効に抑
制できる。また上記の課題は例えば図１２の構成により
解決される。即ち、本発明（８）の集積回路パッケージ
は、パッケージの一部を成すベース金属１と、前記ベー
ス金属により背面を支持され、かつその上面に信号用の
コプレナー型導体パターンを備える複数の支持基板
２a ，２b と、前記ベース金属により背面を支持され、
かつその上面にバイアス用及び信号入出力用の複数組の
電極を備えるベアチップ集積回路１２と、前記支持基板
上のコプレナー型導体パターン６sa，６sbと前記ベアチ
ップ集積回路上の信号入出力用の電極にバンプを介して
フリップチップ実装された複数の信号用の接続基板１６
a ，１６b であって、コプレナー型導体パターンを有す
るもの、とを備えるものである。
１１b ／１１d の表面反射等による伝送劣化を有効に抑
制できる。また上記の課題は例えば図１２の構成により
解決される。即ち、本発明（８）の集積回路パッケージ
は、パッケージの一部を成すベース金属１と、前記ベー
ス金属により背面を支持され、かつその上面に信号用の
コプレナー型導体パターンを備える複数の支持基板
２a ，２b と、前記ベース金属により背面を支持され、
かつその上面にバイアス用及び信号入出力用の複数組の
電極を備えるベアチップ集積回路１２と、前記支持基板
上のコプレナー型導体パターン６sa，６sbと前記ベアチ
ップ集積回路上の信号入出力用の電極にバンプを介して
フリップチップ実装された複数の信号用の接続基板１６
a ，１６b であって、コプレナー型導体パターンを有す
るもの、とを備えるものである。
【００１７】本発明（８）によれば、ベアチップ集積回
路１２に高い放熱効果が得られると共に、ベアチップ集
積回路１２の入出力信号をコプレナー型導体パターン
（コプレナー線路）を有する接続基板１６a ，１６b で
外部と接続するので、このような集積回路パッケージを
他の回路と接続しても、超広帯域に渡り良好なインピー
ダンス整合が得られ、装置全体の安定な超高速動作が得
られる。
路１２に高い放熱効果が得られると共に、ベアチップ集
積回路１２の入出力信号をコプレナー型導体パターン
（コプレナー線路）を有する接続基板１６a ，１６b で
外部と接続するので、このような集積回路パッケージを
他の回路と接続しても、超広帯域に渡り良好なインピー
ダンス整合が得られ、装置全体の安定な超高速動作が得
られる。
【００１８】
【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図２は第１の実施の形態による集積回路パッケージ
の構成を示す図で、図２（Ａ）はその平面図、図２
（Ｂ）は図２（Ａ）のｂ−ｂ断面図、図２（Ｃ）は図２
（Ａ）のｃ−ｃ断面図である。
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図２は第１の実施の形態による集積回路パッケージ
の構成を示す図で、図２（Ａ）はその平面図、図２
（Ｂ）は図２（Ａ）のｂ−ｂ断面図、図２（Ｃ）は図２
（Ａ）のｃ−ｃ断面図である。
【００１９】図において、１００は第１の実施の形態に
よる集積回路パッケージ（光受信装置）、１はパッケー
ジの外郭を成すベース金属、２は誘電体の支持基板、３
は誘電体の端子板、４は給電・バイアス端子、５は信号
・グランド端子、６b は基板２上にプリントされた給電
・バイアス用の導体パターン、６s は基板２上にプリン
トされた出力信号用のコプレナー（co-planar ）型導体
パターン（コプレナー線路）、７はノイズサプレス用の
マイクロチップコンデンサ、８は基板２に設けた後述の
光学系素子を収容するための溝部、９は光反射手段の一
例のプリズム、１１a はＧａＡｓ／ＩｎＰ等による平面
（垂直）光入射型のｐｉｎホトダイオード（ＰＤ）、１
２は、同じくＧａＡｓ／ＩｎＰ等からなり、光電変換信
号の超高速処理を行うベアチップＩＣ（又はＬＳＩ）、
２０は光ファイバモジュール、２１は光ファイバ、２２
はファイバホルダ、２３は集光用のレンズである。
よる集積回路パッケージ（光受信装置）、１はパッケー
ジの外郭を成すベース金属、２は誘電体の支持基板、３
は誘電体の端子板、４は給電・バイアス端子、５は信号
・グランド端子、６b は基板２上にプリントされた給電
・バイアス用の導体パターン、６s は基板２上にプリン
トされた出力信号用のコプレナー（co-planar ）型導体
パターン（コプレナー線路）、７はノイズサプレス用の
マイクロチップコンデンサ、８は基板２に設けた後述の
光学系素子を収容するための溝部、９は光反射手段の一
例のプリズム、１１a はＧａＡｓ／ＩｎＰ等による平面
（垂直）光入射型のｐｉｎホトダイオード（ＰＤ）、１
２は、同じくＧａＡｓ／ＩｎＰ等からなり、光電変換信
号の超高速処理を行うベアチップＩＣ（又はＬＳＩ）、
２０は光ファイバモジュール、２１は光ファイバ、２２
はファイバホルダ、２３は集光用のレンズである。
【００２０】支持基板２の導体パターン６b とパッケー
ジの給電・バイアス端子４との間はマイクロチップコン
デンサ７を介してワイヤボンディングにより接続され
る。一方、ベアチップＩＣ１２の表面１２´｛図（２）
Ｃの下面に相当｝には、受光素子用，給電・バイアス用
及び出力信号用の各電極（Ａｌパッド等）が設けられて
いる。また、受光素子１１ａの各電極にはＡｕやハンダ
によるバンプ（突起）がワイヤボンディング法やメッキ
法等により設けられる。この受光素子１１ａの各バンプ
をハンダやフレキシブルなエポキシ樹脂等を主成分とす
る導電性接着剤を介してベアチップＩＣ１２の前記受光
素子用の電極にフリップチップ実装する。また上記ベア
チップＩＣ１２の給電・バイアス用及び出力信号用の各
電極にも予めバンプが設けられており、これらを支持基
板２の導体パターン６b ，６Sにハンダや導電性接着剤
を介してフリップチップ実装する。
ジの給電・バイアス端子４との間はマイクロチップコン
デンサ７を介してワイヤボンディングにより接続され
る。一方、ベアチップＩＣ１２の表面１２´｛図（２）
Ｃの下面に相当｝には、受光素子用，給電・バイアス用
及び出力信号用の各電極（Ａｌパッド等）が設けられて
いる。また、受光素子１１ａの各電極にはＡｕやハンダ
によるバンプ（突起）がワイヤボンディング法やメッキ
法等により設けられる。この受光素子１１ａの各バンプ
をハンダやフレキシブルなエポキシ樹脂等を主成分とす
る導電性接着剤を介してベアチップＩＣ１２の前記受光
素子用の電極にフリップチップ実装する。また上記ベア
チップＩＣ１２の給電・バイアス用及び出力信号用の各
電極にも予めバンプが設けられており、これらを支持基
板２の導体パターン６b ，６Sにハンダや導電性接着剤
を介してフリップチップ実装する。
【００２１】支持基板２のコプレナー線路６s はＧＮＤ
ラインと信号ラインとが同一平面に交互に並ぶ微細導体
パターンから成り、該線路の特性インピーダンスは、ベ
アチップＩＣ１２の出力インピーダンス（及び次段の回
路の入力インピーダンス）に整合するように、例えば５
０Ωに選ばれる。従って、所望の超広帯域（５０ＧＨ Z
程度）に渡り、出力信号波形は劣化しない。
ラインと信号ラインとが同一平面に交互に並ぶ微細導体
パターンから成り、該線路の特性インピーダンスは、ベ
アチップＩＣ１２の出力インピーダンス（及び次段の回
路の入力インピーダンス）に整合するように、例えば５
０Ωに選ばれる。従って、所望の超広帯域（５０ＧＨ Z
程度）に渡り、出力信号波形は劣化しない。
【００２２】又は、図示しないが、上記支持基板２上の
コプレナー線路６s に代えて、背面のベース金属１又は
支持基板２の背面に設けた導体を接地導体とするような
マイクロストリップ線路６s を設ける。該線路の特性イ
ンピーダンスは、ベアチップＩＣ１２の出力インピーダ
ンス（及び次段の回路の入力インピーダンス）に整合す
るように、例えば５０Ωに選ばれる。従って、所望の超
広帯域（５０ＧＨZ 程度）に渡り、出力信号波形は劣化
しない。
コプレナー線路６s に代えて、背面のベース金属１又は
支持基板２の背面に設けた導体を接地導体とするような
マイクロストリップ線路６s を設ける。該線路の特性イ
ンピーダンスは、ベアチップＩＣ１２の出力インピーダ
ンス（及び次段の回路の入力インピーダンス）に整合す
るように、例えば５０Ωに選ばれる。従って、所望の超
広帯域（５０ＧＨZ 程度）に渡り、出力信号波形は劣化
しない。
【００２３】なお、支持基板２の材質としては、これに
フリップチップ実装するベアチップＩＣ１２と熱膨張係
数が近いもので、かつ熱伝導率が良好なものとして、例
えばセラミック、窒化アルミ等を使用する。更に、溝部
８に設けたプリズム９はパッケージ側面からの入射光を
略真上にある受光素子１１a の入射面に向けて反射す
る。ところで、この種の光学系では、入射光を受光素子
１１a の入射面に垂直に入射すると、該受光素子１１a
の表面や背後のバンプ面等で反射された反射光が入射光
と干渉して光の定在波を形成し、伝送劣化を生じさせる
場合がある。受光素子１１a の表面に反射防止膜をコー
ティングする方法もあるが、十分な抑制は得られない。
そこで、好ましくは、受光素子の入射面と入射光軸との
関係を直角より６°〜８°程傾ける。
フリップチップ実装するベアチップＩＣ１２と熱膨張係
数が近いもので、かつ熱伝導率が良好なものとして、例
えばセラミック、窒化アルミ等を使用する。更に、溝部
８に設けたプリズム９はパッケージ側面からの入射光を
略真上にある受光素子１１a の入射面に向けて反射す
る。ところで、この種の光学系では、入射光を受光素子
１１a の入射面に垂直に入射すると、該受光素子１１a
の表面や背後のバンプ面等で反射された反射光が入射光
と干渉して光の定在波を形成し、伝送劣化を生じさせる
場合がある。受光素子１１a の表面に反射防止膜をコー
ティングする方法もあるが、十分な抑制は得られない。
そこで、好ましくは、受光素子の入射面と入射光軸との
関係を直角より６°〜８°程傾ける。
【００２４】この実現方法には色々と考えられるが、例
えばプリズム９の反射角を４５°より僅か（３〜４°程
度）に大又は小とする。又はプリズム９の取り付け角を
水平より僅かに傾ける。又は受光素子１１a の光入射面
が水平より僅かに傾くように設ける。この為には、例え
ばＡｕバンプの量を調整して受光素子１１a をベアチッ
プＩＣ１２に傾けてフリップチップ実装し、又はベアチ
ップＩＣ１２を支持基板２に傾けて実装し、又は支持基
板２そのものに傾斜を設ける等の方法が考えられる。
えばプリズム９の反射角を４５°より僅か（３〜４°程
度）に大又は小とする。又はプリズム９の取り付け角を
水平より僅かに傾ける。又は受光素子１１a の光入射面
が水平より僅かに傾くように設ける。この為には、例え
ばＡｕバンプの量を調整して受光素子１１a をベアチッ
プＩＣ１２に傾けてフリップチップ実装し、又はベアチ
ップＩＣ１２を支持基板２に傾けて実装し、又は支持基
板２そのものに傾斜を設ける等の方法が考えられる。
【００２５】なお、上記プリズム９以外にも様々な形状
・構造の光反射手段を用いることができる。また、ｐｉ
ｎホトダイオード１１a 以外にも他の様々な受光素子を
使用できる。図３は第２の実施の形態による集積回路パ
ッケージの構成を示す図で、図３（Ａ）はその平面図、
図３（Ｂ）は図３（Ａ）のｂ−ｂ断面図、図３（Ｃ）は
図３（Ａ）のｃ−ｃ断面図である。
・構造の光反射手段を用いることができる。また、ｐｉ
ｎホトダイオード１１a 以外にも他の様々な受光素子を
使用できる。図３は第２の実施の形態による集積回路パ
ッケージの構成を示す図で、図３（Ａ）はその平面図、
図３（Ｂ）は図３（Ａ）のｂ−ｂ断面図、図３（Ｃ）は
図３（Ａ）のｃ−ｃ断面図である。
【００２６】図において、１００は第２の実施の形態に
よる集積回路パッケージ（光受信装置）を示しており、
上記図２のプリズム９に代え、パッケージ側面より受光
素子１１a の入射面近傍に延びる端面斜め研磨型の裸の
光ファイバ２１a を備える点で上記第１の実施の形態と
は異なる。従って、溝部８のスペースを小さくでき、光
受信装置の全体を小型化できる。なお、溝部８の光ファ
イバ２１a を安定に固定支持するため、適当な支持部材
（ガイド部材等）を溝部８に設けても良い。
よる集積回路パッケージ（光受信装置）を示しており、
上記図２のプリズム９に代え、パッケージ側面より受光
素子１１a の入射面近傍に延びる端面斜め研磨型の裸の
光ファイバ２１a を備える点で上記第１の実施の形態と
は異なる。従って、溝部８のスペースを小さくでき、光
受信装置の全体を小型化できる。なお、溝部８の光ファ
イバ２１a を安定に固定支持するため、適当な支持部材
（ガイド部材等）を溝部８に設けても良い。
【００２７】この場合も、光ファイバ２１a の研磨角を
４５°より僅かに大又は小とすること、又は光ファイバ
２１a をその光軸の回りに僅かに回転させることによ
り、ファイバ端面からの反射光は受光素子１１a の光入
射面の法線に対して僅かに斜めより入射することとな
り、光入射面等による光の反射が有効に抑制される。又
は、上記第１の実施の形態と同様にして、受光素子１１
a の側を、その光入射面が水平より僅かにずれるように
設けても良い。
４５°より僅かに大又は小とすること、又は光ファイバ
２１a をその光軸の回りに僅かに回転させることによ
り、ファイバ端面からの反射光は受光素子１１a の光入
射面の法線に対して僅かに斜めより入射することとな
り、光入射面等による光の反射が有効に抑制される。又
は、上記第１の実施の形態と同様にして、受光素子１１
a の側を、その光入射面が水平より僅かにずれるように
設けても良い。
【００２８】図４は第３の実施の形態による集積回路パ
ッケージの構成を示す図で、図４（Ａ）はその平面図、
図４（Ｂ）は図４（Ａ）のｂ−ｂ断面図、図４（Ｃ）は
図４（Ａ）のｃ−ｃ断面図である。図において、１００
は第３の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図２の外付けの受光素子１１
a に代え、ベアチップＩＣ１２内にモノリシック集積さ
れた平面（垂直）光入射型の受光素子１１c を備える点
で上記第１の実施の形態とは異なる。
ッケージの構成を示す図で、図４（Ａ）はその平面図、
図４（Ｂ）は図４（Ａ）のｂ−ｂ断面図、図４（Ｃ）は
図４（Ａ）のｃ−ｃ断面図である。図において、１００
は第３の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図２の外付けの受光素子１１
a に代え、ベアチップＩＣ１２内にモノリシック集積さ
れた平面（垂直）光入射型の受光素子１１c を備える点
で上記第１の実施の形態とは異なる。
【００２９】この受光素子１１c としては、ＧａＡｓや
ＩｎＰ等による比較的構造簡単（モノリシック集積容
易）なホトコンダクタＰＣやＭＳＭ（メタル・セミコン
ダクタ・メタル）ホトダイオード等がある。ホトコンダ
クタＰＣは半導体基板に電極をオーミックコンタクトさ
せた構造を備え、入射光強度に応じて抵抗値が変化す
る。ＭＳＭホトダイオードは半導体基板にショットキー
電極を接続した構造を備え、入射光強度に応じて光電流
が変化する。なお、ベアチップＩＣ１２内にＧａＡｓや
ＩｎＰ等による上記ｐｉｎホトダイオード１１a をモノ
リシック集積化しても良い。いずれにしても、受光素子
１１c をベアチップＩＣ１２内にモノリシック集積化す
ることで、より高速、高安定な動作がえられる。
ＩｎＰ等による比較的構造簡単（モノリシック集積容
易）なホトコンダクタＰＣやＭＳＭ（メタル・セミコン
ダクタ・メタル）ホトダイオード等がある。ホトコンダ
クタＰＣは半導体基板に電極をオーミックコンタクトさ
せた構造を備え、入射光強度に応じて抵抗値が変化す
る。ＭＳＭホトダイオードは半導体基板にショットキー
電極を接続した構造を備え、入射光強度に応じて光電流
が変化する。なお、ベアチップＩＣ１２内にＧａＡｓや
ＩｎＰ等による上記ｐｉｎホトダイオード１１a をモノ
リシック集積化しても良い。いずれにしても、受光素子
１１c をベアチップＩＣ１２内にモノリシック集積化す
ることで、より高速、高安定な動作がえられる。
【００３０】図５は第４の実施の形態による集積回路パ
ッケージの構成を示す図で、図５（Ａ）はその平面図、
図５（Ｂ）は図５（Ａ）のｂ−ｂ断面図、図５（Ｃ）は
図５（Ａ）のｃ−ｃ断面図である。図において、１００
は第４の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図２の平面（垂直）光入射型
の受光素子１１a に代え、側面（端面）光入射型の受光
素子（ｐｉｎホトダイオード）１１b を備える点で上記
第１の実施の形態とは異なる。
ッケージの構成を示す図で、図５（Ａ）はその平面図、
図５（Ｂ）は図５（Ａ）のｂ−ｂ断面図、図５（Ｃ）は
図５（Ａ）のｃ−ｃ断面図である。図において、１００
は第４の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図２の平面（垂直）光入射型
の受光素子１１a に代え、側面（端面）光入射型の受光
素子（ｐｉｎホトダイオード）１１b を備える点で上記
第１の実施の形態とは異なる。
【００３１】パッケージ側面からの入射光は直接に受光
素子１１b の端面に結合される。この場合に、一般に、
ｐｉｎホトダイオードのｉ層は薄いので、好ましくは、
端面に集光用クラッド層（光導波路）を有するような導
波路型受光素子１１b を用いる。従って、溝部８のスペ
ースを小さくでき、光受信装置の全体を小さくできる。
またこの場合も、上記入射光の反射を有効に防止するた
めに、好ましくは、受光素子１１b をその光入射面が入
射光軸に対して直角となる位置より僅かにずれるように
フリップチップ実装する。具体的には、受光素子１１b
を図示の如く僅かに回転させてフリップチップ実装す
る。
素子１１b の端面に結合される。この場合に、一般に、
ｐｉｎホトダイオードのｉ層は薄いので、好ましくは、
端面に集光用クラッド層（光導波路）を有するような導
波路型受光素子１１b を用いる。従って、溝部８のスペ
ースを小さくでき、光受信装置の全体を小さくできる。
またこの場合も、上記入射光の反射を有効に防止するた
めに、好ましくは、受光素子１１b をその光入射面が入
射光軸に対して直角となる位置より僅かにずれるように
フリップチップ実装する。具体的には、受光素子１１b
を図示の如く僅かに回転させてフリップチップ実装す
る。
【００３２】図６は第５の実施の形態による集積回路パ
ッケージの構成を示す図で、図６（Ａ）はその平面図、
図６（Ｂ）は図６（Ａ）のｂ−ｂ断面図、図６（Ｃ）は
図６（Ａ）のｃ−ｃ断面図である。図において、１００
は第５の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図４のベアチップＩＣ１２に
モノリシック集積された平面（垂直）光入射型の受光素
子１１c に代え、同じくモノリシック集積された側面
（端面）光入射型の受光素子１１d を備える点で上記第
３の実施の形態とは異なる。従って、溝部８を設ける必
要はなく、光受信装置の全体を小さく（薄く）できる。
ッケージの構成を示す図で、図６（Ａ）はその平面図、
図６（Ｂ）は図６（Ａ）のｂ−ｂ断面図、図６（Ｃ）は
図６（Ａ）のｃ−ｃ断面図である。図において、１００
は第５の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図４のベアチップＩＣ１２に
モノリシック集積された平面（垂直）光入射型の受光素
子１１c に代え、同じくモノリシック集積された側面
（端面）光入射型の受光素子１１d を備える点で上記第
３の実施の形態とは異なる。従って、溝部８を設ける必
要はなく、光受信装置の全体を小さく（薄く）できる。
【００３３】この場合も、好ましくは、受光素子１１d
をその光入射端面がパッケージ側面からの入射光軸に対
して直角となる位置より僅かにずれるようにモノリシッ
ク集積する。具体的には、受光素子１１d を図示の如く
僅かに回転させてモノリシック集積する。図７は第６の
実施の形態による集積回路パッケージの構成を示す図
で、図７（Ａ）はその平面図、図７（Ｂ）は図７（Ａ）
のｂ−ｂ断面図、図７（Ｃ）は図７（Ａ）のｃ−ｃ断面
図である。
をその光入射端面がパッケージ側面からの入射光軸に対
して直角となる位置より僅かにずれるようにモノリシッ
ク集積する。具体的には、受光素子１１d を図示の如く
僅かに回転させてモノリシック集積する。図７は第６の
実施の形態による集積回路パッケージの構成を示す図
で、図７（Ａ）はその平面図、図７（Ｂ）は図７（Ａ）
のｂ−ｂ断面図、図７（Ｃ）は図７（Ａ）のｃ−ｃ断面
図である。
【００３４】ここでは、ＧａＡｓ／ＩｎＰ等によるベア
チップＩＣ１２は、その背面がハンダや導電性接着剤等
によりベース金属１の表面に直接にダイボンディングさ
れている。従って、ベアチップＩＣ１２の放熱が格段に
良好となり、集積回路規模を大きくできる。これによ
り、従来は放熱の関係から複数段に分けて構成していた
ような処理回路を１個のベアチップＩＣ１２に集積化で
きる。
チップＩＣ１２は、その背面がハンダや導電性接着剤等
によりベース金属１の表面に直接にダイボンディングさ
れている。従って、ベアチップＩＣ１２の放熱が格段に
良好となり、集積回路規模を大きくできる。これによ
り、従来は放熱の関係から複数段に分けて構成していた
ような処理回路を１個のベアチップＩＣ１２に集積化で
きる。
【００３５】また、このベアチップＩＣ１２の各電極は
図７（Ｃ）の上面の側に構成されており、その受光素子
用電極に平面光入射型の受光素子１１a のバンプをフリ
ップチップ実装する。両サイドンの給電・バイアス用電
極はワイヤボンディングによりマイクロチップコンデン
サ７を介してパッケージの給電・バイアス端子４に接続
する。
図７（Ｃ）の上面の側に構成されており、その受光素子
用電極に平面光入射型の受光素子１１a のバンプをフリ
ップチップ実装する。両サイドンの給電・バイアス用電
極はワイヤボンディングによりマイクロチップコンデン
サ７を介してパッケージの給電・バイアス端子４に接続
する。
【００３６】一方、隣接する支持基板２の上面にはコプ
レナー線路６s が設けられ、これに対応するベアチップ
ＩＣ１２の右端付近には出力信号用の電極が設けられて
いる。また信号用の接続基板１６は、その裏面１６´に
示す如く、同一平面にＧＮＤラインと信号ラインとから
成るコプレナー線路（微細導体パターン）が形成されて
おり、各導体パターンの両端にはバンプが形成されてい
る。この接続基板１６のコプレナー線路をベアチップＩ
Ｃ１２の出力信号用電極と支持基板２のコプレナー線路
６s とにフリップチップ実装することでベアチップＩＣ
１２の出力信号を外部に取り出す。従って、所望の超広
帯域に渡り、良好なインピーダンス整合が得られ、出力
信号の劣化が防止される。
レナー線路６s が設けられ、これに対応するベアチップ
ＩＣ１２の右端付近には出力信号用の電極が設けられて
いる。また信号用の接続基板１６は、その裏面１６´に
示す如く、同一平面にＧＮＤラインと信号ラインとから
成るコプレナー線路（微細導体パターン）が形成されて
おり、各導体パターンの両端にはバンプが形成されてい
る。この接続基板１６のコプレナー線路をベアチップＩ
Ｃ１２の出力信号用電極と支持基板２のコプレナー線路
６s とにフリップチップ実装することでベアチップＩＣ
１２の出力信号を外部に取り出す。従って、所望の超広
帯域に渡り、良好なインピーダンス整合が得られ、出力
信号の劣化が防止される。
【００３７】また、このパッケージの前方下部には棒状
の金属ブロック１４が金属ベース１と接触する様に横設
されている。一方、ベアチップＩＣ１２の前方両サイド
には受光素子１１a を挟むようにして導体のＧＮＤパタ
ーン１５が設けられている。このＧＮＤパターン１５は
ベアチップＩＣ１２の表面から側面、更には底面へと回
り込み、底面の金属ベース１と接触する様に設けられ
る。そして、底面にバンプを形成された反射ブロック１
３を上記金属ブロック１４及びＧＮＤパターン１５の上
に、かつ受光素子１１a を跨ぐようにしてフリップチッ
プ実装する。この反射ブロック１３にはプリズム９が設
けられており、パッケージ側面からの入射光を受光素子
１１a の入射面に向けて反射する。
の金属ブロック１４が金属ベース１と接触する様に横設
されている。一方、ベアチップＩＣ１２の前方両サイド
には受光素子１１a を挟むようにして導体のＧＮＤパタ
ーン１５が設けられている。このＧＮＤパターン１５は
ベアチップＩＣ１２の表面から側面、更には底面へと回
り込み、底面の金属ベース１と接触する様に設けられ
る。そして、底面にバンプを形成された反射ブロック１
３を上記金属ブロック１４及びＧＮＤパターン１５の上
に、かつ受光素子１１a を跨ぐようにしてフリップチッ
プ実装する。この反射ブロック１３にはプリズム９が設
けられており、パッケージ側面からの入射光を受光素子
１１a の入射面に向けて反射する。
【００３８】なお、この場合のベース金属１としては、
ベアチップＩＣ１２や支持基板２と熱膨張係数が近く、
かつ熱伝導率が良好なものとして、ＣｕＷ等を使用でき
る。また、上記プリズム９に代え、任意形状・構造の反
射ブロック１３を設ける事が可能である。図８は第７の
実施の形態による集積回路パッケージの構成を示す図
で、図８（Ａ）はその平面図、図８（Ｂ）は図８（Ａ）
のｂ−ｂ断面図、図８（Ｃ）は図８（Ａ）のｃ−ｃ断面
図である。
ベアチップＩＣ１２や支持基板２と熱膨張係数が近く、
かつ熱伝導率が良好なものとして、ＣｕＷ等を使用でき
る。また、上記プリズム９に代え、任意形状・構造の反
射ブロック１３を設ける事が可能である。図８は第７の
実施の形態による集積回路パッケージの構成を示す図
で、図８（Ａ）はその平面図、図８（Ｂ）は図８（Ａ）
のｂ−ｂ断面図、図８（Ｃ）は図８（Ａ）のｃ−ｃ断面
図である。
【００３９】図において、１００は第７の実施の形態に
よる集積回路パッケージ（光受信装置）を示しており、
上記図７の反射ブロック１３に代え、パッケージ側面よ
り受光素子１１a の入射面近傍に延びる端面斜め研磨型
の裸の光ファイバ２１a を備える点で上記第６の実施の
形態とは異なる。従って、反射ブロック１３を収容する
スペースを必要とせず、光受信装置の全体を小さくでき
る。
よる集積回路パッケージ（光受信装置）を示しており、
上記図７の反射ブロック１３に代え、パッケージ側面よ
り受光素子１１a の入射面近傍に延びる端面斜め研磨型
の裸の光ファイバ２１a を備える点で上記第６の実施の
形態とは異なる。従って、反射ブロック１３を収容する
スペースを必要とせず、光受信装置の全体を小さくでき
る。
【００４０】この場合も、光ファイバ２１a の研磨角を
４５°より僅かに大又は小とすること、又は光ファイバ
２１a をその光軸の回りに僅かに回転させることによ
り、ファイバ端面の反射光は受光素子１１a の光入射面
の法線に対して僅かに斜めより入射することとなり、光
入射面等による光の反射が有効に抑制される。又は、上
記図３の場合と同様にして、受光素子１１a を、その光
入射面が水平より僅かに傾くように設けても良い。
４５°より僅かに大又は小とすること、又は光ファイバ
２１a をその光軸の回りに僅かに回転させることによ
り、ファイバ端面の反射光は受光素子１１a の光入射面
の法線に対して僅かに斜めより入射することとなり、光
入射面等による光の反射が有効に抑制される。又は、上
記図３の場合と同様にして、受光素子１１a を、その光
入射面が水平より僅かに傾くように設けても良い。
【００４１】図９は第８の実施の形態による集積回路パ
ッケージの構成を示す図で、図９（Ａ）はその平面図、
図９（Ｂ）は図９（Ａ）のｂ−ｂ断面図、図９（Ｃ）は
図９（Ａ）のｃ−ｃ断面図である。図において、１００
は第８の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図７の外付けの平面（垂直）
光入射型の受光素子１１aに代え、ベアチップＩＣ１２
内にモノリシック集積された平面（垂直）光入射型の受
光素子１１c を備える点で上記第６の実施の形態とは異
なる。ベアチップＩＣ１２内にモノリシック集積される
受光素子１１c としては、ホトコンダクタＰＣ，ＭＳＭ
ホトダイオード，ｐｉｎホトダイオード等がある。
ッケージの構成を示す図で、図９（Ａ）はその平面図、
図９（Ｂ）は図９（Ａ）のｂ−ｂ断面図、図９（Ｃ）は
図９（Ａ）のｃ−ｃ断面図である。図において、１００
は第８の実施の形態による集積回路パッケージ（光受信
装置）を示しており、上記図７の外付けの平面（垂直）
光入射型の受光素子１１aに代え、ベアチップＩＣ１２
内にモノリシック集積された平面（垂直）光入射型の受
光素子１１c を備える点で上記第６の実施の形態とは異
なる。ベアチップＩＣ１２内にモノリシック集積される
受光素子１１c としては、ホトコンダクタＰＣ，ＭＳＭ
ホトダイオード，ｐｉｎホトダイオード等がある。
【００４２】図１０は第９の実施の形態による集積回路
パッケージの構成を示す図で、図１０（Ａ）はその平面
図、図１０（Ｂ）は図１０（Ａ）のｂ−ｂ断面図、図１
０（Ｃ）は図１０（Ａ）のｃ−ｃ断面図である。図にお
いて、１００は第９の実施の形態による集積回路パッケ
ージ（光受信装置）を示しており、上記図７の平面（垂
直）光入射型の受光素子１１a に代え、側面（端面）光
入射型の受光素子１１b を備える点で上記第６の実施の
形態とは異なる。従って、反射ブロック１３を収容する
スペースを必要とせず、光受信装置の全体を小さく（薄
く）できる。
パッケージの構成を示す図で、図１０（Ａ）はその平面
図、図１０（Ｂ）は図１０（Ａ）のｂ−ｂ断面図、図１
０（Ｃ）は図１０（Ａ）のｃ−ｃ断面図である。図にお
いて、１００は第９の実施の形態による集積回路パッケ
ージ（光受信装置）を示しており、上記図７の平面（垂
直）光入射型の受光素子１１a に代え、側面（端面）光
入射型の受光素子１１b を備える点で上記第６の実施の
形態とは異なる。従って、反射ブロック１３を収容する
スペースを必要とせず、光受信装置の全体を小さく（薄
く）できる。
【００４３】この場合も、入射光の反射を有効に防止す
るために、好ましくは、受光素子１１b をその光入射面
が入射光軸に対して直角となる位置より僅かに傾くよう
にフリップチップ実装する。図１１は第１０の実施の形
態による集積回路パッケージの構成を示す図で、図１１
（Ａ）はその平面図、図１１（Ｂ）は図１１（Ａ）のｂ
−ｂ断面図、図１１（Ｃ）は図１１（Ａ）のｃ−ｃ断面
図である。
るために、好ましくは、受光素子１１b をその光入射面
が入射光軸に対して直角となる位置より僅かに傾くよう
にフリップチップ実装する。図１１は第１０の実施の形
態による集積回路パッケージの構成を示す図で、図１１
（Ａ）はその平面図、図１１（Ｂ）は図１１（Ａ）のｂ
−ｂ断面図、図１１（Ｃ）は図１１（Ａ）のｃ−ｃ断面
図である。
【００４４】図において、１００は第１０の実施の形態
による集積回路パッケージ（光受信装置）を示してお
り、上記図９のベアチップＩＣ１２にモノリシック集積
された平面（垂直）光入射型の受光素子１１c に代え、
同じくモノリシック集積された側面（端面）光入射型の
受光素子１１d を備える点で上記第８の実施の形態とは
異なる。従って、反射ブロック１３を収容するスペース
を必要とせず、光受信装置の全体を小さく（薄く）でき
る。
による集積回路パッケージ（光受信装置）を示してお
り、上記図９のベアチップＩＣ１２にモノリシック集積
された平面（垂直）光入射型の受光素子１１c に代え、
同じくモノリシック集積された側面（端面）光入射型の
受光素子１１d を備える点で上記第８の実施の形態とは
異なる。従って、反射ブロック１３を収容するスペース
を必要とせず、光受信装置の全体を小さく（薄く）でき
る。
【００４５】この場合も、入射光の反射を有効に防止す
るために、好ましくは、受光素子１１d をその光入射面
が入射光軸に対して直角となる位置より僅かに傾くよう
にモノリシック集積する。図１２は第１１の実施の形態
による集積回路パッケージの構成を示す図で、図１２
（Ａ）はその平面図、図１２（Ｂ）は図１２（Ａ）のｂ
−ｂ断面図、図１２（Ｃ）は図１２（Ａ）のｃ−ｃ断面
図である。
るために、好ましくは、受光素子１１d をその光入射面
が入射光軸に対して直角となる位置より僅かに傾くよう
にモノリシック集積する。図１２は第１１の実施の形態
による集積回路パッケージの構成を示す図で、図１２
（Ａ）はその平面図、図１２（Ｂ）は図１２（Ａ）のｂ
−ｂ断面図、図１２（Ｃ）は図１２（Ａ）のｃ−ｃ断面
図である。
【００４６】図において、１００は第１１の実施の形態
による集積回路パッケージを示しており、この集積回路
パッケージは、上記同様にして超高速の光受信装置のみ
ならず、超高速の光送信装置等にも接続して好適なる汎
用の集積回路パッケージの構造を示している。ここで
は、ＧａＡｓ／ＩｎＰ等によるベアチップＩＣ１２は、
その背面がハンダや導電性接着剤等によりベース金属１
の表面に直接にダイボンディングされている。従って、
ベアチップＩＣ１２の放熱が格段に良好となり、集積回
路規模又は集積回路で扱うパワーを大きくできる。ま
た、このベアチップＩＣ１２の各電極は図１２（Ｃ）の
上面の側に構成されており、両サイドンの給電・バイア
ス用電極はワイヤボンディングによりマイクロチップコ
ンデンサ７を介してパッケージの給電・バイアス端子４
に接続される。
による集積回路パッケージを示しており、この集積回路
パッケージは、上記同様にして超高速の光受信装置のみ
ならず、超高速の光送信装置等にも接続して好適なる汎
用の集積回路パッケージの構造を示している。ここで
は、ＧａＡｓ／ＩｎＰ等によるベアチップＩＣ１２は、
その背面がハンダや導電性接着剤等によりベース金属１
の表面に直接にダイボンディングされている。従って、
ベアチップＩＣ１２の放熱が格段に良好となり、集積回
路規模又は集積回路で扱うパワーを大きくできる。ま
た、このベアチップＩＣ１２の各電極は図１２（Ｃ）の
上面の側に構成されており、両サイドンの給電・バイア
ス用電極はワイヤボンディングによりマイクロチップコ
ンデンサ７を介してパッケージの給電・バイアス端子４
に接続される。
【００４７】一方、図の左右の支持基板２a ，２b の上
面には夫々コプレナー線路６sa，６ sbが設けられてお
り、これらに対応するベアチップＩＣ１２の左右両端付
近には入出力信号用の電極が設けられている。更に、接
続基板１６a ，１６b には、その裏面１６´に示す如
く、同一平面にＧＮＤラインと信号ラインとから成るコ
プレナー線路（微細導体パターン）が形成されており、
各導体パターンの両端にはバンプが形成されている。こ
の接続基板１６a ，１６b をベアチップＩＣ１２の入出
力信号用電極と支持基板２a ，２b のコプレナー線路６
sa，６sbとに夫々フリップチップ実装することでベアチ
ップＩＣ１２の入力信号を外部から取り込み、かつ出力
信号を外部に取り出す。従って、所望の超広帯域に渡
り、良好なインピーダンス整合が得られ、入出力信号の
劣化が防止される。
面には夫々コプレナー線路６sa，６ sbが設けられてお
り、これらに対応するベアチップＩＣ１２の左右両端付
近には入出力信号用の電極が設けられている。更に、接
続基板１６a ，１６b には、その裏面１６´に示す如
く、同一平面にＧＮＤラインと信号ラインとから成るコ
プレナー線路（微細導体パターン）が形成されており、
各導体パターンの両端にはバンプが形成されている。こ
の接続基板１６a ，１６b をベアチップＩＣ１２の入出
力信号用電極と支持基板２a ，２b のコプレナー線路６
sa，６sbとに夫々フリップチップ実装することでベアチ
ップＩＣ１２の入力信号を外部から取り込み、かつ出力
信号を外部に取り出す。従って、所望の超広帯域に渡
り、良好なインピーダンス整合が得られ、入出力信号の
劣化が防止される。
【００４８】なお、上記各実施の形態ではバンプを形成
する側の一例を示したが、バンプは接続する素子のどち
ら側に設けても良い。また、上記本発明に好適なる複数
の実施の形態を述べたが、本発明思想を逸脱しない範囲
内で、各部の構成、及びこれらの組合せの様々な変更が
行えることは言うまでも無い。
する側の一例を示したが、バンプは接続する素子のどち
ら側に設けても良い。また、上記本発明に好適なる複数
の実施の形態を述べたが、本発明思想を逸脱しない範囲
内で、各部の構成、及びこれらの組合せの様々な変更が
行えることは言うまでも無い。
【００４９】
【発明の効果】以上述べた如く本発明によれば、集積回
路の信号用電極とコプレナー線路（又はマイクロストリ
ップ線路）とをフリップチップ実装する簡単な構成によ
り集積回路パッケージとしての超高速動作を安定に実現
でき、集積回路パッケージの高速化、安定化に寄与する
所が大きい。また、併せて受光素子をフリップチップ実
装することで、所望の超高速（５０Ｇｂ／ｓ程度）の光
受信装置を安定に提供できる。
路の信号用電極とコプレナー線路（又はマイクロストリ
ップ線路）とをフリップチップ実装する簡単な構成によ
り集積回路パッケージとしての超高速動作を安定に実現
でき、集積回路パッケージの高速化、安定化に寄与する
所が大きい。また、併せて受光素子をフリップチップ実
装することで、所望の超高速（５０Ｇｂ／ｓ程度）の光
受信装置を安定に提供できる。
【図１】本発明の原理的構成を示す図である。
【図２】第１の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図３】第２の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図４】第３の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図５】第４の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図６】第５の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図７】第６の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図８】第７の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図９】第８の実施の形態による集積回路パッケージの
構成を示す図である。
構成を示す図である。
【図１０】第９の実施の形態による集積回路パッケージ
の構成を示す図である。
の構成を示す図である。
【図１１】第１０の実施の形態による集積回路パッケー
ジの構成を示す図である。
ジの構成を示す図である。
【図１２】第１１の実施の形態による集積回路パッケー
ジの構成を示す図である。
ジの構成を示す図である。
【図１３】従来技術を説明する図である。
１ ベース金属 ２ 支持基板 ３ 端子板 ４ 給電・バイアス端子 ５ 信号・グランド端子 ６b 導体パターン ６s コプレナー型導体パターン ７ マイクロチップコンデンサ ８ 溝部 ９ プリズム １１ 受光素子 ２０ 光ファイバモジュール ２１ 光ファイバ ２２ ファイバホルダ ２３ レンズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 拓司 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 桑田 直樹 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内
Claims (8)
- 【請求項１】 パッケージの一部を成すベース金属と、 前記ベース金属により背面を支持され、かつその側面に
光学系素子を収容するための溝部と、その上面にバイア
ス用の導体パターン及び信号用のコプレナー型又は背面
に接地導体を有するマイクロストリップ型の導体パター
ンを備える支持基板と、 前記支持基板上の導体パターンにバンプを介してフリッ
プチップ実装されたベアチップ集積回路と、 前記溝部に対応する前記ベアチップ集積回路の下面にバ
ンプを介してフリップチップ実装された受光素子とを備
えることを特徴とする集積回路パッケージ。 - 【請求項２】 パッケージの一部を成すベース金属と、 前記ベース金属により背面を支持され、かつその上面に
信号用のコプレナー型導体パターンを備える支持基板
と、 前記ベース金属により背面を支持され、かつその上面に
バイアス用及び信号用の複数の電極を備えるベアチップ
集積回路と、 前記ベアチップ集積回路の電極にバンプを介してフリッ
プチップ実装された受光素子と、 前記支持基板上のコプレナー型導体パターンと前記ベア
チップ集積回路上の信号用電極とにバンプを介してフリ
ップチップ実装された信号用の接続基板であって、コプ
レナー型導体パターンを有するもの、とを備えることを
特徴とする集積回路パッケージ。 - 【請求項３】 パッケージの一部を成すベース金属と、 前記ベース金属により背面を支持され、かつその側面に
光学系素子を収容するための溝部と、その上面にバイア
ス用の導体パターン及び信号用のコプレナー型又は背面
に接地導体を有するマイクロストリップ型の導体パター
ンを備える支持基板と、 一部に受光素子がモノリシック集積化され、かつ前記支
持基板上の導体パターンにバンプを介してフリップチッ
プ実装されたベアチップ集積回路とを備えることを特徴
とする集積回路パッケージ。 - 【請求項４】 パッケージの一部を成すベース金属と、 前記ベース金属により背面を支持され、かつその上面に
信号用のコプレナー型導体パターンを備える支持基板
と、 前記ベース金属により背面を支持され、かつその一部に
モノリシック集積化された受光素子と、その上面にバイ
アス用及び信号用の複数の電極を備えるベアチップ集積
回路と前記支持基板上のコプレナー型導体パターンと前
記ベアチップ集積回路上の信号用電極とにバンプを介し
てフリップチップ実装された信号用の接続基板であっ
て、コプレナー型導体パターンを有するもの、とを備え
ることを特徴とする集積回路パッケージ。 - 【請求項５】 平面光入射型の受光素子と、パッケージ
側面からの入射光を前記受光素子の入射面に反射させる
光反射手段とを備え、前記受光素子又は光反射手段は該
受光素子への入射光が該受光素子の光入射面の法線に対
して僅かに斜めより入射するように設けられていること
を特徴とする請求項１乃至４の集積回路パッケージ。 - 【請求項６】 平面光入射型の受光素子と、パッケージ
側面より前記受光素子の入射面の近傍に延びる端面斜め
研磨型の光ファイバとを備え、前記受光素子又は光ファ
イバは該受光素子への入射光が該受光素子の光入射面の
法線に対して僅かに斜めより入射するように設けられて
いることを特徴とする請求項１乃至４の集積回路パッケ
ージ。 - 【請求項７】 側面光入射型の受光素子を備え、前記受
光素子は該受光素子への入射光が該受光素子の光入射面
の法線に対して僅かに斜めより入射するように設けられ
ていることを特徴とする請求項１乃至４の集積回路パッ
ケージ。 - 【請求項８】 パッケージの一部を成すベース金属と、 前記ベース金属により背面を支持され、かつその上面に
信号用のコプレナー型導体パターンを備える複数の支持
基板と、 前記ベース金属により背面を支持され、かつその上面に
バイアス用及び信号入出力用の複数組の電極を備えるベ
アチップ集積回路と、 前記支持基板上のコプレナー型導体パターンと前記ベア
チップ集積回路上の信号入出力用の電極にバンプを介し
てフリップチップ実装された複数の信号用の接続基板で
あって、コプレナー型導体パターンを有するもの、とを
備えることを特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20848196A JP3598408B2 (ja) | 1996-08-07 | 1996-08-07 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20848196A JP3598408B2 (ja) | 1996-08-07 | 1996-08-07 | 集積回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1056163A true JPH1056163A (ja) | 1998-02-24 |
| JP3598408B2 JP3598408B2 (ja) | 2004-12-08 |
Family
ID=16556886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20848196A Expired - Fee Related JP3598408B2 (ja) | 1996-08-07 | 1996-08-07 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3598408B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403948B1 (en) | 1998-12-28 | 2002-06-11 | Nec Corporation | Photo-detecting module having a fiber optic groove on rear surface of integrated circuit device |
| US6574379B2 (en) | 2000-10-19 | 2003-06-03 | Mitsubishi Denki Kabushiki Kaisha | Optical device and its manufacturing method |
| JP2003289149A (ja) * | 2002-03-28 | 2003-10-10 | Sumitomo Electric Ind Ltd | 受光モジュール |
| US6787812B2 (en) * | 2001-02-24 | 2004-09-07 | Zarlink Semiconductor Ab | Active optical device |
| US6940155B2 (en) | 2001-12-27 | 2005-09-06 | Mitsubishi Denki Kabushiki Kaisha | IC package, optical transmitter, and optical receiver |
| WO2023100964A1 (ja) * | 2021-12-03 | 2023-06-08 | 京セラ株式会社 | 配線基板及び電子装置 |
-
1996
- 1996-08-07 JP JP20848196A patent/JP3598408B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403948B1 (en) | 1998-12-28 | 2002-06-11 | Nec Corporation | Photo-detecting module having a fiber optic groove on rear surface of integrated circuit device |
| US6574379B2 (en) | 2000-10-19 | 2003-06-03 | Mitsubishi Denki Kabushiki Kaisha | Optical device and its manufacturing method |
| US6787812B2 (en) * | 2001-02-24 | 2004-09-07 | Zarlink Semiconductor Ab | Active optical device |
| US6940155B2 (en) | 2001-12-27 | 2005-09-06 | Mitsubishi Denki Kabushiki Kaisha | IC package, optical transmitter, and optical receiver |
| US6963123B2 (en) | 2001-12-27 | 2005-11-08 | Mitsubishi Denki Kabushiki Kaisha | IC package, optical transmitter, and optical receiver |
| JP2003289149A (ja) * | 2002-03-28 | 2003-10-10 | Sumitomo Electric Ind Ltd | 受光モジュール |
| WO2023100964A1 (ja) * | 2021-12-03 | 2023-06-08 | 京セラ株式会社 | 配線基板及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3598408B2 (ja) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3803596B2 (ja) | パッケージ型半導体装置 | |
| US6611635B1 (en) | Opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6343171B1 (en) | Systems based on opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6845184B1 (en) | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making | |
| US6706546B2 (en) | Optical reflective structures and method for making | |
| US5771322A (en) | Light-receiving structure for wave-guide type optical devices | |
| US20020097962A1 (en) | Single and multilayer waveguides and fabrication process | |
| EP1429164A2 (en) | Optical communication device | |
| JPH114118A (ja) | アンテナ素子を内蔵する半導体モジュール | |
| US6862378B2 (en) | Silicon-based high speed optical wiring board | |
| JP4291521B2 (ja) | 半導体受光素子、半導体受光装置、半導体装置、光モジュール及び光伝送装置 | |
| US6613597B2 (en) | Optical chip packaging via through hole | |
| JP3598408B2 (ja) | 集積回路パッケージ | |
| CN109638638B (zh) | 光学模块 | |
| US6796723B2 (en) | Submount for opto-electronic module and packaging method using the same | |
| SE0202392D0 (sv) | Mirrors for polymer waveguides | |
| JPH0667044A (ja) | 光回路・電気回路混載基板 | |
| US20010023970A1 (en) | Semiconductor device package and optical communication device | |
| JP3985363B2 (ja) | 光伝送素子 | |
| CN109683218B (zh) | 光学元件、光学组件、光模块及其制造方法 | |
| JPH0258008A (ja) | 光モジュール | |
| JP3269654B2 (ja) | 光電子送受信装置 | |
| KR100699569B1 (ko) | 양방향 광송수신 모듈 패키지 | |
| JPH03179307A (ja) | 受光素子キャリア及び該キャリアを有する受光モジュール | |
| JPH04249382A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040521 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |