JPH10512722A

JPH10512722A - 低層パーソナル通信システム用統一無線アーキテクチャ

Info

Publication number: JPH10512722A
Application number: JP8518786A
Authority: JP
Inventors: イービィエレデ，ビヨルン; ティーリポウスキー，ヨーゼフ; マッドセン，ベニー; エルギルバート，シェルドン; イーペトラノビッチ，ジェームズ
Original assignee: ロックウェルセミコンダクターシステムズインコーポレイテッド
Priority date: 1994-11-30
Filing date: 1995-10-30
Publication date: 1998-12-02
Also published as: US5648985A; EP0795232A1; WO1996017431A1; EP0795232A4; AU3972395A

Abstract

(57)【要約】無線通信システムにおけるチップ・セットを提供するものであり、これにおいて信号の変調はＱＰＳＫまたはＦＳＫのいずれかであるとともに伝送および受信はＴＤＤまたはＦＤＤのいずれかである。チップ・セットは、デジタル入力信号（１７）をアナログ入力信号（１）に変換して中間周波数の入力信号を生成するとともに、中間周波数の受信信号をダウンコンバートして出力信号を生成するためのＩＦ集積回路チップ（２０）と；ＩＦチップによって生成された入力信号（１８）を伝送周波数にアップコンバートするとともに、受信周波数において生成された受信信号を中間周波数にダウンコンバートするためのＲＦ集積回路チップとを備える。ＩＦチップおよびＲＦチップは、ＱＰＳＫ変調された信号またはＦＳＫ変調された信号、ならびにＴＤＤまたはＦＤＤ伝送および受信された信号に対応した処理を可能にするためのスイッチおよび端子をそれぞれ備える。

Description

【発明の詳細な説明】低層パーソナル通信システム用統一無線アーキテクチャ発明の背景この発明は、全般的に無線通信システムに関し、特に低層パーソナル通信システムの無線アーキテクチャの改善に関する。低層パーソナル通信システムは多様な変調方式を使用しており、一般的に時間分割二重（ＴＤＤ）または周波数分割二重交信方式を使用する。変調方式は一般的に横軸位相偏移変調（ＱＰＳＫ）または周波数偏移キーイング（ＦＳＫ）である。ＱＰＳＫ変調方式は一般的にπ／４ＱＰＳＫおよびπ／４ＤＱＰＳＫを含み、ＦＳＫ変調方式は一般的にＧＦＳＫおよびＧＭＳＫ（ガウス最小偏移キーイング）を含む。パーソナル通信システムに現在使用されているチップ・セットは、デジタル入力信号を処理するための中間周波数（ＩＦ）集積回路チップを含んでおり、これによってデジタル入力信号をアナログ入力信号に変換して中間周波数の入力信号を提供し、さらに中間周波数の受信信号をダウンコンバートしてこのダウンコンバートした受信信号から出力信号を生成し；さらにＩＦチップによって提供された中間周波数の入力信号を処理するための無線周波数（ＲＦ）集積回路チップを含んでおり、これによって入力信号を伝送周波数までアップコンバートするとともに、受信周波数において提供された受信信号を中間周波数までダウンコンバートする。従来の方式において、変調方式がＱＰＳＫであるかまたはＦＳＫであるかと、通信方式がＴＤＤであるかまたはＦＤＤであるかに応じて、チップを注文生産していた。発明の概要本発明によれば、変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調された信号を処理して出力信号を生成し、信号変調はＱＰＳＫまたはＦＳＫのいずれかであるとともに信号伝送および受信をＴＤＤまたはＦＤＤのいずれかで行う無線通信システムにおいて使用する集積回路チップ・セットを提供し、チップ・セットはデジタル入力信号を処理するためのＩＦ集積回路チップを備え、このデジタル入力信号をアナログ入力信号に変換して中間周波数において入力信号を提供し、中間周波数における受信信号を処理してその周波数をダウンコンバートするとともにダウンコンバートされた受信信号から出力信号を生成し；ＩＦチップによって中間周波数において提供された入力信号を処理するためのＲＦ集積回路チップを備え、この入力信号の周波数を伝送周波数にアップコンバートし、受信周波数において提供された受信信号を処理してその周波数を中間周波数までダウンコンバートし；ＩＦチップおよびＲＦチップは、共に結合して、デジタル入力信号の変調がＱＰＳＫ変調である際に入力信号を前記中間周波数において提供し、デジタル入力信号の変調がＦＳＫ変調である際に入力信号を前記中間周波数および／または伝送周波数において提供する手段と；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際にダウンコンバートされた受信信号をサンプリングして前記出力信号を提供し、ダウンコンバートされた受信信号がＦＳＫ変調されている際にダウンコンバートされた受信信号を復調して前記出力信号を提供する手段とを備え；ＩＦチップはＱＰＳＫ変調された信号のこのＩＦチップによる前記処理またはＦＳＫ変調された信号のこのＩＦチップによる前記処理に対応してＩＦチップを接続することを可能にするためのスイッチおよび端子を備えており；ＲＦチップはＴＤＤ伝送および受信された信号のこのＲＦチップによる前記処理またはにＦＤＤ伝送および受信された信号のこのＲＦチップによる前記処理対応してＲＦチップを接続することを可能にするための端子を備える。本発明はさらに前述したＩＦチップを提供する。本発明はさらに前述したＲＦチップを提供する。本発明のその他の特徴については、好適な実施例の詳細な説明を参照しながら説明する。図面の簡単な説明図１は、ＱＰＳＫ信号の処理用に接続された本発明に係るＩＦチップの好適な実施例を示すブロック線図、図２は、ＦＳＫ信号の処理用に接続された本発明に係るＩＦチップの好適な実施例を示すブロック線図、図３は、ＴＤＤ伝送および受信された信号の処理用に接続されたものであり、本発明にしたがったＲＦチップおよび増幅器／スイッチ・チップの組合せの好適な実施例を示すブロック線図、図４は、ＴＤＤ伝送および受信された信号の処理用に接続されたものであり、本発明にしたがったＲＦチップおよび増幅器／スイッチ・チップの組合せの好適な実施例を示すブロック線図である。図において、参照符号１ないし１８は各チップのそれぞれ異なった端子を示しており、等しい参照符号の幾つかは異なったチップの異なった端子を示している。詳細な説明図１および２を参照すると、ＩＦチップ２０の好適な実施例は、デジタル・アナログ・コンバータ（ＤＡＣ）２２、ＰＬＬ回路２６ならびに位相ロック・オシレータ２８からなる位相ロック・ループ（ＰＬＬ）２４、第一のミキサ３０、第二のミキサ３２、第三のミキサ３４、制限増幅器３６、サンプリング回路３８、アナログ・デジタル（Ａ／Ｄ）・コンバータ４０、周波数分割器４２、第一のスイッチ４４、第二のスイッチ４６、第三のスイッチ４８、および１８個の端子１ −１８を備えている。周波数分割器４２は、プログラマブル周波数分割器とするか、または例えば２、３、または４等の予め設定された固定係数によって分割する周波数分割器とすることができる。ＤＡＣ２２の入力は、ＩＦチップ２０の第１７の端子１７に接続され、ＤＡＣの出力はＩＦチップの第一の端子１に結合される。ＤＡＣ２２は第１７の端子１７に供給されたデジタル入力信号をアナログ入力信号に変換し、この信号はＤＡＣ２２の出力からＩＦチップの第一の端子１に供給される。位相ロック・オシレータ２８の入力はＩＦチップ２０の第二の端子２に接続され、位相ロック・オシレータ２８の出力はＩＦチップの第三の端子３に接続される。第一のミキサ３０は、位相ロック・オシレータ２８の出力に接続された一つの入力と、ＩＦチップ２０の第４の端子４に接続された第二の入力と、ＩＦチップの第５の端子５に接続された出力とを備えている。第二のミキサ３２は、ＩＦチップ２０の第６の端子６に接続された一つの入力と、位相ロック・オシレータ２８の出力に接続された別の入力と、ＩＦチップ２０の第７の端子７に接続された出力とを備えている。第三のミキサ３４は、ＩＦチップ２０の第８の端子８に接続された一つの入力と、ＩＦチップ２０の第９の端子９に接続された別の入力と、ＩＦチップの第１０の端子１０に接続された出力とを備えている。制限増幅器３６は、ＩＦチップ２０の第１１の端子１１に接続された入力と、ＩＦチップの第１２の端子１２に接続された出力とを備えている。サンプリング回路３８は、ＩＦチップ２０の第１３の端子１３に接続された入力と、ＩＦチップの第１４の端子１４に接続された出力とを備えている。Ａ／Ｄコンバータ４０は、制限増幅器３６に接続された入力と、ＩＦチップ２０の第１５の端子１５に接続された出力とを備えており、これによってＩＦチップ２０の第１５の端子１５に制限増幅器３６の入力に供給された信号の強さを示すデジタル信号を供給する。サンプリング回路３８およびＡ／Ｄコンバータ４０に対するクロッキング信号は、外部の基準周波数信号源５０によってＩＦチップ２０の第１６の端子１６を介して供給される。ＤＡＣ２２およびＰＬＬ回路２６に対するクロッキング信号は外部の基準周波数信号源５０によって周波数分割器４２およびＩＦチップ２０の第１６の端子１６を介して供給される。ＩＦチップ２０の第一のスイッチ４４は、ＩＦチップの入力／出力（Ｉ／Ｏ）端子１８をＩＦチップの第５の端子またはＩＦチップの第６の端子のいずれかに結合することを可能にする。ＩＦチップ２０の第二のスイッチ４６は、ＩＦチップの第９の端子９をＩＦチップの第１２の端子１２か、または周波数分割器４２ならびにＩＦチップの第１６の端子１６を介して基準周波数源５０に結合することを可能にする。ＩＦチップ２０の第三のスイッチ４８は、ＩＦチップの第１３の端子１３をＩＦチップの第１２の端子１２に対して開放または接続のいずれかにすることを可能にする。ＩＦチップ２０の第６の端子が中間周波数において受信信号を受信した際、ＩＦチップの第二のミキサ３２は受信した信号の周波数を中間周波数からダウンコンバートし、ダウンコンバートした信号をＩＦチップの第７の端子７に供給する。図１を参照すると、ＩＦチップ２０が第１７の端子１７に供給されたＱＰＳＫ変調されたデジタル入力信号またはＦＳＫ変調されたデジタル入力信号を処理することを可能にするため、ＩＦチップの第一の端子１が第一のバンドパス・フィルタ（ＢＰＦ）５２を介してＩＦチップの第４の端子４に結合され、これによって、ＩＦチップは、ミキサ３０が位相ロック・オシレータ２８の出力をＤＡＣ２２によってＩＦチップの第一の端子１に供給されたアナログ入力信号と混合するとともに中間周波数の入力信号をＩＦチップの第５の端子５に供給することが可能になるように接続される。図２を参照すると、ＩＦチップ２０が第１７の端子１７に供給されたＦＳＫ変調されたデジタル入力信号を処理することを可能にするため、ＩＦチップの第一の端子１がローパス・フィルタ（ＬＰＦ）５３を介してＩＦチップの第２の端子２に結合され、これによって、ＩＦチップは、オシレータ２８の入力信号をＤＡＣ２２によってＩＦチップの第一の端子１に供給されるアナログ入力信号に合わせて変調することが可能になるよう接続され、入力信号は中間周波数において位相ロック・オシレータ２８の出力からＩＦチップの第三の端子３に供給される。同様に図２に示されている別の代替的な実施例においては、ＩＦチップ２０が第１７の端子１７に供給されたＦＳＫ変調されたデジタル入力信号を処理することを可能にするため、ＩＦチップの第一の端子１をローパス・フィルタ（ＬＰＦ）５３を介してＩＦチップの第２の端子２に結合することによって、オシレータ２８の入力信号をＤＡＣ２２によってＩＦチップの第一の端子１に供給されたアナログ入力信号に合わせて変調することを可能にし、第４の端子４を周波数分割器４２に接続する（接続は図示されていない）ことによって、ＩＦチップの第一のミキサ３０が位相ロック・オシレータ２８の出力を周波数分割器４２の出力に生成された基準周波数信号と混合し、これによって、ＩＦチップは、第一のミキサ３０の出力からの入力信号を中間周波数においてＩＦチップの第５の端子５に供給することが可能になるよう接続される。再び図１を参照すると、ＱＰＳＫ変調してダウンコンバートし第二のミキサ３２によってＩＦチップ２０の第７の端子７に供給された受信信号をＩＦチップ２０が処理することを可能にするため、ＩＦチップの第７の端子７を第二のバンドパス・フィルタ５４を介してＩＦチップの第８の端子８に結合し、ＩＦチップの第二のスイッチ４６によってＩＦチップの第９の端子９を周波数分割器４２を介して基準周波数信号源５０に結合し、ＩＦチップの第１０の端子を第三のバンドパス・フィルタ５６を介してＩＦチップの第１１の端子に結合し、ＩＦチップの第三のスイッチ４８によってＩＦチップの第１２の端子をＩＦチップの第１３の端子に結合し、これによって、ＩＦチップの第三のミキサ３４が受信信号をさらにダウンコンバートすることと、制限増幅器３６およびサンプリング回路３８がダウンコンバートされた受信信号をサンプリングしてサンプリングされた信号をデジタル出力信号としてＩＦチップの第１４の端子１４に供給することが可能になるようＩＦチップ２０を接続する。再び図２を参照すると、ＦＳＫ変調してダウンコンバートし第二のミキサ３２によってＩＦチップ２０の第７の端子７に供給された受信信号をＩＦチップ２０が処理することを可能にするため、ＩＦチップの第７の端子７を第４のバンドパス・フィルタ５８を介してＩＦチップの第１１の端子１１に結合し、ＩＦチップの第１２の端子１２を位相偏移要素６０を介してＩＦチップの第８の端子８に接続するともにＩＦチップの第９の端子９に直接結合し、これによって、ＩＦチップの制限増幅器３６、位相偏移要素６０、および第三のミキサ３４がダウンコンバートされた受信信号を復調してこの復調された信号をＩＦチップ第１０の端子１０に供給することが可能になるようにＩＦチップ２０が接続される。復調された出力信号をフィルティングするために、ローパス・フィルタ６２がＩＦチップの第１０の端子１０に接続される。図３および図４を参照すると、ＲＦチップ７０の好適な実施例は、第一のミキサ７２と、第二のミキサ７４と、第三のミキサ７６と、第一のスイッチ７８と、第二のスイッチ８０と、１０個の端子１−１０とを備えている。ＲＦチップ７０の第一のミキサ７２は、ＲＦチップ７０の第一の端子１に接続された一つの入力と、ＲＦチップの第二の端子２に接続された別の入力と、ＲＦチップの第三の端子３に接続された出力とを有する。ＲＦチップ７０の第二のミキサ７４は、ＲＦチップの第４の端子４に接続された一つの入力と、ＲＦチップの第５の端子５に接続された別の入力と、ＲＦチップの第６の端子６に接続された出力とを有する。ＲＦチップ７０の第三のミキサ７６は、ＲＦチップの第７の端子７に接続された一つの入力と、ＲＦチップの第５の端子５に接続された別の入力と、ＲＦチップの第８の端子８に接続された出力とを有する。ＲＦチップ７０の第一のスイッチ７８は、ＲＦチップの第一のＩ／Ｏ端子９をＲＦチップ７０の第１の端子１またはＲＦチップ７０の第８の端子８のいずれかに結合することを可能にする。ＲＦチップ７０の第二のスイッチ８０は、ＲＦチップの第二のＩ／Ｏ端子１０をＲＦチップ７０の第６の端子６またはＲＦチップ７０の第７の端子７のいずれかに結合することを可能にする。さらに、本発明のチップ・セットの好適な実施例は増幅器／スイッチ・チップ８２を備えている。増幅器／スイッチ・チップ８２は、第一の増幅器８４と、第二の増幅器８６と、第一のスイッチ８８と、第二のスイッチ９０と、８個の端子１−８とを備えている。第一の増幅器８４は、増幅器／スイッチ・チップ８２の第一の端子１に接続された入力と、増幅器／スイッチ・チップの第二の端子２に接続された出力とを備える。第二の増幅器８６は、増幅器／スイッチ・チップ８２の第三の端子３に接続された入力と、増幅器／スイッチ・チップの第４の端子４に接続された出力とを備える。増幅器／スイッチ・チップ８２の第一のスイッチ８８は、増幅器／スイッチ・チップのＩ／Ｏ端子７を増幅器／スイッチ・チップの第一の端子１または増幅器／スイッチ・チップの第４の端子４のいずれかに結合することを可能にする。増幅器／スイッチ・チップ８２の第二のスイッチ９０は、増幅器／スイッチ・チップのアンテナ端子８を増幅器／スイッチ・チップの第５の端子５または増幅器／スイッチ・チップの第６の端子６のいずれかに結合することを可能にする。増幅器／スイッチ・チップのアンテナ端子８はアンテナ９２に接続され、これにより入力信号を伝送周波数において伝送し、受信信号を受信周波数において受信する。伝送および受信された信号がＴＤＤ伝送および受信された信号である際にＱＰＳＫ変調された入力信号を中間周波数においてＩＦチップ２０からＲＦチップ７０へ通過させるために、ＩＦチップのＩ／Ｏ端子１８をバンドパス・フィルタ（図示されていない）を介してＲＦチップの第一のＩ／Ｏ端子９に結合し；ＩＦチップ２０の第一のスイッチ４４はＩＦチップのＩ／Ｏ端子１８をＩＦチップの第５の端子５に接続し；ＲＦチップの第一のスイッチ７８はＲＦチップの第一のＩ／Ｏ端子９をＲＦチップの第一の端子１に接続し、これによって中間周波数の入力信号をＩＦチップの第一のミキサ３０の出力からＲＦチップの第一のミキサ７２の入力に供給する。伝送および受信された信号がＴＤＤ伝送および受信された信号である際にＦＳＫ変調された入力信号を中間周波数においてＩＦチップ２０からＲＦチップ７０へ通過させるために、ＩＦチップの第三の端子３をＲＦチップの第一の端子１に接続し、これによって中間周波数の入力信号をＩＦチップの位相ロック・オシレータ２８の出力からＲＦチップの第一のミキサ７２の入力に供給する。伝送および受信された信号がＦＤＤ伝送および受信された信号である際にＱＰＳＫ変調された入力信号を中間周波数においてＩＦチップ２０からＲＦチップ７０へ通過させるために、ＩＦチップのＩ／Ｏ端子１８をバンドパス・フィルタ（図示されていない）を介してＲＦチップの第一のＩ／Ｏ端子９に結合し；ＩＦチップ２０の第一のスイッチ４４はＩＦチップのＩ／Ｏ端子１８をＩＦチップの第５の端子５に接続し；ＲＦチップの第一のスイッチ７８はＲＦチップの第一のＩ／Ｏ端子９をＲＦチップの第一の端子１に接続し、これによって中間周波数の入力信号をＩＦチップの第一のミキサ３０の出力からＲＦチップの第一のミキサ７２の入力に供給する。伝送および受信された信号がＦＤＤ伝送および受信された信号である際にＦＳＫ変調された入力信号を中間周波数においてＩＦチップ２０からＲＦチップ７０へ通過させるために、ＩＦチップの第三の端子３をＲＦチップの第一の端子１に接続し、これによって中間周波数の入力信号をＩＦチップの位相ロック・オシレータ２８の出力からＲＦチップの第一のミキサ７２の入力に供給する。伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際にＱＰＳＫ変調またはＦＳＫ変調された入力信号を中間周波数においてＲＦチップ７０からＩＦチップ２０へ通過させるために、ＩＦチップのＩ／Ｏ端子１８をバンドパス・フィルタ（図示されていない）を介してＲＦチップの第一のＩ／Ｏ端子９に結合し；ＩＦチップ２０の第一のスイッチ４４はＩＦチップのＩ／Ｏ端子１８をＩＦチップの第６の端子６に接続し；ＲＦチップの第一のスイッチ７８はＲＦチップの第一のＩ／Ｏ端子９をＲＦチップの第８の端子８に接続し、これによって中間周波数の受信信号をＲＦチップの第三のミキサ７６の出力からＩＦチップの第二のミキサ３４の入力に供給する。受信信号がＱＰＳＫ変調される場合、バンドパス・フィルタ（図示されていない）は入力信号をＩＦチップ２０からＲＦチップ７０へ通過させるために使用されるものと同一のものとなる。図３を参照すると、伝送および受信された信号がＴＤＤ伝送および受信された信号である際にＲＦチップ７０がこのＲＦ７０の第一の端子１に供給された中間周波数の入力信号を処理することを可能にするため、ＲＦチップの第二の端子２をゲイン制御回路９３の出力に接続し、ＲＦチップの第三の端子３をＲＦチップの第４の端子４に接続し、ＲＦチップの第５の端子５を周波数シンセサイザ９４の出力に接続し、この周波数シンセサイザは伝送周波数と中間周波数との間の差に等しい周波数からなる基準信号を生成し、これによって、ＲＦチップの第二のミキサ７４がＲＦチップの第一の端子１に供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子６に供給することが可能になるようＲＦチップが接続される。図４を参照すると、伝送および受信された信号がＦＤＤ伝送および受信された信号である際にＲＦチップ７０がこのＲＦチップの第一の端子１に供給された中間周波数の入力信号を処理することを可能にするため、ＲＦチップの第二の端子２をローカル・オシレータ９６の出力に接続し、このローカル・オシレータは伝送周波数と受信周波数との間の差に等しい周波数からなる基準信号を生成し、ＲＦチップの第三の端子３をバンドパス・フィルタ９８を介してＲＦチップの第４の端子４に接続し、ＲＦチップの第５の端子を周波数シンセサイザ１００の出力に接続し、この周波数シンセサイザは受信周波数と中間周波数との間の差に等しい周波数からなる基準信号を生成し、これによって、ＲＦチップの第一のミキサ７２がＲＦチップの第一の端子１に供給された入力信号の周波数を伝送周波数と受信周波数との間の差に応じて変更することを可能にし、ＲＦチップの第二のミキサ７４がＲＦチップの第一のミキサ７２の出力に供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子６に供給することが可能になるようＲＦチップが接続される。再び図３および図４を参照すると、ＲＦチップ７０の第二のＩ／Ｏ端子１０はバンドパス・フィルタ１０２を介して増幅器／スイッチ・チップ８２のＩ／Ｏ端子７に結合される。伝送周波数の入力信号をＲＦチップ７０から増幅器／スイッチ・チップ８２に通過させるために、ＲＦチップの第二のスイッチ８０はＲＦチップの第二のＩ／Ｏ端子１０をＲＦチップの第６の端子６に結合し、増幅器／スイッチ・チップ８２の第一のスイッチ８８は増幅器／スイッチ・チップのＩ／Ｏ端子７を増幅器／スイッチ・チップの第一の端子１に接続する。この実施例は伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際に使用することができる。伝送および受信された信号がＦＤＤ伝送および受信された信号のみである際の別の実施例においては、伝送周波数の入力信号をＲＦチップ７０から増幅器／スイッチ・チップ８２に通過させるため、ＲＦチップ７０の第６の端子６をバンドパス・フィルタ１０２以外のバンドパス・フィルタ（図示されていない）を介して増幅器／スイッチ・チップ８２の第一の端子１に結合する。受信周波数の受信信号を増幅器／スイッチ・チップ８２からＲＦチップ７０に通過させるため、ＲＦチップの第二のスイッチ８０はＲＦチップの第二のＩ／Ｏ端子１０をＲＦチップの第７の端子７に結合し、増幅器／スイッチ・チップ８２の第一のスイッチ８８は増幅器／スイッチ・チップのＩ／Ｏ端子７を増幅器／スイッチ・チップの第４の端子４に接続する。この実施例は、伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際に使用される。再び図３を参照すると、伝送および受信された信号がＴＤＤ伝送および受信された信号である際にＲＦチップ７０がこのＲＦチップの第７の端子７に供給された受信周波数の受信信号を処理することを可能にするため、ＲＦチップの第５の端子５を周波数シンセサイザ９４の出力に接続し、この周波数シンセサイザは伝送周波数と中間周波数との間の差に等しい周波数からなる基準信号を生成し、これによって、ＲＦチップの第三のミキサ７６が基準信号を受信周波数の受信信号と合成し、受信信号の周波数を受信周波数から中間周波数にダウンコンバートするとともに中間周波数の受信信号をＲＦチップの第８の端子８に供給することが可能となるようにＲＦチップが接続される。再び図４を参照すると、伝送および受信された信号がＦＤＤ伝送および受信された信号である際にＲＦチップ７０がこのＲＦチップの第７の端子７に供給された受信周波数の受信信号を処理することを可能にするため、ＲＦチップの第５の端子５を周波数シンセサイザ１００の出力に接続し、この周波数シンセサイザは受信周波数と中間周波数との間の差に等しい周波数からなる基準信号を生成し、これによって、ＲＦチップの第三のミキサ７６が基準信号を受信周波数の受信信号と合成し、受信信号の周波数を受信周波数から中間周波数にダウンコンバートするとともに中間周波数の受信信号をＲＦチップの第８の端子８に供給することが可能となるようにＲＦチップが接続される。もう一度図３を参照すると、伝送および受信された信号がＴＤＤ伝送および受信された信号である際に増幅器／スイッチ・チップ８２がこの増幅器／スイッチ・チップ８２の第一の端子１に供給された伝送周波数の入力信号を処理することを可能にするため、増幅器／スイッチ・チップの第二の端子２をバンドパス・フィルタ１０４を介して増幅器／スイッチ・チップの第５の端子５に接続し、スイッチ９０がアンテナ端子８を増幅器／スイッチ・チップの第５の端子５に結合し、これによって、第一の増幅器８４がＲＦチップ７０から増幅器／スイッチ・チップの第一の端子１に供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためアンテナ９２に供給することが可能になるように増幅器／スイッチ・チップ８２が接続される。もう一度図４を参照すると、伝送および受信された信号がＦＤＤ伝送および受信された信号である際に増幅器／スイッチ・チップ８２がこの増幅器／スイッチ・チップ８２の第一の端子１に供給された伝送周波数の入力信号を処理することを可能にするため、増幅器／スイッチ・チップの第二の端子２をローパス・フィルタ１０６を介して増幅器／スイッチ・チップの第５の端子５に接続し、スイッチ９０がアンテナ端子８を増幅器／スイッチ・チップの第５の端子５に結合し、これによって、第一の増幅器８４がＲＦチップ７０から増幅器／スイッチ・チップの第一の端子１に供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためアンテナ９２に供給することが可能になるように増幅器／スイッチ・チップ８２が接続される。もう一度図３および図４を参照すると、伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際にアンテナ９２によって増幅器／スイッチ・チップ８２のアンテナ端子８に供給された受信周波数の受信信号を増幅器／スイッチ・チップ８２が処理することを可能にするために、増幅器／スイッチ・チップ第６の端子６をバンドパス・フィルタ１０８を介して増幅器／スイッチ・チップの第三の端子３に接続し、スイッチ９０がアンテナ端子８を増幅器／スイッチ・チップの第６の端子６に結合し、これによって、第二の増幅器８６がアンテナ９２によって供給された受信周波数の受信信号を増幅するとともに増幅された受信信号を増幅器／スイッチ・チップの第４の端子４に供給することが可能になるように増幅器／スイッチ・チップ８２が接続される。図２，３および４に示された別の実施例において、デジタル入力信号の変調がＦＳＫである際にＩＦチップ２０がこのＩＦチップの第１７の端子１７に供給されたＦＳＫ変調されたデジタル入力信号を処理することを可能にするため、周波数シンセサイザ１００を転換して中間周波数と伝送周波数との間の差（ＴＤＤ／図３の場合）または中間周波数と受信周波数との間の差（ＦＤＤ／図４の場合）のいずれかに等しい基準周波数からなる出力信号を供給し、周波数シンセサイザ１００をＤＡＣ２２の出力からのアナログ入力信号に合わせて変調することを可能にするためＩＦチップの第一の端子１をローパス・フィルタ（図示されていない）を介して周波数シンセサイザ１００に接続し、周波数シンセサイザ１００の出力をＲＦチップ７０の第５の端子５に接続し、これによって、変調された入力信号を伝送周波数においてＲＦチップの第二のミキサ７４の出力からＲＦチップの第６の端子に供給することが可能になるようにＩＦチップ、ＲＦチップおよび周波数シンセサイザが接続される。周波数シンセサイザ１００は、伝送モードの動作中においてのみアナログ入力信号に合わせて変調される。前述した説明は多数の特徴を含んでいるが、これは本発明の範囲の限定として記述したものではなく、単に好適な実施例を説明するものである。他の設計変更も可能であり、本発明の範囲は、ここで記述された実施例によってではなく、請求の範囲およびその法的等価物によって決定される。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９６年１０月１６日【補正内容】補正請求の範囲１．変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調信号を処理して出力信号を生成し、信号変調は横軸位相偏移変調（ＱＰＳＫ）または周波数偏移キーイング（ＦＳＫ）のいずれかであるとともに信号伝送および受信を時間分割二重（ＴＤＤ）または周波数分割二重（ＦＤＤ）のいずれかで行う無線通信システムにおいて使用する集積回路チップ・セットであり、デジタル入力信号を処理するための中間周波数（ＩＦ）集積回路チップを備え、このデジタル入力信号をアナログ入力信号に変換して中間周波数において入力信号を生成し、中間周波数における受信信号を処理してその周波数をダウンコンバートするとともにダウンコンバートされた受信信号から出力信号を生成し；ＩＦチップによって中間周波数において生成された入力信号を処理するための無線周波数（ＲＦ）集積回路チップを備え、この入力信号の周波数を伝送周波数にアップコンバートし、受信周波数において生成された受信信号を処理してその周波数を中間周波数までダウンコンバートし；ＩＦチップおよびＲＦチップは、共に結合して、デジタル入力信号の変調がＱＰＳＫ変調である際に入力信号を前記中間周波数において生成するとともに、デジタル入力信号の変調がＦＳＫ変調である際に入力信号を前記中間周波数および／または伝送周波数において生成する手段と；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際にダウンコンバートされた受信信号をサンプリングして前記出力信号を生成し、ダウンコンバートされた受信信号がＦＳＫ変調されている際にダウンコンバートされた受信信号を復調して前記出力信号を生成する手段とを備え；ＩＦチップはＱＰＳＫ変調された信号のこのＩＦチップによる前記処理またはＦＳＫ変調された信号のこのＩＦチップによる前記処理に対応してＩＦチップを接続することを可能にするためのスイッチおよび端子を備え；ＲＦチップはＴＤＤ伝送および受信された信号のこのＲＦチップによる前記処理またはＦＤＤ伝送および受信された信号のこのＲＦチップによる前記処理に対応してこのＲＦチップを接続することを可能にするための端子を備えてなるチップセット。２．ＩＦチップは、デジタル入力信号をアナログ入力信号に変換するためのデジタル・アナログ・コンバータ（ＤＡＣ）を備え、ＤＡＣの出力をＩＦチップの第一の端子に結合し；位相ロック・オシレータを有する位相ロック・ループを備え、位相ロック・オシレータの入力をＩＦチップの第二の端子に結合し、位相ロック・オシレータの出力をＩＦチップの第三の端子に接続し；第一のミキサを備え、このミキサは位相ロック・オシレータの出力に結合された第一の入力と、ＩＦチップの第４の端子に結合された第二の入力と、ＩＦチップの第５の端子に結合された出力とを有し；デジタル入力信号の変調がＱＰＳＫであるとともに第一の端子が第４の端子に結合され、これにより第一のミキサが位相ロック・オシレータの出力をアナログ入力信号と合成することを可能にする際、前記中間周波数の入力信号が第５の端子に供給されるようにＩＦチップを接続し；デジタル入力信号の変調がＦＳＫであるとともに第一の端子が第二の端子に結合され、これにより位相ロック・オシレータの入力をアナログ入力信号に合わせて変調することを可能にする際、位相ロック・オシレータの出力から入力信号が前記中間周波数において第三の端子に供給されるようにＩＦチップを接続してなる請求項１記載のチップ・セット。３．ＩＦチップがさらに、第二のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第三のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の入力端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；中間周波数の受信信号を受信するために第６の端子をＲＦチップに結合する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項２記載のチップ・セット。４．ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子をゲイン制御回路に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子を伝送された信号の周波数とアンテナによる受信信号の周波数との間の差に等しい周波数を有する基準信号源に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続する請求項３記載のチップ・セット。５．ＲＦチップはさらに、第三のミキサを備え、このミキサはＲＦチップの第７の端子に結合された一つの入力と、ＲＦチップの第５の端子に結合された別の入力と、ＲＦチップの第８の端子に結合された出力とを有し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、伝送および受信される信号がＴＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、伝送および受信される信号がＦＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続する請求項４記載のチップ・セット。６．増幅器／スイッチ・チップをさらに設け、この増幅器／スイッチ・チップは、増幅器／スイッチ・チップの第一の端子に結合された入力と増幅器／スイッチ・チップの第二の端子に結合された出力とを有する第一の増幅器と；増幅器／スイッチ・チップの第三の端子に結合された入力と増幅器／スイッチ・チップの第４の端子に結合された出力とを有する第二の増幅器と；アンテナ端子と；アンテナ端子を増幅器／スイッチ・チップの第５の端子または増幅器／スイッチ・チップの第６の端子のいずれかに接続するためのスイッチとを備え；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をローパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際、スイッチはアンテナ端子を増幅器／スイッチ・チップの第６の端子に接続し、増幅器／スイッチ・チップの第６の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第三の端子に結合し、アンテナによって供給された受信周波数の信号を増幅するとともに第二の増幅器によって増幅された信号をＲＦチップの第４の端子に供給するように増幅器／スイッチ・チップを接続する請求項５記載のチップ・セット。７．ＩＦチップがさらに、第一のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；中間周波数の受信信号を受信するために第６の端子をＲＦチップに結合する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項１記載のチップ・セット。８．ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子をゲイン制御回路に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子を伝送された信号とアンテナによる受信信号との間の周波数差に等しい周波数を有する基準信号源に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続する請求項１記載のチップ・セット。９．ＲＦチップはさらに、第三のミキサを備え、このミキサはＲＦチップの第７の端子に結合された一つの入力と、ＲＦチップの第５の端子に結合された別の入力と、ＲＦチップの第８の端子に結合された出力とを有し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子が伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合され、伝送および受信される信号がＴＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子が受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合され、伝送および受信される信号がＦＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続する請求項８記載のチップ・セット。１０．増幅器／スイッチ・チップをさらに設け、この増幅器／スイッチ・チップは、増幅器／スイッチ・チップの第一の端子に結合された入力と増幅器／スイッチ・チップの第二の端子に結合された出力とを有する第一の増幅器と；増幅器／スイッチ・チップの第三の端子に結合された入力と増幅器／スイッチ・チップの第４の端子に結合された出力とを有する第二の増幅器と；アンテナ端子と；アンテナ端子を増幅器／スイッチ・チップの第５の端子または増幅器／スイッチ・チップの第６の端子のいずれかに接続するためのスイッチとを備え；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をローパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際、スイッチはアンテナ端子を増幅器／スイッチ・チップの第６の端子に接続し、増幅器／スイッチ・チップの第６の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第三の端子に結合し、アンテナによって供給された受信周波数の信号を増幅するとともに第二の増幅器によって増幅された信号をＲＦチップの第４の端子に供給するように増幅器／スイッチ・チップを接続する請求項９記載のチップ・セット。１１．周波数シンセサイザと結合したチップ・セットであり、ＩＦチップは、デジタル入力信号をアナログ入力信号に変換するためのデジタル・アナログ・コンバータ（ＤＡＣ）を備え、ＤＡＣの出力をＩＦチップの第一の端子に結合し；位相ロック・オシレータを有する位相ロック・ループを備え、位相ロック・オシレータの入力をＩＦチップの第二の端子に結合し、位相ロック・オシレータの出力をＩＦチップの第三の端子に接続し；第一のミキサを備え、このミキサは位相ロック・オシレータの出力に結合された第一の入力と、ＩＦチップの第４の端子に結合された第二の入力と、ＩＦチップの第５の端子に結合された出力とを有し；ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；デジタル入力信号の変調がＱＰＳＫであるとともに第一の端子が第４の端子に結合され、これにより第一のミキサが位相ロック・オシレータの出力をアナログ入力信号と合成することを可能にする際、前記中間周波数の入力信号が第５の端子に供給されるようにＩＦチップを接続し；デジタル入力信号の変調がＦＳＫである際、基準周波数の出力信号を供給するように周波数シンセサイザを転換し、周波数シンセサイザをアナログ入力信号に合わせて変調することができるようにＩＦチップの第一の端子を周波数シンセサイザに結合し、周波数シンセサイザの出力をＲＦチップの第５の端子に結合し、変調された入力信号をＲＦチップの第二のミキサの出力から伝送周波数において供給するようにＩＦチップ、ＲＦチップ、ならびに周波数シンセサイザを接続する請求項１記載のチップ・セット。１２．無線通信システムにおいて使用する中間周波数（ＩＦ）集積回路チップであり、変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調信号を処理して復調された出力信号を生成し、信号変調は横軸位相偏移変調（ＱＰＳＫ）または周波数偏移キーイング（ＦＳＫ）のいずれかであり、デジタル入力信号を処理してデジタル入力信号をアナログ入力信号に変換し中間周波数のアナログ入力信号を供給するとともに中間周波数の受信信号を処理してその周波数をダウンコンバートしダウンコンバートされた受信信号から出力信号を生成するようチップを適用するものであり、チップは、デジタル入力信号の変調がＱＰＳＫ変調である際に前記中間周波数において入力信号を生成するとともに、デジタル入力信号の変調がＦＳＫ変調である際に前記中間周波数において入力信号を生成する手段と；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際にダウンコンバートされた受信信号をサンプリングして前記出力信号を生成するとともに、ダウンコンバートされた受信信号がＦＳＫ変調されている際にダウンコンバートされた受信信号を復調して前記出力信号を生成する手段と；ＱＰＳＫ変調された信号のＩＦチップによる前記処理またはＦＳＫ変調された信号のＩＦチップによる前記処理に対応してＩＦチップを接続することを可能にするためのスイッチおよび端子とを備えるＩＦチップ。１３．デジタル入力信号をアナログ入力信号に変換するためのデジタル・アナログ・コンバータ（ＤＡＣ）を備え、ＤＡＣの出力をＩＦチップの第一の端子に結合し；位相ロック・オシレータを有する位相ロック・ループを備え、位相ロック・オシレータの入力をＩＦチップの第二の端子に結合し、位相ロック・オシレータの出力をＩＦチップの第三の端子に接続し；第一のミキサを備え、このミキサは位相ロック・オシレータの出力に結合された一つの入力と、ＩＦチップの第４の端子に結合された第二の入力と、ＩＦチップの第５の端子に結合された出力とを有し；デジタル入力信号の変調がＱＰＳＫであるとともに第一の端子が第４の端子に結合され、これにより第一のミキサが位相ロック・オシレータの出力をアナログ入力信号と合成することを可能にする際、前記中間周波数の入力信号が第５の端子に供給されるようにＩＦチップを接続し；デジタル入力信号の変調がＦＳＫであるとともに第一の端子が第二の端子に結合され、これにより位相ロック・オシレータの入力をアナログ入力信号に合わせて変調することを可能にする際、位相ロック・オシレータの出力から入力信号が前記中間周波数において第三の端子に供給されるようにＩＦチップを接続してなる請求項１２記載のＩＦチップ。１４．さらに、第二のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第三のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の入力端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；第６の端子が中間周波数の受信信号を受信する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＴＦチップを接続してなる請求項１３記載のＩＦチップ。１５．さらに、第一のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の入力端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；第６の端子が中間周波数の受信信号を受信する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項１２記載のＩＦチップ。１６．変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調信号を処理して復調された出力信号を生成する無線通信システムにおいて使用する無線周波数（ＲＦ）集積回路チップ・セットであり、信号伝送および受信を時間分割二重（ＴＤＤ）または周波数分割二重（ＦＤＤ）のいずれかによって行うものであり、チップは、中間周波数において生成された入力信号を処理してその周波数を伝送周波数にアップコンバートし、受信周波数において生成された受信信号を処理してその周波数を中間周波数までダウンコンバートする手段と；ＴＤＤ伝送および受信された信号の前記処理またはＦＤＤ伝送および受信された信号の前記処理に対応してチップを接続することを可能にするための端子とを備えるＲＦチップ。１７．ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップの第一の端子は中間周波数の入力信号を受信し、ＲＦチップの第二の端子をゲイン制御回路に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップの第一の端子は中間周波数において入力信号を受信し、ＲＦチップの第二の端子を伝送信号とアンテナによる受信信号との間の周波数差に等しい周波数を有する基準信号源に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、中間周波数において供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続する請求項１６記載のＲＦチップ。１８．さらに、第三のミキサを備え、このミキサはＲＦチップの第７の端子に結合された一つの入力と、ＲＦチップの第５の端子に結合された別の入力と、ＲＦチップの第８の端子に結合された出力とを有し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、伝送および受信される信号がＴＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合され、伝送および受信される信号がＦＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続する請求項１７記載のＲＦチップ。１９．増幅器／スイッチ・チップと結合したものであり、この増幅器／スイッチ・チップは、増幅器／スイッチ・チップの第一の端子に結合された入力と増幅器／スイッチ・チップの第二の端子に結合された出力とを有する第一の増幅器と；増幅器／スイッチ・チップの第三の端子に結合された入力と増幅器／スイッチ・チップの第４の端子に結合された出力とを有する第二の増幅器と；アンテナ端子と；アンテナ端子を増幅器／スイッチ・チップの第５の端子または増幅器／スイッチ・チップの第６の端子のいずれかに接続するためのスイッチとを備え；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をローパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際、スイッチはアンテナ端子を増幅器／スイッチ・チップの第６の端子に接続し、増幅器／スイッチ・チップの第６の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第三の端子に結合し、アンテナによって供給された受信周波数の信号を増幅するとともに第二の増幅器によって増幅された信号をＲＦチップの第４の端子に供給するように増幅器／スイッチ・チップを接続する請求項１８記載のＲＦチップ。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＣＡ，ＣＮ，ＣＺ，ＦＩ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＬＫ，ＭＧ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＲＯ，ＲＵ，ＳＤ，ＳＫ，ＵＡ (72)発明者マッドセン，ベニーアメリカ合衆国、カリフォルニア 92121、サンディエゴ、スクラントンロード 9465 (72)発明者ギルバート，シェルドンエルアメリカ合衆国、カリフォルニア 92130、サンディエゴ、カーメルクリークロード 12920−29 (72)発明者ペトラノビッチ，ジェームズイーアメリカ合衆国、カリフォルニア 92024、エンシニタス、エンシニタスブールバード 1190−エフ219

Claims

【特許請求の範囲】１．変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調信号を処理して出力信号を生成し、信号変調は横軸位相偏移変調（ＱＰＳＫ）または周波数偏移キーイング（ＦＳＫ）のいずれかであるとともに信号伝送および受信を時間分割二重（ＴＤＤ）または周波数分割二重（ＦＤＤ）のいずれかで行う無線通信システムにおいて使用する集積回路チップ・セットであり、デジタル入力信号を処理するための中間周波数（ＩＦ）集積回路チップを備え、このデジタル入力信号をアナログ入力信号に変換して中間周波数において入力信号を生成し、中間周波数における受信信号を処理してその周波数をダウンコンバートするとともにダウンコンバートされた受信信号から出力信号を生成し；ＩＦチップによって中間周波数において生成された入力信号を処理するための無線周波数（ＲＦ）集積回路チップを備え、この入力信号の周波数を伝送周波数にアップコンバートし、受信周波数において生成された受信信号を処理してその周波数を中間周波数までダウンコンバートし；ＩＦチップおよびＲＦチップは、共に結合して、デジタル入力信号の変調がＱＰＳＫ変調である際に入力信号を前記中間周波数において生成するとともに、デジタル入力信号の変調がＦＳＫ変調である際に入力信号を前記中間周波数および／または伝送周波数において生成する手段と；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際にダウンコンバートされた受信信号をサンプリングして前記出力信号を生成し、ダウンコンバートされた受信信号がＦＳＫ変調されている際にダウンコンバートされた受信信号を復調して前記出力信号を生成する手段とを備え；ＩＦチップはＱＰＳＫ変調された信号のこのＩＦチップによる前記処理またはＦＳＫ変調された信号のこのＩＦチップによる前記処理に対応してＩＦチップを接続することを可能にするためのスイッチおよび端子を備え；ＲＦチップはＴＤＤ伝送および受信された信号のこのＲＦチップによる前記処理またはＦＤＤ伝送および受信された信号のこのＲＦチップによる前記処理に対応してこのＲＦチップを接続することを可能にするための端子を備えてなるチップセット。２．ＩＦチップは、デジタル入力信号をアナログ入力信号に変換するためのデジタル・アナログ・コンバータ（ＤＡＣ）を備え、ＤＡＣの出力をＩＦチップの第一の端子に結合し；位相ロック・オシレータを有する位相ロック・ループを備え、位相ロック・オシレータの入力をＩＦチップの第二の端子に結合し、位相ロック・オシレータの出力をＩＦチップの第三の端子に接続し；第一のミキサを備え、このミキサは位相ロック・オシレータの出力に結合された第一の入力と、ＩＦチップの第４の端子に結合された第二の入力と、ＩＦチップの第５の端子に結合された出力とを有し；デジタル入力信号の変調がＱＰＳＫであるとともに第一の端子が第４の端子に結合され、これにより第一のミキサが位相ロック・オシレータの出力をアナログ入力信号と合成することを可能にする際、前記中間周波数の入力信号が第５の端子に供給されるようにＩＦチップを接続し；デジタル入力信号の変調がＦＳＫであるとともに第一の端子が第二の端子に結合され、これにより位相ロック・オシレータの入力をアナログ入力信号に合わせて変調することを可能にする際、位相ロック・オシレータの出力から入力信号が前記中間周波数において第三の端子に供給されるようにＩＦチップを接続してなる請求項１記載のチップ・セット。３．ＩＦチップがさらに、第二のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第三のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の入力端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；中間周波数の受信信号を受信するために第６の端子をＲＦチップに結合する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項２記載のチップ・セット。４．ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子をゲイン制御回路に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子を伝送された信号の周波数とアンテナによる受信信号の周波数との間の差に等しい周波数を有する基準信号源に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続する請求項３記載のチップ・セット。５．ＲＦチップはさらに、第三のミキサを備え、このミキサはＲＦチップの第７の端子に結合された一つの入力と、ＲＦチップの第５の端子に結合された別の入力と、ＲＦチップの第８の端子に結合された出力とを有し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、伝送および受信される信号がＴＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、伝送および受信される信号がＦＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続する請求項４記載のチップ・セット。６．増幅器／スイッチ・チップをさらに設け、この増幅器／スイッチ・チップは、増幅器／スイッチ・チップの第一の端子に結合された入力と増幅器／スイッチ・チップの第二の端子に結合された出力とを有する第一の増幅器と；増幅器／スイッチ・チップの第三の端子に結合された入力と増幅器／スイッチ・チップの第４の端子に結合された出力とを有する第二の増幅器と；アンテナ端子と；アンテナ端子を増幅器／スイッチ・チップの第５の端子または増幅器／スイッチ・チップの第６の端子のいずれかに接続するためのスイッチとを備え；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をローパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際、スイッチはアンテナ端子を増幅器／スイッチ・チップの第６の端子に接続し、増幅器／スイッチ・チップの第６の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第三の端子に結合し、アンテナによって供給された受信周波数の信号を増幅するとともに第二の増幅器によって増幅された信号をＲＦチップの第４の端子に供給するように増幅器／スイッチ・チップを接続する請求項５記載のチップ・セット。７．ＩＦチップがさらに、第二のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第三のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；中間周波数の受信信号を受信するために第６の端子をＲＦチップに結合する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項１記載のチップ・セット。８．ＲＦチップはさらに、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子をゲイン制御回路に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＩＦチップによって生成された中間周波数の入力信号を受信するためにＲＦチップの第一の端子をＩＦチップに結合し、ＲＦチップの第二の端子を伝送された信号とアンテナによる受信信号との間の周波数差に等しい周波数を有する基準信号源に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続する請求項１記載のチップ・セット。９．ＲＦチップはさらに、第三のミキサを備え、このミキサはＲＦチップの第７の端子に結合された一つの入力と、ＲＦチップの第５の端子に結合された別の入力と、ＲＦチップの第８の端子に結合された出力とを有し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子が伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合され、伝送および受信される信号がＴＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子が受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合され、伝送および受信される信号がＦＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続する請求項８記載のチップ・セット。１０．増幅器／スイッチ・チップをさらに設け、この増幅器／スイッチ・チップは、増幅器／スイッチ・チップの第一の端子に結合された入力と増幅器／スイッチ・チップの第二の端子に結合された出力とを有する第一の増幅器と；増幅器／スイッチ・チップの第三の端子に結合された入力と増幅器／スイッチ・チップの第４の端子に結合された出力とを有する第二の増幅器と；アンテナ端子と；アンテナ端子を増幅器／スイッチ・チップの第５の端子または増幅器／スイッチ・チップの第６の端子のいずれかに接続するためのスイッチとを備え；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をローパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際、スイッチはアンテナ端子を増幅器／スイッチ・チップの第６の端子に接続し、増幅器／スイッチ・チップの第６の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第三の端子に結合し、アンテナによって供給された受信周波数の信号を増幅するとともに第二の増幅器によって増幅された信号をＲＦチップの第４の端子に供給するように増幅器／スイッチ・チップを接続する請求項９記載のチップ・セット。１１．周波数シンセサイザと結合したチップ・セットであり、ＩＦチップは、デジタル入力信号をアナログ入力信号に変換するためのデジタル・アナログ・コンバータ（ＤＡＣ）を備え、ＤＡＣの出力をＩＦチップの第一の端子に結合し；位相ロック・オシレータを有する位相ロック・ループを備え、位相ロック・オシレータの入力をＩＦチップの第二の端子に結合し、位相ロック・オシレータの出力をＩＦチップの第三の端子に接続し；第一のミキサを備え、このミキサは位相ロック・オシレータの出力に結合された第一の入力と、ＩＦチップの第４の端子に結合された第二の入力と、ＩＦチップの第５の端子に結合された出力とを有し；ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；デジタル入力信号の変調がＱＰＳＫであるとともに第一の端子が第４の端子に結合され、これにより第一のミキサが位相ロック・オシレータの出力をアナログ入力信号と合成することを可能にする際、前記中間周波数の入力信号が第５の端子に供給されるようにＩＦチップを接続し；デジタル入力信号の変調がＦＳＫである際、基準周波数の出力信号を供給するように周波数シンセサイザを転換し、周波数シンセサイザをアナログ入力信号に合わせて変調することができるようにＩＦチップの第一の端子を周波数シンセサイザに結合し、周波数シンセサイザの出力をＲＦチップの第５の端子に結合し、変調された入力信号をＲＦチップの第二のミキサの出力から伝送周波数において供給するようにＩＦチップ、ＲＦチップ、ならびに周波数シンセサイザを接続する請求項１記載のチップ・セット。１２．無線通信システムにおいて使用する中間周波数（ＩＦ）集積回路チップであり、変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調信号を処理して復調された出力信号を生成し、信号変調は横軸位相偏移変調（ＱＰＳＫ）または周波数偏移キーイング（ＦＳＫ）のいずれかであり、デジタル入力信号を処理してデジタル入力信号をアナログ入力信号に変換し中間周波数のアナログ入力信号を供給するとともに中間周波数の受信信号を処理してその周波数をダウンコンバートしダウンコンバートされた受信信号から出力信号を生成するようチップを適用するものであり、チップは、デジタル入力信号の変調がＱＰＳＫ変調である際に前記中間周波数において入力信号を生成するとともに、デジタル入力信号の変調がＦＳＫ変調である際に前記中間周波数において入力信号を生成する手段と；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際にダウンコンバートされた受信信号をサンプリングして前記出力信号を生成するとともに、ダウンコンバートされた受信信号がＦＳＫ変調されている際にダウンコンバートされた受信信号を復調して前記出力信号を生成する手段と；ＱＰＳＫ変調された信号のＩＦチップによる前記処理またはＦＳＫ変調された信号のＩＦチップによる前記処理に対応してＩＦチップを接続することを可能にするためのスイッチおよび端子とを備えるＩＦチップ。１３．デジタル入力信号をアナログ入力信号に変換するためのデジタル・アナログ・コンバータ（ＤＡＣ）を備え、ＤＡＣの出力をＩＦチップの第一の端子に結合し；位相ロック・オシレータを有する位相ロック・ループを備え、位相ロック・オシレータの入力をＩＦチップの第二の端子に結合し、位相ロック・オシレータの出力をＩＦチップの第三の端子に接続し；第一のミキサを備え、このミキサは位相ロック・オシレータの出力に結合された一つの入力と、ＩＦチップの第４の端子に結合された第二の入力と、ＩＦチップの第５の端子に結合された出力とを有し；デジタル入力信号の変調がＱＰＳＫであるとともに第一の端子が第４の端子に結合され、これにより第一のミキサが位相ロック・オシレータの出力をアナログ入力信号と合成することを可能にする際、前記中間周波数の入力信号が第５の端子に供給されるようにＩＦチップを接続し；デジタル入力信号の変調がＦＳＫであるとともに第一の端子が第二の端子に結合され、これにより位相ロック・オシレータの入力をアナログ入力信号に合わせて変調することを可能にする際、位相ロック・オシレータの出力から入力信号が前記中間周波数において第三の端子に供給されるようにＩＦチップを接続してなる請求項１２記載のＩＦチップ。１４．さらに、第二のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第三のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の入力端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；第６の端子が中間周波数の受信信号を受信する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項１３記載のＩＦチップ。１５．さらに、第二のミキサを備え、このミキサはＩＦチップの第６の端子に結合された一つの入力と、位相ロック・オシレータの出力に結合された別の入力と、ＩＦチップの第７の端子に結合された出力とを有し；第三のミキサを備え、このミキサはＩＦチップの第８の端子に結合された一つの入力と、第９の入力端子に結合された別の入力と、ＩＦチップの第１０の端子に結合された出力とを有し；ＩＦチップの第１１の端子に結合された入力とＩＦチップの第１２の端子に結合された出力とを有する制限増幅器を備え；ＩＦチップの第１３の端子に結合された入力とＩＦチップの第１４の端子に結合された出力とを有するサンプリング回路を備え；第６の端子が中間周波数の受信信号を受信する際、第二のミキサが受信信号の周波数を中間周波数からダウンコンバートし；ダウンコンバートされた受信信号がＱＰＳＫ変調されている際、第７の端子を第８の端子に結合し、第９の端子を基準周波数信号源に結合し、第１０の端子を第１１の端子に結合し、第１２の端子を第１３の端子に結合し、ダウンコンバートされた受信信号をサンプリングするとともにサンプリングされた信号を第１４の端子に供給するようにＩＦチップを接続し；ダウンコンバートされた受信信号がＦＳＫ変調されている際、第７の端子を第１１の端子に結合し、第１２の端子を位相偏移手段を介して第８の端子に結合するとともに第９の端子に直接結合し、ダウンコンバートされた受信信号を復調するとともに復調された信号を第１０の端子に供給するようにＩＦチップを接続してなる請求項１２記載のＩＦチップ。１６．変調されたデジタル入力信号を伝送のために処理し、アンテナから受信した変調信号を処理して復調された出力信号を生成する無線通信システムにおいて使用する無線周波数（ＲＦ）集積回路チップ・セットであり、信号伝送および受信を時間分割二重（ＴＤＤ）または周波数分割二重（ＦＤＤ）のいずれかによって行うものであり、チップは、中間周波数において生成された入力信号を処理してその周波数を伝送周波数にアップコンバートし、受信周波数において生成された受信信号を処理してその周波数を中間周波数までダウンコンバートする手段と；ＴＤＤ伝送および受信された信号の前記処理またはＦＤＤ伝送および受信された信号の前記処理に対応してチップを接続することを可能にするための端子とを備えるＲＦチップ。１７．ＲＦチップは、第一のミキサを備え、このミキサはＲＦチップの第一の端子に結合された一つの入力と、ＲＦチップの第二の端子に結合された別の入力と、ＲＦチップの第三の端子に結合された出力とを有し；第二のミキサを備え、このミキサはＲＦチップの第４の端子に結合された一つの入力と、ＲＦチップの第５の入力端子に結合された別の入力と、ＲＦチップの第６の端子に結合された出力とを有し；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップの第一の端子は中間周波数の入力信号を受信し、ＲＦチップの第二の端子をゲイン制御回路に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップの第一の端子は中間周波数において入力信号を受信し、ＲＦチップの第二の端子を伝送信号とアンテナによる受信信号との間の周波数差に等しい周波数を有する基準信号源に結合し、ＲＦチップの第三の端子をＲＦチップの第４の端子に結合し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、ＩＦチップによって供給された入力信号の周波数を伝送周波数に変換するとともに伝送周波数における入力信号をＲＦチップの第６の端子に供給するようＲＦチップを接続する請求項１６記載のＲＦチップ。１８．さらに、第三のミキサを備え、このミキサはＲＦチップの第７の端子に結合された一つの入力と、ＲＦチップの第５の端子に結合された別の入力と、ＲＦチップの第８の端子に結合された出力とを有し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を伝送周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合し、伝送および受信される信号がＴＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続し；第７の端子が受信周波数において前記受信信号を受信し、ＲＦチップの第５の端子を受信周波数と中間周波数との間の差に等しい周波数を有する基準信号源に結合され、伝送および受信される信号がＦＤＤ伝送および受信される信号である際、受信信号の周波数を受信周波数から中間周波数に変換するとともに受信信号を中間周波数においてＲＦチップの第８の端子に供給するようＲＦチップを接続する請求項１７記載のＲＦチップ。１９．増幅器／スイッチ・チップと結合したものであり、この増幅器／スイッチ・チップは、増幅器／スイッチ・チップの第一の端子に結合された入力と増幅器／スイッチ・チップの第二の端子に結合された出力とを有する第一の増幅器と；増幅器／スイッチ・チップの第三の端子に結合された入力と増幅器／スイッチ・チップの第４の端子に結合された出力とを有する第二の増幅器と；アンテナ端子と；アンテナ端子を増幅器／スイッチ・チップの第５の端子または増幅器／スイッチ・チップの第６の端子のいずれかに接続するためのスイッチとを備え；伝送および受信された信号がＴＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をローパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＦＤＤ伝送および受信された信号である際、ＲＦチップによって供給された伝送周波数の入力信号を受信するために増幅器／スイッチ・チップの第一の端子をＲＦチップの第６の端子に結合し、増幅器／スイッチ・チップの第二の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第５の端子に結合し、スイッチはアンテナ端子を増幅器／スイッチ・チップの第５の端子に接続し、ＲＦチップによって供給された伝送周波数の入力信号を増幅するとともに増幅された信号を伝送のためにアンテナ端子に供給するように増幅器／スイッチ・チップを接続し；伝送および受信された信号がＴＤＤ伝送および受信された信号またはＦＤＤ伝送および受信された信号のいずれかである際、スイッチはアンテナ端子を増幅器／スイッチ・チップの第６の端子に接続し、増幅器／スイッチ・チップの第６の端子をバンドパス・フィルタを介して増幅器／スイッチ・チップの第三の端子に結合し、アンテナによって供給された受信周波数の信号を増幅するとともに第二の増幅器によって増幅された信号をＲＦチップの第４の端子に供給するように増幅器／スイッチ・チップを接続する請求項１８記載のＲＦチップ。