JPH1050694A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH1050694A
JPH1050694A JP20400396A JP20400396A JPH1050694A JP H1050694 A JPH1050694 A JP H1050694A JP 20400396 A JP20400396 A JP 20400396A JP 20400396 A JP20400396 A JP 20400396A JP H1050694 A JPH1050694 A JP H1050694A
Authority
JP
Japan
Prior art keywords
oxide film
film
silicon
side wall
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20400396A
Other languages
Japanese (ja)
Inventor
Yutaka Maruo
豊 丸尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP20400396A priority Critical patent/JPH1050694A/en
Publication of JPH1050694A publication Critical patent/JPH1050694A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device which enables micromachining, suppression of the bird's beak and reduction in the stress on a substrate. SOLUTION: On an Si substrate 101, a pad oxide film 102 and silicon nitride film 103 are formed, and holes are selectively formed into field oxide film- forming regions. A silicon nitride film 106 is deposited in the opened grooves and dry etched to form side walls 107. Nitrogen ions are implanted to form side walls of the N-contained silicon oxide film and Si substrate region 109. The grooves bottom faces are dry etched to form shallow grooves 110. A thick oxide film 110 is formed as a field oxide film, and finally the silicon nitride film 103 and side walls 107' are etched. As other embodiments, the oxide film 106 may be a polysilicon oxide or an amorphous Si film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に素子分離形成工程に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to an element isolation forming step.

【0002】[0002]

【従来の技術】半導体装置の製造方法において、特に素
子分離形成工程に関しては公知方法としてパッド酸化膜
上の選択的に形成された酸化防止膜(シリコン窒化膜)
をマスクとして酸化処理を行い、素子分離膜としてフィ
ールド酸化膜(厚いシリコン酸化膜)を得る。
2. Description of the Related Art In a method of manufacturing a semiconductor device, in particular, as to a device isolation forming step, an oxidation preventing film (silicon nitride film) selectively formed on a pad oxide film as a known method.
Is used as a mask to obtain a field oxide film (thick silicon oxide film) as an element isolation film.

【0003】それから、平坦化のために、特開平2−1
19137のようにフィールド酸化形成予定領域をのシ
リコン基板をエッチングして凹部を形成した後、フィー
ルド酸化を行うするという技術があった。
Then, for flattening, Japanese Patent Laid-Open No.
There is a technique of performing field oxidation after etching a silicon substrate in a region where field oxidation is to be formed as in 19137 to form a concave portion.

【0004】また、バーズビークを抑えるために、特開
平4−230034のようにパッド酸化膜を除去したの
ち、パッド酸化膜の露出した部分とフィールド酸化膜形
成予定領域を窒化し、基板はエッチングするという技術
があった。
In order to suppress a bird's beak, the pad oxide film is removed as in Japanese Patent Application Laid-Open No. Hei 4-230034, and then the exposed portion of the pad oxide film and the region where the field oxide film is to be formed are nitrided, and the substrate is etched. There was technology.

【0005】[0005]

【発明が解決しようとする課題】しかし、従来の素子分
離形成工程に関しては微細化が可能かつ、バーズビーク
を抑えること、更に基板へのストレスを軽減することが
困難という問題がある。
However, there is a problem in the conventional element isolation formation process that it is difficult to miniaturize, to suppress bird's beaks, and to reduce stress on the substrate.

【0006】そこで本発明は上記問題点を解決するもの
であり、微細化が可能かつ、バーズビークを抑えるこ
と、更に基板へのストレスを軽減することが可能な半導
体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device which can be miniaturized, suppresses bird's beaks, and can reduce stress on a substrate. is there.

【0007】[0007]

【課題を解決するための手段】本発明は、フィールド酸
化膜を形成する工程において酸化防止膜をパッド酸化膜
を介し、シリコン基板上に選択的に設ける工程、前記酸
化防止膜が開口された領域のパッド酸化膜を除去する工
程、さらにシリコン基板をエッチングし、溝を形成する
工程、前記開口部のシリコン基板を酸化しシリコン酸化
膜を形成する工程、前記溝に側壁を設ける工程、前記側
壁にN(窒素)を斜めからイオン注入する工程、前記溝
の底面部のシリコン酸化膜を除去する工程、前記溝の側
側壁と前記酸化防止膜をマスクとして酸化を行う工程を
含むことを特徴とする。
According to the present invention, in a step of forming a field oxide film, an antioxidant film is selectively provided on a silicon substrate via a pad oxide film, and a region where the antioxidant film is opened is provided. Removing the pad oxide film, further etching the silicon substrate to form a groove, oxidizing the silicon substrate in the opening to form a silicon oxide film, providing a side wall in the groove, A step of obliquely ion-implanting N (nitrogen), a step of removing a silicon oxide film on the bottom of the groove, and a step of oxidizing using the side wall of the groove and the antioxidant film as a mask. .

【0008】そして、前記酸化防止膜に側壁を設ける工
程において、側壁をシリコン酸化膜により形成すること
を特徴とする。
In the step of providing a side wall on the oxidation preventing film, the side wall is formed of a silicon oxide film.

【0009】また、前記酸化防止膜に側壁を設ける工程
において、側壁をポリシリコン膜または、アモルファス
シリコン膜により形成することを特徴とする。
Further, in the step of providing a side wall on the oxidation preventing film, the side wall is formed of a polysilicon film or an amorphous silicon film.

【0010】[0010]

【作用】本発明の半導体装置の製造方法によれば、フィ
ールド酸化時のマスク層に側壁を付けることにより、フ
ォトリソグラフィー技術を用いて開口されるスペースに
比べ側壁分だけ微細化が可能となる。また、側壁部にN
(窒素)が打ち込まれることにより、フィールド酸化膜
形成時に酸化剤であるO(酸素)の進入を防ぐことが可
能となる。
According to the method of manufacturing a semiconductor device of the present invention, by providing a side wall on a mask layer at the time of field oxidation, it is possible to miniaturize the side wall as compared with a space opened by using photolithography technology. Also, N
By implanting (nitrogen), it becomes possible to prevent O (oxygen), which is an oxidizing agent, from entering during formation of the field oxide film.

【0011】[0011]

【発明の実施の形態】本発明の実施の形態においては実
施例をもとに以下に詳細に説明する。図1〜図2は本発
明の半導体装置の製造方法の工程順に沿ったウェーハの
断面図であり、図3および図4は従来の半導体装置の製
造方法の工程順に沿ったウェーハの断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail based on examples. 1 and 2 are cross-sectional views of a wafer along a process sequence of a method of manufacturing a semiconductor device of the present invention, and FIGS. 3 and 4 are cross-sectional views of a wafer along a process sequence of a conventional method of manufacturing a semiconductor device. .

【0012】図中の101、201、301、401は
シリコン基板である。102、202、302、402
はシリコン酸化膜である。103、203、303、4
03はシリコン窒化膜である。104、204、30
4、404はレジストである。105、205、305
はフィールド酸化形成予定領域の溝である。106はC
VDシリコン酸化膜である。206はCVDポリシリコ
ン膜またはアモルファスシリコン膜である。107はシ
リコン酸化膜の側壁である。207はCVDポリシリコ
ン膜またはアモルファスシリコン膜の側壁である。10
7’は窒素が混入されたシリコン酸化膜の側壁である。
207’は窒素が混入されたCVDポリシリコン膜また
はアモルファスシリコン膜の側壁である。108、20
8はN(窒素イオン)である。109、208、405
は窒素が混入されたシリコン基板である。406は窒素
が混入されたシリコン酸化膜である。110、210、
407は窒素が混入された部分をエッチングしてできた
溝である。111、211、306、408はフィール
ド酸化膜である。
In FIG. 1, reference numerals 101, 201, 301 and 401 are silicon substrates. 102, 202, 302, 402
Is a silicon oxide film. 103, 203, 303, 4
03 is a silicon nitride film. 104, 204, 30
Reference numerals 4 and 404 denote resists. 105, 205, 305
Denotes a groove in a region where field oxidation is to be formed. 106 is C
VD silicon oxide film. Reference numeral 206 denotes a CVD polysilicon film or an amorphous silicon film. 107 is a side wall of the silicon oxide film. Reference numeral 207 denotes a side wall of the CVD polysilicon film or the amorphous silicon film. 10
7 'is a side wall of the silicon oxide film into which nitrogen is mixed.
Reference numeral 207 ′ is a sidewall of a CVD polysilicon film or an amorphous silicon film into which nitrogen is mixed. 108, 20
8 is N (nitrogen ion). 109, 208, 405
Is a silicon substrate mixed with nitrogen. Reference numeral 406 denotes a silicon oxide film in which nitrogen is mixed. 110, 210,
Reference numeral 407 denotes a groove formed by etching a portion mixed with nitrogen. 111, 211, 306, and 408 are field oxide films.

【0013】まずは、従来技術を簡単に説明する。図3
(a)に示すように、シリコン基板301のウェーハ上
にストレス緩和用のパッド酸化膜302を形成する。
First, the prior art will be briefly described. FIG.
As shown in (a), a pad oxide film 302 for stress relaxation is formed on a silicon substrate 301 wafer.

【0014】次に、CVD法によりシリコン窒化膜30
3を堆積した後、レジスト304を塗布し、素子分離領
域を形成する領域をフォトリソグラフィー技術を使って
開口する。
Next, the silicon nitride film 30 is formed by CVD.
After depositing No. 3, a resist 304 is applied, and a region where an element isolation region is to be formed is opened using photolithography technology.

【0015】そして、図3(b)に示すように開口され
た領域の前記シリコン窒化膜303および、前記パッド
酸化膜302をドライエッチングする。
Then, as shown in FIG. 3B, the silicon nitride film 303 and the pad oxide film 302 in the opened regions are dry-etched.

【0016】更に、図3(c)に示すように開口された
領域の前記シリコン基板をドライエッチングし、浅い溝
305を形成する。
Further, as shown in FIG. 3 (c), the silicon substrate in the opened region is dry-etched to form a shallow groove 305.

【0017】ついで、図3(d)に示すように前記シリ
コン窒化膜303をマスクとして、熱酸化を行うことに
よりフィールド酸化膜として厚い酸化膜306を形成す
る。
Then, as shown in FIG. 3D, a thick oxide film 306 is formed as a field oxide film by performing thermal oxidation using the silicon nitride film 303 as a mask.

【0018】そして、前記シリコン窒化膜303上に薄
く付いたシリコン酸化膜をエッチング後、前記シリコン
窒化膜303を熱リン酸でエッチングして図3(e)の
構造を得る。この技術は後の工程のフォトリソグラフィ
ー技術を用いる場合により正確なパターンを形成するた
めに必要とされる平坦化を狙ったものである。
Then, after etching the silicon oxide film thinly formed on the silicon nitride film 303, the silicon nitride film 303 is etched with hot phosphoric acid to obtain the structure shown in FIG. This technique aims at flattening which is required to form a more accurate pattern when using a photolithography technique in a later step.

【0019】さらに、もうひとつの技術として図4につ
いて説明する。図4(a)に示すようにシリコン基板4
01のウェーハ上にストレス緩和用のパッド膜としてシ
リコン酸化膜402を形成する。
FIG. 4 will be described as another technique. As shown in FIG.
On the wafer 01, a silicon oxide film 402 is formed as a pad film for stress relaxation.

【0020】次に、CVD法によりシリコン窒化膜40
3を堆積した後、レジスト404を塗布し、素子分離領
域を形成する領域をフォトリソグラフィー技術を使って
開口する。
Next, the silicon nitride film 40 is formed by CVD.
After depositing No. 3, a resist 404 is applied, and a region where an element isolation region is to be formed is opened using photolithography.

【0021】そして、図4(b)に示すように開口され
た領域の前記シリコン窒化膜403および、前記パッド
酸化膜402を選択的にドライエッチングする。
Then, as shown in FIG. 4B, the silicon nitride film 403 and the pad oxide film 402 in the opened region are selectively dry-etched.

【0022】更に、図4(c)に示すように開口された
領域の前記シリコン基板と露出したシリコン酸化膜を窒
化する。
Further, as shown in FIG. 4 (c), the silicon substrate and the exposed silicon oxide film in the open area are nitrided.

【0023】次に、図4(d)に示すように開口された
領域をドライエッチングにより、浅い溝406を形成す
る。
Next, as shown in FIG. 4D, a shallow groove 406 is formed in the opened region by dry etching.

【0024】ついで、図4(e)に示すように前記シリ
コン窒化膜403をマスクとして、熱酸化を行うことに
よりフィールド酸化膜として厚い酸化膜407を形成
し、図4(f)の構造を得る。この技術もバーズビーク
の抑制を狙ったものである。
Then, as shown in FIG. 4E, a thick oxide film 407 is formed as a field oxide film by performing thermal oxidation using the silicon nitride film 403 as a mask to obtain the structure of FIG. 4F. . This technology is also aimed at suppressing bird's beaks.

【0025】これから、本発明の実施例について説明す
る。まず、図1について説明する。図1(a)に示すよ
うに素子分離領域を形成するためにシリコン基板101
のウェーハ上にストレス緩和のためのパッド酸化膜を8
00℃〜1100℃の酸素雰囲気中または、水蒸気雰囲
気中で熱酸化することにより数十Åから300Åの厚さ
のシリコン酸化膜102を成長させる。
Now, embodiments of the present invention will be described. First, FIG. 1 will be described. As shown in FIG. 1A, a silicon substrate 101 is formed to form an element isolation region.
8 pad oxide film to relieve stress
A silicon oxide film 102 having a thickness of several tens of degrees to 300 degrees is grown by thermal oxidation in an oxygen atmosphere at 00 ° C. to 1100 ° C. or in a steam atmosphere.

【0026】次にウェーハ全面にCVD法により800
Åから2000Åの厚さのシリコン窒化膜103を堆積
する。それから、レジスト膜104をウェーハ全面に塗
布した後、フォトリソグラフィー技術によりフィールド
酸化膜の形成予定領域を選択的に開口する。
Next, 800 wafers are formed on the entire surface of the wafer by CVD.
A silicon nitride film 103 having a thickness of {2000} is deposited. Then, after a resist film 104 is applied on the entire surface of the wafer, a region where a field oxide film is to be formed is selectively opened by photolithography.

【0027】次に図1(b)に示すようにドライエッチ
ング法により圧力数百mTorr下でCH4またはCH4
2のエッチングガスを用いてレジスト開口部のシリコ
ン窒化膜をエッチングする。
Next, as shown in FIG. 1B, CH 4 or CH 4 is applied by a dry etching method under a pressure of several hundred mTorr.
The silicon nitride film in the resist opening is etched using an O 2 etching gas.

【0028】さらに、図1(c)に示すようにドライエ
ッチング法により圧力数Torr下でCHF3のエッチ
ングガスを用いてシリコン酸化膜をエッチングした後、
ドライエッチング法により、圧力数百mTorr下でC
4のエッチングガスを数10cc/分の流量、RFパ
ワー200〜300Wでプラズマを発生させ、レジスト
開口部のシリコン基板をエッチングし、浅い溝105を
形成する。
Further, as shown in FIG. 1 (c), the silicon oxide film is etched by dry etching using a CHF 3 etching gas under a pressure of several Torr.
By dry etching, C under a pressure of several hundred mTorr
Plasma is generated with an F 4 etching gas at a flow rate of several tens of cc / min and RF power of 200 to 300 W, and the silicon substrate at the resist opening is etched to form a shallow groove 105.

【0029】それから、図1(d)に示すようにCVD
法によりシリコン酸化膜106を堆積する。
Then, as shown in FIG.
A silicon oxide film 106 is deposited by the method.

【0030】その後、図1(e)に示すようにドライエ
ッチング法により圧力数Torr下でCHF3のエッチ
ングガスを用いてシリコン酸化膜をエッチングし、シリ
コン窒化膜103の端に側壁107を形成する。
Thereafter, as shown in FIG. 1E, the silicon oxide film is etched by a dry etching method at a pressure of several Torr using an etching gas of CHF 3 to form a side wall 107 at the end of the silicon nitride film 103. .

【0031】次に図1(f)に示すようにN(窒素)イ
オンを1014cm-2〜1015cm-2以上のドーズ量で注
入する。それによりN(窒素)の入ったシリコン酸化膜
の側壁107’とシリコン基板領域109を形成する。
Next, as shown in FIG. 1F, N (nitrogen) ions are implanted at a dose of 10 14 cm −2 to 10 15 cm −2 or more. Thereby, a side wall 107 'of the silicon oxide film containing N (nitrogen) and a silicon substrate region 109 are formed.

【0032】ついで、図1(g)に示すようにドライエ
ッチング法により圧力数Torr下でCHF3のエッチ
ングガスを用いてウェーハ面に対して平行な面に付いて
いる窒素を含むシリコン基板をエッチングし、浅い溝1
10を形成する。
Then, as shown in FIG. 1 (g), the silicon substrate containing nitrogen on the surface parallel to the wafer surface is etched by dry etching at a pressure of several Torr using an etching gas of CHF 3. And shallow groove 1
Form 10.

【0033】それから、図1(h)に示すように前記シ
リコン窒化膜103と側壁107’をマスクとして、1
000℃〜1150℃の条件下でウェット酸化、ドライ
酸化、またはウェット酸化とドライ酸化を併用すること
によりフィールド酸化膜として厚い酸化膜111を形成
する。
Then, as shown in FIG. 1H, using the silicon nitride film 103 and the side wall 107 'as a mask,
A thick oxide film 111 is formed as a field oxide film by wet oxidation, dry oxidation, or a combination of wet oxidation and dry oxidation at a temperature of 000 ° C. to 1150 ° C.

【0034】続いて、図1(i)に示すようにシリコン
窒化膜を除去する前にシリコン窒化膜上に形成された薄
いシリコン酸化膜、フィールド酸化膜の上部と側壁10
7’をフッ酸を含む溶液にてエッチングする。エッチン
グ量は側壁107’を完全に取り除く程度に行う。そし
て、100数十℃程度の熱リン酸にてシリコン窒化膜1
03と側壁107’をエッチングする。
Subsequently, as shown in FIG. 1I, a thin silicon oxide film formed on the silicon nitride film before removing the silicon nitride film, the upper portion of the field oxide film and the side wall 10 are formed.
7 'is etched with a solution containing hydrofluoric acid. The amount of etching is such that the side wall 107 'is completely removed. Then, the silicon nitride film 1 is heated with hot phosphoric
03 and the side wall 107 'are etched.

【0035】それから後は通常の工程を行い、MISト
ランジスタを形成する。
Thereafter, a normal process is performed to form a MIS transistor.

【0036】このように形成された素子分離領域は側壁
幅だけフォトリソグラフィー技術の限界以上のより狭い
領域を開口でき、微細化が可能となる。
The element isolation region thus formed can open a narrower region than the limit of the photolithography technique only by the width of the side wall, so that miniaturization is possible.

【0037】また、フィールド酸化膜形成工程において
側壁部に注入されているN(窒素)により酸化剤の酸素
の進入が抑えられるため、バーズビークは短くなる。
In the field oxide film formation step, N (nitrogen) injected into the side wall suppresses the entry of oxygen as an oxidant, so that the bird's beak is shortened.

【0038】次に、図2について説明する。図2(a)
に示すように素子分離領域を形成するためにシリコン基
板201のウェーハ上にストレス緩和のためのパッド酸
化膜を800℃〜1100℃の酸素雰囲気中または、水
蒸気雰囲気中で熱酸化することにより数十Åから300
Åの厚さのシリコン酸化膜202を成長させる。
Next, FIG. 2 will be described. FIG. 2 (a)
In order to form an element isolation region, a pad oxide film for relaxing stress is formed on a wafer of a silicon substrate 201 by thermal oxidation in an oxygen atmosphere at 800 ° C. to 1100 ° C. or in a steam atmosphere as shown in FIG. Å to 300
A silicon oxide film 202 having a thickness of Å is grown.

【0039】次にウェーハ全面にCVD法により800
Åから2000Åの厚さのシリコン窒化膜203を堆積
する。それから、レジスト膜204をウェーハ全面に塗
布した後、フォトリソグラフィー技術によりフィールド
酸化膜の形成予定領域を選択的に開口する。
Next, the entire surface of the wafer is 800
A silicon nitride film 203 having a thickness of {2000} is deposited. Then, after a resist film 204 is applied over the entire surface of the wafer, a region where a field oxide film is to be formed is selectively opened by photolithography.

【0040】次に図2(b)に示すようにドライエッチ
ング法により圧力数百mTorr下でCH4またはCH4
2のエッチングガスを用いてレジスト開口部のシリコ
ン窒化膜をエッチングする。
Next, as shown in FIG. 2B, CH 4 or CH 4 is applied by a dry etching method under a pressure of several hundred mTorr.
The silicon nitride film in the resist opening is etched using an O 2 etching gas.

【0041】さらに、図2(c)に示すようにドライエ
ッチング法により圧力数Torr下でCHF3のエッチ
ングガスを用いてシリコン酸化膜をエッチングした後、
ドライエッチング法により、圧力数百mTorr下でC
4のエッチングガスを数10cc/分の流量、RFパ
ワー200〜300Wでプラズマを発生させ、レジスト
開口部のシリコン基板をエッチングし、浅い溝205を
形成する。
Further, as shown in FIG. 2C, the silicon oxide film is etched by dry etching using a CHF 3 etching gas under a pressure of several Torr.
By dry etching, C under a pressure of several hundred mTorr
Plasma is generated with an F 4 etching gas at a flow rate of several tens of cc / min and RF power of 200 to 300 W, and the silicon substrate at the resist opening is etched to form a shallow groove 205.

【0042】それから、図2(d)に示すようにCVD
法によりポリシリコン酸化膜またはアモルファスシリコ
ン膜206を堆積しする。
Then, as shown in FIG.
A polysilicon oxide film or an amorphous silicon film 206 is deposited by the method.

【0043】その後、図2(e)に示すようにHBr、
Cl2 及びO2 の混合ガスを用い、数mTorrの圧力
下でエッチングを行い、ポリシリコン酸化膜またはアモ
ルファスシリコン膜206をエッチングし、シリコン窒
化膜203の端に側壁207を形成する。次に図2
(f)に示すようにN(窒素)イオンを1014cm-2
1015cm-2以上のドーズ量で注入する。それによりN
(窒素)の入ったポリシリコン酸化膜またはアモルファ
スシリコン膜206の側壁207’とシリコン基板領域
209を形成する。
Thereafter, as shown in FIG.
Using a mixed gas of Cl 2 and O 2 , etching is performed under a pressure of several mTorr to etch the polysilicon oxide film or the amorphous silicon film 206 to form a sidewall 207 at an end of the silicon nitride film 203. Next, FIG.
As shown in (f), N (nitrogen) ions are introduced at 10 14 cm -2 or less .
Implant at a dose of 10 15 cm -2 or more. Thereby N
The silicon substrate region 209 and the side wall 207 ′ of the polysilicon oxide film or the amorphous silicon film 206 containing (nitrogen) are formed.

【0044】ついで、図2(g)に示すようにドライエ
ッチング法により圧力数Torr下でCHF3のエッチ
ングガスを用いてウェーハ面に対して平行な面に付いて
いる窒素を含むシリコン基板をエッチングし、浅い溝2
10を形成する。
Then, as shown in FIG. 2 (g), the silicon substrate containing nitrogen on the surface parallel to the wafer surface is etched by dry etching using a CHF 3 etching gas under a pressure of several Torr. And shallow groove 2
Form 10.

【0045】それから、図2(h)に示すように前記シ
リコン窒化膜203と側壁207’をマスクとして、1
000℃〜1150℃の条件下でウェット酸化、ドライ
酸化、またはウェット酸化とドライ酸化を併用すること
によりフィールド酸化膜として厚い酸化膜210を形成
する。この時、側壁207’も酸化されシリコン酸化膜
となる。
Then, as shown in FIG. 2H, using the silicon nitride film 203 and the side walls 207 'as a mask,
A thick oxide film 210 is formed as a field oxide film by wet oxidation, dry oxidation, or a combination of wet oxidation and dry oxidation at a temperature of 000 ° C. to 1150 ° C. At this time, the side wall 207 'is also oxidized to become a silicon oxide film.

【0046】続いて、図2(i)に示すようにシリコン
窒化膜を除去する前にシリコン窒化膜上に形成された薄
いシリコン酸化膜、フィールド酸化膜の上部と側壁20
7’をフッ酸を含む溶液にてエッチングする。エッチン
グ量は側壁207’を完全に取り除く程度に行う。そし
て、100数十℃程度の熱リン酸にてシリコン窒化膜2
03と側壁207’をエッチングする。
Subsequently, as shown in FIG. 2I, a thin silicon oxide film formed on the silicon nitride film before removing the silicon nitride film, the upper portion of the field oxide film and the side wall 20 are formed.
7 'is etched with a solution containing hydrofluoric acid. The amount of etching is such that the side wall 207 'is completely removed. Then, the silicon nitride film 2 is heated with hot phosphoric
03 and the side wall 207 'are etched.

【0047】それから後は通常の工程を行い、MISト
ランジスタを形成する。
Thereafter, a normal process is performed to form a MIS transistor.

【0048】このように形成された素子分離領域は側壁
幅だけフォトリソグラフィー技術の限界以上のより狭い
領域を開口でき、微細化が可能となる。
In the element isolation region formed in this way, a narrower region than the limit of the photolithography technique can be opened by the side wall width, and miniaturization is possible.

【0049】また、フィールド酸化膜形成工程において
側壁部に注入されているN(窒素)により酸化剤の酸素
の進入が抑えられるため、バーズビークは短くなる。
In the field oxide film formation step, N (nitrogen) injected into the side wall suppresses the entry of oxygen as an oxidant, so that the bird's beak is shortened.

【0050】さらに、側壁部がポリシリコン酸化膜また
はアモルファスシリコン膜であるためその下に形成され
るシリコン酸化膜とシリコン基板とのストレスは軽減さ
れる。
Further, since the side wall is a polysilicon oxide film or an amorphous silicon film, the stress between the silicon oxide film formed thereunder and the silicon substrate is reduced.

【0051】[0051]

【発明の効果】以上説明したように本発明によれば以下
の効果を有する。
As described above, the present invention has the following effects.

【0052】このように形成された素子分離領域はシリ
コン基板をエッチングしている領域を酸化するため、酸
化反応により盛り上がったシリコン酸化膜から成るフィ
ールド酸化膜の最上部は従来に比べて、素子形成面に対
して低くなる。
Since the device isolation region formed in this manner oxidizes the region where the silicon substrate is etched, the uppermost part of the field oxide film made of the silicon oxide film which is raised by the oxidation reaction is higher than in the conventional device. Lower to the surface.

【0053】そのため、平坦な形状を得ることができ
る。また、フィールド酸化膜形成時に酸化防止膜のマス
クとしてのシリコン窒化膜の側壁部もN(窒素)が混入
された層が酸化防止膜として働くため、バーズビークの
伸びを抑えることができる。
Therefore, a flat shape can be obtained. Further, also at the side wall of the silicon nitride film as a mask of the antioxidant film at the time of forming the field oxide film, the layer in which N (nitrogen) is mixed acts as the antioxidant film, so that the bird's beak can be suppressed from growing.

【0054】したがって、上記の技術によれば、平坦な
ウェーハ形状を得ることとバーズビークの伸びを抑える
ことができる。その効果として、後の工程でのフォトリ
ソグラフィー技術を使った場合の不具合が防げ、かつ素
子形成領域が狭くなることが防げる。更に、ポリシリコ
ン酸化膜またはアモルファスシリコン膜を側壁に使用す
る場合、シリコン基板にかかるストレスも少ないという
効果がある。
Therefore, according to the above technique, it is possible to obtain a flat wafer shape and to suppress the bird's beak from growing. As an effect thereof, it is possible to prevent a problem when using a photolithography technique in a later step and prevent a device formation region from being narrowed. Further, when a polysilicon oxide film or an amorphous silicon film is used for the side wall, there is an effect that stress applied to the silicon substrate is small.

【0055】よって、半導体装置の製造において精度が
高く、高品質かつ微細化が可能な半導体装置の製造方法
を提供することができる。
Accordingly, it is possible to provide a method of manufacturing a semiconductor device which has high accuracy in manufacturing the semiconductor device, and which can be miniaturized with high quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体装置の製造方法の工程順に
沿ったウェーハの断面図である。
FIG. 1 is a cross-sectional view of a wafer along a process order of a method of manufacturing a semiconductor device according to the present invention.

【図2】本発明による半導体装置の製造方法の工程順に
沿ったウェーハの断面図である。
FIG. 2 is a cross-sectional view of a wafer along a process sequence of a method of manufacturing a semiconductor device according to the present invention.

【図3】従来の半導体装置の製造方法の工程順に沿った
ウェーハの断面図である。
FIG. 3 is a cross-sectional view of a wafer along a process sequence of a conventional method for manufacturing a semiconductor device.

【図4】従来の半導体装置の製造方法の工程順に沿った
ウェーハの断面図である。
FIG. 4 is a cross-sectional view of a wafer along a process sequence of a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

101、201、301、401 シリコン基板 102、202、302、402 シリコン酸化膜 103、203、303、403 シリコン窒化膜 104、204、304、404 レジスト 105、205、305 フィールド酸化形成予定領
域の溝 106 CVDシリコン酸化膜 206 CVDポリシリコン膜またはアモルファスシ
リコン膜 107 シリコン酸化膜の側壁 207 CVDポリシリコン膜またはアモルファスシ
リコン膜の側壁 107’ 窒素が混入されたシリコン酸化膜の側壁 207’ 窒素が混入されたCVDポリシリコン膜また
はアモルファスシリコン膜の側壁 108、208 N(窒素イオン) 109、208、405 窒素が混入されたシリコン
基板 406 窒素が混入されたシリコン酸化膜 110、210、407 窒素が混入された部分をエ
ッチングしてできた溝 111、211、306、408 フィールド酸化膜
101, 201, 301, 401 Silicon substrate 102, 202, 302, 402 Silicon oxide film 103, 203, 303, 403 Silicon nitride film 104, 204, 304, 404 Resist 105, 205, 305 Groove 106 in field oxidation planned region CVD silicon oxide film 206 CVD polysilicon film or amorphous silicon film 107 Side wall of silicon oxide film 207 Side wall of CVD polysilicon film or amorphous silicon film 107 ′ Side wall of silicon oxide film mixed with nitrogen 207 ′ CVD mixed with nitrogen Side walls 108, 208 N (nitrogen ions) 109, 208, 405 of polysilicon film or amorphous silicon film Silicon substrate 406 mixed with nitrogen Silicon oxide film 110, 210, 407 mixed with nitrogen 111, 211, 306, 408 Field oxide film formed by etching the portion in which is mixed

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】フィールド酸化膜を形成する工程において
酸化防止膜をパッド酸化膜を介し、シリコン基板上に選
択的に設ける工程、前記酸化防止膜が開口された領域の
パッド酸化膜を除去する工程、さらにシリコン基板をエ
ッチングし、溝を形成する工程、前記開口部のシリコン
基板を酸化しシリコン酸化膜を形成する工程、前記溝に
側壁を設ける工程、前記側壁にN(窒素)を斜めからイ
オン注入する工程、前記溝の底面部のシリコン酸化膜を
除去する工程、前記溝の側側壁と前記酸化防止膜をマス
クとして酸化を行う工程を含むことを特徴とする半導体
装置の製造方法。
A step of selectively providing an antioxidant film on a silicon substrate via a pad oxide film in a step of forming a field oxide film; and a step of removing the pad oxide film in a region where the antioxidant film is opened. Etching a silicon substrate to form a groove; oxidizing the silicon substrate in the opening to form a silicon oxide film; providing a side wall in the groove; A method for manufacturing a semiconductor device, comprising: a step of implanting; a step of removing a silicon oxide film at a bottom portion of the groove; and a step of oxidizing using a side wall of the groove and the antioxidant film as a mask.
【請求項2】前記酸化防止膜に側壁を設ける工程におい
て、側壁をシリコン酸化膜により形成することを特徴と
する請求項1記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of providing a side wall on the oxidation preventing film, the side wall is formed of a silicon oxide film.
【請求項3】前記酸化防止膜に側壁を設ける工程におい
て、側壁をポリシリコン膜または、アモルファスシリコ
ン膜により形成することを特徴とする請求項1記載の半
導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of providing a side wall on the oxidation preventing film, the side wall is formed of a polysilicon film or an amorphous silicon film.
JP20400396A 1996-08-01 1996-08-01 Manufacture of semiconductor device Withdrawn JPH1050694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20400396A JPH1050694A (en) 1996-08-01 1996-08-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20400396A JPH1050694A (en) 1996-08-01 1996-08-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH1050694A true JPH1050694A (en) 1998-02-20

Family

ID=16483172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20400396A Withdrawn JPH1050694A (en) 1996-08-01 1996-08-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH1050694A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349377B1 (en) * 1999-12-30 2002-08-21 주식회사 하이닉스반도체 Method of making trench used amorphous silicon
KR100451519B1 (en) * 2002-12-09 2004-10-07 주식회사 하이닉스반도체 Method for manufacturing STI of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349377B1 (en) * 1999-12-30 2002-08-21 주식회사 하이닉스반도체 Method of making trench used amorphous silicon
KR100451519B1 (en) * 2002-12-09 2004-10-07 주식회사 하이닉스반도체 Method for manufacturing STI of semiconductor device

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
JPS6340337A (en) Method of isolating integrated circuit
US6100160A (en) Oxide etch barrier formed by nitridation
JPH04346229A (en) Method of separating element of semiconductor device
JPH0216574B2 (en)
JPH06163532A (en) Method for isolation of semiconductor element
JP2002110782A (en) Semiconductor device and its manufacturing method
TWI253686B (en) Method of fabricating a gate oxide layer
JPH09326391A (en) Manufacture of element isolation oxide film
US6261926B1 (en) Method for fabricating field oxide
JPH1050694A (en) Manufacture of semiconductor device
JP2000022153A (en) Semiconductor device and manufacture thereof
JPH1050693A (en) Manufacture of semiconductor device
JP2004247444A (en) Forming method of thin film pattern
JPH0555361A (en) Semiconductor device and manufacture thereof
JPH1050695A (en) Manufacture of semiconductor device
JPS5856436A (en) Manufacture of semiconductor device
JPH07302791A (en) Formation of field oxidized film of semiconductor element
US6365524B1 (en) Method for making a concave bottom oxide within a trench
KR20050049833A (en) Method of isolation in semiconductor device
JPH1012606A (en) Manufacture of semiconductor device
JP2000306990A (en) Manufacture of semiconductor device
JPH09330920A (en) Manufacture of semiconductor device
JPH11135610A (en) Manufacture of semiconductor device
JP2003051536A (en) Wafer treatment method and production method for semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007