JP2003051536A - Wafer treatment method and production method for semiconductor device - Google Patents

Wafer treatment method and production method for semiconductor device

Info

Publication number
JP2003051536A
JP2003051536A JP2001237383A JP2001237383A JP2003051536A JP 2003051536 A JP2003051536 A JP 2003051536A JP 2001237383 A JP2001237383 A JP 2001237383A JP 2001237383 A JP2001237383 A JP 2001237383A JP 2003051536 A JP2003051536 A JP 2003051536A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
film
groove pattern
wet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001237383A
Other languages
Japanese (ja)
Inventor
Tsutomu Aisaka
勉 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001237383A priority Critical patent/JP2003051536A/en
Publication of JP2003051536A publication Critical patent/JP2003051536A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a wafer treatment method with which the corner of a rugged pattern formed on the surface of a wafer can be sufficiently rounded without damaging the relevant wafer, and a production method for semiconductor device for performing such a treatment method. SOLUTION: After a groove pattern 7 is formed on the surface layer of a silicon wafer 1, an oxidized film 9 is grown on the inner wall of the groove pattern 7 by wet treatment using an oxidized solution. Next, the oxidized film 9 is selectively removed by wet etching. Afterwards, element separating materials 13 are buried in the groove pattern 7 through a thermal oxidized film 11, the excessive element separating materials 13 are removed from the surface of the silicon wafer 1, and an element separating area 15 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、基板処理方法およ
び半導体装置の製造方法に関し、特には、キャパシタ用
の電極や素子分離用の溝パターン等の凹凸パターンが形
成された基板表面の処理方法およびこの処理方法を行う
半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of processing a substrate and a method of manufacturing a semiconductor device, and more particularly, to a method of processing a surface of a substrate on which a concavo-convex pattern such as an electrode for a capacitor or a groove pattern for element isolation is formed. The present invention relates to a method for manufacturing a semiconductor device that performs this processing method.

【0002】[0002]

【従来の技術】半導体装置の製造工程において、溝型の
素子分離領域としていわゆるSTI(Shallow Trench I
solation)を形成する場合、先ず、シリコン基板1の表
面に熱酸化によりパッド酸化膜を形成し、次いでCVD
(chemical vapor deposition)法によって窒化シリコン
膜を形成する。その後、窒化シリコン膜上にレジストパ
ターンを形成し、このレジストパターンをマスクに用い
て窒化シリコン膜とパッド酸化膜をエッチングし、レジ
ストパターンを除去する。しかる後、窒化シリコン膜を
マスクにしてシリコン基板1をエッチングし、当該シリ
コン基板1の表面層に素子分離用の溝パターンを形成す
る。
2. Description of the Related Art In a semiconductor device manufacturing process, a so-called STI (Shallow Trench I) is used as a trench type element isolation region.
When forming a solation), first, a pad oxide film is formed on the surface of the silicon substrate 1 by thermal oxidation, and then CVD
A silicon nitride film is formed by the (chemical vapor deposition) method. After that, a resist pattern is formed on the silicon nitride film, the silicon nitride film and the pad oxide film are etched using this resist pattern as a mask, and the resist pattern is removed. Then, the silicon substrate 1 is etched using the silicon nitride film as a mask to form a groove pattern for element isolation on the surface layer of the silicon substrate 1.

【0003】その後、この溝パターンの内壁を酸化膜で
覆い、次いで溝パターン内を埋め込む状態で素子分離材
料を形成し、次いでシリコン基板上の余分な素子分離材
料と窒化シリコン膜とを除去することで、溝パターン内
を素子分離材料で埋め込んでなる溝型の素子分離領域を
形成する。
After that, the inner wall of the groove pattern is covered with an oxide film, and then an element isolation material is formed in a state where the inside of the groove pattern is buried, and then the excess element isolation material and the silicon nitride film on the silicon substrate are removed. Then, a groove type element isolation region is formed by filling the inside of the groove pattern with an element isolation material.

【0004】ところで、このように形成された素子分離
領域を有する半導体装置においては、溝パターンによっ
て分離された素子領域の境界部に角部が存在している
と、この角部に電界が集中し、素子領域上に形成される
ゲート絶縁膜の信頼性が低下したり、漏れ電流が生じる
問題が発生する。このため、上述した素子分離領域の形
成工程においては、溝パターンに角部が形成されること
のないように、溝パターン形成後に熱酸化膜を形成し、
この熱酸化膜をドライエッチングによって除去すること
で角部を鈍化させる工程が行われている。
By the way, in a semiconductor device having an element isolation region formed in this way, if there is a corner at the boundary between the element regions separated by the groove pattern, the electric field concentrates at this corner. However, the reliability of the gate insulating film formed on the element region may be reduced, or leakage current may occur. Therefore, in the step of forming the element isolation region described above, a thermal oxide film is formed after the groove pattern is formed so that corners are not formed in the groove pattern,
A step of blunting the corners is performed by removing the thermal oxide film by dry etching.

【0005】[0005]

【発明が解決しようとする課題】ところが、溝パターン
の内壁に熱酸化膜を形成し、これをドライエッチングに
よって除去する方法では、ドライエッチングによるダメ
ージが溝パターンの内壁に入り易く、これによりリーク
電流が増加するといった問題が生じる。しかも、熱酸化
膜を形成する際の熱酸化の温度が高い場合には、溝パタ
ーンの底部に角部が残る。このため、溝底部における電
界集中を防止することができない。一方、熱酸化の温度
が低い場合には、溝パターンの開口上部がオーバーハン
グ状態になるため、例えば溝パターン内の素子分離材料
の埋め込み状態が悪化し、素子領域に形成される半導体
素子の特性劣化を引き起こすといった問題がある。
However, in the method of forming a thermal oxide film on the inner wall of the groove pattern and removing it by dry etching, damage due to dry etching easily enters the inner wall of the groove pattern, which results in leakage current. Will increase. Moreover, when the temperature of thermal oxidation when forming the thermal oxide film is high, a corner remains at the bottom of the groove pattern. Therefore, it is not possible to prevent the electric field concentration at the bottom of the groove. On the other hand, when the temperature of thermal oxidation is low, the opening upper part of the groove pattern becomes overhung, so that, for example, the embedded state of the element isolation material in the groove pattern deteriorates, and the characteristics of the semiconductor element formed in the element region are reduced. There is a problem of causing deterioration.

【0006】そこで本発明は、下地表面層に損傷を与え
ることなく、基板の表面に形成された凹凸パターンの角
部を十分に鈍化させることが可能な基板処理方法及びこ
の処理方法を行う半導体装置の製造方法を提供すること
を目的とする。
Therefore, the present invention provides a substrate processing method capable of sufficiently blunting the corners of an uneven pattern formed on the surface of a substrate without damaging the underlying surface layer, and a semiconductor device performing this processing method. It aims at providing the manufacturing method of.

【0007】[0007]

【課題を解決するための手段】このような目的を達成す
るための本発明は、凹凸パターンを有する基板表面の処
理方法であって、酸化性溶液を用いたウェット処理によ
って基板の表面層に酸化膜を成長させた後、当該酸化膜
をウェットエッチングによって選択的に除去することを
特徴としている。
The present invention for achieving the above object is a method for treating a surface of a substrate having an uneven pattern, wherein a surface layer of the substrate is oxidized by a wet treatment using an oxidizing solution. After the film is grown, the oxide film is selectively removed by wet etching.

【0008】以上のような処理方法では、凹凸パターン
を有する基板の表面層に酸化性溶液を用いたウェット処
理によって酸化膜を成長させる。ここで、酸化性溶液を
用いたウェット処理による酸化膜の成長は、酸化性溶液
からの酸素の供給によって律速される。このため、凹凸
パターンを有する基板の表面においては、その平坦部と
比較して凸状の角部に対して十分に酸素が供給されて酸
化が進み易く、この部分における酸化膜の膜厚が厚くな
る。一方、凹状の角部に対しては酸素の供給量が不足気
味になるため酸化が進み難く、この部分における酸化膜
の膜厚が薄くなる。つまり、基板表面には、凸状の角部
が厚く、凹状の角部が薄い酸化膜が形成されることにな
る。したがって、このような酸化膜をウェットエッチン
グによって除去することで、下地となる基板の表面層に
損傷を与えることなく、当該基板の表面における凸状の
角部および凹状の角部が鈍化される。
In the above processing method, an oxide film is grown on the surface layer of a substrate having an uneven pattern by a wet process using an oxidizing solution. Here, the growth of the oxide film by the wet treatment using the oxidizing solution is controlled by the supply of oxygen from the oxidizing solution. Therefore, on the surface of the substrate having the concavo-convex pattern, oxygen is sufficiently supplied to the convex corners as compared with the flat portions, and the oxidation easily progresses, and the thickness of the oxide film in this portion is large. Become. On the other hand, since the amount of oxygen supplied to the concave corners tends to be insufficient, it is difficult for the oxidation to proceed, and the thickness of the oxide film at this portion becomes thin. That is, an oxide film having a thick convex corner and a thin concave corner is formed on the surface of the substrate. Therefore, by removing such an oxide film by wet etching, the convex corners and the concave corners on the surface of the substrate are blunted without damaging the surface layer of the underlying substrate.

【0009】また本発明は、溝型の素子分離領域を備え
た半導体装置の製造方法でもあり、基板の表面層に溝パ
ターンを形成した後、酸化性溶液を用いたウェット処理
によって溝パターンの内壁に酸化膜を成長させ、次いで
この酸化膜をウェットエッチングによって選択的に除去
する。その後、溝パターン内を素子分離材料で埋め込
む。
The present invention is also a method of manufacturing a semiconductor device having a groove-type element isolation region, in which a groove pattern is formed on a surface layer of a substrate and then an inner wall of the groove pattern is formed by a wet process using an oxidizing solution. An oxide film is grown on the substrate, and the oxide film is selectively removed by wet etching. After that, the inside of the groove pattern is filled with an element isolation material.

【0010】このような製造方法では、溝パターンの表
面層に酸化性溶液を用いたウェット処理によって酸化膜
を成長させ、この酸化膜をウェットエッチングによって
選択的に除去しているため、上述した基板処理方法と同
様に、基板の表面層に損傷を与えることなく、溝パター
ンにおける凸状の角部および凹状の角部が鈍化される。
In such a manufacturing method, an oxide film is grown on the surface layer of the groove pattern by a wet process using an oxidizing solution, and the oxide film is selectively removed by wet etching. Similar to the treatment method, the convex corners and the concave corners in the groove pattern are blunted without damaging the surface layer of the substrate.

【0011】さらに本発明は、キャパシタを備えた半導
体装置の製造方法でもあり、基板上に第1電極を立設さ
せる状態で形成した後、酸化性溶液を用いたウェット処
理によって第1電極の表面層に酸化膜を成長させ、次い
で当該酸化膜をウェットエッチングによって選択的に除
去する。その後、第1電極を覆う状態で誘電膜および第
2電極膜を形成する。
Further, the present invention is also a method of manufacturing a semiconductor device having a capacitor, in which the surface of the first electrode is formed by wet processing using an oxidizing solution after forming the first electrode on the substrate in a standing state. An oxide film is grown on the layer and then the oxide film is selectively removed by wet etching. Then, a dielectric film and a second electrode film are formed in a state of covering the first electrode.

【0012】このような製造方法では、基板上に立設さ
れた第1電極の表面層に酸化性溶液を用いた処理によっ
て酸化膜を成長させ、この酸化膜をウェットエッチング
によって選択的に除去しているため、上述した基板処理
方法と同様に、下地である基板や第1電極の表面層に損
傷を与えることなく、第1電極における凸状の角部およ
び凹状の角部が鈍化される。
In such a manufacturing method, an oxide film is grown on the surface layer of the first electrode erected on the substrate by using an oxidizing solution, and the oxide film is selectively removed by wet etching. Therefore, similarly to the substrate processing method described above, the convex corners and the concave corners of the first electrode are blunted without damaging the underlying substrate or the surface layer of the first electrode.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【0014】(第1実施形態)図1は、本発明の第1実
施形態として、溝型の素子分離領域(いわゆるSTI)
を備えた半導体装置の製造方法を説明するための断面工
程図である。以下、この図を用いて本発明の第1実施形
態を説明する。
(First Embodiment) FIG. 1 shows, as a first embodiment of the present invention, a groove type element isolation region (so-called STI).
FIG. 6 is a cross-sectional process diagram for describing the method for manufacturing the semiconductor device including the above. Hereinafter, the first embodiment of the present invention will be described with reference to this drawing.

【0015】先ず、図1(1)に示すように、シリコン
基板1の表面を熱酸化させることによって酸化シリコン
からなるパッド酸化膜3を形成し、次いでCVD法によ
ってパッド酸化膜3上に窒化シリコン膜5を形成する。
First, as shown in FIG. 1A, the surface of the silicon substrate 1 is thermally oxidized to form a pad oxide film 3 made of silicon oxide, and then silicon nitride is formed on the pad oxide film 3 by a CVD method. The film 5 is formed.

【0016】次いで、リソグラフィ法によって、窒化シ
リコン膜5上にここでの図示を省略したレジストパター
ンを形成し、このレジストパターンをマスクに用いて窒
化シリコン膜5とパッド酸化膜3とをエッチングする。
ここでは、以下の工程によってシリコン基板1の表面層
に形成される素子分離領域部分の窒化シリコン膜5とパ
ッド酸化膜3とをエッチング除去する。このエッチング
が終了した後には、レジストパターンを剥離除去する。
Next, a resist pattern (not shown here) is formed on the silicon nitride film 5 by the lithography method, and the silicon nitride film 5 and the pad oxide film 3 are etched using this resist pattern as a mask.
Here, the silicon nitride film 5 and the pad oxide film 3 in the element isolation region portion formed on the surface layer of the silicon substrate 1 are removed by etching in the following steps. After this etching is completed, the resist pattern is peeled and removed.

【0017】次に、窒化シリコン膜5をマスクにして、
シリコン基板1の表面層をドライエッチングにより異方
的にエッチングし、これによってシリコン基板1の表面
層に溝パターン7(凹凸パターン)を形成する。
Next, using the silicon nitride film 5 as a mask,
The surface layer of the silicon substrate 1 is anisotropically etched by dry etching to form a groove pattern 7 (concave pattern) on the surface layer of the silicon substrate 1.

【0018】次いで、図1(2)に示すように、例えば
フッ化水素酸水溶液を用いた処理によって、パッド酸化
膜3を選択的にウェットエッチングし、エッチング側壁
に露出しているパッド酸化膜3を奥行き方向に後退させ
て窒化シリコン膜5下にアンダーカットを形成する。こ
れにより、シリコン基板1に形成された溝パターン7の
開口上端に位置する凸状角部Aの上面を露出させる。ま
た、このウェットエッチングにおいては、フッ化水素酸
水溶液の濃度および温度、さらにはエッチング時間を調
整することで、パッド酸化膜3を所望の後退量だけエッ
チングする。
Next, as shown in FIG. 1B, the pad oxide film 3 is selectively wet-etched by, for example, a treatment using an aqueous solution of hydrofluoric acid to expose the pad oxide film 3 exposed on the etching side wall. Are recessed in the depth direction to form an undercut under the silicon nitride film 5. As a result, the upper surface of the convex corner portion A located at the upper end of the opening of the groove pattern 7 formed in the silicon substrate 1 is exposed. Further, in this wet etching, the pad oxide film 3 is etched by a desired retreat amount by adjusting the concentration and temperature of the hydrofluoric acid aqueous solution, and further by adjusting the etching time.

【0019】尚、このウェットエッチングにおいては、
フッ化水素酸水溶液の他に、フッ化アンモニウム水溶液
や、フッ化水素酸とフッ化アンモニウムとの混合水溶
液、フッ化水素酸と過酸化水素水との混合水溶液、フッ
化水素酸と塩酸との混合水溶液さらにはフッ化水素酸と
界面活性剤との混合水溶液のようなフッ化水素酸を含有
する水溶液をエッチング溶液として用いても良い。
In this wet etching,
In addition to the hydrofluoric acid aqueous solution, an ammonium fluoride aqueous solution, a mixed aqueous solution of hydrofluoric acid and ammonium fluoride, a mixed aqueous solution of hydrofluoric acid and hydrogen peroxide solution, and a hydrofluoric acid and hydrochloric acid solution. A mixed aqueous solution or an aqueous solution containing hydrofluoric acid such as a mixed aqueous solution of hydrofluoric acid and a surfactant may be used as the etching solution.

【0020】そして、次の工程からが、本第1実施形態
に特有の工程となる。すなわち、先ず、図1(3)に示
すように、酸化性溶液を用いたウェット処理によって、
溝パターン7の内壁を含むシリコン基板1の露出面を酸
化させ、溝パターン7の内壁に酸化膜9を成長させる。
この際用いる酸化性溶液としては、例えばオゾン水(純
水中にオゾンO3を溶解させた溶液)であることとす
る。
Then, the following steps are the steps peculiar to the first embodiment. That is, first, as shown in FIG. 1 (3), by a wet process using an oxidizing solution,
The exposed surface of the silicon substrate 1 including the inner wall of the groove pattern 7 is oxidized, and the oxide film 9 is grown on the inner wall of the groove pattern 7.
The oxidizing solution used at this time is, for example, ozone water (a solution in which ozone O 3 is dissolved in pure water).

【0021】このウェット処理を、例えばオゾン濃度2
0ppm、23℃のオゾン水を用いて行った場合、処理
を開始してから10秒程度でシリコン基板1の露出表面
に約1nmの膜厚の酸化膜が成長し、さらに処理時間を
延長した場合であっても、酸化膜9の膜厚は1nmから
それほど増加することはない。このため、このウェット
処理を常温(23℃)のオゾン水で行う場合には、効率
的に処理を行うために処理時間を10秒〜3分程度に設
定する。
This wet treatment is performed, for example, with an ozone concentration of 2
In the case of using ozone water of 0 ppm and 23 ° C., an oxide film having a thickness of about 1 nm grows on the exposed surface of the silicon substrate 1 within about 10 seconds after starting the treatment, and the treatment time is further extended. However, the thickness of the oxide film 9 does not increase so much from 1 nm. Therefore, when this wet treatment is performed with ozone water at room temperature (23 ° C.), the treatment time is set to about 10 seconds to 3 minutes in order to perform the treatment efficiently.

【0022】尚、このウェット処理においては、酸化性
溶液としてオゾン水を用いることに限定されることはな
く、オゾン水以外の酸化性溶液を用いても良い。オゾン
水以外の酸化性溶液としては、過酸化水素水、塩酸と過
酸化水素水との混合液、過酸化水素水と硫酸との混合液
などが用いられる。また、酸化膜の成長速度の向上や、
酸化膜の膜厚の増加を目的とし、酸化性溶液を加熱して
用いても良い。
The wet treatment is not limited to using ozone water as the oxidizing solution, and oxidizing solutions other than ozone water may be used. As the oxidizing solution other than ozone water, hydrogen peroxide solution, a mixed solution of hydrochloric acid and hydrogen peroxide solution, a mixed solution of hydrogen peroxide solution and sulfuric acid, and the like are used. Also, improving the growth rate of the oxide film,
The oxidizing solution may be heated and used for the purpose of increasing the thickness of the oxide film.

【0023】以上のようにしてウェット処理によって酸
化膜9を形成した後、図1(4)に示すように、この酸
化膜(9)をウェットエッチングによって選択的に除去
する。この際、エッチング溶液には、例えばフッ化水素
酸水溶液(フッ酸濃度1%、24℃)を用いることによ
り、シリコン基板1に対して酸化シリコンからなる酸化
膜(9)を選択的に除去する。この際、エッチング時間
を長くすると、パッド酸化膜3や窒化シリコン膜5がエ
ッチングされるため、これらの膜のエッチングを進めた
くない場合には、酸化膜9のみをエッチング除去するの
に必要かつ十分なエッチング時間約を設定する。例え
ば、エッチング溶液にフッ化水素酸水溶液(フッ酸濃度
1%、24℃)を用いた場合には、10秒程度で酸化膜
9が必要かつ十分にエッチング除去される。一方、この
際のエッチング時間を、酸化膜(9)が除去される時間
よりもさらに長くすることで、パッド酸化膜3を意図的
に後退させても良い。
After the oxide film 9 is formed by the wet treatment as described above, this oxide film (9) is selectively removed by wet etching as shown in FIG. 1 (4). At this time, for example, a hydrofluoric acid aqueous solution (hydrofluoric acid concentration 1%, 24 ° C.) is used as the etching solution to selectively remove the oxide film (9) made of silicon oxide with respect to the silicon substrate 1. . At this time, if the etching time is lengthened, the pad oxide film 3 and the silicon nitride film 5 are etched. Therefore, if the etching of these films is not desired, it is necessary and sufficient to remove only the oxide film 9. Set the appropriate etching time. For example, when a hydrofluoric acid aqueous solution (hydrofluoric acid concentration 1%, 24 ° C.) is used as the etching solution, the oxide film 9 is necessary and sufficiently etched and removed in about 10 seconds. On the other hand, the pad oxide film 3 may be intentionally set back by making the etching time at this time longer than the time for removing the oxide film (9).

【0024】尚、このウェットエッチングに用いられる
エッチング溶液は、フッ化水素酸水溶液に限定されるこ
とはなく、図1(2)を用いて説明したパッド酸化膜3
のウェットエッチングに用いられるエッチング溶液を用
いることができる。
The etching solution used for this wet etching is not limited to the hydrofluoric acid aqueous solution, and the pad oxide film 3 described with reference to FIG.
The etching solution used for the wet etching can be used.

【0025】そして、このウェットエッチングが終了し
た後、純水リンスを行い、次いで乾燥処理を行う。
After this wet etching is completed, a pure water rinse is performed, and then a drying process is performed.

【0026】尚、上述した図1(3)のウェット処理に
よる酸化工程と図1(4)のウェットエッチング工程と
の間には、必要に応じて純水リンス工程を入れても良
い。また、ウェット処理による酸化工程で、粘性の高い
硫酸と過酸化水素水との混合液を酸化性溶液として用い
た場合には、酸化工程の後に純水リンス工程を行うこと
が好ましい。
If necessary, a pure water rinse step may be inserted between the oxidation step by the wet process shown in FIG. 1 (3) and the wet etching step shown in FIG. 1 (4). Further, in the case where a mixed solution of highly viscous sulfuric acid and hydrogen peroxide solution is used as an oxidizing solution in the oxidizing step by wet treatment, it is preferable to perform a pure water rinse step after the oxidizing step.

【0027】以上の後、図1(5)に示すように、溝パ
ターン7の内壁に、熱処理による熱酸化膜11を形成
し、次いでCVD法によって溝パター7内を埋め込む状
態で酸化シリコンからなる素子分離材料膜13を形成す
る。尚、図1(4)を用いて説明した工程において、パ
ッド酸化膜3を後退させた場合には、溝パターン7の内
壁から溝パターン7の開口上端に位置する凸状角部の上
面にかけて連続的に熱酸化膜11を成長させることがで
きる。
After the above, as shown in FIG. 1 (5), a thermal oxide film 11 is formed on the inner wall of the groove pattern 7 by heat treatment, and is then made of silicon oxide in a state of filling the groove pattern 7 by the CVD method. The element isolation material film 13 is formed. In the step described with reference to FIG. 1D, when the pad oxide film 3 is made to recede, it is continued from the inner wall of the groove pattern 7 to the upper surface of the convex corner located at the upper end of the opening of the groove pattern 7. The thermal oxide film 11 can be grown effectively.

【0028】そして、素子分離材料膜13の形成後、窒
化シリコン膜5をストッパに用いて窒化シリコン膜5上
の素子分離材料膜13を研磨除去し、さらに熱リン酸を
用いたウェットエッチングによって窒化シリコン膜5を
除去した後、フッ化水素酸水溶液を用いたウェットエッ
チングによってシリコン基板1上のパッド酸化膜3を除
去する。これによって、図1(6)に示すように、溝パ
ターン7内に熱酸化膜11を介して素子分離材料膜13
で埋め込んでなる溝型の素子分離領域(いわゆるST
I)15を形成する。
After the element isolation material film 13 is formed, the element isolation material film 13 on the silicon nitride film 5 is polished and removed using the silicon nitride film 5 as a stopper, and further nitrided by wet etching using hot phosphoric acid. After removing the silicon film 5, the pad oxide film 3 on the silicon substrate 1 is removed by wet etching using an aqueous solution of hydrofluoric acid. As a result, as shown in FIG. 1 (6), the element isolation material film 13 is formed in the groove pattern 7 via the thermal oxide film 11.
Trench type element isolation region (so-called ST
I) Form 15.

【0029】以上説明したような半導体装置の製造方法
においては、図1(3)を用いて説明したように、溝パ
ターン7の内壁に酸化性溶液を用いたウェット処理によ
って酸化膜9を形成している。このような酸化性溶液を
用いたウェット処理は、処理を開始した初期の段階では
酸化反応律速によって酸化反応が進み、次第にシリコン
基板1の表面に形成された酸化膜9を通して酸素原子が
酸化膜9とシリコン基板1との界面に拡散する場合の拡
散に律速される反応(つまりは供給律速)となるが、結
果的には、シリコン基板1の露出面に、初期に形成され
た酸化膜9の膜厚でシリコン基板1の酸化反応が律速さ
れることになる。
In the method of manufacturing a semiconductor device as described above, as described with reference to FIG. 1C, the oxide film 9 is formed on the inner wall of the groove pattern 7 by a wet process using an oxidizing solution. ing. In the wet process using such an oxidizing solution, the oxidation reaction proceeds due to the rate of the oxidation reaction in the initial stage of the process, and oxygen atoms gradually pass through the oxide film 9 formed on the surface of the silicon substrate 1. In the case of diffusing at the interface between the silicon substrate 1 and the silicon substrate 1, the reaction is controlled by the diffusion (that is, the supply rate control). As a result, the oxide film 9 initially formed on the exposed surface of the silicon substrate 1 is The oxidation reaction of the silicon substrate 1 is rate-controlled by the film thickness.

【0030】このため、シリコン基板1の平坦面には、
酸化反応の初期の段階において均一に酸素が供給され、
均一な膜厚の酸化膜9が形成される。一方、溝パターン
7上端部の凸状の角部Aには、平坦面と比較して酸化反
応の初期の段階で十分に酸素が供給されるため酸化が進
み易く、この部分における酸化膜9の膜厚は厚くなる。
また、溝パターン7底部の凹状の角部Bには、平坦面と
比較して酸化反応の初期の段階で酸素の供給量が不足気
味になるため酸化が進み難く、この部分における酸化膜
9の膜厚が薄くなる。
Therefore, on the flat surface of the silicon substrate 1,
Oxygen is supplied uniformly in the initial stage of the oxidation reaction,
Oxide film 9 having a uniform film thickness is formed. On the other hand, since the oxygen is sufficiently supplied to the convex corner portion A at the upper end of the groove pattern 7 in the initial stage of the oxidation reaction as compared with the flat surface, the oxidation easily proceeds, and the oxide film 9 in this portion is The film thickness increases.
Further, in the concave corner portion B at the bottom of the groove pattern 7, the oxygen supply amount tends to be insufficient at the initial stage of the oxidation reaction as compared with the flat surface, so that the oxidation is difficult to proceed, and the oxide film 9 in this portion The film thickness becomes thin.

【0031】つまり、シリコン基板1の露出表面には、
凸状の角部Aが厚く、凹状の角部Bが薄い酸化膜9が形
成されることになる。したがって、次の図1(4)を用
いて説明した工程において、このような酸化膜9をウェ
ットエッチングによって除去することで、シリコン基板
1の表面層に損傷を与えることなく、シリコン基板1の
露出表面、すなわち溝パターン7の内壁における凸状の
角部および凹状の角部が鈍化される。
That is, on the exposed surface of the silicon substrate 1,
Thus, the oxide film 9 having a thick convex corner portion A and a thin concave corner portion B is formed. Therefore, in the step described below with reference to FIG. 1D, the oxide film 9 is removed by wet etching to expose the silicon substrate 1 without damaging the surface layer of the silicon substrate 1. The convex corners and concave corners on the surface, that is, the inner wall of the groove pattern 7 are blunted.

【0032】この際、過剰な熱処理を加えることが無い
ため、シリコン基板1に対して熱ストレス、熱変形など
が加わることが防止される。また、ウェットエッチング
による処理であるため、ドライエッチングを行う場合の
ようにシリコン基板1に対して損傷が加わることもな
い。
At this time, since excessive heat treatment is not applied, it is possible to prevent thermal stress and thermal deformation from being applied to the silicon substrate 1. Further, since the process is wet etching, the silicon substrate 1 is not damaged unlike the case of performing dry etching.

【0033】この結果、電界集中が生じ易い角部を鈍化
することで電界集中の発生を防止した溝型の素子分離領
域15を、シリコン基板1に損傷を与えることなく形成
することが可能になる。
As a result, it is possible to form the groove-type element isolation region 15 in which the electric field concentration is prevented from occurring by blunting the corner portion where the electric field concentration is likely to occur, without damaging the silicon substrate 1. .

【0034】尚、1回の酸化処理とその後の酸化膜のエ
ッチングのみでは、溝パターン7の内壁における凸状の
角部Aおよび凹状の角部Bの鈍化が十分でない場合、図
1(3)を用いて説明した工程と図1(4)を用いて説
明した工程とを複数回繰り返し行う。これによって、凸
状の角部Aおよび凹状の角部Bをさらに十分に鈍化させ
ることが可能になる。
If the convex corners A and the concave corners B on the inner wall of the groove pattern 7 are not sufficiently blunted by only one oxidation process and subsequent etching of the oxide film, FIG. The process described with reference to FIG. 1 and the process described with reference to FIG. 1D are repeated a plurality of times. As a result, the convex corner portion A and the concave corner portion B can be further sufficiently blunted.

【0035】また、以上の第1実施形態においては、図
1(2)を用いて説明したように、パッド酸化膜3を後
退させる処理を行った後、ウェット処理による酸化膜の
成長とそれ以降の工程を行った。しかし、図1(1)を
用いて説明した溝パターン7の形成において、そのエッ
チング条件によってパッド酸化膜3が後退するような場
合には、特に図1(2)を用いて説明したパッド酸化膜
3を後退させる工程を行う必要はない。
Further, in the above first embodiment, as described with reference to FIG. 1B, after the pad oxide film 3 is receded, the oxide film is grown by the wet process and thereafter. Was performed. However, in the formation of the groove pattern 7 described with reference to FIG. 1A, when the pad oxide film 3 recedes due to the etching conditions, the pad oxide film described with reference to FIG. It is not necessary to perform the step of retracting 3.

【0036】さらに、以上の第1実施形態においては、
図1(3)を用いて説明したウェット処理による酸化膜
9の成長を、パッド酸化膜3および窒化シリコン膜5を
シリコン基板1上に設けた状態で行った。しかし、本発
明は、図1(1)を用いて説明した工程が終了し、次い
で窒化シリコン膜5およびパッド酸化膜3を除去した
後、図1(3)を用いて説明した工程、およびこれに続
く上述の各工程を行うようにしても良い。
Further, in the above first embodiment,
The oxide film 9 was grown by the wet treatment described with reference to FIG. 1C while the pad oxide film 3 and the silicon nitride film 5 were provided on the silicon substrate 1. However, in the present invention, after the step described with reference to FIG. 1A is completed and then the silicon nitride film 5 and the pad oxide film 3 are removed, the step described with reference to FIG. You may make it perform the above-mentioned each process following.

【0037】(第2実施形態)図2は、本発明の第2実
施形態として、例えばDRAM用のキャパシタとして用
いられるシリンダ型のキャパシタを有する半導体装置の
製造方法を説明するための断面工程図である。以下、こ
の図を用いて本発明の第2実施形態を説明する。
(Second Embodiment) FIG. 2 is a sectional process view for explaining a method of manufacturing a semiconductor device having a cylinder type capacitor used as a capacitor for DRAM, for example, as a second embodiment of the present invention. is there. The second embodiment of the present invention will be described below with reference to this drawing.

【0038】先ず、図2(1)に示すように、MOSト
ランジスタやビットコンタクト(図示省略)などを、例
えば最表面が窒化シリコンからなる平坦化絶縁膜で覆っ
てなる基板21上に、酸化シリコンからなる絶縁膜23
を形成し、この絶縁膜23に開口部25を形成する。こ
の開口部25は、MOSトランジスタに接続されたコン
タクト(図示省略)に達する位置に形成することとす
る。その後、開口部25の内壁を覆う状態で、ポリシリ
コンまたはアモルファスシリコンからなるシリコン層2
7を形成し、CMP研磨にて開口部25の内壁にのみシ
リコン層を残し、これをシリンダ型キャパシタの第1電
極27aとして基板1上に立設させる。
First, as shown in FIG. 2A, silicon oxide is formed on a substrate 21 in which MOS transistors, bit contacts (not shown), etc. are covered with a planarization insulating film whose outermost surface is made of silicon nitride, for example. Insulating film 23
And an opening 25 is formed in the insulating film 23. The opening 25 is formed at a position reaching a contact (not shown) connected to the MOS transistor. Then, the silicon layer 2 made of polysilicon or amorphous silicon is covered with the inner wall of the opening 25.
7 is formed, and the silicon layer is left only on the inner wall of the opening 25 by CMP polishing, and this is erected on the substrate 1 as the first electrode 27a of the cylinder type capacitor.

【0039】次に、図2(2)に示すように、酸化シリ
コンからなる絶縁膜(23)を選択的に除去し、基板2
1上にシリンダ形状の第1電極27a(凹凸パターン)
を立設形成する。
Next, as shown in FIG. 2B, the insulating film (23) made of silicon oxide is selectively removed, and the substrate 2
Cylinder-shaped first electrode 27a (concave pattern) on 1
Is formed vertically.

【0040】次いで、図2(3)に示すように、酸化性
溶液を用いたウェット処理によって、第1電極27aの
露出面を酸化させ、第1電極27aの表面に酸化膜29
を成長させる。この際、酸化性溶液としては、第1実施
形態と同様のもの(例えばオゾン水)が用いられる。
Then, as shown in FIG. 2C, the exposed surface of the first electrode 27a is oxidized by a wet process using an oxidizing solution, and an oxide film 29 is formed on the surface of the first electrode 27a.
Grow. At this time, the same oxidizing solution as that used in the first embodiment (for example, ozone water) is used.

【0041】次いで、図2(4)に示すように、第1電
極27a表面の酸化膜(29)をウェットエッチングに
よって選択的に除去する。この際、エッチング溶液に
は、例えばフッ化水素酸水溶液(フッ酸濃度1%、24
℃)を用いることにより、ポリシリコンまたはアモルフ
ァスシリコンからなる第1電極27aや、窒化シリコン
からなる基板21の表面層に対して酸化シリコンからな
る酸化膜(29)を選択的に除去する。この際、エッチ
ング時間を長くすると、下地の窒化シリコン膜がエッチ
ングされるため、これらの膜のエッチングを進めたくな
い場合には、酸化膜(29)のみをエッチング除去する
のに必要かつ十分なエッチング時間を設定する。例え
ば、エッチング溶液にフッ化水素酸水溶液(フッ酸濃度
1%、24℃)を用いた場合には、10秒程度で酸化膜
9が必要かつ十分にエッチング除去される。
Next, as shown in FIG. 2D, the oxide film (29) on the surface of the first electrode 27a is selectively removed by wet etching. At this time, the etching solution may be, for example, a hydrofluoric acid aqueous solution (hydrofluoric acid concentration 1%, 24%
C.) is used to selectively remove the oxide film (29) made of silicon oxide with respect to the first electrode 27a made of polysilicon or amorphous silicon and the surface layer of the substrate 21 made of silicon nitride. At this time, if the etching time is lengthened, the underlying silicon nitride film is etched. Therefore, if etching of these films is not desired, it is necessary and sufficient to remove only the oxide film (29). Set the time. For example, when a hydrofluoric acid aqueous solution (hydrofluoric acid concentration 1%, 24 ° C.) is used as the etching solution, the oxide film 9 is necessary and sufficiently etched and removed in about 10 seconds.

【0042】尚、このウェットエッチングにおいては、
フッ化水素酸水溶液の他に、フッ化アンモニウム水溶液
や、フッ化水素酸とフッ化アンモニウムとの混合水溶
液、フッ化水素酸と過酸化水素水との混合水溶液、フッ
化水素酸と塩酸との混合水溶液さらにはフッ化水素酸と
界面活性剤との混合水溶液のようなフッ化水素酸を含有
する水溶液を用いても良い。
In this wet etching,
In addition to the hydrofluoric acid aqueous solution, an ammonium fluoride aqueous solution, a mixed aqueous solution of hydrofluoric acid and ammonium fluoride, a mixed aqueous solution of hydrofluoric acid and hydrogen peroxide solution, and a hydrofluoric acid and hydrochloric acid solution. A mixed aqueous solution or an aqueous solution containing hydrofluoric acid such as a mixed aqueous solution of hydrofluoric acid and a surfactant may be used.

【0043】そして、このウェットエッチングが終了し
た後、純水リンスを行い、次いで乾燥処理を行う。
After this wet etching is completed, a pure water rinse is performed, and then a drying process is performed.

【0044】尚、上述した図2(3)のウェット処理に
よる酸化工程と図2(4)のウェットエッチング工程と
の間には、上記第1実施形態で説明したと同様に、必要
に応じて純水リンス工程を入れても良い。
If necessary, between the above-described oxidation process by the wet process of FIG. 2C and the wet etching process of FIG. 2D, as described in the first embodiment, may be performed. A pure water rinse step may be included.

【0045】以上の後、図2(5)に示すように、第1
電極27aを覆う状態で、誘電体膜31を形成し、次い
でこの誘電体膜31上に、第2電極膜33を形成する。
しかる後、第2電極膜33を所定形状にパターニング
し、これによってシリンダ型のキャパシタ35が形成さ
れる。
After the above, as shown in FIG. 2 (5), the first
A dielectric film 31 is formed in a state of covering the electrode 27a, and then a second electrode film 33 is formed on the dielectric film 31.
Then, the second electrode film 33 is patterned into a predetermined shape, whereby the cylinder type capacitor 35 is formed.

【0046】以上説明したような半導体装置の製造方法
においては、図2(3)を用いて説明したように、基板
21上に立設させたシリンダ型の第1電極27aの表面
層に酸化性溶液を用いたウェット処理によって酸化膜2
9を形成している。このため、第1実施形態と同様に、
シリコンからなる第1電極27aの表面層には、凸状の
角部Aが厚く、凹状の角部Bが薄い酸化膜29が形成さ
れることになる。したがって、次の図2(4)を用いて
説明した工程において、このような酸化膜29をウェッ
トエッチングによって除去することで、下地に損傷を与
えることなく、シリンダ型の第1電極27aの凸状の角
部および凹状の角部が鈍化される。
In the method of manufacturing a semiconductor device as described above, as described with reference to FIG. 2C, the surface layer of the cylinder-shaped first electrode 27a standing on the substrate 21 is oxidized. Oxide film 2 by wet treatment using solution
9 is formed. Therefore, as in the first embodiment,
An oxide film 29 having a thick convex corner portion A and a thin concave corner portion B is formed on the surface layer of the first electrode 27a made of silicon. Therefore, in the step described below with reference to FIG. 2D, by removing such an oxide film 29 by wet etching, the convex shape of the cylindrical first electrode 27a can be obtained without damaging the base. Corners and concave corners are blunted.

【0047】この際、過剰な熱処理を加えることが無い
ため、下地に対して熱ストレス、熱変形などが加わるこ
とが防止される。また、ウェットエッチングによる処理
であるため、ドライエッチングを行う場合のように下地
に対して損傷が加わることもない。
At this time, since excessive heat treatment is not applied, it is possible to prevent heat stress and thermal deformation from being applied to the base. Further, since the processing is wet etching, the underlying layer is not damaged unlike the case of performing dry etching.

【0048】この結果、電界集中が生じ易い角部を鈍化
して電界集中の発生を防止してシリンダ型のキャパシタ
35を、下地に損傷を与えることなく形成することが可
能になる。
As a result, the corner portion where electric field concentration is likely to occur is blunted, the electric field concentration is prevented from occurring, and the cylinder type capacitor 35 can be formed without damaging the base.

【0049】尚、1回の酸化処理とその後の酸化膜のエ
ッチングのみでは、第1電極27aの凸状の角部Aおよ
び凹状の角部Bの鈍化が十分でない場合、図2(3)で
説明した工程と図2(4)で説明したの工程とを複数回
繰り返し行うことによって、凸状の角部Aおよび凹状の
角部Bを十分に鈍化させる。
When the blunting of the convex corners A and the concave corners B of the first electrode 27a is not sufficient with only one oxidation treatment and subsequent etching of the oxide film, the process shown in FIG. By repeating the process described above and the process described in FIG. 2 (4) a plurality of times, the convex corner portion A and the concave corner portion B are sufficiently blunted.

【0050】また、本第2実施形態では、キャパシタが
シリンダ型である場合を例示したが、本第2実施形態の
手順は、シリンダ型以外の形状のキャパシタにも適用可
能であり、同様の効果を得ることが可能である。
Further, in the second embodiment, the case where the capacitor is a cylinder type is illustrated, but the procedure of the second embodiment can be applied to a capacitor having a shape other than the cylinder type, and the same effect is obtained. It is possible to obtain

【0051】以上、第1実施形態および第2実施形態に
おいては、本発明を半導体装置の製造に適用した実施の
形態を説明した。しかし、本発明は、半導体装置の製造
に限定されることはなく、たとえばマイクロマシーンの
製造などにおいて、凹凸形状を有する基板表面の凸状の
角部および凹状の角部を鈍化するための処理に有効に適
用することができ、同様の効果を得ることが出来る。
In the above, in the first and second embodiments, the embodiments in which the present invention is applied to the manufacture of a semiconductor device have been described. However, the present invention is not limited to the production of semiconductor devices, and for example, in the production of micromachines, it can be applied to treatment for blunting the convex corners and concave corners of the substrate surface having an uneven shape. It can be effectively applied and the same effect can be obtained.

【0052】[0052]

【発明の効果】以上説明したように本発明請求項1の基
板処理方法によれば、酸化性溶液を用いたウェット処理
によって凹凸パターンを有する基板の表面層に酸化膜を
形成してこれをウェットエッチングによって選択的に除
去することで、基板に損傷を与えることなく凹凸パター
ンにおける凸状の角部および凹状の角部を鈍化させるこ
とが可能になる。
As described above, according to the substrate processing method of the first aspect of the present invention, the oxide film is formed on the surface layer of the substrate having the concavo-convex pattern by the wet process using the oxidizing solution and the wet process is performed. By selectively removing by etching, it is possible to make the convex corners and the concave corners of the concavo-convex pattern blunt without damaging the substrate.

【0053】さらに本発明請求項2によれば、半導体装
置の製造において溝型の素子分離領域を形成する際に、
溝パターンにおける凸状の角部および凹状の角部を鈍化
することができるため、これらの角部における電界集中
による不具合の発生を防止することが可能になり、半導
体装置の信頼性の向上を図ることができる。
According to a second aspect of the present invention, when the groove type element isolation region is formed in the manufacture of the semiconductor device,
Since the convex corners and the concave corners in the groove pattern can be blunted, it is possible to prevent problems due to electric field concentration at these corners, and to improve the reliability of the semiconductor device. be able to.

【0054】同様に、本発明請求項3によれば、半導体
装置の製造においてキャパシタを形成する際に、例えば
シリンダ型の第1電極の凸状の角部および凹状の角部を
鈍化することができるため、これらの角部における電界
集中による不具合の発生を防止することが可能になり、
半導体装置の信頼性の向上を図ることができる。
Similarly, according to claim 3 of the present invention, when forming a capacitor in the manufacture of a semiconductor device, for example, the convex corners and the concave corners of the cylinder-type first electrode can be blunted. Therefore, it becomes possible to prevent the occurrence of defects due to electric field concentration at these corners,
The reliability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施形態を説明するための断面工程図であ
る。
FIG. 1 is a sectional process diagram for explaining a first embodiment.

【図2】第2実施形態を説明するための断面工程図であ
る。
FIG. 2 is a sectional process diagram for explaining the second embodiment.

【符号の説明】[Explanation of symbols]

1…シリコン基板(基板)、7…溝パターン、9,29
…酸化膜、13…素子分離材料膜、15…素子分離領
域、21…基板、27a…第1電極、31…誘電体膜、
33…第2電極膜、35…キャパシタ
1 ... Silicon substrate (substrate), 7 ... Groove pattern, 9, 29
... oxide film, 13 ... element isolation material film, 15 ... element isolation region, 21 ... substrate, 27a ... first electrode, 31 ... dielectric film,
33 ... Second electrode film, 35 ... Capacitor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 凹凸パターンを有する基板表面の処理方
法であって、 酸化性溶液を用いたウェット処理によって前記基板の表
面層に酸化膜を成長させた後、当該酸化膜をウェットエ
ッチングによって選択的に除去することを特徴とする基
板処理方法。
1. A method for treating a surface of a substrate having a concavo-convex pattern, wherein an oxide film is grown on a surface layer of the substrate by wet treatment using an oxidizing solution, and then the oxide film is selectively etched by wet etching. A substrate processing method, characterized in that the substrate is removed.
【請求項2】 基板の表面層に形成された溝パターン内
を素子分離材料で埋め込んでなる素子分離領域を備えた
半導体装置の製造方法であって、 前記基板の表面層に形成した溝パターンの内壁に酸化性
溶液を用いたウェット処理によって酸化膜を成長させ、
次いで当該酸化膜をウェットエッチングによって選択的
に除去した後、前記溝パターン内を前記素子分離材料で
埋め込むことを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device comprising an element isolation region in which a groove pattern formed in a surface layer of a substrate is filled with an element isolation material, wherein the groove pattern formed in the surface layer of the substrate is formed. An oxide film is grown on the inner wall by a wet process using an oxidizing solution,
Next, the oxide film is selectively removed by wet etching, and then the groove pattern is filled with the element isolation material.
【請求項3】 基板上に立設された第1電極を覆う状態
で誘電体膜と第2電極膜とを当該基板上に順次積層して
なるキャパシタを備えた半導体装置の製造方法にであっ
て、 前記基板上に形成した第1電極の表面層に酸化性溶液を
用いたウェット処理によって酸化膜を成長させ、次いで
当該酸化膜をウェットエッチングによって選択的に除去
した後、前記第1電極を覆う状態で前記誘電体膜および
第2電極膜を順次積層することを特徴とする半導体装置
の製造方法。
3. A method of manufacturing a semiconductor device comprising a capacitor, which is formed by sequentially laminating a dielectric film and a second electrode film on a substrate in a state of covering a first electrode erected on the substrate. Then, an oxide film is grown on the surface layer of the first electrode formed on the substrate by a wet process using an oxidizing solution, and then the oxide film is selectively removed by wet etching. A method of manufacturing a semiconductor device, wherein the dielectric film and the second electrode film are sequentially laminated in a covered state.
JP2001237383A 2001-08-06 2001-08-06 Wafer treatment method and production method for semiconductor device Pending JP2003051536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001237383A JP2003051536A (en) 2001-08-06 2001-08-06 Wafer treatment method and production method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001237383A JP2003051536A (en) 2001-08-06 2001-08-06 Wafer treatment method and production method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2003051536A true JP2003051536A (en) 2003-02-21

Family

ID=19068474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001237383A Pending JP2003051536A (en) 2001-08-06 2001-08-06 Wafer treatment method and production method for semiconductor device

Country Status (1)

Country Link
JP (1) JP2003051536A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121009A (en) * 2004-10-25 2006-05-11 Renesas Technology Corp Semiconductor storage device and manufacturing method thereof
US7439183B2 (en) 2004-08-27 2008-10-21 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device, and a semiconductor substrate
KR101033359B1 (en) * 2008-06-02 2011-05-09 주식회사 동부하이텍 method for fabricating semiconductor device
WO2021054021A1 (en) * 2019-09-20 2021-03-25 株式会社Screenホールディングス Substrate processing method, substrate processing apparatus, and substrate processing liquid

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439183B2 (en) 2004-08-27 2008-10-21 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device, and a semiconductor substrate
JP2006121009A (en) * 2004-10-25 2006-05-11 Renesas Technology Corp Semiconductor storage device and manufacturing method thereof
KR101033359B1 (en) * 2008-06-02 2011-05-09 주식회사 동부하이텍 method for fabricating semiconductor device
WO2021054021A1 (en) * 2019-09-20 2021-03-25 株式会社Screenホールディングス Substrate processing method, substrate processing apparatus, and substrate processing liquid

Similar Documents

Publication Publication Date Title
KR100459724B1 (en) Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
JPS6340337A (en) Method of isolating integrated circuit
TW461025B (en) Method for rounding corner of shallow trench isolation
JP3985537B2 (en) Manufacturing method of semiconductor device
JP4123961B2 (en) Manufacturing method of semiconductor device
JP3727299B2 (en) Manufacturing method of semiconductor device
US6287938B2 (en) Method for manufacturing shallow trench isolation in semiconductor device
JP4358556B2 (en) Manufacturing method of semiconductor device
US6716718B2 (en) Method of producing a semiconductor device
KR100898582B1 (en) Method for fabricating vertical channel transistor
JP2003051536A (en) Wafer treatment method and production method for semiconductor device
JP2000315768A (en) Fabrication of semiconductor device
US6586313B2 (en) Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits
US20050112841A1 (en) Method for isolating semiconductor devices
US20050142806A1 (en) Method for fabricating semiconductor device
KR100470160B1 (en) Device isolation film formation method of semiconductor device
US6887767B2 (en) Method for manufacturing semiconductor device
KR100533380B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR20060012514A (en) Cleaning method of semiconductor substrate having recess channel region
JP2002009144A (en) Method for manufacturing semiconductor device
TW426935B (en) Manufacturing process of salicide gate device capable of preventing the isolation oxide layer from over etching
KR100507380B1 (en) Method of forming an isolation layer in a semiconductor device
KR20040004990A (en) Method for forming isolation layer of semiconductor device
TW463327B (en) Method for forming dynamic random access memory
KR100672768B1 (en) Method for forming isolation in semiconductor device