JPH1041911A - カウンタ装置、多重化装置及びカウンタ同期方法 - Google Patents

カウンタ装置、多重化装置及びカウンタ同期方法

Info

Publication number
JPH1041911A
JPH1041911A JP8213135A JP21313596A JPH1041911A JP H1041911 A JPH1041911 A JP H1041911A JP 8213135 A JP8213135 A JP 8213135A JP 21313596 A JP21313596 A JP 21313596A JP H1041911 A JPH1041911 A JP H1041911A
Authority
JP
Japan
Prior art keywords
count value
bits
pcr
count
packetized data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8213135A
Other languages
English (en)
Inventor
Tatsuya Kubota
達也 窪田
Hiroaki Seto
浩昭 瀬戸
Yoichi Matsumura
洋一 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8213135A priority Critical patent/JPH1041911A/ja
Publication of JPH1041911A publication Critical patent/JPH1041911A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】本発明は、カウンタ装置、多重化装置及びカウ
ンタ同期方法において、簡易な構成で、短時間で同期を
完了し得るようにする。 【解決手段】各々所定ビツト数の上位ビツト及び下位ビ
ツトでなる第1のカウント値をカウントする少なくとも
1つ以上の第1のカウント手段と、第1のカウント値と
同一ビツト数でなる第2のカウント値をカウントすると
共に第1のカウント手段に各々リセツト信号及びシリア
ルデータ信号を送出する第2のカウント手段とを設け
た。リセツト信号で第1のカウント値の下位ビツトと第
2のカウント値の下位ビツトとを一致させ又シリアルデ
ータ信号でデータ転送して第1のカウント値の上位ビツ
トを第2のカウント値の上位ビツトに一致させることに
より、リセツト信号及びシリアルデータ信号のみによつ
て、最大でも下位ビツトのほぼ1周期前後の時間で第1
のカウント値と第2のカウント値とを同期し得る。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図4〜図7) 発明が解決しようとする課題(図8) 課題を解決するための手段 発明の実施の形態(図1〜図3) 発明の効果
【0002】
【発明の属する技術分野】本発明はカウンタ装置、多重
化装置及びカウンタ同期方法に関し、例えばMPEG2
方式を用いて番組データを圧縮符号化及び多重化して伝
送するデイジタル放送システムに適用して好適なもので
ある。
【0003】
【従来の技術】近年、テレビ放送等では、複数の番組デ
ータを高画質及び高音質でかつ限られた周波数帯域内で
伝送するための技術が要求されている。このような要求
を満たすものとして、各番組データを圧縮符号化処理及
び多重化処理して伝送する手法が考えられており、その
ための規格として代表的なものにMPEG2(Moving P
icture image coding Expert Group phase2 )方式があ
る。またMPEG2方式を用いたデイジタル放送システ
ムの一つの形態としてDVB(Digital Video Broadcas
ting)方式が提案されており、現在規格化が進められて
いる。
【0004】図4において、1は全体としてMPEG2
方式を用いたデイジタル放送システムによる伝送装置を
示し、複数の番組データを各々圧縮符号化して得られた
パケツト化されたデータ(以下、これをパケツト化デー
タと呼ぶ)を時分割多重化処理し、こうして形成したト
ランスポートストリームに所定の変調処理を施して送信
するようになされている。すなわち伝送装置1は、入力
される各番組の画像データ及び音声データでなる番組デ
ータS1〜S4を各エンコーダ2〜5に各々供給する。
各エンコーダ2〜5は、例えばMPEG2方式によつて
各番組データS1〜S4に圧縮符号化処理を施すことに
より、各番組データS1〜S4のパケツト化データS5
〜S8を生成する。各エンコーダ2〜5は、こうして得
られたパケツト化データS5〜S8を多重化装置6に送
出する。
【0005】多重化装置6は入力側に複数の入力チヤン
ネルを有しており、各エンコーダ2〜5から送出された
各パケツト化データS5〜S8を各入力チヤンネルに各
々入力する。多重化装置6は出力側が単一の出力チヤン
ネルとなつており、各入力チヤンネルから入力した各パ
ケツト化データS5〜S8を選択的に切り換えて出力チ
ャンネルから送出することにより、各パケツト化データ
S5〜S8を時分割に多重化してトランスポートストリ
ームS9を形成する。多重化装置6は、こうして多重化
処理により得られたトランスポートストリームS9を変
調器7に供給する。変調器7は与えられたトランスポー
トストリームS9に所定の変調処理を施すことにより、
所定の周波数帯域内の送信波S10に変換する。伝送装
置1は、こうして得られた送信波S10をアンテナ8を
介して送信する。
【0006】ここでMPEG2方式による圧縮符号化及
び多重化により得られるパケツト及びトランスポートス
トリームに関して、ISO/IEC13818-1 による定義
を例に説明する。MPEG2方式による圧縮符号化で形
成されるパケツトは、188[Byte] で1つのパケツトを形
成するフオーマツト構造でなる。トランスポートストリ
ームは、このようなパケツトを複数個、連続的に連ねて
1本のデータの流れ(ストリーム)を形成しており、こ
の状態で伝送するようになされている。このため、この
ようなデータの流れは、データを輸送する流れという意
味でトランスポートストリームと呼ばれる。
【0007】図5は全体としてMPEG2方式によるト
ランスポートストリームの1パケツト単位の基本構成を
示し、4[Byte]のヘツダ部Aと184[Byte] のデータ部B
から形成されている。ヘツダ部AにはPID(Packet I
Dentifier )と呼ばれるパケツト識別子と、アダプテー
シヨンフイールド制御と呼ばれる2[bit] の識別子とが
設定、記録されている。またデータ部Bにはペイロード
と呼ばれるデータを記録する場合と、アダプテーシヨン
フイールドと呼ばれる制御データを記録する場合とがあ
る。ペイロードとして記録されるデータは、画像データ
及び音声データ等の番組データやシステム情報である。
またアダプテーシヨンフイールドとして記録されるデー
タは個別のエレメンタリーストリームに関する動的な状
態変化についての制御データであり、例えばトランスポ
ートストリームを復号処理する際に用いられる時間基準
情報等がある。ここでデータ部Bにペイロードが記録さ
れているか、アダプテーシヨンフイールドが記録されて
いるかは、アダプテーシヨンフイールド制御のビツトの
値によつて判別することができるようになされている。
【0008】MPEG2ではペイロードに記録するシス
テム情報(以下、これをPSI(Program Specific Inf
ormation)と呼ぶ)として、PAT(Program Associat
ionTable )、PMT(Program Map Table )、CAT
(Conditional Access Table)、NIT(Network Info
rmation Table )等が定義されている。PATはパケツ
ト構造を管理するPSIの最上層に位置付けられてお
り、例えば多重化処理によつて複数の番組データを多重
化したトランスポートストリームにおいて、各番組デー
タをそれぞれ管理する各PMTがどこに記録されている
かを示している。またPMTは1つの番組データについ
てPSIや画像データ又は音声データを記録したパケツ
トのPID値をそれぞれ示しており、これを参照するこ
とによつて所望の情報が記録されたパケツトがどれであ
るかを知ることができる。またCATは有料番組等の暗
号化された番組データを解読する暗号解読情報が記録さ
れたPIDを示している。さらにNITはネツトワーク
に関するデータを管理するようになされているが、現状
では具体的な内容は定義されていない。NITはDVB
の規格であるETS300-468 により詳細に定義されてい
る。
【0009】これらのPSIや番組データは、トランス
ポートストリーム内の各パケツトにそれぞれ記録し分け
られている。図6に示すように、PSIや番組データは
PIDの値を知ることによつて、どのパケツトにどの情
報が記録されているかを知ることができる。これによ
り、例えばPID値が0X0000であるパケツトのデータ部
BにはPATが記録されており、PID値が0X0001であ
るパケツトのデータ部BにはCATが記録されていると
いうことが分かる。このようなフオーマツト構造で構成
されたパケツトにより形成されたトランスポートストリ
ームを受信して所望の番組を選択した場合、まず受信装
置はトランスポートストリームの先頭位置にあるPID
値0X0000のパケツトに記録されたPATを参照して、選
択した番組のデータを管理するPMTが記録されたパケ
ツトのPID値を検出する。PATに記録された情報か
ら所望の番組に関する各データを管理するPMTのPI
D値を見つけた場合、次に受信装置は当該PID値で示
されるパケツトを見つけ出す。続いて受信装置は見つけ
出したPMTからPSIや画像データ及び音声データ等
を記録した各パケツトのPID値を得る。こうして受信
装置側ではPID値及びそれを管理するPAT、PMT
等に基づいて、複数の番組が多重化されているトランス
ポートストリームから所望の番組に関するデータを容易
に見つけ出すことができる。
【0010】さらにこのようなトランスポートストリー
ムには、アダプテーシヨン・フイールド内にPCR(Pr
ogram Clock Reference )と呼ばれる時間基準情報が記
録されている。PCRは全てのパケツトに記録されてい
る訳では無く所定のパケツト内に限り記録されており、
PMTによつて指定されているPID値を参照すること
によつて当該PCRが記録されたパケツトを判別するこ
とができる。MPEG2方式を用いたデイジタル放送シ
ステム等ではPCRによつて時間基準情報を伝送するこ
とにより、送信側と受信側との同期を実現すると共に復
号処理に用いるクロツクを所望の時点で容易に変更する
ことが可能となつている。
【0011】PCRは全42[bit] で構成されており、
下位9[bit] のプログラム・クロツク・リフアレンス・
エクステンシヨン(以下、これをPCR−Eと呼ぶ)の
部分と上位33[bit] のプログラム・クロツク・リフア
レンス・ベース(以下、これをPCR−Bと呼ぶ)の部
分からなつている。PCRではPCR−Eが0〜299ま
でをカウントし、299 から0にカウントされる際の桁上
げによつてPCR−Eが1加算される。ここでMPEG
2によるシステムクロツク2及び4は27[Mhz] のクロ
ツク信号でなる。このため42[bit] でなるPCRは、
システムクロツク2及び4のタイミングでカウントする
ことにより、24時間をカウントすることができる。し
たがつて、PCRはシステムクロツク2及び4でカウン
トされるカウント値であると言える。
【0012】すなわち図4との対応部分に同一符号を付
して示す図7に示すように、伝送装置1はシステムクロ
ツクCL1によつてカウントされるPCR値をトランス
ポートストリーム内の所定のパケツトに記録する。この
トランスポートストリームは所定の伝送路を介して受信
装置9に送信される。受信装置9は、受信したトランス
ポートストリームからPCRが記録されたパケツトを取
り出して、そのパケツトが到着した時間がパケツト内に
記録されているPCRの値と同じ値になるようにシステ
ムクロツクCL2をPLL(Phase Locked Loop )を用
いてロツクする。この際、伝送路による遅延が一定であ
るのならば、受信装置9側では伝送装置1側のシステム
クロツクCL1と同じ周波数によるシステムクロツクC
L2を得ることができる。これにより受信装置9では、
システムクロツクCL2を伝送装置1側のシステムクロ
ツクCL1に同期させることができる。
【0013】このようにデイジタル放送システムでは、
伝送装置1側でシステムクロツクCL1から生成される
PCRをトランスポートストリーム内に記録し、トラン
スポートストリームを受信した受信装置9側で当該PC
Rに基づいてシステムクロツクCL2のタイミングを制
御することにより伝送装置1側と受信装置9側とを同期
させることができ、また所望の時点でシステムクロツク
CL2のタイミングを変更することができる。ちなみに
伝送装置1側と受信装置9側とで同期が得られない場
合、受信したトランスポートストリーム内の各番組デー
タを正常に復号し得ず、画像にチラつきが生じたり音声
の音程が狂つたりする。
【0014】
【発明が解決しようとする課題】ところで、このような
MPEG2方式を用いたデイジタル放送システムでは、
複数の番組データを1つのトランスポートストリームに
多重化する際、パケツト化データにジツタが生じる場合
がある。例えば多重化装置6(図4)の2つの入力チヤ
ンネルにパケツト化データS5及びS6が各々入力さ
れ、タイミング的に両者が競合したと仮定する。なお、
パケツト化データS51〜S56はパケツト化データS
5のグループであり、またパケツト化データS61〜S
63はパケツト化データS6のグループである。
【0015】パケツト化データS5及びS6を多重化し
てトランスポートストリームを形成する場合、図7に示
すように、一方のチヤンネルに入力されたパケツト化デ
ータS51が多重化処理されている間、他方のチヤンネ
ルに入力されたパケツト化データS61は待機状態とな
る。こうしてパケツト化データS51が多重化処理を完
了してからパケツト化データS61の多重化処理が開始
されるため、多重化されたパケツト化データS61には
多重化装置1に入力されてから実際に多重化されるまで
に時間aのずれが生じることになり、ジツタが生じる。
同様に、一方のチヤンネルに入力されたパケツト化デー
タS63が多重化処理されている間、他方のチヤンネル
に入力されたパケツト化データS56が待機状態とな
る。このため多重化されたパケツト化データS56に
は、多重化装置1に入力されてから実際に多重化される
までに時間bのずれが生じることになり、ジツタが生じ
る。ちなみにcは多重化装置6の多重化処理等に要する
固定遅延時間であり、トランスポートストリーム内の全
てのパケツトについて一律に生じるため、問題とならな
い。
【0016】ここで図中に示したパケツト化データS5
1〜S56及びパケツト化データS61〜S63の全て
にPCRが記録されているとした場合、パケツト化デー
タS61又はS56はPCR値として記録された基準時
間情報と実際のトランスポートストリーム内での時間的
記録位置とが異なるため、各々ずれを生じた時間a又は
bだけPCR値を補正する必要がある。この際、PCR
値の補正は多重化装置1の各チヤンネルに入力されるパ
ケツト全てに関して、共通のカウント値を基準として行
う必要がある。すなわち各チヤンネルに対して所定のカ
ウンタ回路から同一のカウント値情報を分配して供給
し、これを基準カウント値として得られたチヤンネルの
競合による遅延時間の分、PCR値を補正すればよい。
このようなカウント値情報の分配は、チヤンネル数が少
なく一枚の基板上に全ての回路部分を設置し得る多重化
装置の場合には容易である。
【0017】しかしチヤンネル数が多く、回路規模が大
きな多重化装置の場合は一枚の基板上に配置することが
実際上困難であり、複数の基板上に分割して配置する必
要がある。したがつて、このような多重化装置の各チヤ
ンネルに基準となるカウント値情報を分配する場合、基
準カウント値を表すビツト数分だけ各基板間を信号線で
接続することになり、信号線が増加するという問題があ
る。このような問題を回避するために、各基板にそれぞ
れ基準となるカウント値情報の中継部とも言うべきカウ
ンタ回路を設ける手法が考えられる。すなわち所定の基
準カウンタ回路から各基板上の中継カウンタ回路に基準
となるカウント値情報を分配して供給する。各基板上の
中継カウンタ回路は、与えられたカウント値情報に内部
カウント値を同期させ、こうして得られた基準カウント
値を各チヤンネルに分配する。このような手法を用いる
ことにより、基準カウント値を分配するために各基板間
を接続する信号線を最小限に止めることができる。
【0018】しかしこの場合、基準カウンタ回路と各基
板上の中継カウンタ回路との同期をとるまでに時間がか
かりすぎるという問題がある。すなわち、このような手
法では基準カウンタ回路のカウント値の全てのビツト部
分が0になつた際に各中継カウンタ回路にリセツト信号
を与えて各中継カウンタ回路のカウント値を基準カウン
タ回路のカウント値に同期させる方式が考えられる。し
かし、このような同期方法は基準カウンタ回路の周期に
左右されることになり、各中継カウンタ回路の同期対象
である基準カウンタ回路が長時間のカウントを前提とし
ている場合、同期に要する時間が長時間に及んでしま
う。具体的には、上述した42[bit] でなるPCRに基
づいてカウントするカウンタ回路の場合にはカウント値
が約24時間で一巡するため、基準カウンタ回路のカウ
ント値が0になつた直後に同期要求が発生した場合、各
中継カウンタ回路を同期させるためには次にカウントが
一巡して0になるまで待たねばならず、約24時間もの
待ち時間を要することになる。
【0019】本発明は以上の点を考慮してなされたもの
で、簡易な構成で、短時間で同期を完了し得るカウンタ
装置、多重化装置及びカウンタ同期方法を提案しようと
するものである。
【0020】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、各々所定のビツト数でなる上位ビ
ツト及び下位ビツトで形成された第1のカウント値を所
定のタイミングでカウントする少なくとも1つ以上でな
る第1のカウント手段と、第1のカウント値と同一ビツ
ト数でなる第2のカウント値を所定のタイミングでカウ
ントすると共に、第1のカウント手段に各々リセツト信
号及びシリアルデータ信号を送出する第2のカウント手
段とを設けるようにした。
【0021】リセツト信号によつて第1のカウント値の
下位ビツトを第2のカウント値の下位ビツトに一致さ
せ、またシリアルデータ信号によつてシリアル転送する
ことにより第1のカウント値の上位ビツトを第2のカウ
ント値の上位ビツトに一致させるようにしたことによ
り、リセツト信号及びシリアルデータ信号のみによつ
て、最大でも下位ビツトのほぼ1周期前後の時間で第1
のカウント値を第2のカウント値に同期させることがで
きる。
【0022】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0023】図1において、10は全体として同一基板
上に設けられた多重化装置を示し、多重化装置6(図
4)と基本的には同一構成のものである。多重化装置1
0は入力側に設けられている複数の各入力チヤンネル
に、MPEG2方式による圧縮符号化によつて生成され
た各パケツト化データS11〜S16を各々入力して記
憶手段であるFIFOメモリ11〜16に一時記憶す
る。多重化装置10は各パケツト化データS11〜S1
6を読み出す毎に、切換え手段である切り換えスイツチ
23を用いて各FIFOメモリ11〜16との接続を切
り換え、パケツト化データS11〜S16の何方かを選
択的に読み出して単一の出力チヤンネルから出力するこ
とによつて時分割多重化し、トランスポートストリーム
S17を形成する。
【0024】多重化装置10は、このような多重化装置
6との同一構成による部分に加えて、第1の検出手段で
ある検出器18〜24、Nullパケツト生成回路2
5、PCRカウンタ26、クロツク回路27及び補正手
段であるPCR補正回路28を追加構成として設けてい
る。これにより多重化装置10は、多重化処理の際に他
チヤンネルとの競合によつて生じる遅延時間分だけ、パ
ケツト化データS11〜S16内に記録されているPC
R値を補正するようになされている。
【0025】すなわち多重化装置10は、各チヤンネル
に入力されたパケツト化データS11〜S16を各々検
出器18〜23に与える。ここで検出器18〜23に
は、クロツク回路27が生成するシステムクロツクS1
8に基づいてPCR値をカウントするPCRカウンタ2
6から同一のカウント値情報S19がそれぞれ供給され
ている。なお、PCRカウンタ26は検出器24にもカ
ウント値情報S19を供給している。検出器18は、パ
ケツト化データS11が到着した際に、PCRカウンタ
26から与えられたカウント値情報S19によるカウン
ト値を検出する。検出器18は検出したカウント値をパ
ケツト化データS11と対応させてFIFOメモリ11
に共に書き込んで一時記憶させる。検出器19〜23も
同様に、パケツト化データS12〜S16が到着した際
にカウント値情報S19によるカウント値を検出し、こ
れをそれぞれパケツト化データS12〜S16と対応さ
せてFIFOメモリ12〜16にパケツト化データS1
2〜S16と共に書き込んで一時記憶させる。なお、こ
こで検出されたカウント値の値をdとする。
【0026】次に多重化装置10は、切り換えスイツチ
17を制御してFIFOメモリ11〜16のうちの1つ
と検出器24とを選択的に接続し、FIFOメモリ11
〜16から読み出されるパケツト化データS11〜S1
6を時分割多重化する。FIFOメモリ11〜16に何
も書き込まれていない場合、多重化装置10は切り換え
スイツチ17を制御してNullパケツト生成回路25
との接続を選択し、Nullパケツト生成回路25が生
成するNullパケツトデータを多重化するようになさ
れている。ちなみにNullパケツトは空白データを有
するパケツトとして定義されており、PID値でNul
lパケツトであることが示されている場合、ペイロード
として何かデータが記録されていても無視されるように
なされている。Nullパケツトは、こうしてトランス
ポートストリームS17として送出する各パケツト化デ
ータS11〜S16が一時的に途切れた場合に、その間
隙を埋めてトランスポートストリームS17が途切れな
いようにするために用いられる。
【0027】検出器24は、FIFOメモリ11〜16
から読み出されるパケツト化データS11〜S16が到
着した際に、PCRカウンタ26から与えられたカウン
ト値情報S19によるカウント値を検出する。ここでこ
の値をeとする。また、この際、FIFOメモリ11〜
16からはパケツト化データS11〜S16と共に、検
出器18〜23で検出されたカウント値dも読み出され
ている。検出器24は、パケツト化データS11〜S1
6、カウント値d及びeをPCR補正回路28に与え
る。
【0028】PCR補正回路28はパケツト化データS
11〜S16に記録されているPCRの値を、カウント
値d及びeに基づいて補正する。具体的には、PCR補
正回路28はカウント値dとeとの差分値を求める。こ
の差分値が多重化処理の際に要する固有の遅延時間c以
上である場合、PCR補正回路28はパケツト化データ
S11〜S16に記録されているPCRの値に固有の遅
延時間cを超過した時間に相当する分だけカウント値を
加算して更新することにより補正を行う。例えば所定の
チヤンネルに入力されたパケツト化データS11が他の
チヤンネルに入力されたパケツト化データS12〜S1
6と競合せずに多重化処理される場合、パケツト化デー
タS11が検出器24に到着した際のカウント値e及び
チヤンネルに入力された際のカウント値dの差分はc
(図8)であり、多重化処理に要する固有の遅延時間と
同値である。このためPCR補正回路28は、このよう
な差分値が得られたパケツト化データS11について
は、PCR値の補正を行わない。
【0029】また例えば所定のチヤンネルに入力された
パケツト化データS11が他のチヤンネルに入力された
パケツト化データS12〜S16と競合して多重化処理
される場合、パケツト化データS11が検出器24に到
着した際のカウント値e及びチヤンネルに入力された際
のカウント値dの差分は固有遅延時間cを超過した値と
なる。具体的には、パケツト化データS61(図8)の
場合、差分値がaとなる。このような場合、PCR補正
回路28はパケツト化データS11に記録されているP
CR値に差分値に相当する時間だけカウント値を加算し
て補正する。なお多重化装置10は、このような他のチ
ヤンネルとの競合によるPCR値の補正を、パケツト化
データS12〜S16についても同様に行う。
【0030】こうして多重化装置10は、多重化処理の
際に他チヤンネルとの競合によつて生じる遅延時間の
分、各パケツト化データS11〜S16に記録されてい
るPCRの値を補正して更新記録したトランスポートス
トリームS17を形成する。これにより多重化装置10
は、各入力チヤンネルに入力される各パケツト化データ
の遅延時間を管理するだけでPCRの値を補正すること
ができ、入力チヤンネルの数に係わらず、簡易な構成で
多重化処理の際に生じるジツタ成分を除去することがで
きる。
【0031】ところで多重化装置10はチヤンネル数が
少ない場合は、上述したように同一基板上に全体を配置
することができる。しかし多数のチヤンネルを有する場
合、このような多重化装置10全体を同一基板上に配置
するためには大きな実装面積を要し、装置を小型化する
妨げになる。したがつて、このような構成は現実的に困
難であると言える。そのため現実的な構成としては、以
下に述べるように、複数枚の基板上に分割して配置する
ことが考えられる。
【0032】図1との対応部分に同一符号を付して示す
図2において、30は全体として複数枚の基板上に分割
配置した構成でなる多重化装置を示し、多重化装置10
(図1)の構成に加えて、第1のカウント手段であるP
CRカウンタ31及び32を追加してなる。多重化装置
30は、基準のカウント値としてPCRカウンタ26が
生成するカウント値情報S19にPCRカウンタ31及
び32のカウント値を同期させて各検出器18〜23に
供給するようになされている。なお、多重化装置30の
多重化装置10との対応部分は、多重化装置10と同様
の動作を行うようになされており、これに関しては説明
を省略する。
【0033】多重化装置30は複数の基板33、34及
び35上にそれぞれ構成を分割して配置している。すな
わち基板33には、切り換えスイツチ17、第2の検出
手段である検出器24、Nullパケツト生成回路2
5、第2のカウント手段であるPCRカウンタ26、ク
ロツク回路27及びPCR補正回路28を配置してい
る。また基板34には、FIFOメモリ11〜13、検
出器18〜20及びPCRカウンタ31を配置してい
る。さらに基板35には、FIFOメモリ14〜16、
検出器21〜23及びPCRカウンタ32を配置してい
る。
【0034】PCRカウンタ26は、クロツク回路27
から与えられる27[Mhz] のシステムクロツクS18に
基づいて、全42[bit] でなるPCRの値をカウントし
ている。PCRカウンタ26は、PCRの下位9[bit]
であるプログラム・クロツク・リフアレンス・エクステ
ンシヨン(以下、これをPCR−Eと呼ぶ)によつて0
〜299 までをカウントし、299 から0にカウントされる
際の桁上げによつて上位33[bit] のプログラム・クロ
ツク・リフアレンス・ベース(以下、これをPCR−B
と呼ぶ)を1加算する。このようにしてPCRカウンタ
26は24時間を一巡としたカウントを行う。
【0035】PCRカウンタ26は、このようにカウン
トする値をカウント値情報S19として検出器24に供
給する一方、PCRカウント値の同期要求が発生した場
合に、基板35及び36に各々設けたPCRカウンタ3
1及び32にリセツト信号S20とシリアルデータ信号
S21とを各々供給する。ここでリセツト信号S20
は、PCRの下位9[bit] であるPCR−Eが299 から
0にカウントする際に生じる桁上げを示すキヤリー信号
である。またシリアルデータ信号S21は、PCRの上
位33[bit] であるPCR−Bのカウント値をシリアル
に送出する信号である。具体的には、システムクロツク
S18の1クロツク毎に1ビツトづつ送出する。PCR
カウンタ26は、リセツト信号S20及びシリアルデー
タ信号S21を用いてPCRカウンタ31及び32のカ
ウント値をPCRカウンタ26のカウント値に同期させ
るようになされている。具体的にはリセツト信号S20
によつてPCRの下位9[bit] を同期させ、またシリア
ルデータ信号S21によつてPCRの上位33[bit] を
同期させる。PCRカウンタ31及び32は、こうして
同期されたカウント値をそれぞれ検出器18〜20、検
出器21〜23に供給する。各検出器18〜23は、P
CRカウンタ31又は32から供給されるPCRカウン
タ26のカウント値と同期したカウント値によつて、入
力される各パケツト化データS11〜S16の到着タイ
ミングをそれぞれカウントする。
【0036】このように基板34〜36に分割して配置
した構成でなる多重化装置30は、基板35及び36に
配されているPCRカウンタ31及び32のカウント値
を、リセツト信号S20及びシリアルデータ信号S21
を用いて基板34に配されたPCRカウンタ26のカウ
ント値に同期させて各検出器18〜23に供給すること
により、各チヤンネルに入力される各パケツト化データ
S11〜S16について共通のカウント値で到着タイミ
ングをカウントする。こうして多重化装置30は、多重
化処理の際に他チヤンネルとの競合によつて生じる遅延
時間の分、各パケツト化データS11〜S16に記録さ
れているPCRの値をそれぞれ補正して更新記録したト
ランスポートストリームS17を形成する。
【0037】以上の構成において、PCRカウンタ26
のカウント値にPCRカウンタ31及び32を同期させ
る同期方法について説明する。図3は多重化装置30に
よるPCRカウンタ26、31及び32の同期方法を説
明するタイミングチヤートである。この図に示すよう
に、システムクロツクS18はクロツク回路27により
生成されてPCRカウンタ26に供給される。PCRカ
ウンタ26は、このシステムクロツクS18に基づいて
PCR値をカウントする。PCR値の下位9[bit] であ
るPCR−Eは0から299 までを一巡としてカウントさ
れ、299 から0にカウントする際に桁上げを発生する。
PCRの上位33[bit] であるPCR−Bは、このキャ
リーを受けて1加算されN−1からNになる。
【0038】PCRカウンタ26は、多重化装置30の
各PCRカウンタ26、31及び32を同期させる同期
要求が生じた場合、上述したような桁上げが発生した時
点でリセツト信号S20をPCRカウンタ31及び32
に供給してカウント値の下位9[bit] をリセツトさせ
る。これにより、PCRカウンタ26の下位9[bit] が
0になつたタイミングでPCRカウンタ31及び32の
下位9[bit] を0にすることができる。またPCRカウ
ンタ26は、リセツト信号S20の送出に続いて、シリ
アルデータ信号S21をPCRカウンタ31及び32に
供給する。シリアルデータ信号S21はPCRの上位3
3[bit] であるPCR−Bをシリアル形式の信号で送出
するものであり、これを供給することによつてPCRカ
ウンタ31及び32の上位33[bit] をPCRカウンタ
26の上位33[bit] と一致させることができる。な
お、シリアルデータ信号S21は各ビツトがシステムク
ロツクS18の1クロツクタイミング毎に送出されるた
め、33クロツクタイミングで全33[bit]の伝送が完
了する。これにより、PCRカウンタ31及び32の下
位9[bit] の上位33[bit] に対する桁上げが発生する
以前に、カウント値の同期処理を完了することができ
る。
【0039】このように多重化装置30は、リセツト信
号S20及びシリアルデータ信号S21のみを用いて、
PCRカウンタ31及び32のカウント値をPCRカウ
ンタ26のカウント値に短時間で同期させることができ
る。すなわち全42[bit] でなるPCRのカウント値を
リセツト信号のみで同期させる場合、PCRカウンタ2
6のカウント値を形成する全42[bit] が全て0になる
時点を待たねばならず、最大24時間を要しなければな
らない。しかし、このように下位9[bit] と上位33[b
it] とを分割して同期させることによりPCRの下位9
[bit] が0になる時点で同期処理を開始することができ
るため、最大でも3百数十クロツクタイミング以内で同
期を完了することができる。また多重化装置30は同期
に要する信号をリセツト信号S20及びシリアルデータ
信号S21のみとしたことにより、これらを供給するた
めの2本の信号線を基板34から基板35及び36にそ
れぞれ接続するだけで各PCRカウンタ26、31及び
32を同期させることができる。
【0040】以上の構成によれば、基板34〜36に分
割して配置した構成において、基板35と基板36とに
PCRカウンタ31及び32をそれぞれ設けて、同期要
求が発生した場合にPCRカウンタ26からリセツト信
号S20及びシリアルデータ信号S21を送出して、P
CRカウンタ31及び32のカウント値をPCRカウン
タ26のカウント値に下位ビツトと上位ビツトとで別々
に同期させることにより、42[bit] でなるPCRカウ
ントの値を2本の信号線だけの簡易な構成で短時間で同
期させることができる。またこうして同期されたカウン
ト値を各チヤンネル毎に設けられた検出器18〜23に
供給するようにしたことにより、各検出器18〜23及
び検出器24で共通のカウント値に基づいて各パケツト
化データS11〜S16の、各入力チヤンネルに到着し
た時点でのカウント値と実際に多重化処理する時点での
カウント値とを得ることができ、これを比較した差分
値、すなわち他チヤンネルとの競合によつて生じる遅延
時間の分だけ、各パケツト化データS11〜S16に記
録されたPCR値をPCR補正回路28によつて補正す
ることができる。
【0041】かくするにつき、リセツト信号S20及び
シリアルデータ信号S21だけを用いて、複数基板に分
割して配置されたPCRカウンタ31及び32の42[b
it]でなるカウント値をPCRカウンタ26のカウント
値に短時間で同期し得ると共に、多重化処理の際に生じ
るジツタ成分を簡易な構成で除去し得る多重化装置30
を実現することができる。
【0042】なお上述の実施例においては、基板35及
び36に入力チヤンネルを分割して配置した多重化装置
30の場合について述べたが、本発明はこれに限らず、
複数の基板に入力チヤンネルを分割して配置した構成で
あればよく、基板の枚数に係わらない。したがつて入力
チヤンネルを分割配置する基板が何枚であろうとも、各
基板にPCRカウンタをそれぞれ設けて、基準となるカ
ウント値を生成するPCRカウンタからリセツト信号及
びシリアルデータ信号を供給するための信号線を各基板
上に配したPCRカウンタに接続することにより、実施
例と同様の効果を得ることができる。
【0043】また上述の実施例においては、42[bit]
でなるPCRカウント値をカウントするPCRカウンタ
26、31及び32を設けた場合について述べたが、本
発明はこれに限らず、例えば多重化装置内で他チヤンネ
ルとの競合によつて生じる最大遅延時間の分だけカウン
トし得るならば、これ以外のビツト数でカウントするP
CRカウンタを設けてもよい。これにより各PCRカウ
ンタを少ないビツト数でカウントするものとすることが
でき、より簡易な構成で実現し得る。
【0044】さらに上述の実施例においては、切り換え
スイツチ17によつて各FIFOメモリ11〜16と検
出器24との接続を切り換える場合について述べたが、
本発明はこれに限らず、例えば各FIFOメモリと検出
器とをセレクタ回路を介して接続し、セレクタ回路を制
御して各FIFOメモリから与えられる各パケツト化デ
ータの何方か一つを選択して検出器に送出するようにし
てもよい。
【0045】
【発明の効果】上述のように本発明によれば、各々所定
のビツト数でなる上位ビツト及び下位ビツトで形成され
た第1のカウント値を所定のタイミングでカウントする
少なくとも1つ以上でなる第1のカウント手段と、第1
のカウント値と同一ビツト数でなる第2のカウント値を
所定のタイミングでカウントすると共に第1のカウント
手段に各々リセツト信号及びシリアルデータ信号を送出
する第2のカウント手段とを設けて、リセツト信号によ
つて第1のカウント値の下位ビツトを第2のカウント値
の下位ビツトに一致させ、またシリアルデータ信号によ
つてシリアル転送することにより第1のカウント値の上
位ビツトを第2のカウント値の上位ビツトに一致させる
ようにしたことにより、リセツト信号及びシリアルデー
タ信号のみによつて、最大でも下位ビツトのほぼ1周期
前後の時間で第1のカウント値を第2のカウント値に同
期させることができ、かくするにつき、簡易な構成で同
期を短時間で完了し得るカウンタ装置、多重化装置及び
カウンタ同期方法を実現することができる。
【図面の簡単な説明】
【図1】多重化装置の構成を示すブロツク図である。
【図2】複数の基板に分割された多重化装置の構成を示
すブロツク図である。
【図3】実施例によるカウンタ同期方法を説明するため
に供する論理波形図である。
【図4】デイジタル放送システムによる伝送装置の構成
を示すブロツク図である。
【図5】MPEG2方式によるパケツトの基本構成を示
す略線図である。
【図6】PIDの値による各データが記録されたパケツ
トの管理を説明するために供する図表である。
【図7】PCRによる伝送装置、受信装置間での同期伝
送方式を説明するために供する略線図である。
【図8】多重化処理の際にパケツトに生じるジツタを説
明するために供する略線図である。
【符号の説明】
1……伝送装置、2、3、4、5……エンコーダ、6、
10、30……多重化装置、7……変調器、8……アン
テナ、9……受信装置、11〜16……FIFOメモ
リ、17……切り換えスイツチ、18〜24……検出
器、25……Nullパケツト生成回路、26、31、
32……PCRカウンタ、27……クロツク回路、28
……PCR補正回路、33、34、35……基板。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】各々所定のビツト数でなる上位ビツト及び
    下位ビツトで形成されている第1のカウント値を所定の
    タイミングでカウントする少なくとも1つ以上でなる第
    1のカウント手段と、 上記第1のカウント値と同一ビツト数でなる第2のカウ
    ント値を上記所定のタイミングでカウントすると共に、
    リセツト信号を各上記第1のカウント手段に送出して上
    記第1のカウント値の上記下位ビツトを上記第2のカウ
    ント値の上記下位ビツトに一致させ、また上記上位ビツ
    トを各上記第1のカウント手段にシリアル形式で転送し
    て上記第1のカウント値の上記上位ビツトを上記第2の
    カウント値の上記上位ビツトに一致させることにより、
    上記第1のカウント値を上記第2のカウント値に同期さ
    せる第2のカウント手段とを具えることを特徴とするカ
    ウンタ装置。
  2. 【請求項2】上記第1及び第2のカウント値の上記上位
    ビツトは、 上記下位ビツトによつて上記上位ビツトへの桁上げが生
    じる以前にビツト列の転送を完了し得るビツト数でなる
    ことを特徴とする請求項1に記載のカウンタ装置。
  3. 【請求項3】複数の基板に分割配置されており、複数の
    各入力チヤンネルに供給される各パケツト化データを選
    択的に切り換えて単一の出力チヤンネルから送出するこ
    とにより当該各パケツト化データを時分割多重化したト
    ランスポートストリームを形成する多重化装置におい
    て、 上記入力チヤンネルが所定数設けられた各上記基板に各
    々配されており、各々所定のビツト数でなる上位ビツト
    及び下位ビツトで形成されている第1のカウント値を所
    定のタイミングでカウントする第1のカウント手段と、 上記各入力チヤンネル毎に各々配されており、上記パケ
    ツト化データが到着した時点での上記第1のカウント値
    を検出する第1の検出手段と、 上記各入力チヤンネル毎に各々配されており、上記パケ
    ツト化データと当該パケツト化データに対応する上記第
    1のカウント値を記憶する記憶手段と、 各上記記憶手段との接続を一対一で選択的に切り換え
    て、上記記憶手段の何方かに記憶された上記パケツト化
    データ及び当該パケツト化データに対応する上記第1の
    カウント値を読み出す切換え手段と、 上記第1のカウント値と同一ビツト数でなる第2のカウ
    ント値を上記所定のタイミングでカウントすると共に、
    リセツト信号を各上記第1のカウント手段に送出して上
    記第1のカウント値の上記下位ビツトを上記第2のカウ
    ント値の上記下位ビツトに一致させ、また上記上位ビツ
    トを各上記第1のカウント手段にシリアル形式で転送し
    て上記第1のカウント値の上記上位ビツトを上記第2の
    カウント値の上記上位ビツトに一致させることにより、
    上記第1のカウント値を上記第2のカウント値に同期さ
    せる第2のカウント手段と、 各上記パケツト化データが上記切換え手段により読み出
    された時点での上記第2のカウント値を検出する第2の
    検出手段と、 上記切換え手段により読み出された各上記パケツト化デ
    ータ及び当該パケツト化データに対応する上記第1のカ
    ウント値を入力し、上記第1のカウント値を上記第2の
    カウント値に比較して得られる両者の差分値に応じて上
    記パケツト化データ内に記録されている基準時刻情報を
    補正して上記トランスポートストリームを上記出力チヤ
    ンネルを介して送出する補正手段とを具えることを特徴
    とする多重化装置。
  4. 【請求項4】上記第1及び第2のカウント値の上記上位
    ビツトは、 上記下位ビツトによつて上記上位ビツトへの桁上げが生
    じる以前にビツト列の転送を完了し得るビツト数でなる
    ことを特徴とする請求項3に記載の多重化装置。
  5. 【請求項5】上記第1及び第2のカウント値のビツト数
    は、 上記各入力チヤンネル間での競合によつて生じる最大遅
    延時間をカウントし得るビツト数でなることを特徴とす
    る請求項3に記載の多重化装置。
  6. 【請求項6】各々所定のビツト数でなる上位ビツト及び
    下位ビツトで形成されていると共に所定のタイミングで
    カウントされる第1及び第2のカウント値を同期させる
    カウンタ同期方法において、 上記第1のカウント値の上記下位ビツトをリセツトする
    ことにより、上記第1のカウント値の上記下位ビツトを
    上記第2のカウント値の上記下位ビツトに一致させ、 次に上記上位ビツトをシリアル形式で転送して上記第1
    のカウント値の上記上位ビツトを上記第2のカウント値
    の上記上位ビツトに一致させて、上記第1のカウント値
    を上記第2のカウント値に同期させることを特徴とする
    カウンタ同期方法。
  7. 【請求項7】上記第1及び第2のカウント値の上記上位
    ビツトは、 上記下位ビツトによつて上記上位ビツトへの桁上げが生
    じる以前にビツト列の転送を完了し得るビツト数でなる
    ことを特徴とする請求項6に記載のカウンタ同期方法。
JP8213135A 1996-07-24 1996-07-24 カウンタ装置、多重化装置及びカウンタ同期方法 Pending JPH1041911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8213135A JPH1041911A (ja) 1996-07-24 1996-07-24 カウンタ装置、多重化装置及びカウンタ同期方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8213135A JPH1041911A (ja) 1996-07-24 1996-07-24 カウンタ装置、多重化装置及びカウンタ同期方法

Publications (1)

Publication Number Publication Date
JPH1041911A true JPH1041911A (ja) 1998-02-13

Family

ID=16634163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8213135A Pending JPH1041911A (ja) 1996-07-24 1996-07-24 カウンタ装置、多重化装置及びカウンタ同期方法

Country Status (1)

Country Link
JP (1) JPH1041911A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228061A (ja) * 2006-02-21 2007-09-06 Toshiba Corp Ts処理装置及びts処理方法
JP2008244704A (ja) * 2007-03-27 2008-10-09 Hirotekku Kk デジタル放送信号再送信装置
WO2010073441A1 (ja) * 2008-12-26 2010-07-01 シャープ株式会社 同期装置、受信装置、同期方法、及び受信方法
JP2013247628A (ja) * 2012-05-29 2013-12-09 Nec Access Technica Ltd カウント値伝播回路およびカウント値伝播方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007228061A (ja) * 2006-02-21 2007-09-06 Toshiba Corp Ts処理装置及びts処理方法
JP4703431B2 (ja) * 2006-02-21 2011-06-15 株式会社東芝 Ts処理装置及びts処理方法
JP2008244704A (ja) * 2007-03-27 2008-10-09 Hirotekku Kk デジタル放送信号再送信装置
WO2010073441A1 (ja) * 2008-12-26 2010-07-01 シャープ株式会社 同期装置、受信装置、同期方法、及び受信方法
JP2013247628A (ja) * 2012-05-29 2013-12-09 Nec Access Technica Ltd カウント値伝播回路およびカウント値伝播方法

Similar Documents

Publication Publication Date Title
US6661808B2 (en) Remultiplexing apparatus
US6477204B1 (en) Video image decoding method and apparatus
US6456782B1 (en) Data processing device and method for the same
EP0703713B1 (en) Packet receiving device
US6111896A (en) Remultiplexer for video program bearing transport streams with program clock reference time stamp adjustment
US5903324A (en) Transport processor interface for a digital television system
US6081650A (en) Transport processor interface and video recorder/playback apparatus in a field structured datastream suitable for conveying television information
US20040136409A1 (en) Video remultiplexer for dynamic remultiplexing, multi-mode operation and jitter reduced asynchronous communication
JP3666625B2 (ja) データ記録方法およびデータ記録装置
JP2002510162A (ja) ビデオプログラムを載せたトランスポートストリームの再多重化装置
JP3810918B2 (ja) マルチメディアデータ中継装置及び方法
JPH11215083A (ja) ディジタル信号多重化装置及び方法、ディジタル信号伝送装置及び方法、ディジタル信号記録装置及び方法、並びに、記録媒体
WO2001061866A1 (en) Single clock reference for compressed domain processing systems
JP3893643B2 (ja) 信号多重化方法およびそれを用いた伝送信号生成装置
JPH1041911A (ja) カウンタ装置、多重化装置及びカウンタ同期方法
EP0873019A2 (en) Device and method for transmitting digital audio and video data
JPH08275151A (ja) 多重化圧縮画像音声データの分配復号装置
EP0768009A1 (en) Transport processor interface for a digital television system
JP3400681B2 (ja) データパケット再多重方法及び再多重装置
JP2000101560A (ja) クロック同期回路及び伝送装置
JPH1041915A (ja) 伝送装置及び伝送方法
US7130265B1 (en) Data multiplexing device and data multiplexing method, and data transmitter
JPH11298466A (ja) データ伝送装置およびデータ処理装置
JP2000134259A (ja) 伝送方法及び伝送装置
JPH1051496A (ja) 多重化装置及び多重化方法