JPH1039832A - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置Info
- Publication number
- JPH1039832A JPH1039832A JP8213056A JP21305696A JPH1039832A JP H1039832 A JPH1039832 A JP H1039832A JP 8213056 A JP8213056 A JP 8213056A JP 21305696 A JP21305696 A JP 21305696A JP H1039832 A JPH1039832 A JP H1039832A
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- pixel data
- plasma display
- circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、プラズマディスプレイ装置に関す
る。 【解決手段】 複数の行電極と、該行電極に対向して交
差するように配置された複数の列電極と、該行電極を駆
動する行電極駆動手段と、該列電極を駆動する列電極駆
動手段とを備え、画素データのビット数に対応して１フ
レームの表示期間を複数のサブフィールドに分割し、各
サブフィールドの発光回数をビットの重み付けに対応し
て異ならせて階調表示を行うプラズマディスプレイ装置
であって、プラズマディスプレイ装置に電源が投入され
たことを検出する電源投入検出手段と、電源投入検出手
段の検出出力に応じて電源投入から所定期間の間プラズ
マディスプレイ装置の発光輝度を調整する発光輝度調整
手段とを備えたことにより、電源投入時におけるプラズ
マディスプレイ装置の電源回路などの過渡的な変動を軽
減し、安定した表示動作を行う。
る。 【解決手段】 複数の行電極と、該行電極に対向して交
差するように配置された複数の列電極と、該行電極を駆
動する行電極駆動手段と、該列電極を駆動する列電極駆
動手段とを備え、画素データのビット数に対応して１フ
レームの表示期間を複数のサブフィールドに分割し、各
サブフィールドの発光回数をビットの重み付けに対応し
て異ならせて階調表示を行うプラズマディスプレイ装置
であって、プラズマディスプレイ装置に電源が投入され
たことを検出する電源投入検出手段と、電源投入検出手
段の検出出力に応じて電源投入から所定期間の間プラズ
マディスプレイ装置の発光輝度を調整する発光輝度調整
手段とを備えたことにより、電源投入時におけるプラズ
マディスプレイ装置の電源回路などの過渡的な変動を軽
減し、安定した表示動作を行う。
Description
【０００１】
【０００１】
【０００２】
【発明が属する技術分野】本発明は、プラズマディスプ
レイ装置に関する。
レイ装置に関する。
【０００３】
【０００２】
【０００４】
【従来の技術】プラズマディスプレイパネルは、周知の
如く、薄型の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネルが
知られている。
如く、薄型の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネルが
知られている。
【０００５】図７は、かかるプラズマディスプレイパネ
ルを含むプラズマディスプレイ装置の概略構成を示す図
である。
ルを含むプラズマディスプレイ装置の概略構成を示す図
である。
【０００６】
【０００３】かかる図７において、駆動装置１００は、
入力されたビデオ信号を１画素毎に対応したディジタル
の画素データに変換して、この画素データに対応した画
素データパルスをＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ1 〜Ｄm に印加する。ＰＤＰ１１
は、上記列電極Ｄ1 〜Ｄm 、及びかかる列電極と直交し
且つＸ及びＹなる一対にて１行を構成する行電極Ｘ1 〜
Ｘn 及びＹ1 〜Ｙn を備えている。これら列電極及び行
電極対各々は図示せぬ誘電体を挟んで形成されており、
１つの列電極及び行電極対が交差する部分に１つの画素
セルが形成される。
入力されたビデオ信号を１画素毎に対応したディジタル
の画素データに変換して、この画素データに対応した画
素データパルスをＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ1 〜Ｄm に印加する。ＰＤＰ１１
は、上記列電極Ｄ1 〜Ｄm 、及びかかる列電極と直交し
且つＸ及びＹなる一対にて１行を構成する行電極Ｘ1 〜
Ｘn 及びＹ1 〜Ｙn を備えている。これら列電極及び行
電極対各々は図示せぬ誘電体を挟んで形成されており、
１つの列電極及び行電極対が交差する部分に１つの画素
セルが形成される。
【０００７】
【０００４】駆動装置１００は、上記ＰＤＰ１１の全て
の上記行電極対間に強制的に放電励起せしめて壁電荷を
形成させるためのリセット書き込みパルスＲＰｘ及びＲ
Ｐｙを発生してこれらをＰＤＰ１１の行電極Ｘ1 〜Ｘn
及びＹ1 〜Ｙn 夫々に印加する。また、駆動装置１００
は、ＰＤＰ１１に上記画素データを書き込むための走査
パルスＳＰ、放電発光を維持するための維持パルスＩＰ
ｘ及びＩＰｙ、更に、維持放電発光を停止させるための
消去パルスＥＰの各々を発生してこれらをＰＤＰ１１の
行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn に印加する。
の上記行電極対間に強制的に放電励起せしめて壁電荷を
形成させるためのリセット書き込みパルスＲＰｘ及びＲ
Ｐｙを発生してこれらをＰＤＰ１１の行電極Ｘ1 〜Ｘn
及びＹ1 〜Ｙn 夫々に印加する。また、駆動装置１００
は、ＰＤＰ１１に上記画素データを書き込むための走査
パルスＳＰ、放電発光を維持するための維持パルスＩＰ
ｘ及びＩＰｙ、更に、維持放電発光を停止させるための
消去パルスＥＰの各々を発生してこれらをＰＤＰ１１の
行電極Ｘ1 〜Ｘn 及びＹ1 〜Ｙn に印加する。
【０００８】
【０００５】上記のＰＤＰで階調表示を行う場合、例え
ば画素データが８ビットであれば、１フレーム（フィー
ルド）を８つのサブフィールドに分割して、各サブフィ
ールドの表示期間をビットの桁毎に重み付けて発光時間
（回数）を異ならせる。
ば画素データが８ビットであれば、１フレーム（フィー
ルド）を８つのサブフィールドに分割して、各サブフィ
ールドの表示期間をビットの桁毎に重み付けて発光時間
（回数）を異ならせる。
【０００９】詳述すると、最下位ビット（ＬＳＢ）から
最上位（ＭＳＢ）までの各ビットの何れかに対応したサ
ブフィールドの面順次走査では画素データの該当ビット
が発光論理値”１”の画素だけでビット位置の幕乗に対
応したパルス分の発光が行われるように発光制御が行わ
れる、即ち、ＬＳＢからＭＳＢに至る各ビット対応のサ
ブフィールドでは、それぞれ順に例えば４、８、１６、
３２、６４、１２８、２５６、５１２・・・パルス分の
発光期間において発光が行われるように制御される。そ
して、発光期間の和によって、各画素ごとに例えば表示
データが８ビットであれば２５６階調の映像が表示され
る。
最上位（ＭＳＢ）までの各ビットの何れかに対応したサ
ブフィールドの面順次走査では画素データの該当ビット
が発光論理値”１”の画素だけでビット位置の幕乗に対
応したパルス分の発光が行われるように発光制御が行わ
れる、即ち、ＬＳＢからＭＳＢに至る各ビット対応のサ
ブフィールドでは、それぞれ順に例えば４、８、１６、
３２、６４、１２８、２５６、５１２・・・パルス分の
発光期間において発光が行われるように制御される。そ
して、発光期間の和によって、各画素ごとに例えば表示
データが８ビットであれば２５６階調の映像が表示され
る。
【００１０】
【０００６】
【００１１】
【発明が解決しようとする課題】所で、従来から、ＰＤ
Ｐにおいて総合消費電力及びパネル入力電力の低減のた
め、映像入力データの制限回路として、例えば自動輝度
制限回路（ＡＢＬ）等を用いている。このＡＢＬ回路
は、映像信号によって輝度が異常に上がり過ぎた場合
に、表示装置に大きな駆動電流が流れ表示装置や高圧発
生回路等に過負荷を与えるのを防止するためのもので、
このＡＢＬ回路によって表示素子の駆動パルスの発光制
限を行っている。
Ｐにおいて総合消費電力及びパネル入力電力の低減のた
め、映像入力データの制限回路として、例えば自動輝度
制限回路（ＡＢＬ）等を用いている。このＡＢＬ回路
は、映像信号によって輝度が異常に上がり過ぎた場合
に、表示装置に大きな駆動電流が流れ表示装置や高圧発
生回路等に過負荷を与えるのを防止するためのもので、
このＡＢＬ回路によって表示素子の駆動パルスの発光制
限を行っている。
【００１２】しかし、このＡＢＬ回路は通常の映像信号
の輝度レベルを一定のレベルに抑圧し、表示素子に大き
な電流が供給されるのを防止することは可能であるが、
電源を投入した場合等のような過渡的な応答に対しては
効果がなく、電源回路等に過渡的に過大電流が流れ電源
回路等に大きな負荷を与えていた。
の輝度レベルを一定のレベルに抑圧し、表示素子に大き
な電流が供給されるのを防止することは可能であるが、
電源を投入した場合等のような過渡的な応答に対しては
効果がなく、電源回路等に過渡的に過大電流が流れ電源
回路等に大きな負荷を与えていた。
【００１３】そこで、本発明は上述の問題に鑑み、電源
投入時におけるプラズマディスプレイ装置の電源回路な
どの過渡的な変動を軽減し、安定した表示動作を行うこ
とができるプラズマディスプレイ装置を提供することを
目的としている。
投入時におけるプラズマディスプレイ装置の電源回路な
どの過渡的な変動を軽減し、安定した表示動作を行うこ
とができるプラズマディスプレイ装置を提供することを
目的としている。
【００１４】
【０００７】
【００１５】
【課題を解決するための手段】請求項１の発明に係わる
プラズマディスプレイ装置は、複数の行電極と、該行電
極に対向して交差するように配置された複数の列電極
と、該行電極を駆動する行電極駆動手段と、該列電極を
駆動する列電極駆動手段とを備え、画素データのビット
数に対応して１フレームの表示期間を複数のサブフィー
ルドに分割し、各サブフィールドの発光回数をビットの
重み付けに対応して異ならせて階調表示を行うプラズマ
ディスプレイ装置であって、プラズマディスプレイ装置
に電源が投入されたことを検出する電源投入検出手段
と、電源投入検出手段の検出出力に応じて電源投入から
所定期間の間プラズマディスプレイ装置の発光輝度を調
整する発光輝度調整手段とを有することを特徴とする。
プラズマディスプレイ装置は、複数の行電極と、該行電
極に対向して交差するように配置された複数の列電極
と、該行電極を駆動する行電極駆動手段と、該列電極を
駆動する列電極駆動手段とを備え、画素データのビット
数に対応して１フレームの表示期間を複数のサブフィー
ルドに分割し、各サブフィールドの発光回数をビットの
重み付けに対応して異ならせて階調表示を行うプラズマ
ディスプレイ装置であって、プラズマディスプレイ装置
に電源が投入されたことを検出する電源投入検出手段
と、電源投入検出手段の検出出力に応じて電源投入から
所定期間の間プラズマディスプレイ装置の発光輝度を調
整する発光輝度調整手段とを有することを特徴とする。
【００１６】
【０００８】請求項２の発明に係わるプラズマディスプ
レイ装置は、請求項１記載のプラズマディスプレイ装置
であって、発光輝度調整手段は、各サブフィールドにお
ける発光回数が所定期間の間に初期値から増大して規定
値になるように発光回数を調整する発光回数調整手段を
含むことを特徴とする。
レイ装置は、請求項１記載のプラズマディスプレイ装置
であって、発光輝度調整手段は、各サブフィールドにお
ける発光回数が所定期間の間に初期値から増大して規定
値になるように発光回数を調整する発光回数調整手段を
含むことを特徴とする。
【００１７】
【０００９】請求項３の発明に係わるプラズマディスプ
レイ装置は、請求項１又は２記載のプラズマディスプレ
イ装置であって、前記発光輝度調整手段は、前記所定期
間の間の前記画素データのゲインが初期値から増大して
規定値になるようにゲインを調整するゲイン調整手段を
含むことを特徴とする。
レイ装置は、請求項１又は２記載のプラズマディスプレ
イ装置であって、前記発光輝度調整手段は、前記所定期
間の間の前記画素データのゲインが初期値から増大して
規定値になるようにゲインを調整するゲイン調整手段を
含むことを特徴とする。
【００１８】
【００１０】
【００１９】
【作用】本発明は、複数の行電極と、該行電極に対向し
て交差するように配置された複数の電極列と、該行電極
を駆動する行電極駆動手段と、該列電極を駆動する列電
極駆動手段とを備え、画素データのビット数に対応して
１フレームの表示期間を複数のサブフィールドに分割
し、各サブフィールドの発光回数をビットの重み付けに
対応して異ならせて階調表示を行うプラズマディスプレ
イ装置であって、プラズマディスプレイ装置に電源が投
入されたことを検出する電源投入検出手段と、電源投入
手段の検出出力に応じて電源投入から所定期間の間プラ
ズマディスプレイ装置の発光輝度を調整する発光輝度調
整手段とを設けたので、電源投入時におけるプラズマデ
ィスプレイ装置の電源回路などの過渡的な変動を軽減
し、安定した表示動作を行うことが可能となる。
て交差するように配置された複数の電極列と、該行電極
を駆動する行電極駆動手段と、該列電極を駆動する列電
極駆動手段とを備え、画素データのビット数に対応して
１フレームの表示期間を複数のサブフィールドに分割
し、各サブフィールドの発光回数をビットの重み付けに
対応して異ならせて階調表示を行うプラズマディスプレ
イ装置であって、プラズマディスプレイ装置に電源が投
入されたことを検出する電源投入検出手段と、電源投入
手段の検出出力に応じて電源投入から所定期間の間プラ
ズマディスプレイ装置の発光輝度を調整する発光輝度調
整手段とを設けたので、電源投入時におけるプラズマデ
ィスプレイ装置の電源回路などの過渡的な変動を軽減
し、安定した表示動作を行うことが可能となる。
【００２０】
【００１１】
【００２１】
【実施例】図１は、本発明による輝度調整装置を備えた
プラズマディスプレイ装置の構成を示す図である。
プラズマディスプレイ装置の構成を示す図である。
【００２２】図１において、ビデオ信号処理回路１は、
供給された複合信号から赤色映像成分に対応したＲビデ
オ信号、緑色映像成分に対応したＧビデオ信号、及び青
色映像成分に対応したＢビデオ信号を夫々分離抽出し
て、これらをＡ／Ｄ変換回路２に供給する。
供給された複合信号から赤色映像成分に対応したＲビデ
オ信号、緑色映像成分に対応したＧビデオ信号、及び青
色映像成分に対応したＢビデオ信号を夫々分離抽出し
て、これらをＡ／Ｄ変換回路２に供給する。
【００２３】同期分離回路４は、上記複合ビデオ信号中
から水平及び垂直同期信号を抽出してこれらをタイミン
グパルス発生回路５に供給する。タイミングパルス発生
回路５は、これら水平及び垂直同期信号に基づいた種々
のタイミングパルスを発生する。Ａ／Ｄ変換回路２は、
タイミングパルス発生回路５から供給されたタイミング
パルスに同期して、上記Ｒビデオ信号、Ｇビデオ信号及
びＢビデオ信号各々を夫々ディジタルのＲ画素データ、
Ｇ画素データ及びＢ画素データに変換して、これらをゲ
イン調整回路２１に供給する。
から水平及び垂直同期信号を抽出してこれらをタイミン
グパルス発生回路５に供給する。タイミングパルス発生
回路５は、これら水平及び垂直同期信号に基づいた種々
のタイミングパルスを発生する。Ａ／Ｄ変換回路２は、
タイミングパルス発生回路５から供給されたタイミング
パルスに同期して、上記Ｒビデオ信号、Ｇビデオ信号及
びＢビデオ信号各々を夫々ディジタルのＲ画素データ、
Ｇ画素データ及びＢ画素データに変換して、これらをゲ
イン調整回路２１に供給する。
【００２４】
【００１２】ゲイン調整回路３は、後述するコントロー
ラ２０から供給されたゲイン調整信号に応じて、上記Ｒ
画素データ、Ｇ画素データ及びＢ画素データ各々のゲイ
ン調整を行って得られた調整Ｒ画素データ、Ｇ画素デー
タ及びＢ画素データ各々をフレームメモリ８に供給す
る。
ラ２０から供給されたゲイン調整信号に応じて、上記Ｒ
画素データ、Ｇ画素データ及びＢ画素データ各々のゲイ
ン調整を行って得られた調整Ｒ画素データ、Ｇ画素デー
タ及びＢ画素データ各々をフレームメモリ８に供給す
る。
【００２５】図２は、かかるゲイン調整回路３の内部構
造の一例を示す図である。
造の一例を示す図である。
【００２６】
【００１３】図２において、乗算器３１は、上記Ｒ画素
データが示すデータ値に上記コントローラ２０から供給
されたゲイン調整信号を乗算して得られた乗算結果を調
整Ｒ画素データとしてフレームメモリ８に供給する。ま
た、乗算器３２は、上記Ｇ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｇ画素データとしてフレームメモリ８に供給する。
また、乗算器３３は、上記Ｂ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｂ画素データとしてフレームメモリ８に供給する。
メモリ制御回路７は、タイミングパルス発生回路５から
供給されたタイミングパルスに同期した書込信号及び呼
出信号をフレームメモリ８に供給する。フレームメモリ
８は、かかる書込信号に応じて、上記ゲイン調整回路３
から供給された各調整画素データを順次取り込む。ま
た、フレームメモリ８は、かかる読出信号に応じて、こ
のフレームメモリ８内に記憶されている画素データを順
次読み出して次段の出力処理回路９へ供給する。
データが示すデータ値に上記コントローラ２０から供給
されたゲイン調整信号を乗算して得られた乗算結果を調
整Ｒ画素データとしてフレームメモリ８に供給する。ま
た、乗算器３２は、上記Ｇ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｇ画素データとしてフレームメモリ８に供給する。
また、乗算器３３は、上記Ｂ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｂ画素データとしてフレームメモリ８に供給する。
メモリ制御回路７は、タイミングパルス発生回路５から
供給されたタイミングパルスに同期した書込信号及び呼
出信号をフレームメモリ８に供給する。フレームメモリ
８は、かかる書込信号に応じて、上記ゲイン調整回路３
から供給された各調整画素データを順次取り込む。ま
た、フレームメモリ８は、かかる読出信号に応じて、こ
のフレームメモリ８内に記憶されている画素データを順
次読み出して次段の出力処理回路９へ供給する。
【００２７】
【００１４】読出タイミング信号発生回路６は、画素デ
ータパルスの供給タイミングに対応したタイミング信号
を発生してこれを出力処理回路９に供給する。また、読
出タイミング信号発生回路６は、後述するコントローラ
２０から供給されたモード設定信号に応じて、図３にて
示される輝度モード１〜４の内のいずれかのモードに設
定される。この際、読出タイミング信号発生回路６は、
この設定されたモードに対応した発光回数にて放電発光
を実施すべく、放電発光を開始させるための走査パル
ス、放電状態を維持させるための維持パルス、及び放電
発光を停止させるための消去パルス各々のＰＤＰ１１
（後述する）に対する印加供給タイミング信号を発生し
てこれらを行電極駆動パルス発生回路１０に供給する。
ータパルスの供給タイミングに対応したタイミング信号
を発生してこれを出力処理回路９に供給する。また、読
出タイミング信号発生回路６は、後述するコントローラ
２０から供給されたモード設定信号に応じて、図３にて
示される輝度モード１〜４の内のいずれかのモードに設
定される。この際、読出タイミング信号発生回路６は、
この設定されたモードに対応した発光回数にて放電発光
を実施すべく、放電発光を開始させるための走査パル
ス、放電状態を維持させるための維持パルス、及び放電
発光を停止させるための消去パルス各々のＰＤＰ１１
（後述する）に対する印加供給タイミング信号を発生し
てこれらを行電極駆動パルス発生回路１０に供給する。
【００２８】
【００１５】出力処理回路９は、上記フレームメモリ８
から供給された画素データ１フィールド毎にその輝度階
調に対応した第１〜第８モード画素データを生成し、こ
れらを読出タイミング信号発生回路６からのタイミング
信号に同期して画素データパルス発生回路１２に供給す
る。
から供給された画素データ１フィールド毎にその輝度階
調に対応した第１〜第８モード画素データを生成し、こ
れらを読出タイミング信号発生回路６からのタイミング
信号に同期して画素データパルス発生回路１２に供給す
る。
【００２９】
【００１６】行電極駆動パルス発生回路１０は、読出タ
イミング信号発生回路６から供給された各種タイミング
信号に応答し、上記走査パルス、維持パルス、及び消去
パルスを夫々発生してＰＤＰ１１の行電極Ｙ1 〜Ｙn 及
びＸ1 〜Ｘn に供給する。画素データパルス発生回路１
２は、出力処理回路９から供給された１フィールド分の
画素データの論理「１」又は「０」夫々に対応した電圧
値を有する画素データパルスを発生してこれを各行毎に
分割し、この分割した各行毎の画素データパルスを時分
割にて列電極Ｄ1 〜Ｄm へ印加する。
イミング信号発生回路６から供給された各種タイミング
信号に応答し、上記走査パルス、維持パルス、及び消去
パルスを夫々発生してＰＤＰ１１の行電極Ｙ1 〜Ｙn 及
びＸ1 〜Ｘn に供給する。画素データパルス発生回路１
２は、出力処理回路９から供給された１フィールド分の
画素データの論理「１」又は「０」夫々に対応した電圧
値を有する画素データパルスを発生してこれを各行毎に
分割し、この分割した各行毎の画素データパルスを時分
割にて列電極Ｄ1 〜Ｄm へ印加する。
【００３０】
【００１７】ＰＤＰ１１は、行電極駆動パルス発生回路
１０から上記走査パルスが印加された際に画素データパ
ルスに対応した放電発光を開始して、上記維持パルスが
印加されている期間に亘ってこの発光状態を維持する。
その後、行電極駆動パルス発生回路１０から上記消去パ
ルスが印加されることにより放電発光を停止する。
１０から上記走査パルスが印加された際に画素データパ
ルスに対応した放電発光を開始して、上記維持パルスが
印加されている期間に亘ってこの発光状態を維持する。
その後、行電極駆動パルス発生回路１０から上記消去パ
ルスが印加されることにより放電発光を停止する。
【００３１】電源投入検出回路２２は、電源の投入を検
出して検出出力をコントローラ２０に供給する。コント
ローラ２０は、例えば、ＣＰＵ（中央処理装置）、ＲＯ
Ｍ（リードオンリーメモリ）、ＲＡＭ（ランダムアクセ
スメモリ）等からなるマイクロコンピュータから構成さ
れる。ここるコントローラ２０は、上記ＲＯＭに予め記
憶されているソフトウェアに従って、プラズマディスプ
レイ装置全体の動作制御を行う。この際、電源投入から
所定期間の間コントローラ２０を介して、上記電源投入
検出回路２２から供給された検出出力に応答して輝度調
整制御を実施する。
出して検出出力をコントローラ２０に供給する。コント
ローラ２０は、例えば、ＣＰＵ（中央処理装置）、ＲＯ
Ｍ（リードオンリーメモリ）、ＲＡＭ（ランダムアクセ
スメモリ）等からなるマイクロコンピュータから構成さ
れる。ここるコントローラ２０は、上記ＲＯＭに予め記
憶されているソフトウェアに従って、プラズマディスプ
レイ装置全体の動作制御を行う。この際、電源投入から
所定期間の間コントローラ２０を介して、上記電源投入
検出回路２２から供給された検出出力に応答して輝度調
整制御を実施する。
【００３２】
【００１８】図４はかかる輝度調整制御の一例を示す図
である。発生回数調整で輝度調整制御を行う場合読出タ
イミング発生回路６は、コントローラ２０から供給され
るモード設定信号に応じて、電源投入時ｔ０から所定期
間の間（ｔ０〜ｔ１の期間）、期間ａでは図３のモード
４に、期間ｂでは図３のモード３に、期間ｃではモード
２に、期間ｄでは図３のモード１に設定され、発光回数
を初期値（モード４）から段階的に増加させ規定値（モ
ード１）に到達させる。
である。発生回数調整で輝度調整制御を行う場合読出タ
イミング発生回路６は、コントローラ２０から供給され
るモード設定信号に応じて、電源投入時ｔ０から所定期
間の間（ｔ０〜ｔ１の期間）、期間ａでは図３のモード
４に、期間ｂでは図３のモード３に、期間ｃではモード
２に、期間ｄでは図３のモード１に設定され、発光回数
を初期値（モード４）から段階的に増加させ規定値（モ
ード１）に到達させる。
【００３３】また、ゲイン調整で輝度調整制御を行う場
合は、図５に示すようにコントローラ２０は、電源投入
時ｔ０から所定期間の間（ｔ０〜ｔ１の期間）、例えば
期間ａでは０．２５（初期値）、期間ｂでは０．５０、
期間ｃでは０．７５、期間ｄでは１．０（規定値）のゲ
イン調整信号を発生してこれをゲイン調整回路３に供給
する。
合は、図５に示すようにコントローラ２０は、電源投入
時ｔ０から所定期間の間（ｔ０〜ｔ１の期間）、例えば
期間ａでは０．２５（初期値）、期間ｂでは０．５０、
期間ｃでは０．７５、期間ｄでは１．０（規定値）のゲ
イン調整信号を発生してこれをゲイン調整回路３に供給
する。
【００３４】
【００１９】上述の実施例では、ゲイン調整又は発光回
数調整で輝度調整制御を行う例を示したが、両者を併用
するようにしても良い。
数調整で輝度調整制御を行う例を示したが、両者を併用
するようにしても良い。
【００３５】即ち、コントローラ２０は、電源投入検出
回路２２の検出出力に応答して、例えば図５に示すよう
な電源投入時ｔ０から所定時間の間（ｔ０〜ｔ１の期
間）、初期値（０）から連続的に増大して規定値（１．
０）に達する輝度調整信号を発生する。この輝度調整信
号に基づき、図６に示される関係で発光回数とゲインが
調整される。
回路２２の検出出力に応答して、例えば図５に示すよう
な電源投入時ｔ０から所定時間の間（ｔ０〜ｔ１の期
間）、初期値（０）から連続的に増大して規定値（１．
０）に達する輝度調整信号を発生する。この輝度調整信
号に基づき、図６に示される関係で発光回数とゲインが
調整される。
【００３６】先ず、輝度調整信号の値が０から０．２５
へと変化する期間ａではコントローラ２０からのモード
設定信号により読出タイミング発生回路６が図３のモー
ド４に設定されると共に、コントローラ２０は輝度調整
信号に４を乗算した信号をゲイン調整信号として発生
し、ゲイン調整回路３に供給する。
へと変化する期間ａではコントローラ２０からのモード
設定信号により読出タイミング発生回路６が図３のモー
ド４に設定されると共に、コントローラ２０は輝度調整
信号に４を乗算した信号をゲイン調整信号として発生
し、ゲイン調整回路３に供給する。
【００３７】
【００２０】次に、輝度調整信号の値が０．２５から
０．５へと変化する期間ｂでは、読出タイミング発生回
路６が図３のモード３に設定されると共に、コントロー
ラ２０は輝度調整信号に２を乗算した信号をゲイン調整
信号として発生し、ゲイン調整回路３に供給する。
０．５へと変化する期間ｂでは、読出タイミング発生回
路６が図３のモード３に設定されると共に、コントロー
ラ２０は輝度調整信号に２を乗算した信号をゲイン調整
信号として発生し、ゲイン調整回路３に供給する。
【００３８】次に、輝度調整信号の値が０．５から０．
７５へと変化する期間ｃでは、読出タイミング発生回路
６が図３のモード２に設定されると共に、コントローラ
２０は輝度調整信号に４／３を乗算した信号をゲイン調
整信号として発生し、ゲイン調整回路３に供給する。
７５へと変化する期間ｃでは、読出タイミング発生回路
６が図３のモード２に設定されると共に、コントローラ
２０は輝度調整信号に４／３を乗算した信号をゲイン調
整信号として発生し、ゲイン調整回路３に供給する。
【００３９】次に、輝度調整信号の値が０．７５から
１．０へと変化する期間ｄでは、読出タイミング発生回
路６が図３のモード１に設定されると共に、コントロー
ラ２０は輝度調整信号をゲイン調整信号としてゲイン調
整回路３に供給する。
１．０へと変化する期間ｄでは、読出タイミング発生回
路６が図３のモード１に設定されると共に、コントロー
ラ２０は輝度調整信号をゲイン調整信号としてゲイン調
整回路３に供給する。
【００４０】以上のようにゲイン調整と発光回数調整を
連動して行うことにより連続的な調整が可能となる。
連動して行うことにより連続的な調整が可能となる。
【００４１】
【００２１】
【００４２】
【発明の効果】上述したように本発明によれば、複数の
行電極と、該行電極に対向して交差するように配置され
た複数の列電極と、該行電極を駆動する行電極駆動手段
と、該列電極を駆動する列電極駆動手段とを備え、画素
データのビット数に対応して１フレームの表示期間を複
数のサブフィールドに分割し、各サブフィールドの発光
回数をビットの重み付けに対応して異ならせて階調表示
を行うプラズマディスプレイ装置であって、プラズマデ
ィスプレイ装置に電源が投入されたことを検出する電源
投入検出手段と、電源投入検出手段の検出出力に応じて
電源投入から所定期間の間プラズマディスプレイ装置の
発光輝度を調整する発光輝度調整手段とを備えたことに
より、電源投入時におけるプラズマディスプレイ装置の
電源回路などの過渡的な変動を軽減し、安定した表示動
作を行うことが可能となる。
行電極と、該行電極に対向して交差するように配置され
た複数の列電極と、該行電極を駆動する行電極駆動手段
と、該列電極を駆動する列電極駆動手段とを備え、画素
データのビット数に対応して１フレームの表示期間を複
数のサブフィールドに分割し、各サブフィールドの発光
回数をビットの重み付けに対応して異ならせて階調表示
を行うプラズマディスプレイ装置であって、プラズマデ
ィスプレイ装置に電源が投入されたことを検出する電源
投入検出手段と、電源投入検出手段の検出出力に応じて
電源投入から所定期間の間プラズマディスプレイ装置の
発光輝度を調整する発光輝度調整手段とを備えたことに
より、電源投入時におけるプラズマディスプレイ装置の
電源回路などの過渡的な変動を軽減し、安定した表示動
作を行うことが可能となる。
【図１】本発明による輝度調整装置を備えたプラズマデ
ィスプレイ装置の構成図。
ィスプレイ装置の構成図。
【図２】本発明のプラズマディスプレイ装置に用いられ
るゲイン調整回路３の内部構造図。
るゲイン調整回路３の内部構造図。
【図３】画素データを８つのサブフィールドに分割した
時の、各モードに対する発光回数の関係を示す図。
時の、各モードに対する発光回数の関係を示す図。
【図４】電源投入から所定期間の間のゲイン又は発光回
数との関係を示す図。
数との関係を示す図。
【図５】電源投入から所定期間の間の輝度調整信号との
関係を示す図。
関係を示す図。
【図６】各モードとゲイン調整信号との関係を示す図。
【図７】プラズマディスプレイ装置の概略構成を示す
図。
図。
１・・・ビデオ信号処理回路 ２・・・Ａ／Ｄ変換回路 ３・・・ゲイン調整回路 ４・・・同期分離回路 ５・・・タイミングパルス発生回路 ６・・・読出タイミング信号発生回路 ７・・・メモリ制御回路 ８・・・フレームメモリ ９・・・出力処理回路 １０・・行電極駆動パルス発生回路 １１・・ＰＤＰ １２・・画素データパルス発生回路 ２０・・電源投入検出回路 ２２・・コントローラ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年５月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、プラズマディスプ
レイ装置に関する。
レイ装置に関する。
【０００２】
【従来の技術】プラズマディスプレイパネルは、周知の
如く、薄型の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネルが
知られている。図７は、かかるプラズマディスプレイパ
ネルを含むプラズマディスプレイ装置の概略構成を示す
図である。
如く、薄型の２次画面表示器の１つとして近時種々の研
究がなされており、その１つにメモリ機能を有する交流
放電型マトリクス方式のプラズマディスプレイパネルが
知られている。図７は、かかるプラズマディスプレイパ
ネルを含むプラズマディスプレイ装置の概略構成を示す
図である。
【０００３】かかる図７において、駆動装置１００は、
入力されたビデオ信号を１画素毎に対応したディジタル
の画素データに変換して、この画素データに対応した画
素データパルスをＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ１〜Ｄｍに印加する。ＰＤＰ１１
は、上記列電極Ｄ１〜Ｄｍ、及びかかる列電極と直交し
且つＸ及びＹなる一対にて１行を構成する行電極Ｘ１〜
Ｘｎ及びＹ１〜Ｙｎを備えている。これら列電極及び行
電極対各々は図示せぬ誘電体を挟んで形成されており、
１つの列電極及び行電極対が交差する部分に１つの画素
セルが形成される。
入力されたビデオ信号を１画素毎に対応したディジタル
の画素データに変換して、この画素データに対応した画
素データパルスをＰＤＰ（プラズマディスプレイパネ
ル）１１の列電極Ｄ１〜Ｄｍに印加する。ＰＤＰ１１
は、上記列電極Ｄ１〜Ｄｍ、及びかかる列電極と直交し
且つＸ及びＹなる一対にて１行を構成する行電極Ｘ１〜
Ｘｎ及びＹ１〜Ｙｎを備えている。これら列電極及び行
電極対各々は図示せぬ誘電体を挟んで形成されており、
１つの列電極及び行電極対が交差する部分に１つの画素
セルが形成される。
【０００４】駆動装置１００は、上記ＰＤＰ１１の全て
の上記行電極対間に強制的に放電励起せしめて壁電荷を
形成させるためのリセット書き込みパルスＲＰｘ及びＲ
Ｐｙを発生してこれらをＰＤＰ１１の行電極Ｘ１〜Ｘｎ
及びＹ１〜Ｙｎ夫々に印加する。また、駆動装置１００
は、ＰＤＰ１１に上記画素データを書き込むための走査
パルスＳＰ、放電発光を維持するための維持パルスＩＰ
ｘ及びＩＰｙ、更に、維持放電発光を停止させるための
消去パルスＥＰの各々を発生してこれらをＰＤＰ１１の
行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに印加する。
の上記行電極対間に強制的に放電励起せしめて壁電荷を
形成させるためのリセット書き込みパルスＲＰｘ及びＲ
Ｐｙを発生してこれらをＰＤＰ１１の行電極Ｘ１〜Ｘｎ
及びＹ１〜Ｙｎ夫々に印加する。また、駆動装置１００
は、ＰＤＰ１１に上記画素データを書き込むための走査
パルスＳＰ、放電発光を維持するための維持パルスＩＰ
ｘ及びＩＰｙ、更に、維持放電発光を停止させるための
消去パルスＥＰの各々を発生してこれらをＰＤＰ１１の
行電極Ｘ１〜Ｘｎ及びＹ１〜Ｙｎに印加する。
【０００５】上記のＰＤＰで階調表示を行う場合、例え
ば画素データが８ビットであれば、１フレーム（フィー
ルド）を８つのサブフィールドに分割して、各サブフィ
ールドの表示期間をビットの桁毎に重み付けて発光時間
（回数）を異ならせる。詳述すると、最下位ビット（Ｌ
ＳＢ）から最上位（ＭＳＢ）までの各ビットの何れかに
対応したサブフィールドの面順次走査では画素データの
該当ビットが発光論理値”１”の画素だけでビット位置
の幕乗に対応したパルス分の発光が行われるように発光
制御が行われる、即ち、ＬＳＢからＭＳＢに至る各ビッ
ト対応のサブフィールドでは、それぞれ順に例えば４、
８、１６、３２、６４、１２８、２５６、５１２・・・
パルス分の発光期間において発光が行われるように制御
される。そして、発光期間の和によって、各画素ごとに
例えば表示データが８ビットであれば２５６階調の映像
が表示される。
ば画素データが８ビットであれば、１フレーム（フィー
ルド）を８つのサブフィールドに分割して、各サブフィ
ールドの表示期間をビットの桁毎に重み付けて発光時間
（回数）を異ならせる。詳述すると、最下位ビット（Ｌ
ＳＢ）から最上位（ＭＳＢ）までの各ビットの何れかに
対応したサブフィールドの面順次走査では画素データの
該当ビットが発光論理値”１”の画素だけでビット位置
の幕乗に対応したパルス分の発光が行われるように発光
制御が行われる、即ち、ＬＳＢからＭＳＢに至る各ビッ
ト対応のサブフィールドでは、それぞれ順に例えば４、
８、１６、３２、６４、１２８、２５６、５１２・・・
パルス分の発光期間において発光が行われるように制御
される。そして、発光期間の和によって、各画素ごとに
例えば表示データが８ビットであれば２５６階調の映像
が表示される。
【０００６】
【発明が解決しようとする課題】所で、従来から、ＰＤ
Ｐにおいて総合消費電力及びパネル入力電力の低減のた
め、映像入力データの制限回路として、例えば自動輝度
制限回路（ＡＢＬ）等を用いている。このＡＢＬ回路
は、映像信号によって輝度が異常に上がり過ぎた場合
に、表示装置に大きな駆動電流が流れ表示装置や高圧発
生回路等に過負荷を与えるのを防止するためのもので、
このＡＢＬ回路によって表示素子の駆動パルスの発光制
限を行っている。しかし、このＡＢＬ回路は通常の映像
信号の輝度レベルを一定のレベルに抑圧し、表示素子に
大きな電流が供給されるのを防止することは可能である
が、電源を投入した場合等のような過渡的な応答に対し
ては効果がなく、電源回路等に過渡的に過大電流が流れ
電源回路等に大きな負荷を与えていた。そこで、本発明
は上述の問題に鑑み、電源投入時におけるプラズマディ
スプレイ装置の電源回路などの過渡的な変動を軽減し、
安定した表示動作を行うことができるプラズマディスプ
レイ装置を提供することを目的としている。
Ｐにおいて総合消費電力及びパネル入力電力の低減のた
め、映像入力データの制限回路として、例えば自動輝度
制限回路（ＡＢＬ）等を用いている。このＡＢＬ回路
は、映像信号によって輝度が異常に上がり過ぎた場合
に、表示装置に大きな駆動電流が流れ表示装置や高圧発
生回路等に過負荷を与えるのを防止するためのもので、
このＡＢＬ回路によって表示素子の駆動パルスの発光制
限を行っている。しかし、このＡＢＬ回路は通常の映像
信号の輝度レベルを一定のレベルに抑圧し、表示素子に
大きな電流が供給されるのを防止することは可能である
が、電源を投入した場合等のような過渡的な応答に対し
ては効果がなく、電源回路等に過渡的に過大電流が流れ
電源回路等に大きな負荷を与えていた。そこで、本発明
は上述の問題に鑑み、電源投入時におけるプラズマディ
スプレイ装置の電源回路などの過渡的な変動を軽減し、
安定した表示動作を行うことができるプラズマディスプ
レイ装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】請求項１の発明に係わる
プラズマディスプレイ装置は、複数の行電極と、該行電
極に対向して交差するように配置された複数の列電極
と、該行電極を駆動する行電極駆動手段と、該列電極を
駆動する列電極駆動手段とを備え、画素データのビット
数に対応して１フレームの表示期間を複数のサブフィー
ルドに分割し、各サブフィールドの発光回数をビットの
重み付けに対応して異ならせて階調表示を行うプラズマ
ディスプレイ装置であって、プラズマディスプレイ装置
に電源が投入されたことを検出する電源投入検出手段
と、電源投入検出手段の検出出力に応じて電源投入から
所定期間の間プラズマディスプレイ装置の発光輝度を調
整する発光輝度調整手段とを有することを特徴とする。
プラズマディスプレイ装置は、複数の行電極と、該行電
極に対向して交差するように配置された複数の列電極
と、該行電極を駆動する行電極駆動手段と、該列電極を
駆動する列電極駆動手段とを備え、画素データのビット
数に対応して１フレームの表示期間を複数のサブフィー
ルドに分割し、各サブフィールドの発光回数をビットの
重み付けに対応して異ならせて階調表示を行うプラズマ
ディスプレイ装置であって、プラズマディスプレイ装置
に電源が投入されたことを検出する電源投入検出手段
と、電源投入検出手段の検出出力に応じて電源投入から
所定期間の間プラズマディスプレイ装置の発光輝度を調
整する発光輝度調整手段とを有することを特徴とする。
【０００８】請求項２の発明に係わるプラズマディスプ
レイ装置は、請求項１記載のプラズマディスプレイ装置
であって、発光輝度調整手段は、各サブフィールドにお
ける発光回数が所定期間の間に初期値から増大して規定
値になるように発光回数を調整する発光回数調整手段を
含むことを特徴とする。
レイ装置は、請求項１記載のプラズマディスプレイ装置
であって、発光輝度調整手段は、各サブフィールドにお
ける発光回数が所定期間の間に初期値から増大して規定
値になるように発光回数を調整する発光回数調整手段を
含むことを特徴とする。
【０００９】請求項３の発明に係わるプラズマディスプ
レイ装置は、請求項１又は２記載のプラズマディスプレ
イ装置であって、前記発光輝度調整手段は、前記所定期
間の間の前記画素データのゲインが初期値から増大して
規定値になるようにゲインを調整するゲイン調整手段を
含むことを特徴とする。
レイ装置は、請求項１又は２記載のプラズマディスプレ
イ装置であって、前記発光輝度調整手段は、前記所定期
間の間の前記画素データのゲインが初期値から増大して
規定値になるようにゲインを調整するゲイン調整手段を
含むことを特徴とする。
【００１０】
【作用】本発明は、複数の行電極と、該行電極に対向し
て交差するように配置された複数の電極列と、該行電極
を駆動する行電極駆動手段と、該列電極を駆動する列電
極駆動手段とを備え、画素データのビット数に対応して
１フレームの表示期間を複数のサブフィールドに分割
し、各サブフィールドの発光回数をビットの重み付けに
対応して異ならせて階調表示を行うプラズマディスプレ
イ装置であって、プラズマディスプレイ装置に電源が投
入されたことを検出する電源投入検出手段と、電源投入
手段の検出出力に応じて電源投入から所定期間の間プラ
ズマディスプレイ装置の発光輝度を調整する発光輝度調
整手段とを設けたので、電源投入時におけるプラズマデ
ィスプレイ装置の電源回路などの過渡的な変動を軽減
し、安定した表示動作を行うことが可能となる。
て交差するように配置された複数の電極列と、該行電極
を駆動する行電極駆動手段と、該列電極を駆動する列電
極駆動手段とを備え、画素データのビット数に対応して
１フレームの表示期間を複数のサブフィールドに分割
し、各サブフィールドの発光回数をビットの重み付けに
対応して異ならせて階調表示を行うプラズマディスプレ
イ装置であって、プラズマディスプレイ装置に電源が投
入されたことを検出する電源投入検出手段と、電源投入
手段の検出出力に応じて電源投入から所定期間の間プラ
ズマディスプレイ装置の発光輝度を調整する発光輝度調
整手段とを設けたので、電源投入時におけるプラズマデ
ィスプレイ装置の電源回路などの過渡的な変動を軽減
し、安定した表示動作を行うことが可能となる。
【００１１】
【実施例】図１は、本発明による輝度調整装置を備えた
プラズマディスプレイ装置の構成を示す図である。図１
において、ビデオ信号処理回路１は、供給された複合信
号から赤色映像成分に対応したＲビデオ信号、緑色映像
成分に対応したＧビデオ信号、及び青色映像成分に対応
したＢビデオ信号を夫々分離抽出して、これらをＡ／Ｄ
変換回路２に供給する。同期分離回路４は、上記複合ビ
デオ信号中から水平及び垂直同期信号を抽出してこれら
をタイミングパルス発生回路５に供給する。タイミング
パルス発生回路５は、これら水平及び垂直同期信号に基
づいた種々のタイミングパルスを発生する。Ａ／Ｄ変換
回路２は、タイミングパルス発生回路５から供給された
タイミングパルスに同期して、上記Ｒビデオ信号、Ｇビ
デオ信号及びＢビデオ信号各々を夫々ディジタルのＲ画
素データ、Ｇ画素データ及びＢ画素データに変換して、
これらをゲイン調整回路２１に供給する。
プラズマディスプレイ装置の構成を示す図である。図１
において、ビデオ信号処理回路１は、供給された複合信
号から赤色映像成分に対応したＲビデオ信号、緑色映像
成分に対応したＧビデオ信号、及び青色映像成分に対応
したＢビデオ信号を夫々分離抽出して、これらをＡ／Ｄ
変換回路２に供給する。同期分離回路４は、上記複合ビ
デオ信号中から水平及び垂直同期信号を抽出してこれら
をタイミングパルス発生回路５に供給する。タイミング
パルス発生回路５は、これら水平及び垂直同期信号に基
づいた種々のタイミングパルスを発生する。Ａ／Ｄ変換
回路２は、タイミングパルス発生回路５から供給された
タイミングパルスに同期して、上記Ｒビデオ信号、Ｇビ
デオ信号及びＢビデオ信号各々を夫々ディジタルのＲ画
素データ、Ｇ画素データ及びＢ画素データに変換して、
これらをゲイン調整回路２１に供給する。
【００１２】ゲイン調整回路３は、後述するコントロー
ラ２０から供給されたゲイン調整信号に応じて、上記Ｒ
画素データ、Ｇ画素データ及びＢ画素データ各々のゲイ
ン調整を行って得られた調整Ｒ画素データ、Ｇ画素デー
タ及びＢ画素データ各々をフレームメモリ８に供給す
る。図２は、かかるゲイン調整回路３の内部構造の一例
を示す図である。
ラ２０から供給されたゲイン調整信号に応じて、上記Ｒ
画素データ、Ｇ画素データ及びＢ画素データ各々のゲイ
ン調整を行って得られた調整Ｒ画素データ、Ｇ画素デー
タ及びＢ画素データ各々をフレームメモリ８に供給す
る。図２は、かかるゲイン調整回路３の内部構造の一例
を示す図である。
【００１３】図２において、乗算器３１は、上記Ｒ画素
データが示すデータ値に上記コントローラ２０から供給
されたゲイン調整信号を乗算して得られた乗算結果を調
整Ｒ画素データとしてフレームメモリ８に供給する。ま
た、乗算器３２は、上記Ｇ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｇ画素データとしてフレームメモリ８に供給する。
また、乗算器３３は、上記Ｂ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｂ画素データとしてフレームメモリ８に供給する。
メモリ制御回路７は、タイミングパルス発生回路５から
供給されたタイミングパルスに同期した書込信号及び呼
出信号をフレームメモリ８に供給する。フレームメモリ
８は、かかる書込信号に応じて、上記ゲイン調整回路３
から供給された各調整画素データを順次取り込む。ま
た、フレームメモリ８は、かかる読出信号に応じて、こ
のフレームメモリ８内に記憶されている画素データを順
次読み出して次段の出力処理回路９へ供給する。
データが示すデータ値に上記コントローラ２０から供給
されたゲイン調整信号を乗算して得られた乗算結果を調
整Ｒ画素データとしてフレームメモリ８に供給する。ま
た、乗算器３２は、上記Ｇ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｇ画素データとしてフレームメモリ８に供給する。
また、乗算器３３は、上記Ｂ画素データが示すデータ値
に、上記ゲイン調整信号を乗算して得られた乗算結果を
調整Ｂ画素データとしてフレームメモリ８に供給する。
メモリ制御回路７は、タイミングパルス発生回路５から
供給されたタイミングパルスに同期した書込信号及び呼
出信号をフレームメモリ８に供給する。フレームメモリ
８は、かかる書込信号に応じて、上記ゲイン調整回路３
から供給された各調整画素データを順次取り込む。ま
た、フレームメモリ８は、かかる読出信号に応じて、こ
のフレームメモリ８内に記憶されている画素データを順
次読み出して次段の出力処理回路９へ供給する。
【００１４】読出タイミング信号発生回路６は、画素デ
ータパルスの供給タイミングに対応したタイミング信号
を発生してこれを出力処理回路９に供給する。また、読
出タイミング信号発生回路６は、後述するコントローラ
２０から供給されたモード設定信号に応じて、図３にて
示される輝度モード１〜４の内のいずれかのモードに設
定される。この際、読出タイミング信号発生回路６は、
この設定されたモードに対応した発光回数にて放電発光
を実施すべく、放電発光を開始させるための走査パル
ス、放電状態を維持させるための維持パルス、及び放電
発光を停止させるための消去パルス各々のＰＤＰ１１
（後述する）に対する印加供給タイミング信号を発生し
てこれらを行電極駆動パルス発生回路１０に供給する。
ータパルスの供給タイミングに対応したタイミング信号
を発生してこれを出力処理回路９に供給する。また、読
出タイミング信号発生回路６は、後述するコントローラ
２０から供給されたモード設定信号に応じて、図３にて
示される輝度モード１〜４の内のいずれかのモードに設
定される。この際、読出タイミング信号発生回路６は、
この設定されたモードに対応した発光回数にて放電発光
を実施すべく、放電発光を開始させるための走査パル
ス、放電状態を維持させるための維持パルス、及び放電
発光を停止させるための消去パルス各々のＰＤＰ１１
（後述する）に対する印加供給タイミング信号を発生し
てこれらを行電極駆動パルス発生回路１０に供給する。
【００１５】出力処理回路９は、上記フレームメモリ８
から供給された画素データ１フィールド毎にその輝度階
調に対応した第１〜第８モード画素データを生成し、こ
れらを読出タイミング信号発生回路６からのタイミング
信号に同期して画素データパルス発生回路１２に供給す
る。
から供給された画素データ１フィールド毎にその輝度階
調に対応した第１〜第８モード画素データを生成し、こ
れらを読出タイミング信号発生回路６からのタイミング
信号に同期して画素データパルス発生回路１２に供給す
る。
【００１６】行電極駆動パルス発生回路１０は、読出タ
イミング信号発生回路６から供給された各種タイミング
信号に応答し、上記走査パルス、維持パルス、及び消去
パルスを夫々発生してＰＤＰ１１の行電極Ｙ１〜Ｙｎ及
びＸ１〜Ｘｎに供給する。画素データパルス発生回路１
２は、出力処理回路９から供給された１フィールド分の
画素データの論理「１」又は「０」夫々に対応した電圧
値を有する画素データパルスを発生してこれを各行毎に
分割し、この分割した各行毎の画素データパルスを時分
割にて列電極Ｄ１〜Ｄｍへ印加する。
イミング信号発生回路６から供給された各種タイミング
信号に応答し、上記走査パルス、維持パルス、及び消去
パルスを夫々発生してＰＤＰ１１の行電極Ｙ１〜Ｙｎ及
びＸ１〜Ｘｎに供給する。画素データパルス発生回路１
２は、出力処理回路９から供給された１フィールド分の
画素データの論理「１」又は「０」夫々に対応した電圧
値を有する画素データパルスを発生してこれを各行毎に
分割し、この分割した各行毎の画素データパルスを時分
割にて列電極Ｄ１〜Ｄｍへ印加する。
【００１７】ＰＤＰ１１は、行電極駆動パルス発生回路
１０から上記走査パルスが印加された際に画素データパ
ルスに対応した放電発光を開始して、上記維持パルスが
印加されている期間に亘ってこの発光状態を維持する。
その後、行電極駆動パルス発生回路１０から上記消去パ
ルスが印加されることにより放電発光を停止する。電源
投入検出回路２２は、電源の投入を検出して検出出力を
コントローラ２０に供給する。コントローラ２０は、例
えば、ＣＰＵ（中央処理装置）、ＲＯＭ（リードオンリ
ーメモリ）、ＲＡＭ（ランダムアクセスメモリ）等から
なるマイクロコンピュータから構成される。ここるコン
トローラ２０は、上記ＲＯＭに予め記憶されているソフ
トウェアに従って、プラズマディスプレイ装置全体の動
作制御を行う。この際、電源投入から所定期間の間コン
トローラ２０を介して、上記電源投入検出回路２２から
供給された検出出力に応答して輝度調整制御を実施す
る。
１０から上記走査パルスが印加された際に画素データパ
ルスに対応した放電発光を開始して、上記維持パルスが
印加されている期間に亘ってこの発光状態を維持する。
その後、行電極駆動パルス発生回路１０から上記消去パ
ルスが印加されることにより放電発光を停止する。電源
投入検出回路２２は、電源の投入を検出して検出出力を
コントローラ２０に供給する。コントローラ２０は、例
えば、ＣＰＵ（中央処理装置）、ＲＯＭ（リードオンリ
ーメモリ）、ＲＡＭ（ランダムアクセスメモリ）等から
なるマイクロコンピュータから構成される。ここるコン
トローラ２０は、上記ＲＯＭに予め記憶されているソフ
トウェアに従って、プラズマディスプレイ装置全体の動
作制御を行う。この際、電源投入から所定期間の間コン
トローラ２０を介して、上記電源投入検出回路２２から
供給された検出出力に応答して輝度調整制御を実施す
る。
【００１８】図４はかかる輝度調整制御の一例を示す図
である。発生回数調整で輝度調整制御を行う場合読出タ
イミング発生回路６は、コントローラ２０から供給され
るモード設定信号に応じて、電源投入時ｔ０から所定期
間の間（ｔ０〜ｔ１の期間）、期間ａでは図３のモード
４に、期間ｂでは図３のモード３に、期間ｃではモード
２に、期間ｄでは図３のモード１に設定され、発光回数
を初期値（モード４）から段階的に増加させ規定値（モ
ード１）に到達させる。また、ゲイン調整で輝度調整制
御を行う場合は、図５に示すようにコントローラ２０
は、電源投入時ｔ０から所定期間の間（ｔ０〜ｔ１の期
間）、例えば期間ａでは０．２５（初期値）、期間ｂで
は０．５０、期間ｃでは０．７５、期間ｄでは１．０
（規定値）のゲイン調整信号を発生してこれをゲイン調
整回路３に供給する。
である。発生回数調整で輝度調整制御を行う場合読出タ
イミング発生回路６は、コントローラ２０から供給され
るモード設定信号に応じて、電源投入時ｔ０から所定期
間の間（ｔ０〜ｔ１の期間）、期間ａでは図３のモード
４に、期間ｂでは図３のモード３に、期間ｃではモード
２に、期間ｄでは図３のモード１に設定され、発光回数
を初期値（モード４）から段階的に増加させ規定値（モ
ード１）に到達させる。また、ゲイン調整で輝度調整制
御を行う場合は、図５に示すようにコントローラ２０
は、電源投入時ｔ０から所定期間の間（ｔ０〜ｔ１の期
間）、例えば期間ａでは０．２５（初期値）、期間ｂで
は０．５０、期間ｃでは０．７５、期間ｄでは１．０
（規定値）のゲイン調整信号を発生してこれをゲイン調
整回路３に供給する。
【００１９】上述の実施例では、ゲイン調整又は発光回
数調整で輝度調整制御を行う例を示したが、両者を併用
するようにしても良い。即ち、コントローラ２０は、電
源投入検出回路２２の検出出力に応答して、例えば図５
に示すような電源投入時ｔ０から所定時間の間（ｔ０〜
ｔ１の期間）、初期値（０）から連続的に増大して規定
値（１．０）に達する輝度調整信号を発生する。この輝
度調整信号に基づき、図６に示される関係で発光回数と
ゲインが調整される。先ず、輝度調整信号の値が０から
０．２５へと変化する期間ａではコントローラ２０から
のモード設定信号により読出タイミング発生回路６が図
３のモード４に設定されると共に、コントローラ２０は
輝度調整信号に４を乗算した信号をゲイン調整信号とし
て発生し、ゲイン調整回路３に供給する。
数調整で輝度調整制御を行う例を示したが、両者を併用
するようにしても良い。即ち、コントローラ２０は、電
源投入検出回路２２の検出出力に応答して、例えば図５
に示すような電源投入時ｔ０から所定時間の間（ｔ０〜
ｔ１の期間）、初期値（０）から連続的に増大して規定
値（１．０）に達する輝度調整信号を発生する。この輝
度調整信号に基づき、図６に示される関係で発光回数と
ゲインが調整される。先ず、輝度調整信号の値が０から
０．２５へと変化する期間ａではコントローラ２０から
のモード設定信号により読出タイミング発生回路６が図
３のモード４に設定されると共に、コントローラ２０は
輝度調整信号に４を乗算した信号をゲイン調整信号とし
て発生し、ゲイン調整回路３に供給する。
【００２０】次に、輝度調整信号の値が０．２５から
０．５へと変化する期間ｂでは、読出タイミング発生回
路６が図３のモード３に設定されると共に、コントロー
ラ２０は輝度調整信号に２を乗算した信号をゲイン調整
信号として発生し、ゲイン調整回路３に供給する。次
に、輝度調整信号の値が０．５から０．７５へと変化す
る期間ｃでは、読出タイミング発生回路６が図３のモー
ド２に設定されると共に、コントローラ２０は輝度調整
信号に４／３を乗算した信号をゲイン調整信号として発
生し、ゲイン調整回路３に供給する。次に、輝度調整信
号の値が０．７５から１．０へと変化する期間ｄでは、
読出タイミング発生回路６が図３のモード１に設定され
ると共に、コントローラ２０は輝度調整信号をゲイン調
整信号としてゲイン調整回路３に供給する。以上のよう
にゲイン調整と発光回数調整を連動して行うことにより
連続的な調整が可能となる。
０．５へと変化する期間ｂでは、読出タイミング発生回
路６が図３のモード３に設定されると共に、コントロー
ラ２０は輝度調整信号に２を乗算した信号をゲイン調整
信号として発生し、ゲイン調整回路３に供給する。次
に、輝度調整信号の値が０．５から０．７５へと変化す
る期間ｃでは、読出タイミング発生回路６が図３のモー
ド２に設定されると共に、コントローラ２０は輝度調整
信号に４／３を乗算した信号をゲイン調整信号として発
生し、ゲイン調整回路３に供給する。次に、輝度調整信
号の値が０．７５から１．０へと変化する期間ｄでは、
読出タイミング発生回路６が図３のモード１に設定され
ると共に、コントローラ２０は輝度調整信号をゲイン調
整信号としてゲイン調整回路３に供給する。以上のよう
にゲイン調整と発光回数調整を連動して行うことにより
連続的な調整が可能となる。
【００２１】
【発明の効果】上述したように本発明によれば、複数の
行電極と、該行電極に対向して交差するように配置され
た複数の列電極と、該行電極を駆動する行電極駆動手段
と、該列電極を駆動する列電極駆動手段とを備え、画素
データのビット数に対応して１フレームの表示期間を複
数のサブフィールドに分割し、各サブフィールドの発光
回数をビットの重み付けに対応して異ならせて階調表示
を行うプラズマディスプレイ装置であって、プラズマデ
ィスプレイ装置に電源が投入されたことを検出する電源
投入検出手段と、電源投入検出手段の検出出力に応じて
電源投入から所定期間の間プラズマディスプレイ装置の
発光輝度を調整する発光輝度調整手段とを備えたことに
より、電源投入時におけるプラズマディスプレイ装置の
電源回路などの過渡的な変動を軽減し、安定した表示動
作を行うことが可能となる。 ─────────────────────────────────────────────────────
行電極と、該行電極に対向して交差するように配置され
た複数の列電極と、該行電極を駆動する行電極駆動手段
と、該列電極を駆動する列電極駆動手段とを備え、画素
データのビット数に対応して１フレームの表示期間を複
数のサブフィールドに分割し、各サブフィールドの発光
回数をビットの重み付けに対応して異ならせて階調表示
を行うプラズマディスプレイ装置であって、プラズマデ
ィスプレイ装置に電源が投入されたことを検出する電源
投入検出手段と、電源投入検出手段の検出出力に応じて
電源投入から所定期間の間プラズマディスプレイ装置の
発光輝度を調整する発光輝度調整手段とを備えたことに
より、電源投入時におけるプラズマディスプレイ装置の
電源回路などの過渡的な変動を軽減し、安定した表示動
作を行うことが可能となる。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年９月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】図４はかかる輝度調整制御の一例を示す図
である。発生回数調整で輝度調整制御を行う場合読出タ
イミング発生回路６は、コントローラ２０から供給され
るモード設定信号に応じて、電源投入時ｔ０から所定時
間の間（ｔ０〜ｔ１の期間）、期間ａでは図３のモード
４に、期間ｂでは図３のモード３に、期間ｃでは図３の
モード２に、期間ｄでは図３のモード１に設定され、発
光回数を初期値（モード４）から段階的に増加させ規定
値（モード１）に到達させる。また、ゲイン調整で輝度
調整制御を行う場合は、図４に示すようにコントローラ
２０は、電源投入時ｔ０から所定時間の間（ｔ０〜ｔ１
の期間）、例えば期間ａでは０．２５（初期値）、期間
ｂでは０．５０、期間ｃでは０．７５、期間ｄでは１．
０（規定値）のゲイン調整信号を発生してこれをゲイン
調整回路３に供給する。
である。発生回数調整で輝度調整制御を行う場合読出タ
イミング発生回路６は、コントローラ２０から供給され
るモード設定信号に応じて、電源投入時ｔ０から所定時
間の間（ｔ０〜ｔ１の期間）、期間ａでは図３のモード
４に、期間ｂでは図３のモード３に、期間ｃでは図３の
モード２に、期間ｄでは図３のモード１に設定され、発
光回数を初期値（モード４）から段階的に増加させ規定
値（モード１）に到達させる。また、ゲイン調整で輝度
調整制御を行う場合は、図４に示すようにコントローラ
２０は、電源投入時ｔ０から所定時間の間（ｔ０〜ｔ１
の期間）、例えば期間ａでは０．２５（初期値）、期間
ｂでは０．５０、期間ｃでは０．７５、期間ｄでは１．
０（規定値）のゲイン調整信号を発生してこれをゲイン
調整回路３に供給する。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (3)
- 【請求項１】 複数の行電極と、該行電極に対向して交
差するように配置された複数の列電極と、該行電極を駆
動する行電極駆動手段と、該列電極を駆動する列電極駆
動手段とを備え、画素データのビット数に対応して１フ
レームの表示期間を複数のサブフィールドに分割し、各
サブフィールドの発光回数をビットの重み付けに対応し
て異ならせて階調表示を行うプラズマディスプレイ装置
であって、 前記プラズマディスプレイ装置に電源が投入されたこと
を検出する電源投入検出手段と、前記電源投入検出手段
の検出出力に応じて電源投入から所定期間の間前記プラ
ズマディスプレイ装置の発光輝度を調整する発光輝度調
整手段とを有することを特徴とするプラズマディスプレ
イ装置。 - 【請求項２】 前記発光輝度調整手段は、前記各サブフ
ィールドにおける発光回数が前記所定期間の間に初期値
から増大して規定値になるように発光回数を調整する発
光回数調整手段を含むことを特徴とする請求項１記載の
プラズマディスプレイ装置。 - 【請求項３】 前記発光輝度調整手段は、前記所定期間
の間の前記画素データのゲインが初期値から増大して規
定値になるようにゲインを調整するゲイン調整手段を含
むことを特徴とする請求項１又は２記載のプラズマディ
スプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8213056A JPH1039832A (ja) | 1996-07-24 | 1996-07-24 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8213056A JPH1039832A (ja) | 1996-07-24 | 1996-07-24 | プラズマディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1039832A true JPH1039832A (ja) | 1998-02-13 |
Family
ID=16632806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8213056A Pending JPH1039832A (ja) | 1996-07-24 | 1996-07-24 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1039832A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000034265A (ko) * | 1998-11-28 | 2000-06-15 | 전주범 | 피디피 티브이의 휘도 레벨 보정 방법 |
| JP2005196195A (ja) * | 2003-12-31 | 2005-07-21 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法 |
| JP2008003590A (ja) * | 2006-06-19 | 2008-01-10 | Samsung Electronics Co Ltd | 自発光型ディスプレイの電力低減のための映像処理装置及び方法 |
-
1996
- 1996-07-24 JP JP8213056A patent/JPH1039832A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000034265A (ko) * | 1998-11-28 | 2000-06-15 | 전주범 | 피디피 티브이의 휘도 레벨 보정 방법 |
| JP2005196195A (ja) * | 2003-12-31 | 2005-07-21 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法 |
| JP4719463B2 (ja) * | 2003-12-31 | 2011-07-06 | エルジー エレクトロニクス インコーポレイティド | プラズマディスプレイパネルの駆動方法 |
| JP2008003590A (ja) * | 2006-06-19 | 2008-01-10 | Samsung Electronics Co Ltd | 自発光型ディスプレイの電力低減のための映像処理装置及び方法 |
| US8134549B2 (en) | 2006-06-19 | 2012-03-13 | Samsung Electronics Co., Ltd. | Image processing apparatus and method of reducing power consumption of self-luminous display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3891499B2 (ja) | プラズマディスプレイパネルにおける輝度調整装置 | |
| US5745085A (en) | Display panel and driving method for display panel | |
| KR100420022B1 (ko) | 어드레스 전위 가변의 플라즈마 디스플레이 패널 구동방법 | |
| US20030001804A1 (en) | Drive method and drive apparatus for a display panel | |
| US20030173903A1 (en) | Plasma display apparatus | |
| JPH1124631A (ja) | 輝度制御装置 | |
| JPH1115436A (ja) | プラズマディスプレイパネルの駆動装置 | |
| US7015648B2 (en) | Plasma display panel driving method and apparatus capable of realizing reset stabilization | |
| JPH11282396A (ja) | 表示ユニットの消費電力制御方法と装置、その装置を含む表示システム、及びその方法を実現するプログラムを格納した記憶媒体 | |
| JPH1083159A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP3345184B2 (ja) | マルチスキャン適応型プラズマディスプレイ装置及びその駆動方法 | |
| JPH0832903A (ja) | プラズマディスプレイ装置 | |
| JP3115727B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| JP2000284743A (ja) | プラズマディスプレイパネル駆動装置 | |
| KR100598181B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| JP2004212645A (ja) | プラズマディスプレイパネルの駆動方法およびプラズマ表示装置 | |
| JPH06332397A (ja) | フラットパネルディスプレイ装置 | |
| JPH0968945A (ja) | 画像表示装置 | |
| JP3375473B2 (ja) | 表示装置及びその駆動方法 | |
| JPH09222871A (ja) | プラズマディスプレイパネルの駆動装置 | |
| JPH09185342A (ja) | ディスプレイの制御法及び該制御法を実施するディスプレイ装置 | |
| JPH1039832A (ja) | プラズマディスプレイ装置 | |
| JP4749601B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| US20050024354A1 (en) | Display device | |
| KR20040079943A (ko) | 디스플레이 패널 구동 방법과 디바이스 및 이를 포함하는디스플레이 패널 장치 |