JPH10340969A - Bga semiconductor device - Google Patents

Bga semiconductor device

Info

Publication number
JPH10340969A
JPH10340969A JP14958597A JP14958597A JPH10340969A JP H10340969 A JPH10340969 A JP H10340969A JP 14958597 A JP14958597 A JP 14958597A JP 14958597 A JP14958597 A JP 14958597A JP H10340969 A JPH10340969 A JP H10340969A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
carrier tape
tape
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14958597A
Other languages
Japanese (ja)
Other versions
JP2970595B2 (en
Inventor
Yoshiaki Sanada
芳秋 真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14958597A priority Critical patent/JP2970595B2/en
Publication of JPH10340969A publication Critical patent/JPH10340969A/en
Application granted granted Critical
Publication of JP2970595B2 publication Critical patent/JP2970595B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering

Abstract

PROBLEM TO BE SOLVED: To form a large solder ball by making less the restriction on wiring arranged in a carrier tape. SOLUTION: A tape 5 for pad extension is stuck, via a carrier tape 4 on a surface where an electrode 2 of a semiconductor chip 1 is formed. In the carrier tape 4, the following are formed: an inner lead 10 to be connected with the electrode 2, a pad 12 for external connection, and a connecting wiring 11 for external connection for connecting the inner lead 10 with the pad 12 for external connection. In the tape 5 for pad extension, a through-hole 5a is formed at a position corresponding to the pad 12 for external connection. On the surface of the tape 5 for pad extension, an extension electrode 15 having an outer diameter larger than the inner diameter of the through-hole 5a is formed around the through-hole 5a. On the extension electrode 15, a solder ball 6 is formed, which is connected with the pad 12 for external connection.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップとキ
ャリアテープとを積層し、ほとんど半導体チップ程度の
大きさで使用できるBGA(ボールグリッドアレイ)型
半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (ball grid array) type semiconductor device in which a semiconductor chip and a carrier tape are laminated and can be used in a size almost the same as a semiconductor chip.

【0002】[0002]

【従来の技術】近年、電子部品の高密度実装化が進めら
れ、半導体装置の多ピン狭ピッチ化および小型化が求め
られている。この種の半導体装置の例として、特開平7
−321157号公報および特開平8−102474号
公報に記載されているような、半導体チップに接着剤付
きの可撓性フィルムを貼り合わせた、半導体チップサイ
ズと同等もしくはわずかに大きいサイズのパッケージ
(CSPともいう)がある。
2. Description of the Related Art In recent years, high-density mounting of electronic components has been promoted, and there has been a demand for a semiconductor device having a narrow pin pitch and a small size. An example of this type of semiconductor device is disclosed in
A package (CSP) having a size equal to or slightly larger than the size of a semiconductor chip, in which a semiconductor chip is bonded to a flexible film with an adhesive as described in JP-A-32-157157 and JP-A-8-102474. Also called).

【0003】以下に、図7〜9を参照してこの半導体装
置について説明する。図7は、従来の半導体装置の断面
図である。図8は、図7に示した半導体装置に用いられ
るキャリアテープの平面図であり、図9は図8に示した
キャリアテープのA−A線断面図である。
Hereinafter, this semiconductor device will be described with reference to FIGS. FIG. 7 is a sectional view of a conventional semiconductor device. FIG. 8 is a plan view of a carrier tape used in the semiconductor device shown in FIG. 7, and FIG. 9 is a cross-sectional view of the carrier tape shown in FIG.

【0004】図7に示すように、この半導体装置はBG
A型半導体装置であり、表面にアルミニウム等の電極1
02が設けられた半導体チップ101と、半導体チップ
101の電極102が設けられた面に貼り付けられた、
可撓性を有するフィルムであるキャリアテープ104
と、半導体装置を実装用基板に実装するためにキャリア
テープ104に形成された半田ボール106とで構成さ
れる。
[0004] As shown in FIG.
An A-type semiconductor device having an electrode 1 made of aluminum or the like on its surface.
02 is attached to the surface of the semiconductor chip 101 on which the electrodes 102 are provided, and the semiconductor chip 101 on which the electrodes 102 are provided.
Carrier tape 104 which is a flexible film
And a solder ball 106 formed on a carrier tape 104 for mounting the semiconductor device on a mounting substrate.

【0005】キャリアテープ104は、図8に示すよう
に、複数の外部接続用パッド112がマトリックス状に
配列されるとともに、外部接続用パッド112が配列さ
れた領域の外側には半導体チップ101の電極102と
の接続のための複数のインナーリード110が設けられ
ている。外部接続用パッド112とインナーリード11
0とは、外部接続用引き回し配線111によって接続さ
れている。
As shown in FIG. 8, the carrier tape 104 has a plurality of external connection pads 112 arranged in a matrix, and the electrode of the semiconductor chip 101 is provided outside the region where the external connection pads 112 are arranged. A plurality of inner leads 110 are provided for connection with 102. External connection pad 112 and inner lead 11
0 is connected by the external connection wiring 111.

【0006】また、図9に示すように、キャリアテープ
104は、それぞれ絶縁性材料からなる接着剤107、
基材108およびカバーコート109が積層された構造
となっている。接着剤107は、キャリアテープ104
を半導体チップ101に貼り付けるための層である。基
材108は、キャリアテープ104のベースとなる層で
あり、ポリイミドなどが用いられる。上述したインナー
リード110、外部接続用引き回し配線111および外
部接続用パッド112は、この基材108上に形成され
る。カバーコート109は、外部接続用引き回し配線1
11が露出しないようにするために外部接続用引き回し
配線111を覆って基材108に形成された層である。
図7に示すように、半田ボール106は、外部接続用パ
ッド112上に形成される。
As shown in FIG. 9, the carrier tape 104 includes an adhesive 107 made of an insulating material,
It has a structure in which a base material 108 and a cover coat 109 are laminated. The adhesive 107 is used for the carrier tape 104.
On the semiconductor chip 101. The base material 108 is a layer serving as a base of the carrier tape 104, and is made of polyimide or the like. The above-described inner leads 110, external connection wiring 111, and external connection pads 112 are formed on the base material 108. The cover coat 109 is a wiring for external connection 1
This is a layer formed on the base material 108 so as to cover the external connection wiring 111 so that the wiring 11 is not exposed.
As shown in FIG. 7, the solder balls 106 are formed on the external connection pads 112.

【0007】次に、上述した半導体装置の製造工程につ
いて、図10(a)〜(c)を参照して説明する。
Next, the manufacturing process of the above-described semiconductor device will be described with reference to FIGS.

【0008】まず、図10(a)に示すように、半導体
チップ101の電極102が設けられた面にキャリアテ
ープ104を載置した状態で、ボンディングツール11
7を用いて、電極102とインナーリード110とを接
続する。次いで、図10(b)に示すように、熱圧着ヘ
ッド118を用い、半導体チップ1とキャリアテープ1
04とを熱圧着することにより、半導体チップ101と
キャリアテープ104とを貼り合わせる。その後、図1
0(c)に示すように、キャリアテープ104の外部接
続用パッド112上に半田ボール106を形成する。半
田ボール106の形成方法としては、半田打ち抜き法に
より外部接続用パッド112に半田を転写し、加熱を行
って半田ボール106を形成する方法や、半田ボール1
06を外部接続用パッド112に直接乗せ、加熱して形
成する方法がある。最後に、キャリアテープ104を半
導体チップ101の外形に沿って切断し、図7に示した
ような半導体装置とする。
First, as shown in FIG. 10A, a bonding tool 11 is placed in a state where a carrier tape 104 is placed on a surface of a semiconductor chip 101 on which electrodes 102 are provided.
7, the electrode 102 and the inner lead 110 are connected. Next, as shown in FIG. 10B, the semiconductor chip 1 and the carrier tape 1 are
The semiconductor chip 101 and the carrier tape 104 are bonded by thermocompression bonding of the semiconductor chip 101 and the carrier tape 104. Then, FIG.
As shown in FIG. 1C, the solder balls 106 are formed on the external connection pads 112 of the carrier tape 104. As a method of forming the solder ball 106, a method of transferring solder to the external connection pad 112 by a solder punching method and heating the solder ball 106 to form the solder ball 106, or a method of forming the solder ball 1
06 is directly mounted on the external connection pad 112 and is formed by heating. Finally, the carrier tape 104 is cut along the outer shape of the semiconductor chip 101 to obtain a semiconductor device as shown in FIG.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置では、CSPの特徴である小型化の
利点を生かすためのキャリアテープは、半導体チップに
搭載される領域内に、外部接続用パッドとインナーリー
ドとの接続のための引き回し配線、さらには、引き回し
配線や外部接続用パッドにメッキ処理を行う場合に必要
となるメッキ用引き出し配線が必要となる。そのため、
半導体チップの電極数の増加に伴ってこれらの配線の数
も多くなり、自ずから外部接続用パッドの直径の大きさ
も制限される。これにより半田ボールも直径が制限さ
れ、小さなものとなってしまう。
However, in the above-described conventional semiconductor device, the carrier tape for taking advantage of the miniaturization characteristic of the CSP is provided with an external connection pad in a region mounted on the semiconductor chip. In addition, a lead wiring for connection between the lead and the inner lead, and a lead wiring for plating which is necessary when plating the lead wiring and the external connection pad are required. for that reason,
As the number of electrodes of the semiconductor chip increases, the number of these wirings also increases, and the size of the diameter of the external connection pad is naturally limited. As a result, the diameter of the solder ball is also limited, and the solder ball becomes small.

【0010】半田ボールの直径が小さくなると、半導体
装置を実装用基板に実装したときの接続強度が低いもの
となり、実装後に熱応力等の外部ストレスを受けた場合
に、外部接続用パッドと半田ボールとの界面でクラック
が発生し、電気的にオープンとなってしまうことがあ
る。また、実装の熱応力を緩和するために、半導体装置
と実装用基板との間に液状の樹脂を充填するが、半田ボ
ールの直径が小さくなるほど、半導体装置と実装用基板
との隙間が小さくなり、樹脂の充填が困難になる。さら
に、外部接続用パッドに半田ボールを形成する際、半田
ボールの直径が小さくなるほど、半田ボールが形成され
ない確率が高くなってしまう。
[0010] When the diameter of the solder ball is reduced, the connection strength when the semiconductor device is mounted on the mounting board becomes low, and when an external stress such as a thermal stress is applied after mounting, the external connection pad and the solder ball are connected. In some cases, cracks occur at the interface with the substrate, and it becomes electrically open. In addition, a liquid resin is filled between the semiconductor device and the mounting substrate in order to reduce the thermal stress of the mounting, but as the diameter of the solder ball becomes smaller, the gap between the semiconductor device and the mounting substrate becomes smaller. This makes it difficult to fill the resin. Further, when the solder balls are formed on the external connection pads, the smaller the diameter of the solder balls, the higher the probability that the solder balls will not be formed.

【0011】そこで本発明は、キャリアテープに設けら
れる配線の制約を受けにくくし、より大きな半田ボール
が形成可能なBGA型半導体装置を提供することを目的
とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a BGA type semiconductor device which is hardly restricted by wiring provided on a carrier tape and can form a larger solder ball.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するため
本発明のBGA型半導体装置は、表面に電極が設けられ
た半導体チップと、前記半導体チップの表面に積層さ
れ、前記電極と接続されるインナーリードおよび該イン
ナーリードと接続されたパッドが内部に設けられるとと
もに、前記パッドを露出させる穴が形成された絶縁層
と、前記絶縁層の表面において前記穴の周囲に形成さ
れ、前記穴の内径よりも大きな外径を有する拡張電極
と、前記拡張電極上に形成され、前記パッドと接続され
た導電性ボールとを有する。
In order to achieve the above object, a BGA type semiconductor device according to the present invention comprises a semiconductor chip provided with electrodes on its surface, a semiconductor chip laminated on the surface of the semiconductor chip, and connected to the electrodes. An inner lead and a pad connected to the inner lead are provided therein; an insulating layer having a hole for exposing the pad; and an insulating layer formed around the hole on the surface of the insulating layer, and an inner diameter of the hole. An extended electrode having a larger outer diameter; and a conductive ball formed on the extended electrode and connected to the pad.

【0013】上記のとおり構成された本発明のBGA型
半導体装置では、半導体チップの電極は、絶縁層内にお
いてパッドと接続される。絶縁層には、パッドを露出さ
せる穴が形成されており、この穴の部分に、BGA型半
導体装置を基板に実装させるための導電性ボールを形成
して、パッドと導電性ボールとを接続する。ここで、絶
縁層の表面には、上記穴の周囲に、穴の内径よりも大き
な外径を有する拡張電極が形成され、この拡張電極上に
導電性ボールが形成されるので、導電性ボールの大きさ
は、パッドや穴の大きさに拘らず、拡張電極の外径によ
って決定される。従って、絶縁層内に設けられる配線の
制約を受けずに、より大きな導電性ボールが形成され
る。
In the BGA type semiconductor device of the present invention configured as described above, the electrodes of the semiconductor chip are connected to the pads in the insulating layer. A hole for exposing a pad is formed in the insulating layer. A conductive ball for mounting the BGA type semiconductor device on a substrate is formed in the hole, and the pad and the conductive ball are connected. . Here, on the surface of the insulating layer, an extended electrode having an outer diameter larger than the inner diameter of the hole is formed around the hole, and a conductive ball is formed on the extended electrode. The size is determined by the outer diameter of the extension electrode regardless of the size of the pad or the hole. Therefore, a larger conductive ball is formed without being restricted by the wiring provided in the insulating layer.

【0014】また、前記絶縁層は、前記インナーリード
およびパッドが設けられて前記半導体チップの表面に固
着されたキャリアテープと、該キャリアテープに固着さ
れ前記パッドに対応する位置にスルーホールが形成され
たパッド拡張用テープとで構成され、前記拡張電極は、
前記パッド拡張用テープの表面の前記スルーホールの周
囲に形成されているものであってもよい。この場合、前
記パッド拡張用テープは、基材層と、前記パッド拡張用
テープを前記キャリアテープに固着させるための接着剤
層との2層構造であり、前記拡張電極は、前記基材層に
おける前記スルーホールの内周面、および前記基材層の
表面および裏面の前記スルーホールの周囲に形成されて
いるものとすることで、パッドと拡張電極との距離が小
さくなり、導電性ボールを形成する際の導電性ボールと
パッドとの接続が安定する。
The insulating layer includes a carrier tape provided with the inner leads and pads and fixed to the surface of the semiconductor chip, and a through hole formed in a position corresponding to the pad and fixed to the carrier tape. And a pad expansion tape, wherein the expansion electrodes are
It may be formed around the through hole on the surface of the pad expanding tape. In this case, the pad expansion tape has a two-layer structure of a base material layer and an adhesive layer for fixing the pad expansion tape to the carrier tape, and the expansion electrode is formed on the base material layer. By forming the inner peripheral surface of the through hole and the periphery of the through hole on the front and back surfaces of the base material layer, the distance between the pad and the extended electrode is reduced, and a conductive ball is formed. In this case, the connection between the conductive ball and the pad is stabilized.

【0015】さらに、前記絶縁層はキャリアテープであ
り、前記拡張電極は、前記パッドと接触するように前記
穴を塞いで前記キャリアテープに形成することもでき
る。このような構成によれば、パッドと拡張電極とが接
触しているため、拡張電極上に形成される導電性ボール
とパッドとの接続がより確実なものとなる。
Further, the insulating layer may be a carrier tape, and the extension electrode may be formed on the carrier tape by closing the hole so as to contact the pad. According to such a configuration, since the pad and the extended electrode are in contact with each other, the connection between the conductive ball formed on the extended electrode and the pad is more reliable.

【0016】[0016]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0017】(第1の実施形態)図1は、本発明のBG
A型半導体装置の第1の実施形態の断面図である。
(First Embodiment) FIG. 1 shows a BG of the present invention.
FIG. 2 is a cross-sectional view of the first embodiment of the A-type semiconductor device.

【0018】図1に示すように、本実施形態のBGA型
半導体装置は、表面にアルミニウム等の電極2が設けら
れた半導体チップ1と、半導体チップ1の電極2が設け
られた面に貼り付けられたキャリアテープ4と、キャリ
アテープ4の表面に貼り付けられたパッド拡張用テープ
5と、この半導体装置を実装用基板に実装するためにパ
ッド拡張用テープ5に形成された導電性ボールである半
田ボール6とで構成される。半導体チップ1の表面に
は、電極2が設けられた部分を除いて、半導体チップ1
の表面の保護のための保護膜3が設けられている。
As shown in FIG. 1, a BGA type semiconductor device according to the present embodiment is attached to a semiconductor chip 1 having an electrode 2 made of aluminum or the like on its surface, and to a surface of the semiconductor chip 1 on which the electrode 2 is provided. A carrier tape 4 attached, a pad expansion tape 5 attached to the surface of the carrier tape 4, and conductive balls formed on the pad expansion tape 5 for mounting the semiconductor device on a mounting substrate. And a solder ball 6. On the surface of the semiconductor chip 1, except for the portion where the electrode 2 is provided,
Is provided with a protective film 3 for protecting the surface.

【0019】キャリアテープ4は、図8および図9を用
いて説明した従来のキャリアテープと同様の、接着剤7
と、基材8と、カバーコート9との3層構造のテープで
あり、電極2と接続されるインナーリード10と、半田
ボール6と接続される外部接続用パッド12と、インナ
ーリード10と外部接続用パッド12とを接続する外部
接続用引き回し配線11とを有する。これらインナーリ
ード10、外部接続用引き出し配線11および外部接続
用パッド12は基材8上に形成され、インナーリード1
0および外部接続用パッド12のみが、カバーコート9
から露出している。インナーリード10は、電極2と対
応する位置に設けられ、外部接続用パッド12は、マト
リックス状に配列される。
The carrier tape 4 is made of an adhesive 7 similar to the conventional carrier tape described with reference to FIGS.
, A base material 8, and a cover coat 9. The inner lead 10 is connected to the electrode 2, the external connection pad 12 is connected to the solder ball 6, and the inner lead 10 is An external connection wiring line 11 for connecting to the connection pad 12 is provided. The inner leads 10, the external connection lead wires 11 and the external connection pads 12 are formed on the base material 8, and the inner leads 1
0 and only the external connection pads 12
It is exposed from. The inner leads 10 are provided at positions corresponding to the electrodes 2, and the external connection pads 12 are arranged in a matrix.

【0020】ここで、パッド拡張用テープ5について、
図2および図3を参照しながら説明する。図2は、図1
に示したBGA型半導体装置に用いられるパッド拡張用
テープの平面図であり、図3は、図2に示したパッド拡
張用テープのB−B線断面図である。
Here, regarding the pad expanding tape 5,
This will be described with reference to FIGS. FIG. 2 shows FIG.
FIG. 3 is a plan view of a pad expanding tape used in the BGA type semiconductor device shown in FIG. 3, and FIG. 3 is a cross-sectional view taken along line BB of the pad expanding tape shown in FIG.

【0021】パッド拡張用テープ5はキャリアテープ4
と同様の形態のテープであり、絶縁性および可撓性を有
する基材14と、熱可塑性または熱硬化性の接着剤13
との2層構造となっている。この接着剤13により、パ
ッド拡張用テープ5は、キャリアテープ4に貼り付けら
れる。パッド拡張用テープ5の貼り付けは、熱圧着法に
より行われる。
The pad expanding tape 5 is a carrier tape 4
And a base material 14 having insulating properties and flexibility, and a thermoplastic or thermosetting adhesive 13
And a two-layer structure. The pad expanding tape 5 is attached to the carrier tape 4 by the adhesive 13. The pad expansion tape 5 is attached by a thermocompression bonding method.

【0022】パッド拡張用テープ5には、半導体チップ
1の電極2に対応する位置に、電極2とインナーリード
10との接続の際に使用されるボンディングツール17
(図4(a)参照)のためのスルーホール5bが形成さ
れている。さらに、パッド拡張用テープ5には、キャリ
アテープ4の外部接続用パッド12と対応する位置に、
半田ボール6と外部接続用パッド12との接続のための
スルーホール5aが形成されている。
A bonding tool 17 used for connecting the electrode 2 to the inner lead 10 is provided on the pad expanding tape 5 at a position corresponding to the electrode 2 of the semiconductor chip 1.
A through hole 5b is formed (see FIG. 4A). Further, the pad expanding tape 5 is provided at a position corresponding to the external connection pad 12 of the carrier tape 4.
A through-hole 5a for connecting the solder ball 6 to the external connection pad 12 is formed.

【0023】パッド拡張用テープ5の基材14の表面の
外部接続用パッド12と対応するスルーホール5aの周
囲、および基材部分におけるスルーホール5aの内周面
には、金または銅などからなる導電性を有する拡張電極
15が形成されている。拡張電極15の外径はスルーホ
ール5aの内径よりも大きい。半田ボール6は拡張電極
15上に形成され、スルーホール5a内を満たして外部
接続用パッド12と接続される。
The periphery of the through hole 5a corresponding to the external connection pad 12 on the surface of the base material 14 of the pad expanding tape 5 and the inner peripheral surface of the through hole 5a in the base material portion are made of gold or copper. An extended electrode 15 having conductivity is formed. The outer diameter of the extension electrode 15 is larger than the inner diameter of the through hole 5a. The solder ball 6 is formed on the extended electrode 15 and fills the through hole 5a and is connected to the external connection pad 12.

【0024】以上説明したように、拡張電極15を有す
るパッド拡張用テープ5をキャリアテープ4の表面に貼
り付け、拡張電極15上に半田ボール6を形成すること
で、半導体チップ1の電極2の数が多くなるのに伴って
キャリアテープ4における外部接続用引き回し配線11
の数が増え、外部接続用パッド12の大きさが制限され
るような場合であっても、半田ボール6の形成に際して
はそのような制限を受けることはない。
As described above, the pad expanding tape 5 having the extended electrodes 15 is attached to the surface of the carrier tape 4 and the solder balls 6 are formed on the extended electrodes 15 to thereby form the electrodes 2 of the semiconductor chip 1. As the number increases, the wirings 11 for external connection on the carrier tape 4 become larger.
Is increased, and the size of the external connection pad 12 is limited, there is no such limitation in forming the solder ball 6.

【0025】従って、外部接続用パッド12の配列ピッ
チに応じて、より大きな半田ボール6を形成することが
できるようになる。その結果、半導体装置を実装用基板
に実装したときの、半田ボール6と実装用基板との接続
強度を十分に保つことができ、熱応力などの外部ストレ
スに強い信頼性の高い半導体装置を達成できる。また、
実装後の熱応力を緩和するために半導体装置と実装用基
板との間に液状の樹脂を充填する際にも、半導体装置と
実装用基板との隙間を大きく保てるので、樹脂の充填性
も良好となる。
Accordingly, a larger solder ball 6 can be formed according to the arrangement pitch of the external connection pads 12. As a result, when the semiconductor device is mounted on the mounting substrate, the connection strength between the solder balls 6 and the mounting substrate can be sufficiently maintained, and a highly reliable semiconductor device resistant to external stress such as thermal stress has been achieved. it can. Also,
When filling liquid resin between the semiconductor device and the mounting substrate to reduce the thermal stress after mounting, the gap between the semiconductor device and the mounting substrate can be kept large, so the resin filling is also good. Becomes

【0026】次に、本実施形態の半導体装置の製造工程
について、図4(a)〜(c)を参照して説明する。
Next, the manufacturing process of the semiconductor device according to the present embodiment will be described with reference to FIGS.

【0027】予め、キャリアテープ4とパッド拡張用テ
ープ5とを熱圧着により貼り合わせた一体テープ構造1
6を作っておき、図4(a)に示すように、半導体チッ
プ1の電極2が設けられた面に一体テープ構造16を載
置した状態で、ボンディングツール17を用いて、電極
2とインナーリード10とを接続する。
An integrated tape structure 1 in which a carrier tape 4 and a pad expanding tape 5 are bonded in advance by thermocompression bonding.
6 and the integrated tape structure 16 is placed on the surface of the semiconductor chip 1 on which the electrodes 2 are provided, as shown in FIG. The lead 10 is connected.

【0028】次いで、図4(b)に示すように、熱圧着
ヘッド18を用い、半導体チップ1とキャリアテープ4
とを熱圧着することにより、半導体チップ1とキャリア
テープ4とを貼り合わせる。
Next, as shown in FIG. 4B, the semiconductor chip 1 and the carrier tape 4 are
The semiconductor chip 1 and the carrier tape 4 are bonded by thermocompression bonding.

【0029】その後、図4(c)に示すように、パッド
拡張用テープ5の拡張電極15上に、スルーホール5a
を覆って半田ボール6を形成する。半田ボール6は、ス
ルーホール5aの直径よりも大きな外径を有する拡張電
極15上に形成されるので、スルーホール5aが小さい
場合であっても半田ボール6を良好に形成することがで
きる。半田ボール6の形成方法としては、半田打ち抜き
法により拡張電極15に半田を転写し、加熱を行って半
田ボール6を形成する方法を用いてもよいし、半田ボー
ル6を拡張電極15に直接乗せ、加熱して形成する方法
を用いてもよい。
Thereafter, as shown in FIG. 4C, the through holes 5a are formed on the extension electrodes 15 of the pad extension tape 5.
To form a solder ball 6. Since the solder ball 6 is formed on the extended electrode 15 having an outer diameter larger than the diameter of the through hole 5a, the solder ball 6 can be formed well even when the through hole 5a is small. As a method of forming the solder ball 6, a method of transferring the solder to the extension electrode 15 by a solder punching method and performing heating to form the solder ball 6 may be used, or the solder ball 6 may be directly placed on the extension electrode 15. Alternatively, a method of forming by heating may be used.

【0030】最後に、一体テープ構造16を半導体チッ
プ1の外形に沿って切断し、図1に示したような、半導
体チップ1と同等もしくは僅かに大きいサイズの半導体
装置とする。
Finally, the integrated tape structure 16 is cut along the outer shape of the semiconductor chip 1 to obtain a semiconductor device having a size equal to or slightly larger than that of the semiconductor chip 1 as shown in FIG.

【0031】(第2の実施形態)図5は、本発明のBG
A型半導体装置の第2の実施形態の断面図である。
(Second Embodiment) FIG. 5 shows a BG according to the present invention.
It is sectional drawing of 2nd Embodiment of A type semiconductor device.

【0032】本実施形態では、拡張電極35が、パッド
拡張用テープ25の基材34の表面および基材部分にお
けるスルーホール25aの内周面だけでなく、接着剤3
3が設けられている面にも、基材34の表面と同様に形
成されている。接着剤33は、基材34に拡張用電極3
5を形成した後、基材34の裏面に設けられる。
In the present embodiment, the extension electrode 35 is formed not only on the surface of the base material 34 of the pad expansion tape 25 and the inner peripheral surface of the through hole 25 a in the base material portion, but also on the adhesive 3.
3 is also formed on the surface provided with the same as the surface of the base material 34. The adhesive 33 is applied to the base material 34 on the extension electrode 3.
After the formation of No. 5, it is provided on the back surface of the base material.

【0033】その他の、半導体チップ21およびキャリ
アテープ24の構造、さらにはパッド拡張用テープ25
とキャリアテープ24と半導体チップ21との貼り合せ
手順や、電極22とインナーリード30との接続方法
や、拡張電極35への半田ボール26の形成方法は第1
の実施形態と同様でよいので、それらの説明は省略す
る。
Other structures of the semiconductor chip 21 and the carrier tape 24, and a pad expansion tape 25
The procedure for laminating the semiconductor chip 21 with the carrier tape 24, the method for connecting the electrodes 22 to the inner leads 30, and the method for forming the solder balls 26 on the extended electrodes 35 are the first.
Since they may be the same as those of the first embodiment, their description will be omitted.

【0034】このように拡張電極35を設けることで、
拡張電極35と外部接続用パッド32との距離が小さく
なるため、半田ボール26の形成時に、スルーホール2
5aの内部での半田の濡れ性が向上する。その結果、第
1の実施形態と比較して、半田ボール26を形成する際
に半田が外部接続用パッド32まで到達し易くなり、半
田ボール26と外部接続用パッド32との接続がより安
定する。
By providing the extension electrode 35 in this manner,
Since the distance between the extended electrode 35 and the external connection pad 32 is reduced, the through hole 2
The wettability of the solder inside 5a is improved. As a result, as compared with the first embodiment, when forming the solder balls 26, the solder easily reaches the external connection pads 32, and the connection between the solder balls 26 and the external connection pads 32 is more stable. .

【0035】(第3の実施形態)図6は、本発明のBG
A型半導体装置の第3の実施形態の断面図である。
(Third Embodiment) FIG. 6 shows a BG according to the present invention.
It is sectional drawing of 3rd Embodiment of A type semiconductor device.

【0036】本実施形態では、上述した2つの実施形態
で用いたようなパッド拡張用テープは用いず、キャリア
テープ44に直接、拡張電極55を形成している。拡張
電極55は、キャリアテープ44の外部接続用パッド5
2を露出させる穴を塞ぎ、かつ、外部接続用パッド52
と接触して形成される。半田ボール46は、拡張電極5
5上に形成される。拡張電極55の直径は、上記の外部
接続用パッド52を露出させる穴の内径よりも大きい。
拡張電極55は、例えばアディティブ法により形成する
ことができる。
In this embodiment, the extended electrodes 55 are formed directly on the carrier tape 44 without using the pad expanding tape as used in the above two embodiments. The extended electrode 55 is connected to the external connection pad 5 of the carrier tape 44.
2 and a pad 52 for exposing external connection.
Is formed in contact with. The solder balls 46 are connected to the extended electrodes 5.
5 is formed. The diameter of the extension electrode 55 is larger than the inner diameter of the hole exposing the external connection pad 52.
The extension electrode 55 can be formed by, for example, an additive method.

【0037】その他の、半導体チップ41およびキャリ
アテープ44の構造や、キャリアテープ44と半導体チ
ップ41との貼り合せ手順や、電極42とインナーリー
ド50との接続方法や、拡張電極55への半田ボール4
6の形成方法は第1の実施形態と同様でよいので、それ
らの説明は省略する。
Other structures of the semiconductor chip 41 and the carrier tape 44, a procedure for bonding the carrier tape 44 and the semiconductor chip 41, a method for connecting the electrodes 42 and the inner leads 50, and a method for solder balls to the extended electrodes 55 4
6 can be formed in the same manner as in the first embodiment, and the description thereof is omitted.

【0038】このように、拡張電極55をキャリアテー
プ44に直接設けることで、上述した第1および第2の
実施形態と比較して、構造が簡単になる。また、拡張電
極55は外部接続用パッド52と接触しており、そのよ
うな拡張電極55上に半田ボール46が形成されるの
で、半田ボール46と外部接続用パッド52との接続が
さらに確実なものとなる。
As described above, by providing the extended electrodes 55 directly on the carrier tape 44, the structure is simplified as compared with the above-described first and second embodiments. Further, the extension electrode 55 is in contact with the external connection pad 52, and since the solder ball 46 is formed on such an extension electrode 55, the connection between the solder ball 46 and the external connection pad 52 is further ensured. It will be.

【0039】[0039]

【発明の効果】以上説明したように本発明のBGA型半
導体装置は、半導体チップの電極と接続されるインナー
リードおよびパッドが設けられた絶縁層の表面の、パッ
ドを露出させる穴の周囲に拡張電極が形成されているの
で、より大きな導電性ボールを形成することができる。
その結果、BGA半導体装置を基板に実装した状態で
の、導電性ボールと基板との接続強度を十分に保つこと
ができる。また、実装後の熱応力を緩和するために半導
体装置と基板との間に液状の樹脂を充填する場合にも、
充填性が良好なものとすることができる。
As described above, the BGA type semiconductor device of the present invention extends to the periphery of the hole exposing the pad on the surface of the insulating layer provided with the inner lead and the pad connected to the electrode of the semiconductor chip. Since the electrodes are formed, larger conductive balls can be formed.
As a result, the connection strength between the conductive balls and the substrate in a state where the BGA semiconductor device is mounted on the substrate can be sufficiently maintained. Also, when filling a liquid resin between the semiconductor device and the substrate to reduce the thermal stress after mounting,
Good filling properties can be obtained.

【0040】また、絶縁層を、インナーリードおよびパ
ッドが設けられたキャリアテープと、上記拡張電極が設
けられたパッド拡張用テープとで構成した場合、拡張電
極を、拡張用テープの基材層におけるスルーホールの内
周面、および基材層の表面および裏面のスルーホールの
周囲に形成することで、導電性ボールを形成する際の導
電性ボールとパッドとの接続を安定させることができ
る。一方、絶縁層をキャリアテープで構成し、拡張電極
は、パッドと接触するように穴を塞いでキャリアテープ
に形成することで導電性ボールとパッドとの接続をさら
に確実なものとすることができる。
When the insulating layer is composed of a carrier tape provided with inner leads and pads and a pad expansion tape provided with the above-mentioned expansion electrodes, the expansion electrodes are formed on the base layer of the expansion tape. By forming the conductive ball on the inner peripheral surface of the through hole and around the through hole on the front surface and the back surface of the base material layer, the connection between the conductive ball and the pad when forming the conductive ball can be stabilized. On the other hand, the insulating layer is formed of a carrier tape, and the extended electrodes are formed on the carrier tape by closing the holes so as to be in contact with the pads, so that the connection between the conductive balls and the pads can be further ensured. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のBGA型半導体装置の第1の実施形態
の断面図である。
FIG. 1 is a sectional view of a first embodiment of a BGA type semiconductor device of the present invention.

【図2】図1に示したBGA型半導体装置に用いられる
パッド拡張用テープの平面図である。
FIG. 2 is a plan view of a pad expanding tape used in the BGA type semiconductor device shown in FIG.

【図3】図2に示したパッド拡張用テープのB−B線断
面図である。
FIG. 3 is a sectional view taken along line BB of the pad expanding tape shown in FIG. 2;

【図4】図1に示した半導体装置の製造工程を説明する
ための断面図である。
FIG. 4 is a cross-sectional view for explaining a manufacturing step of the semiconductor device shown in FIG.

【図5】本発明のBGA型半導体装置の第2の実施形態
の断面図である。
FIG. 5 is a sectional view of a second embodiment of the BGA type semiconductor device of the present invention.

【図6】本発明のBGA型半導体装置の第3の実施形態
の断面図である。
FIG. 6 is a sectional view of a third embodiment of the BGA type semiconductor device of the present invention.

【図7】従来の半導体装置の断面図である。FIG. 7 is a sectional view of a conventional semiconductor device.

【図8】図7に示した半導体装置に用いられるキャリア
テープの平面図である。
8 is a plan view of a carrier tape used in the semiconductor device shown in FIG.

【図9】図8に示したキャリアテープのA−A線断面図
である。
FIG. 9 is a sectional view of the carrier tape shown in FIG. 8 taken along line AA.

【図10】図7に示した半導体装置の製造工程を説明す
るための断面図である。
10 is a cross-sectional view for explaining a manufacturing step of the semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

1,21,41 半導体チップ 2,22,42 電極 3 保護膜 4,24,44 キャリアテープ 5,25 パッド拡張用テープ 5a,5b,25a スルーホール 6,26,46 半田ボール 7,13,33 接着剤 8,14,34 基材 9 カバーコート 10,30,50 インナーリード 11 外部接続用引き回し配線 12,32,52 外部接続用パッド 15,35 拡張電極 16 一体テープ構造 17 ボンディングツール 18 熱圧着ヘッド 1,21,41 Semiconductor chip 2,22,42 Electrode 3 Protective film 4,24,44 Carrier tape 5,25 Pad expansion tape 5a, 5b, 25a Through hole 6,26,46 Solder ball 7,13,33 Adhesion Agent 8, 14, 34 Base material 9 Cover coat 10, 30, 50 Inner lead 11 External connection wiring 12, 32, 52 External connection pad 15, 35 Extended electrode 16 Integrated tape structure 17 Bonding tool 18 Thermocompression head

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 表面に電極が設けられた半導体チップ
と、 前記半導体チップの表面に積層され、前記電極と接続さ
れるインナーリードおよび該インナーリードと接続され
たパッドが内部に設けられるとともに、前記パッドを露
出させる穴が形成された絶縁層と、 前記絶縁層の表面において前記穴の周囲に形成され、前
記穴の内径よりも大きな外径を有する拡張電極と、 前記拡張電極上に形成され、前記パッドと接続された導
電性ボールとを有するBGA型半導体装置。
A semiconductor chip having an electrode provided on a surface thereof, an inner lead laminated on the surface of the semiconductor chip and connected to the electrode, and a pad connected to the inner lead provided inside the semiconductor chip. An insulating layer having a hole for exposing the pad, an extended electrode formed around the hole on the surface of the insulating layer, and having an outer diameter larger than the inner diameter of the hole, formed on the extended electrode; A BGA type semiconductor device having a conductive ball connected to the pad.
【請求項2】 前記絶縁層は、前記インナーリードおよ
びパッドが設けられて前記半導体チップの表面に固着さ
れたキャリアテープと、該キャリアテープに固着され前
記パッドに対応する位置にスルーホールが形成されたパ
ッド拡張用テープとで構成され、前記拡張電極は、前記
パッド拡張用テープの表面の前記スルーホールの周囲に
形成されている請求項1に記載のBGA型半導体装置。
2. The insulating layer has a carrier tape provided with the inner leads and pads and fixed to the surface of the semiconductor chip, and a through hole formed in a position corresponding to the pad fixed to the carrier tape. 2. The BGA type semiconductor device according to claim 1, wherein the extended electrodes are formed around the through holes on a surface of the pad extended tape. 3.
【請求項3】 前記パッド拡張用テープは、基材層と、
前記パッド拡張用テープを前記キャリアテープに固着さ
せるための接着剤層との2層構造であり、前記拡張電極
は、前記基材層における前記スルーホールの内周面、お
よび前記基材層の表面および裏面の前記スルーホールの
周囲に形成されている請求項2に記載のBGA型半導体
装置。
3. The pad expanding tape, comprising: a base material layer;
An adhesive layer for fixing the pad expansion tape to the carrier tape, wherein the expansion electrode has an inner peripheral surface of the through hole in the base layer, and a surface of the base layer. 3. The BGA type semiconductor device according to claim 2, wherein the BGA type semiconductor device is formed around the through hole on the back surface.
【請求項4】 前記絶縁層はキャリアテープであり、前
記拡張電極は、前記パッドと接触するように前記穴を塞
いで前記キャリアテープに形成されている請求項1に記
載のBGA型半導体装置。
4. The BGA type semiconductor device according to claim 1, wherein said insulating layer is a carrier tape, and said extension electrodes are formed on said carrier tape by closing said holes so as to contact said pads.
JP14958597A 1997-06-06 1997-06-06 BGA type semiconductor device Expired - Fee Related JP2970595B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14958597A JP2970595B2 (en) 1997-06-06 1997-06-06 BGA type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14958597A JP2970595B2 (en) 1997-06-06 1997-06-06 BGA type semiconductor device

Publications (2)

Publication Number Publication Date
JPH10340969A true JPH10340969A (en) 1998-12-22
JP2970595B2 JP2970595B2 (en) 1999-11-02

Family

ID=15478426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14958597A Expired - Fee Related JP2970595B2 (en) 1997-06-06 1997-06-06 BGA type semiconductor device

Country Status (1)

Country Link
JP (1) JP2970595B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1150351A3 (en) * 2000-04-24 2002-12-04 Nec Corporation Semiconductor package and semiconductor package fabrication method
KR100462372B1 (en) * 2001-02-07 2004-12-17 주식회사 칩팩코리아 Chip scale package and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1150351A3 (en) * 2000-04-24 2002-12-04 Nec Corporation Semiconductor package and semiconductor package fabrication method
US6515357B2 (en) 2000-04-24 2003-02-04 Nec Corporation Semiconductor package and semiconductor package fabrication method
KR100462372B1 (en) * 2001-02-07 2004-12-17 주식회사 칩팩코리아 Chip scale package and method for fabricating the same

Also Published As

Publication number Publication date
JP2970595B2 (en) 1999-11-02

Similar Documents

Publication Publication Date Title
KR100368698B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
JP2755252B2 (en) Semiconductor device package and semiconductor device
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
KR100694739B1 (en) Ball grid array package with multiple power/ground planes
JP3176542B2 (en) Semiconductor device and manufacturing method thereof
JP2679681B2 (en) Semiconductor device, package for semiconductor device, and manufacturing method thereof
JP2592038B2 (en) Semiconductor chip mounting method and substrate structure
KR100427925B1 (en) Semiconductor device and method for fabricating same
US20020098617A1 (en) CD BGA package and a fabrication method thereof
JP2003522401A (en) Stacked integrated circuit package
JPH07169872A (en) Semiconductor device and manufacture thereof
WO1998040915A1 (en) Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
JP2001077293A (en) Semiconductor device
JPH11135663A (en) Molded bga type semiconductor device and manufacture thereof
JPH0945846A (en) Semiconductor device and manufacture thereof
JPH1197573A (en) Semiconductor package
US7847414B2 (en) Chip package structure
JP2970595B2 (en) BGA type semiconductor device
JP2004087936A (en) Semiconductor device, manufacturing method thereof, and electronic appliance
JP4168494B2 (en) Manufacturing method of semiconductor device
JP3337911B2 (en) Semiconductor device and manufacturing method thereof
JPH09148482A (en) Semiconductor device
JP2006210796A (en) Circuit device and manufacturing method thereof
KR100861508B1 (en) Semiconductor package and manufacturing method thereof
KR100459820B1 (en) Chip scale package and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees