JP2006210796A - Circuit device and manufacturing method thereof - Google Patents
Circuit device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006210796A JP2006210796A JP2005023327A JP2005023327A JP2006210796A JP 2006210796 A JP2006210796 A JP 2006210796A JP 2005023327 A JP2005023327 A JP 2005023327A JP 2005023327 A JP2005023327 A JP 2005023327A JP 2006210796 A JP2006210796 A JP 2006210796A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- circuit device
- external electrode
- exposed
- exposed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は回路装置およびその製造方法に関し、特に、外部接続用の電極を装置の下面に具備する回路装置およびその製造方法に関するものである。 The present invention relates to a circuit device and a manufacturing method thereof, and more particularly to a circuit device including an external connection electrode on a lower surface of the device and a manufacturing method thereof.
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。最近では、CSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSPが開発されている。 2. Description of the Related Art Conventionally, a circuit device set in an electronic device is used in a mobile phone, a portable computer, and the like. Recently, a wafer scale CSP called a CSP (chip size package) equivalent to the chip size has been developed.
図12(A)は、支持基板として基板65を採用した、チップサイズよりも若干大きいCSP66を示すものである。ここでは基板65にトランジスタチップTが実装されたものとして説明していく。
FIG. 12A shows a
この基板65の表面には、第1の電極67、第2の電極68およびダイパッド69が形成され、裏面には第1の裏面電極70Aと第2の裏面電極70Bが形成されている。そしてスルーホールTHを介して、第1の電極67と第1の裏面電極70Aが接続されている。更にスルーホールTHを介して、第2の電極68と第2の裏面電極70Bが電気的に接続されている。
A first electrode 67, a second electrode 68, and a
ダイパッド69にはトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極67が金属細線72を介して接続される。更に、トランジスタのベース電極と第2の電極68が金属細線72を介して接続されている。トランジスタチップTを覆うように基板65に樹脂層73が設けられている。
The transistor chip T is fixed to the
また、上記したようなCSP等の回路装置では、外部との電気信号の授受を行うために、装置の裏面に半田等から成る外部電極76が形成される(例えば、下記特許文献1を参照)。 Further, in the circuit device such as the CSP as described above, an external electrode 76 made of solder or the like is formed on the back surface of the device in order to exchange electric signals with the outside (see, for example, Patent Document 1 below). .
図12(A)を参照して、基板65の裏面に形成される第1の裏面電極70Aおよび第2の裏面電極70Bには、外部電極76が形成されている。また、外部電極76を除外した領域の基板65の裏面は、レジスト74により被覆されている。 Referring to FIG. 12A, external electrode 76 is formed on first back electrode 70A and second back electrode 70B formed on the back surface of substrate 65. Further, the back surface of the substrate 65 in a region excluding the external electrode 76 is covered with a resist 74.
外部電極76の形状を規制する構造は、2つの構造がある。第1の構造は、solder mask defined(以下、SMD構造と称する)であり、第2の構造は、non solder mask defined(以下、NSMD構造と称する)である。 There are two structures for regulating the shape of the external electrode 76. The first structure is a solder mask defined (hereinafter referred to as SMD structure), and the second structure is a non solder mask defined (hereinafter referred to as NSMD structure).
図12(B)を参照して、SMD構造では、レジスト74に設けた露出部75により、外部電極76の形状と位置が規制されている。この構造では、外部電極76が付着される裏面電極70がレジスト74により被覆され、裏面電極70と基板65との密着強度が補強されている。 Referring to FIG. 12B, in the SMD structure, the shape and position of the external electrode 76 are regulated by the exposed portion 75 provided in the resist 74. In this structure, the back electrode 70 to which the external electrode 76 is attached is covered with the resist 74, and the adhesion strength between the back electrode 70 and the substrate 65 is reinforced.
図12(C)を参照して、NSMD構造では、レジスト74に設けた露出部75は、裏面電極70よりも大きく形成される。従って、外部電極76は、裏面電極70の濡れ性によりその形状と位置が規制されている。この構造では、裏面電極70の側面も外部電極76により覆われるので、両者の接着強度が強固に成っている。更に、NSMD構造では、スクリーン印刷により半田から成る外部電極76を形成した場合、レジスト74の裏面から外部電極76の頂部までの距離L5は、0.1mm程度になる。
しかしながら、上記したCSP66では外部電極76の高さを十分に確保できず、CSP66をマザーボード等の実装基板に実装した際の接続信頼性が十分でない問題があった。具体的には、図12(D)を参照して、CSP66は、裏面にマトリックス状に形成された外部電極76を介して、実装基板74の表面に形成された導電路74Aに固着されている。また、CSP66と実装基板74との熱膨張係数が異なると、使用状況下の温度変化に応じて両者の膨張量が異なるので、外部電極76には応力が作用する。この応力を低減させるためには、外部電極76を高く形成することが有効である。しかしながら、外部電極76は印刷されたソルダーペーストを溶融して形成されていたために、例えば0.1mm以上に外部電極76を形成することは困難であった。また、半田ボールを載置することにより、例えば高さが0.15mm程度の外部電極76を形成することは可能である。しかしながら、半田ボールを用いた外部電極76の製造方法はコストが高くなる問題があった。
However, the
更に、外部電極76が低く形成されてしまうことにより、CSP66の裏面と実装基板74との間の間隙が十分に確保されなかった。このことから、外部電極76を溶融させてCSP66を実装するリフローの工程にて、外部電極76にボイドが発生してしまう問題があった。
Furthermore, since the external electrode 76 is formed low, a sufficient gap is not ensured between the back surface of the
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、接続信頼線を高めるために高く形成された外部電極を有する回路装置およびその製造方法を提供することにある。 The present invention has been made in view of the above problems, and a main object of the present invention is to provide a circuit device having an external electrode formed high in order to increase a connection reliability line, and a method for manufacturing the circuit device.
本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されてパッドを形成する導電パターンと、露出部から前記パッドを露出させて前記導電パターンを被覆する被覆樹脂とを具備し、前記パッドから一体に外部に延在する突出部が前記被覆樹脂により被覆され、前記突出部が形成される箇所では、前記露出部の外周端部と前記パッドとの幅を他の箇所よりも狭くすることを特徴とする。 The circuit device of the present invention includes a circuit element, a conductive pattern that is electrically connected to the circuit element to form a pad, and a coating resin that covers the conductive pattern by exposing the pad from an exposed portion. In addition, the protrusion extending integrally from the pad to the outside is covered with the coating resin, and the width of the outer peripheral end portion of the exposed portion and the pad is larger than that of the other portion at the position where the protrusion is formed. It is characterized by narrowing.
更に、本発明の回路装置では、前記パッドには外部電極が接続され、前記外部電極は、前記パッドの裏面および側辺に接触することを特徴とする。 Furthermore, in the circuit device of the present invention, an external electrode is connected to the pad, and the external electrode is in contact with a back surface and a side of the pad.
更に、本発明の回路装置では、前記パッドが回転対称な形状を有していることを特徴とする。 Furthermore, in the circuit device of the present invention, the pad has a rotationally symmetric shape.
更に、本発明の回路装置では、複数個の前記突出部が、前記パッドの中心に対して対称な位置に設けられることを特徴とする。 Furthermore, in the circuit device of the present invention, the plurality of protrusions are provided at positions symmetrical with respect to the center of the pad.
更に、本発明の回路装置では、前記露出部は、前記パッドの周辺部を囲む曲線部と、前記突出部に対応して設けられた直線部とを有することを特徴とする。 Furthermore, in the circuit device according to the present invention, the exposed portion includes a curved portion surrounding a peripheral portion of the pad and a linear portion provided corresponding to the protruding portion.
更に、本発明の回路装置では、前記導電パターンは、多層の配線構造を有することを特徴とする。 Furthermore, in the circuit device of the present invention, the conductive pattern has a multilayer wiring structure.
本発明の回路装置の製造方法は、回路素子と電気的に接続されるパッドと前記パッドから一体に外部に延在する突出部を含む導電パターンを形成する工程と、前記導電パターンを被覆樹脂にて被覆する工程と、前記被覆樹脂を部分的に除去することにより、前記パッドよりも大きい露出部を形成して前記パッドを前記露出部から露出させ、前記突出部が設けられた箇所では、前記露出部の外周端部と前記パッドとの幅を他の箇所よりも狭くする工程と、前記露出部と同等の大きさの開口部を有するメタルスクリーンを用いてソルダーペーストを印刷することにより、前記露出部に前記ソルダーペーストを充填させる工程と、前記ソルダーペーストを加熱溶融して、前記パッドの上面および側面を被覆する外部電極を形成する工程とを具備することを特徴とする。 The method for manufacturing a circuit device according to the present invention includes a step of forming a conductive pattern including a pad electrically connected to a circuit element and a projecting portion integrally extending from the pad to the outside, and the conductive pattern as a coating resin. And by partially removing the coating resin to form an exposed portion larger than the pad to expose the pad from the exposed portion, and at the place where the protruding portion is provided, The step of narrowing the width between the outer peripheral end of the exposed portion and the pad than other portions, and printing the solder paste using a metal screen having an opening having the same size as the exposed portion, Filling the exposed portion with the solder paste, and heating and melting the solder paste to form external electrodes covering the upper and side surfaces of the pad. And wherein the door.
更に、本発明の回路装置の製造方法では、前記パッドは、回転対称な形状を有することを特徴とする。 Furthermore, in the circuit device manufacturing method of the present invention, the pad has a rotationally symmetric shape.
更に本発明の回路装置の製造方法では、前記露出部は、前記パッドの周辺部を囲む曲線部と、前記突出部に対応して設けられた直線部とを有することを特徴とする。 Furthermore, in the method for manufacturing a circuit device according to the present invention, the exposed portion includes a curved portion surrounding a peripheral portion of the pad and a linear portion provided corresponding to the protruding portion.
本発明の回路装置では、パッドから一体に外部に延在する突出部を設け、被覆樹脂に設けた露出部から、パッドを露出させている。また、突出部が設けられた箇所では、露出部の外周端部とパッドとの距離が、他の箇所よりも狭く形成されている。従って、半田から成る外部電極をパッドに付着させた際に、突出部に付着する半田の量を低減させることが可能となり、例えば高さが0.15mm以上の高い外部電極を形成することが可能となる。従って、実装基板等に実装した際に接続信頼性に優れた回路装置を提供することができる。 In the circuit device according to the present invention, the protruding portion integrally extending from the pad to the outside is provided, and the pad is exposed from the exposed portion provided in the coating resin. Moreover, in the location where the protrusion is provided, the distance between the outer peripheral end of the exposed portion and the pad is formed to be narrower than other locations. Therefore, when the external electrode made of solder is attached to the pad, it is possible to reduce the amount of solder attached to the protruding portion, and it is possible to form a high external electrode having a height of 0.15 mm or more, for example. It becomes. Therefore, it is possible to provide a circuit device having excellent connection reliability when mounted on a mounting board or the like.
更に本発明の回路装置の製造方法に依れば、充分に高く形成された回路装置が得られるので、リフローにより外部電極を溶融させて回路装置を実装基板に実装する際に、外部電極に発生するボイドを低減させることができる。 Furthermore, according to the method for manufacturing a circuit device of the present invention, a sufficiently high circuit device can be obtained. Therefore, when the circuit device is mounted on a mounting substrate by melting the external electrode by reflow, it occurs in the external electrode. Voids to be reduced can be reduced.
図1を参照して、本形態の回路装置10Aの構成を説明する。図1(A)は回路装置10Aの断面図であり、図1(B)は回路装置10Aを裏面から見た平面図であり、図1(C)はパッド23Aを拡大した斜視図である。
With reference to FIG. 1, the configuration of the circuit device 10A of the present embodiment will be described. 1A is a cross-sectional view of the circuit device 10A, FIG. 1B is a plan view of the circuit device 10A viewed from the back side, and FIG. 1C is an enlarged perspective view of the
図1(A)および図1(B)を参照して、本形態の回路装置10Aは、多層の導電パターンが構成されている。また、上層の第1の配線層22には、回路素子として半導体素子12Aおよびチップ素子12Bが電気的に接続され、封止樹脂13により被覆されている。回路装置10Aの裏面には、第2の配線層23から成るパッド23Aがマトリックス状に構成されている。本形態では、パッド23Aは、被覆樹脂16に設けた露出部18から外部に露出している。回路装置10Aを構成する構成要素を以下にて説明する。
Referring to FIGS. 1A and 1B, a circuit device 10A according to the present embodiment has a multilayer conductive pattern. Further, the semiconductor element 12 </ b> A and the chip element 12 </ b> B are electrically connected as circuit elements to the upper
本形態では、絶縁層21を介して積層された第1の配線層22および第2の配線層23により導電パターンが構成されている。第1の配線層22と、第2の配線層23とは、絶縁層21を貫通する接続部19により所望の箇所にて接続されている。ここでは、2層の配線構造が示されているが、3層以上の配線構造が形成されても良い。
In the present embodiment, a conductive pattern is constituted by the
第1の配線層22は、配線構造の最上部に設けられた配線層であり、半導体素子12Aやチップ素子12B等の回路素子が電気的に接続されている。具体的には、半導体素子12等が固着されるダイパッド、金属細線14が接続されるボンディングパッド等が第1の配線層22により形成される。更には、これらを接続する配線を、第1の配線層22により構成しても良い。また、第1の配線層22の表面は、回路素子のボンディング性を向上させるために、金属被膜26により被覆されている。また、第1の配線層22は、回路素子が接続される箇所を除いて、樹脂材料により被覆されても良い。
The
第2の配線層23は、配線構造の最下部に設けられた導電パターンであり、外部電極15が付着されるパッド23Aを形成している。また、接続部19とパッド23Aとを接続する配線23Dが構成されても良い。更に、パッド23Aの表面は、メッキ膜から成る金属被膜26が形成される。
The second wiring layer 23 is a conductive pattern provided at the lowermost part of the wiring structure, and forms a
上記した両配線層の材料としては、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択される。具体的には、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等を、配線層の材料として採用することができる。 As the material of both the wiring layers described above, the material is selected in consideration of the adhesion of the brazing material, the bonding property, and the plating property. Specifically, a conductive foil containing Cu as a main material, a conductive foil containing Al as a main material, or a conductive foil made of an alloy such as Fe-Ni can be adopted as a material for the wiring layer.
回路素子としては、トランジスタ、ダイオード、ICチップ等の半導体素子12A、チップコンデンサ、チップ抵抗等のチップ素子12Bである。これらの回路素子は、半田または導電性ペースト等の固着材20を介して第1の配線層22の表面に固着される。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。ここで、複数個の回路素子12から成るシステムが構成されてもよい。
The circuit elements include
封止樹脂13は半導体素子12A等の回路素子を被覆する働きを有し、熱硬化性樹脂または熱可塑性樹脂がその材料として採用される。
The sealing
被覆樹脂16は、回路装置10Aの裏面を被覆するように形成されている。また、被覆樹脂16には露出部18が設けられ、この露出部18からはパッド23Aが露出している。パッド23Aおよび露出部18は、略円形に形成され、露出部18の方がパッド23Aよりも大きく形成されている。従って、パッド23Aの側面は被覆樹脂16により被覆されずに露出している。
The coating resin 16 is formed so as to cover the back surface of the circuit device 10A. The coating resin 16 is provided with an exposed
外部電極15は、半田等から成りパッド23Aに付着されている。本形態では、パッド23Aの裏面および側面が、外部電極15により覆われている。従って、パッド23Aと外部電極15とが接触する面積が大きいので、両者の接着力が向上されている。ここで、半田の他にも銀ペーストや銅ペースト等を外部電極15の材料として採用することもできる。更にまた、ここでは、外部電極15によるBGA(Ball Grid Array)が形成されているが、外部電極15を省いた構成でも良い。外部電極15が省かれた場合は、裏面に露出するパッド23AによるLGA(Land Grid Array)が形成される。
The external electrode 15 is made of solder or the like and is attached to the
図1(B)を参照して、第2の配線層23から成るパッド23Aの形状を説明する。パッド23Aには、周囲に突出する突出部23Cが一体に設けられている。そして、突出部23Cの先端部分は被覆樹脂16により被覆され、突出部23Cとパッド23Aとが接続する部分は露出部18から露出する。
With reference to FIG. 1B, the shape of the
更に、突出部23Cの形状は、パッド23Aの中心に対して対称な位置に設けられている。具体的には、図1(B)の上部に位置するパッド23Aを参照して、2つの突出部23Cは、パッド23Aの中心点に対して点対称に配置されている。このことにより、突出部23Cによる付着力の向上を大きくすることができる。更に、パッド23Aの中心点に対して対称な位置に3つ以上の突出部23Cが設けられても良い。
Furthermore, the shape of the protrusion 23C is provided at a position symmetrical with respect to the center of the
また、図1(B)の下部右側に位置するパッド23Bを参照すると、1つの突出部23Cが設けられ、この突出部23Cに対向して配線23Dが引き出されている。
In addition, referring to the
図1(C)を参照して、パッド23Aの構成を更に説明する。突出部23Cはパッド23Aに連続して外部に突出する部位であり、その先端部が被覆樹脂16により被覆されている。この図では、被覆樹脂16により被覆される部分の突出部23Cを点線で示している。突出部23Cが周囲に突出する長さは、例えば0.1mm程度である。突出部23Cの付け根から0.05mm程度の部分は、露出部18から露出する。そして、他の領域の突出部23Cは、被覆樹脂16により被覆される。このように突出部23Cが部分的に被覆樹脂16により被覆されることにより、パッド23Aの剥離が防止されている。
With reference to FIG. 1C, the configuration of the
図2を参照して、パッド23Aおよび露出部18の構成を更に説明する。
With reference to FIG. 2, the configuration of the
露出部18の外周端部は、パッド23Aの周辺部を囲むように円形に延在する曲線部18Aと、突出部23Cに対応して直線的に設けられた直線部18Bとを有する。また、図から明らかなように、被覆樹脂16に設けられる露出部18は、パッド23Aよりも平面的に大きく形成される。
The outer peripheral end portion of the exposed
曲線部18Aはパッド23Aの形状と同様の円弧を描いている。一例として、パッド23Aの径D1は0.5mmであり、曲線部18Aの径D2は0.65mmである。従って、パッド23Aの外周端部と曲線部18Aとの距離L1は、0.075mm程度になる。通常は、パッド23Aのファインピッチ化の為に、距離L1は、露出部18を形成する際の公差(例えば0.05mm程度)と同程度である。それに対して本形態では、距離L1をこの公差よりも大きくして0.075mm程度にしている。このことにより、曲線部18Aとパッド23Aとの間隙を大きくすることが可能となり、ソルダーペーストを印刷する工程にてより多量のソルダーペーストを印刷することができる。従って、より突出量の大きい外部電極を得ることができる。ソルダーペーストの印刷工程の詳細は後述する。
The
直線部18Bは、突出部23Cを跨ぐように直線的に設けられており、ここでは対称的に位置する突出部23Cに対応して平行に2つの直線部18Bが形成されている。直線部18Bを設けることにより、露出部18の平面的な形状は、部分的に直線的に切断された円形となる。この直線部18Bを設けることにより、露出部18に露出する突出部23Cの長さ(L2)が短くなる。例えば、L2の長さは0.05mm程度である。このように、露出部18に露出する突出部23Cの長さ(L2)を短くすることで、パッド24Aに半田から成る外部電極を形成する工程にて、突出部23Cに付着する半田の量を少なくすることができる。
The
上記の構成により、スクリーン印刷により一定の厚みのソルダーペーストが塗布されると仮定した場合、外部電極の形成に用いられる半田を多量に確保できるので、外部電極を高くすることができる。また、距離L2を短くすることで、被覆樹脂16により被覆される突出部23Cの面積を大きくすることができる。従って、パッド23Aと被覆樹脂16との接合強度が大きくなり、パッド23Aの剥離が抑止される。
With the above configuration, when it is assumed that a solder paste having a certain thickness is applied by screen printing, a large amount of solder used for forming the external electrode can be secured, so that the external electrode can be made high. Further, by shortening the distance L2, the area of the protrusion 23C covered with the coating resin 16 can be increased. Accordingly, the bonding strength between the
図3を参照して、回路装置10Aが実装基板24に実装された構造を説明する。図3(A)は実装基板24に実装された回路装置10Aの断面図であり、図3(B)はパッド23Aが形成された領域の平面図である。
A structure in which the circuit device 10A is mounted on the mounting substrate 24 will be described with reference to FIG. 3A is a cross-sectional view of the circuit device 10A mounted on the mounting substrate 24, and FIG. 3B is a plan view of a region where the
図3(A)を参照して、ここでは、リフロー工程により溶融された外部電極15を介して、実装基板24の表面に形成された導電路24Aに、回路装置10Aが実装されている。 Referring to FIG. 3A, here, circuit device 10A is mounted on conductive path 24A formed on the surface of mounting substrate 24 through external electrode 15 melted by the reflow process.
本形態では、上述した回路装置10Aの構成により、例えば高さが0.15mm程度の外部電極15が形成されている。従って、回路装置10Aが実装された状態でも、回路装置10Aと実装基板24とは、外部電極15により十分に離間されている。従って、回路装置10Aと実装基板24との熱膨張係数の違いにより、外気の温度変化に伴って外部電極15に熱応力が作用しても、その応力は外部電極15により吸収される。このことにより、熱応力に対する外部電極15の接続信頼性は向上されている。 In this embodiment, the external electrode 15 having a height of, for example, about 0.15 mm is formed by the configuration of the circuit device 10A described above. Therefore, even when the circuit device 10 </ b> A is mounted, the circuit device 10 </ b> A and the mounting substrate 24 are sufficiently separated by the external electrode 15. Therefore, even if a thermal stress acts on the external electrode 15 due to a change in the temperature of the outside air due to a difference in thermal expansion coefficient between the circuit device 10 </ b> A and the mounting substrate 24, the stress is absorbed by the external electrode 15. This improves the connection reliability of the external electrode 15 against thermal stress.
図3(B)を参照して、外部電極15は、パッド23Aの裏面および側面を被覆するように形成されている。更に、露出部18に露出する突出部23Cの裏面および側面も、外部電極15により被覆されている。本形態では、露出部18から露出する突出部23Cを制限しているので、より高い外部電極15を形成することが可能となる。
Referring to FIG. 3B, external electrode 15 is formed to cover the back surface and side surface of
図4を参照して、他の形態の回路装置10Bの構成を説明する。図4(A)は回路装置10Bの断面図であり、図4(B)は回路装置10Bを裏面から見た平面図である。回路装置10Bの基本的な構成は上述した回路装置10Aと同様であり、相違点は回路装置10Bが単層の導電パターン11を有する点にある。 With reference to FIG. 4, the configuration of another form of circuit device 10B will be described. 4A is a cross-sectional view of the circuit device 10B, and FIG. 4B is a plan view of the circuit device 10B as viewed from the back surface. The basic configuration of the circuit device 10B is the same as that of the circuit device 10A described above, and the difference is that the circuit device 10B has a single-layer conductive pattern 11.
図4(A)および図4(B)を参照して、回路装置10Bでは、単層の導電パターン11が形成され、この導電パターン11に半導体素子12Aが電気的に接続されている。また、導電パターン11の裏面が露出された状態で、半導体素子12Aおよび導電パターン11が封止樹脂13により封止されている。
4A and 4B, in circuit device 10B, single-layer conductive pattern 11 is formed, and
導電パターン11は裏面を露出させて封止樹脂13に埋め込まれた構造になっており、分離溝17により電気的に分離されている。導電パターン11はエッチングにより形成され、その側面は湾曲面に形成されている。
The conductive pattern 11 has a structure in which the back surface is exposed and is embedded in the sealing
更に、導電パターン11は、中央部付近に配置されたダイパッド11Bと、ダイパッド11Bを囲むように配置された複数個のボンディングパッド11Aとから成る。ダイパッド11Bの上面には、半田等の固着材20を介して、半導体素子12Aが固着されている。半導体素子12Aの表面に設けられた電極と、ボンディングパッド11Aとは、金属細線14を介して接続される。
Further, the conductive pattern 11 includes a die pad 11B disposed near the center and a plurality of bonding pads 11A disposed so as to surround the die pad 11B. The
ボンディングパッド11Aは、周囲に突出する突出部11Cが設けられており、突出部11Cの構成は、図1を参照して説明した回路装置10Aと同様である。 The bonding pad 11A is provided with a protruding portion 11C protruding to the periphery, and the configuration of the protruding portion 11C is the same as that of the circuit device 10A described with reference to FIG.
封止樹脂13から露出する導電パターン11の裏面には半田等のロウ材から成る外部電極15が設けられている。また、装置の裏面で外部電極15が設けられない箇所は、被覆樹脂16で被覆されている。
An external electrode 15 made of a brazing material such as solder is provided on the back surface of the conductive pattern 11 exposed from the sealing
封止樹脂13は、導電パターン11の裏面を露出させて半導体素子12A、金属細線14および導電パターン11を被覆している。また、各導電パターン11を分離する分離溝17には封止樹脂13が充填されている。
The sealing
図4(B)を参照して、ボンディングパッド11Aには、周辺部に向かって突出する突出部11Cが一体に形成されている。また、露出部18の構成等も上述した回路装置10Aと同様である。従って、回路装置10Bに於いても、外部電極15の高さは例えば0.15mm以上に高く形成される。
Referring to FIG. 4B, a protrusion 11C that protrudes toward the periphery is integrally formed with bonding pad 11A. The configuration of the exposed
図5を参照して、次に、本形態の回路装置10Aを用いた試験結果を説明する。図5(A)は本形態の回路装置10Aの断面図であり、図5(B)は比較例の回路装置10Cの断面図であり、図5(C)は回路装置10Aおよび10Cに対して行ったヒートサイクル試験の結果を示すグラフである。 Next, the test results using the circuit device 10A of the present embodiment will be described with reference to FIG. 5A is a cross-sectional view of the circuit device 10A of the present embodiment, FIG. 5B is a cross-sectional view of the circuit device 10C of the comparative example, and FIG. 5C is a circuit diagram of the circuit devices 10A and 10C. It is a graph which shows the result of the conducted heat cycle test.
ヒートサイクル試験では、実装基板に実装された回路素子を取り巻く雰囲気を、例えば−40℃〜125℃の間で温度変化させる。このことにより、回路装置と実装基板とを固着させる外部電極に意図的に熱応力を加える。そして、外部電極に接続不良が発生する回路装置の個数を計測する。ヒートサイクル試験を行うことにより、温度変化に対する回路装置の接続信頼性が明らかになる。 In the heat cycle test, the temperature of the atmosphere surrounding the circuit elements mounted on the mounting substrate is changed, for example, between −40 ° C. and 125 ° C. As a result, thermal stress is intentionally applied to the external electrode for fixing the circuit device and the mounting substrate. Then, the number of circuit devices in which connection failure occurs in the external electrode is measured. By performing the heat cycle test, the connection reliability of the circuit device with respect to the temperature change becomes clear.
図5(A)を参照して、本形態の回路装置10Aでは、外部電極15の先端部から被覆樹脂16までの距離H1は、0.15mm程度に高く形成されている。ここでは、20個の回路装置10Aを実装基板に実装した後に、各々に対してヒートサイクル試験を行った。 Referring to FIG. 5A, in circuit device 10A of the present embodiment, distance H1 from the tip of external electrode 15 to coating resin 16 is formed as high as about 0.15 mm. Here, after 20 circuit devices 10A were mounted on a mounting substrate, a heat cycle test was performed on each.
図5(B)を参照して、比較対象の回路装置10Cでは、外部電極15の先端部から被覆樹脂16までの距離H2は0.10mm程度に低く形成されている。他の構成は本形態の回路装置10Aと同様である。本形態の回路装置10Aと同様に、回路装置10Cを20個用意して実装基板に固着した後にヒートサイクル試験を行った。 With reference to FIG. 5B, in the circuit device 10C to be compared, the distance H2 from the tip of the external electrode 15 to the coating resin 16 is formed as low as about 0.10 mm. Other configurations are the same as those of the circuit device 10A of the present embodiment. Similarly to the circuit device 10A of the present embodiment, 20 circuit devices 10C were prepared and fixed to the mounting substrate, and then a heat cycle test was performed.
本願の回路装置10Aと比較対象の回路装置10Cとの相違点は、外部電極15の高さのみである。従って、両者についてヒートサイクル試験を行い、その結果を比較することにより、外部電極15の高さと接続信頼性との関係を知ることができる。 The only difference between the circuit device 10A of the present application and the circuit device 10C to be compared is the height of the external electrode 15. Therefore, the relationship between the height of the external electrode 15 and the connection reliability can be known by conducting a heat cycle test on both of them and comparing the results.
図5(C)のグラフを参照して、ヒートサイクル試験の結果を説明する。この図に示すグラフは両対数グラフであり、横軸はヒートサイクルの回数を示し、縦軸は累積故障率を示す。このグラフでは、本形態の回路装置10Aによる試験結果を黒丸で示し、比較対象の回路装置10Cによる試験結果を「×」で示している。また、本形態の回路装置10Aによる試験結果を近似した線をA1で示し、比較対象の回路装置10Bによる試験結果を近似した線をA2で示す。 The result of the heat cycle test will be described with reference to the graph in FIG. The graph shown in this figure is a log-log graph, the horizontal axis indicates the number of heat cycles, and the vertical axis indicates the cumulative failure rate. In this graph, the test results by the circuit device 10A of the present embodiment are indicated by black circles, and the test results by the circuit device 10C to be compared are indicated by “x”. A line approximating the test result by the circuit device 10A of the present embodiment is indicated by A1, and a line approximating the test result by the circuit device 10B to be compared is indicated by A2.
グラフに示される結果から明らかなように、本形態の回路装置10Aは、比較対象の回路装置10Cよりもサイクル試験に対して故障が発生しづらいことが明らかになった。具体的には、サイクル数が約1000回付近で、回路装置10Aおよび回路装置10Cの両方に不良が発生し始める。そして、サイクル数が1100回程度に成ったときに、回路装置10Aおよび回路装置10Cの両方の殆どに故障が発生する。しかしながら、本発明の回路装置10Aの累積故障率を近似する近似線A1は、比較対象の回路装置10Cの累積故障率を近似する近似線A2よりも右側に位置している。即ち、本形態の回路装置10Aは、より多数回のサイクル試験に耐えうることができる。図4(C)に示すグラフは対数グラフであるので、近似線A1と近似線A2との差は微々たるものであるように見えるが、実際は、両者はサイクル数で数十回程度異なっている。また、本願の回路装置10Aと比較対象の回路装置10Cとの相違点は、外部電極15の高さのみである。このことから、本発明の回路装置10Aの構成により外部電極15を高く形成することで、熱応力に対する接続信頼性を向上できることが明らかになった。 As is apparent from the results shown in the graph, the circuit device 10A according to the present embodiment is less likely to cause a failure in the cycle test than the circuit device 10C to be compared. Specifically, when the number of cycles is about 1000 times, both the circuit device 10A and the circuit device 10C start to have defects. Then, when the number of cycles reaches about 1100, a failure occurs in both of the circuit device 10A and the circuit device 10C. However, the approximate line A1 that approximates the cumulative failure rate of the circuit device 10A of the present invention is located on the right side of the approximate line A2 that approximates the cumulative failure rate of the circuit device 10C to be compared. That is, the circuit device 10A of this embodiment can withstand a larger number of cycle tests. Since the graph shown in FIG. 4C is a logarithmic graph, the difference between the approximate line A1 and the approximate line A2 seems to be insignificant, but in reality, they differ by several tens of cycles. . Further, the only difference between the circuit device 10A of the present application and the circuit device 10C to be compared is the height of the external electrode 15. From this, it has been clarified that the connection reliability against thermal stress can be improved by forming the external electrode 15 high by the configuration of the circuit device 10A of the present invention.
図6から図9を参照して、次に、図1に示す回路装置10Aの製造方法を説明する。 Next, a method for manufacturing the circuit device 10A shown in FIG. 1 will be described with reference to FIGS.
図6(A)を参照して、先ず、絶縁層21を介して積層された導電箔をパターニングして、第1の配線層22および第2の配線層23を形成する。具体的には、所望の形状にパターニングされたレジストPRを介して、ウェットエッチングを行うことにより、第1の配線層22および第2の配線層23が得られる。この工程にて、図1(B)に示すような突出部23Cが設けられたパッド23Aが形成される。パターニングが終了した後に、第1の配線層22および第2の配線層23をメッキ膜により被覆しても良い。
With reference to FIG. 6A, first, the conductive foil laminated through the insulating layer 21 is patterned to form the
図6(B)を参照して、次に、第1の配線層22に回路素子を電気的に接続する。ここでは、半導体素子12Aおよびチップ素子12Bが第1の配線層22に電気的に接続される。半導体素子12Aの電極と第1の配線層22とは、金属細線14を介して接続される。更に、半導体素子12Aおよびチップ素子12Bが被覆されるように封止樹脂13が形成される。また、第2の配線層23は、被覆樹脂16により全面的に被覆される。
Next, referring to FIG. 6B, circuit elements are electrically connected to the
図7を参照して、次に、被覆樹脂16の露光および現像を行うことにより、露出部18を形成する。図7(A)は本工程での断面図であり、図7(B)はパッド23A等を下方から見た平面図である。
Referring to FIG. 7, next, exposed
図7(A)を参照して、露出部18は、パッド23Aよりも大きく形成され、パッド23Aの側面は露出部18から露出する。また、パッド23Aと一体に形成される突出部23Cは、部分的に被覆樹脂16により被覆される。
With reference to FIG. 7A, the exposed
図7(B)を参照して、前述したように、露出部18は、曲線部18Aと直線部18Bとから成る形状と成っている。そして、曲線部18Aとパッド23Aとの幅L1は、露出部18を形成する際の公差(0.05mm)よりも大きく形成される。例えば幅L1は、0.075mm程度である。このように、露出部18を大きく形成することにより、後の工程にて多量のソルダーペーストを露出部18の内部に貯留させることができる。
With reference to FIG. 7B, as described above, the exposed
図8および図9を参照して、次に、パッド23Aに外部電極15を付着させる。本工程では、メタルスクリーンを用いてソルダーペーストを印刷することにより、外部電極15を形成する。 Referring to FIGS. 8 and 9, next, external electrode 15 is attached to pad 23A. In this step, the external electrode 15 is formed by printing a solder paste using a metal screen.
図8(A)に本工程に用いるメタルスクリーン25を示す。スクリーン25は、例えば厚み(T1)が0.1mm程度の金属膜から成り、被覆樹脂16に設けた露出部18に対応した箇所に、部分的に開口して設けた開口部25Aが設けられている。開口部25Aの位置は露出部18に正確に対応しており、その形状および大きさも露出部18と同一に形成されている。
FIG. 8A shows a metal screen 25 used in this step. The screen 25 is made of a metal film having a thickness (T1) of about 0.1 mm, for example, and is provided with an opening 25A that is partially opened at a location corresponding to the exposed
図8(B)を参照して、スクリーン25を被覆樹脂16の上部に載置する。上述したように、被覆樹脂に設けた露出部18とスクリーン25に設けた開口部25Aとは、位置が正確に対応している。また、本願では、露出部18をパッド23Aに対して十分に大きく形成しているので、露出部18と同様の大きさに形成される開口部25Aも大きく形成される。従って、露出部18および開口部25Aから成る空間も大きく形成される。
With reference to FIG. 8B, the screen 25 is placed on top of the coating resin 16. As described above, the positions of the exposed
図8(C)を参照して、不図示のスキージを用いてソルダーペースト26を印刷することにより、露出部18および開口部25Aをソルダーペースト26により満たす。ここで、ソルダーペーストとはフラックスに粉末状の半田を混入したものである。
With reference to FIG. 8C, the exposed
図8(D)を参照して、印刷が終了した後にスクリーン25を取り除く。本工程により、塗布されたソルダーペースト26は、スクリーン25の厚みに応じて外部に突出する。
Referring to FIG. 8D, screen 25 is removed after printing is completed. By this step, the applied
図9を参照して、次に、リフローの工程によりソルダーペースト26を加熱溶融することで、半田から成る外部電極15を形成する。図9(A)は外部電極15が形成された後の状態を示す断面図であり、図9(B)は1つの外部電極15を拡大して示す平面図であり、図9(C)は図9(B)のC−C’線での断面図であり、図9(D)は図9(B)のD−D’線での断面図である。
Referring to FIG. 9, next,
図9(A)を参照して、前工程にて塗布されたソルダーペーストを加熱溶融することにより、外部電極15を形成する。各パッド23Aには、溶融した際の半田の表面張力により球形に近い外部電極15が形成される。
Referring to FIG. 9A, the external electrode 15 is formed by heating and melting the solder paste applied in the previous step. Each
図9(B)を参照して、外部電極15は、露出する部分の突出部23Cおよびパッド23Aの上面および側面を被覆するように形成されている。本形態では、露出部18は、曲線部18Aおよび直線部18Bから成り、直線部18Bは突出部23Cを跨ぐように位置している。上述したように、パッド23Aと直線部18Bとの幅L2は、曲線部18Aとパッド23Aとの幅L1よりも短い。具体的には、幅L1が0.075mmであるのに対して、幅L2は0.05mm程度である。従って、直線部18Bを形成することにより、突出部23Cが露出部18に露出する量を低減される。このことから、本工程に於いては、突出部23Cへ付着する半田の量が低減され、その分外部電極15は上方に高く形成される。
Referring to FIG. 9B, the external electrode 15 is formed so as to cover the protruding portion 23C of the exposed portion and the upper surface and side surfaces of the
図9(C)を参照して、この断面ではパッド23Aの上面および側面に外部電極15が接触しており、両者の接続は強固になっている。また、露出部18の終端部とパッド23Aとの間には、溝18Cが形成されている。この溝18Cには、前工程にてソルダーペーストが充填される。そして、溝18Cに充填された半田成分は、リフローの工程にて上方に吸い上げられて外部電極15を形成する。本形態では、溝18Cの幅(曲線部18Aとパッド23Cとが離間する幅)L1は、0.075mm程度に広く設定されている。従って、溝18Cに充填された多量の半田成分が上方に吸い上げられることで、高い外部電極15が形成される。
Referring to FIG. 9C, in this cross section, the external electrode 15 is in contact with the upper surface and the side surface of the
図9(D)を参照して、突出部23Cが設けられた断面では、突出部23Cの上面にも外部電極15が付着している。本形態では、露出部18に露出する部分の突出部23Cをできるだけ狭くしているので、突出部23Cに付着する半田の量は少ない。このことにより、より高い外部電極15を形成することができる。上記の工程により、図1に示したような回路装置10Aが製造される。
Referring to FIG. 9D, in the cross section provided with the protrusion 23C, the external electrode 15 is also attached to the upper surface of the protrusion 23C. In this embodiment, since the protruding portion 23C exposed to the exposed
図10および図11を参照して、次に、図4に示した単層の配線構造を有する回路装置10Bの製造方法を説明する。 Next, a method for manufacturing the circuit device 10B having the single-layer wiring structure shown in FIG. 4 will be described with reference to FIGS.
図10(A)を参照して、先ず、銅などの金属から成る導電箔40の表面に分離溝17を設けて、導電パターン11を凸状に形成する。ここでは、ボンディングパッド11Aおよびダイパッド11Bから成る導電パターン11が凸状になるように、分離溝17が形成される。分離溝17の形成は、パターニングされたレジストPRを介したウェットエッチングにより行われる。本工程にて、ボンディングパッド11Aは、図4に示すように突出部を有するように形成される。 Referring to FIG. 10A, first, separation grooves 17 are provided on the surface of a conductive foil 40 made of a metal such as copper, and the conductive pattern 11 is formed in a convex shape. Here, the separation groove 17 is formed so that the conductive pattern 11 including the bonding pad 11A and the die pad 11B has a convex shape. The separation groove 17 is formed by wet etching through the patterned resist PR. In this step, the bonding pad 11A is formed to have a protruding portion as shown in FIG.
図10(B)を参照して、次に、半導体素子12Aをダイパッド11Bに固着して、金属細線14を介して、半導体素子12Aとボンディングパッド11Aとを電気的に接続する。更に、半導体素子12Aが被覆されて分離溝17に充填されるように、封止樹脂13を形成する。
Referring to FIG. 10B, next, the
図10(C)を参照して、次に、分離溝17に充填された封止樹脂13が露出するまで、導電箔40を裏面から除去する。ここでは、ウェットエッチングにより、導電箔を裏面から除去する。
Referring to FIG. 10C, next, the conductive foil 40 is removed from the back surface until the sealing
図10(D)を参照して、次に、露出する導電パターン11が被覆されるように被覆樹脂16を形成する。更に、被覆樹脂16の露光および現像を行うことにより、ボンディングパッド11Aの裏面が露出されるように、露出部18を形成する。ここで、露出部18はボンディングパッド11Aよりも大きく形成される。更に、ボンディングパッド11Aと一体で形成される突出部11C(図4(B)参照)は、被覆樹脂16により被覆される。
Referring to FIG. 10D, next, a coating resin 16 is formed so as to cover the exposed conductive pattern 11. Further, the exposed
図11(A)から図11(C)を参照して、次に、スクリーン25を用いてソルダーペースト26を印刷する。先ず、スクリーン25に設けた開口部25Aと露出部18とが正確に重畳するように被覆樹脂16の上面にスクリーン25を載置する。次に、不図示のスキージを用いてソルダーペースト26を印刷して、開口部25Aおよび露出部18から成る空間にソルダーペースト16を充填する。ソルダーペースト26を印刷した後は、スクリーン25を取り除く。
Referring to FIGS. 11A to 11C, next,
最後に、図11(D)を参照して、ソルダーペースト26を加熱溶融することにより、外部電極15を形成する。以上の工程により、図4に示すような回路装置10Bが製造される。
Finally, referring to FIG. 11D, the
10A 回路装置
10B 回路装置
11 導電パターン
11A ボンディングパッド
11B ダイパッド
12A 半導体素子
12B チップ素子
13 封止樹脂
14 金属細線
15 外部電極
16 被覆樹脂
17 分離溝
18 露出部
19 接続部
20 固着材
21 絶縁層
23A パッド
23C 突出部
24 実装基板
25 開口部
DESCRIPTION OF SYMBOLS 10A Circuit apparatus 10B Circuit apparatus 11 Conductive pattern 11A Bonding pad
Claims (9)
前記パッドから一体に外部に延在する突出部が前記被覆樹脂により被覆され、
前記突出部が形成される箇所では、前記露出部の外周端部と前記パッドとの幅を他の箇所よりも狭くすることを特徴とする回路装置。 A circuit element, a conductive pattern electrically connected to the circuit element to form a pad, and a coating resin that covers the conductive pattern by exposing the pad from an exposed portion,
Protruding portions extending integrally from the pad to the outside are covered with the coating resin,
The circuit device according to claim 1, wherein a width between the outer peripheral end portion of the exposed portion and the pad is narrower than that of the other portion at the portion where the protruding portion is formed.
前記外部電極は、前記パッドの裏面および側辺に接触することを特徴とする請求項1記載の回路装置。 An external electrode is connected to the pad,
The circuit device according to claim 1, wherein the external electrode is in contact with a back surface and a side edge of the pad.
前記導電パターンを被覆樹脂にて被覆する工程と、
前記被覆樹脂を部分的に除去することにより、前記パッドよりも大きい露出部を形成して前記パッドを前記露出部から露出させ、前記突出部が設けられた箇所では、前記露出部の外周端部と前記パッドとの幅を他の箇所よりも狭くする工程と、
前記露出部と同等の大きさの開口部を有するメタルスクリーンを用いてソルダーペーストを印刷することにより、前記露出部に前記ソルダーペーストを充填させる工程と、
前記ソルダーペーストを加熱溶融して、前記パッドの上面および側面を被覆する外部電極を形成する工程とを具備することを特徴とする回路装置の製造方法。 Forming a conductive pattern including a pad electrically connected to a circuit element and a protrusion integrally extending from the pad to the outside;
Coating the conductive pattern with a coating resin;
By partially removing the coating resin, an exposed portion larger than the pad is formed to expose the pad from the exposed portion, and an outer peripheral end portion of the exposed portion is provided at the place where the protruding portion is provided. And a step of making the width of the pad narrower than other parts,
Filling the exposed portion with the solder paste by printing a solder paste using a metal screen having an opening having the same size as the exposed portion;
And a step of heating and melting the solder paste to form external electrodes that cover the upper and side surfaces of the pad.
8. The method of manufacturing a circuit device according to claim 7, wherein the exposed portion includes a curved portion surrounding a peripheral portion of the pad and a linear portion provided corresponding to the protruding portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023327A JP2006210796A (en) | 2005-01-31 | 2005-01-31 | Circuit device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023327A JP2006210796A (en) | 2005-01-31 | 2005-01-31 | Circuit device and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210796A true JP2006210796A (en) | 2006-08-10 |
Family
ID=36967259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005023327A Withdrawn JP2006210796A (en) | 2005-01-31 | 2005-01-31 | Circuit device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210796A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109802A (en) * | 2005-10-12 | 2007-04-26 | Nec Corp | Wiring board, semiconductor device employing same and method of manufacturing same |
KR20190028736A (en) * | 2016-08-08 | 2019-03-19 | 인벤사스 코포레이션 | Flexural offset in thin package |
-
2005
- 2005-01-31 JP JP2005023327A patent/JP2006210796A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007109802A (en) * | 2005-10-12 | 2007-04-26 | Nec Corp | Wiring board, semiconductor device employing same and method of manufacturing same |
KR20190028736A (en) * | 2016-08-08 | 2019-03-19 | 인벤사스 코포레이션 | Flexural offset in thin package |
CN109564913A (en) * | 2016-08-08 | 2019-04-02 | 伊文萨思公司 | Warpage balance in thin encapsulation |
KR102521248B1 (en) * | 2016-08-08 | 2023-04-12 | 인벤사스 코포레이션 | A method of fabricating a microelectronic assembly, and a microelectronic structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JP5135828B2 (en) | Substrate and manufacturing method thereof, semiconductor package and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP4534927B2 (en) | Semiconductor device | |
JP2004281830A (en) | Substrate for semiconductor device, method of manufacturing substrate, and semiconductor device | |
JPH1116933A (en) | Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board | |
JP2005294451A (en) | Semiconductor integrated circuit, method for manufacturing the same, and semiconductor integrated circuit device | |
US6989606B2 (en) | BGA substrate via structure | |
JP2000138317A (en) | Semiconductor device and its manufacture | |
JP5353153B2 (en) | Mounting structure | |
JP5159750B2 (en) | Solder balls and semiconductor packages | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
JP2006210796A (en) | Circuit device and manufacturing method thereof | |
JPH0425038A (en) | Semiconductor device and manufacture of the same and electronic circuit utilizing the semiconductor device | |
JPH1022440A (en) | Semiconductor device and manufacture thereof | |
JPH09148482A (en) | Semiconductor device | |
JP2970595B2 (en) | BGA type semiconductor device | |
JP4955997B2 (en) | Circuit module and method of manufacturing circuit module | |
KR101168413B1 (en) | Leadframe and method of manufacturig same | |
JPH10150065A (en) | Chip-size package | |
JP2009135233A (en) | Semiconductor package and its mounting structure | |
KR100861508B1 (en) | Semiconductor package and manufacturing method thereof | |
KR100195512B1 (en) | Chip scale package and method for manufacturing the same | |
JP2000208663A (en) | Semiconductor device, its manufacture, circuit board, and electronic equipment | |
JP2006128515A (en) | Circuit device | |
JPH0955448A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A761 | Written withdrawal of application |
Effective date: 20090706 Free format text: JAPANESE INTERMEDIATE CODE: A761 |