JPH10339985A - Charge generator for electrostatic image forming device - Google Patents

Charge generator for electrostatic image forming device

Info

Publication number
JPH10339985A
JPH10339985A JP16491697A JP16491697A JPH10339985A JP H10339985 A JPH10339985 A JP H10339985A JP 16491697 A JP16491697 A JP 16491697A JP 16491697 A JP16491697 A JP 16491697A JP H10339985 A JPH10339985 A JP H10339985A
Authority
JP
Japan
Prior art keywords
dielectric film
film
line electrode
charge
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16491697A
Other languages
Japanese (ja)
Inventor
Masashi Kitazawa
正志 北沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP16491697A priority Critical patent/JPH10339985A/en
Publication of JPH10339985A publication Critical patent/JPH10339985A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrostatic Charge, Transfer And Separation In Electrography (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a charge generator constituted so that a 2nd hard dielectric film for improving durability and a line electrode lead-out wiring are easily formed on a 1st dielectric film. SOLUTION: A line electrode 2 and the 1st dielectric film 3 are formed on the upper part of an insulating substrate 1. In a wiring part, a line electrode lead-out wiring contact 4 is formed on the 1st dielectric film 3 on the upper part of the line electrode 2 so as to provide the lead-out wiring 5. Next, an oxidation preventing film 6 for the lead-out wiring is formed on the entire upper part, and an alumina film 7 being the 2nd dielectric film by a mask sputtering method is provided only on a charge generating control element part. A finger electrode 8 is formed on the alumina film 7 and an electrode pad 12 is formed at the end of the wiring 5. Then, a 1st insulating film 9 and a screen electrode 10 are formed, and finally a screen hole 11 and a pad hole 13 are formed, whereby a charge generating control element chip for a charge generator is constituted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、静電印刷に用い
られる静電像形成装置用電荷発生器に関する。
The present invention relates to a charge generator for an electrostatic image forming apparatus used for electrostatic printing.

【0002】[0002]

【従来の技術】従来、電荷を直接誘電性記録体上に移送
しデポジッションさせる原理により、誘電性記録体上に
静電荷による潜像を形成する方式として、コロナ放電を
利用した電荷発生器が特公平2−62862号公報に開
示されており、またかかる電荷発生器を、半導体微細加
工技術を用いて高精細に形成する手法が、特開平8−1
08567号において開示されている。
2. Description of the Related Art Conventionally, a charge generator using a corona discharge has been used as a method of forming a latent image by electrostatic charge on a dielectric recording medium based on a principle of transferring and depositing electric charges directly on a dielectric recording medium. Japanese Patent Publication No. 2-62862 discloses a technique for forming such a charge generator with high definition using semiconductor fine processing technology.
No. 08567.

【0003】図8は、従来の静電像形成装置用電荷発生
器を構成する電荷発生制御素子の構成例を示す断面図で
ある。図9において、100 は1個の電荷発生制御素子を
示しており、電荷発生器は多数個の電荷発生制御素子10
0 を1次元状、あるいは2次元状に配列して構成されて
いる。電荷発生制御素子100 は、石英あるいはガラスよ
りなる基板101 と、金属よりなるライン電極102 と、第
1の誘電膜103 と、金属よりなるフィンガー電極104
と、第1の絶縁膜105 と、スクリーン電極106 とで構成
され、フィンガー電極104 とスクリーン電極106 にはフ
ィンガーホール107 及びスクリーンホール108 がそれぞ
れ形成されている。
FIG. 8 is a sectional view showing a configuration example of a charge generation control element constituting a conventional charge generator for an electrostatic image forming apparatus. In FIG. 9, reference numeral 100 denotes one charge generation control element, and the charge generator includes a plurality of charge generation control elements 10.
0 are arranged one-dimensionally or two-dimensionally. The charge generation control element 100 includes a substrate 101 made of quartz or glass, a line electrode 102 made of metal, a first dielectric film 103, and a finger electrode 104 made of metal.
, A first insulating film 105, and a screen electrode 106. The finger electrode 104 and the screen electrode 106 have finger holes 107 and a screen hole 108, respectively.

【0004】そして、上記構成の電荷発生制御素子100
を構成する各電極は、スパッタリング法や真空蒸着法の
手法によって形成された金属膜上にレジストパターンを
形成した後、レジストパターンに被覆されていない部分
をエッチングにより除去することにより形成される。ま
た第1の誘電膜103 には、CVD(化学的気相成長)法
やスパッタリング法等の手法により形成された酸化シリ
コン膜等の静電耐圧の高い材料が使用される。また第1
の絶縁膜105 には、ポリイミド等の耐熱性の高い有機膜
質である樹脂が使用され、スピンコート法あるいはスク
リーン印刷法により形成されている。
The charge generation control device 100 having the above-described configuration
Are formed by forming a resist pattern on a metal film formed by a method such as a sputtering method or a vacuum evaporation method, and then removing portions not covered by the resist pattern by etching. For the first dielectric film 103, a material having a high electrostatic withstand voltage such as a silicon oxide film formed by a method such as a CVD (chemical vapor deposition) method or a sputtering method is used. Also the first
The insulating film 105 is made of a resin having high heat resistance, such as polyimide, and is formed by a spin coating method or a screen printing method.

【0005】次に、このように構成されている電荷発生
制御素子100 の動作について説明する。図8において、
第1の誘電膜103 を挟んで配置されたライン電極102 と
フィンガー電極104 間に、千数百ボルトの交流電圧を印
加することにより、フィンガーホール107 の領域におい
て、コロナ放電現象により電荷群が発生する。この電荷
群の内の移動度の大きい負電荷が潜像形成に利用され
る。フィンガー電極104に対向して、第1の絶縁膜105
を介在させて形成したスクリーン電極106 に、フィンガ
ー電極104 に印加する電位よりも正の電位を印加する
と、コロナ放電により発生した負電荷はスクリーン電極
106 に形成されているスクリーンホール108より抽出さ
れる。スクリーンホール108 より抽出された負電荷は、
誘電性記録体であるドラム109 に向けて放出され、ドラ
ム109 にデポジッションし電荷潜像を形成する。逆にス
クリーン電極106 に、フィンガー電極104 に対して負の
電位を印加した場合は、スクリーンホール108 からの負
電荷の抽出は阻止され、ドラム109 への潜像は形成され
なくなる。
Next, the operation of the thus-configured charge generation control device 100 will be described. In FIG.
By applying an AC voltage of several hundreds of volts between the line electrode 102 and the finger electrode 104 disposed with the first dielectric film 103 interposed therebetween, a charge group is generated in a region of the finger hole 107 by a corona discharge phenomenon. I do. Negative charges having a large mobility in the charge group are used for latent image formation. The first insulating film 105 is opposed to the finger electrode 104.
When a potential more positive than the potential applied to the finger electrode 104 is applied to the screen electrode 106 formed with the
It is extracted from a screen hole 108 formed in 106. The negative charge extracted from screen hole 108 is
It is emitted toward the drum 109, which is a dielectric recording medium, and is deposited on the drum 109 to form a charge latent image. Conversely, when a negative potential is applied to the screen electrode 106 with respect to the finger electrode 104, the extraction of negative charges from the screen hole 108 is prevented, and no latent image is formed on the drum 109.

【0006】[0006]

【発明が解決しようとする課題】ところで、図8に示し
た従来の電荷発生制御素子を駆動する場合、ライン電極
及びフィンガー電極間に静電耐圧の高いプラズマCVD
法による酸化シリコン膜等からなる第1の誘電膜を厚く
形成しても、該誘電膜の表面はフィンガーホール内に発
生するコロナ放電によるイオン照射等を受け、スパッタ
リング作用により誘電膜表面が削られていき、最終的に
はライン電極とフィンガー電極間でブレークダウンを引
き起こしてしまう。
When the conventional charge generation control device shown in FIG. 8 is driven, a plasma CVD with a high electrostatic breakdown voltage is applied between the line electrode and the finger electrode.
Even if the first dielectric film made of a silicon oxide film or the like is formed thick by the method, the surface of the dielectric film is subjected to ion irradiation or the like by corona discharge generated in the finger hole, and the surface of the dielectric film is shaved by sputtering. Eventually, a breakdown occurs between the line electrode and the finger electrode.

【0007】このため、コロナ放電にさらされる第1の
誘電膜の最上層部には非常に硬い、イオン照射に対して
も削られない膜(アルミナ膜等の第2の誘電膜)を用い
ることが望ましい。ところが、このような非常に硬い膜
は半導体技術を用いて加工するには難しく、ウエットエ
ッチングあるいはドライエッチングを用いる場合、マス
ク材あるいはエッチング液や反応ガス種の選定が難し
い。そのためイオンミリング法等の物理的作用を利用し
たエッチング方法も用いてみたが、エッチング終点の判
定やマスク材の選定が難しく、マスクの消失やエッチン
グのしすぎによる急峻な段差が形成され、図9に示すよ
うに、フィンガー電極配線の断線をしばしば引き起こす
原因となっている。図9において、201 は基板、202 は
ライン電極、203 は第1の誘電膜、204 はアルミナ膜等
の硬い第2の誘電膜、205 はエッチングのしすぎによる
第2の誘電膜204 の膜減りを示し、206 はフィンガー電
極、207 は第2の誘電膜(アルミナ膜)204 のエッジ部
の段差によるフィンガー電極206 の断線を示している。
For this reason, a very hard film (a second dielectric film such as an alumina film) which is not hardened by ion irradiation is used as the uppermost layer of the first dielectric film exposed to corona discharge. Is desirable. However, such a very hard film is difficult to process using semiconductor technology, and when wet etching or dry etching is used, it is difficult to select a mask material, an etching solution, or a reactive gas type. Therefore, although an etching method using a physical action such as an ion milling method was also used, it was difficult to determine an etching end point and to select a mask material, and a steep step was formed due to disappearance of the mask and excessive etching, and FIG. As shown in (1), it often causes disconnection of the finger electrode wiring. In FIG. 9, 201 is a substrate, 202 is a line electrode, 203 is a first dielectric film, 204 is a hard second dielectric film such as an alumina film, and 205 is a reduction in the thickness of the second dielectric film 204 due to excessive etching. Reference numeral 206 denotes a finger electrode, and 207 denotes a disconnection of the finger electrode 206 due to a step at an edge of the second dielectric film (alumina film) 204.

【0008】また、非常に硬いアルミナ膜等の第2の誘
電膜を基板全面に形成しておくと、上記の理由からライ
ン電極パッドの形成が困難であるばかりでなく、その後
の熱処理で膜応力や熱膨脹係数差等により、基板の反り
やクラックといったひび割れが発生する問題点がある。
If a second dielectric film, such as an extremely hard alumina film, is formed on the entire surface of the substrate, not only is it difficult to form line electrode pads for the above-mentioned reasons, but also the film stress due to the subsequent heat treatment. There is a problem that cracks such as warpage and cracks of the substrate occur due to the difference in thermal expansion coefficient and the like.

【0009】また、基板上に形成した多数の電荷発生制
御素子からなる電荷発生制御素子チップを、1チップ用
いて電荷発生器を形成する場合には、図10に示すような
電極引き出し配線形態を取れば良く、従来から考えられ
るようなマスクスパッタリング法にて、アルミナ膜等の
硬い第2の誘電膜を電荷発生制御素子部上のみに形成す
れば良い。図10において、301 はフィンガーホール、30
2 はマスクスパッタリング法による第2の誘電膜(アル
ミナ膜)、303 はライン電極、304 はライン電極引き出
し配線、305 は電極パッド、306 はフィンガー電極をそ
れぞれ示している。
When a charge generator is formed by using one charge generation control element chip composed of a large number of charge generation control elements formed on a substrate, an electrode lead-out wiring form as shown in FIG. What is necessary is just to form a hard second dielectric film such as an alumina film only on the charge generation control element portion by a mask sputtering method as conventionally conceivable. In FIG. 10, 301 is a finger hole, 30
2 denotes a second dielectric film (alumina film) formed by a mask sputtering method, 303 denotes a line electrode, 304 denotes a line electrode lead-out wiring, 305 denotes an electrode pad, and 306 denotes a finger electrode.

【0010】しかし、長尺の電荷発生器を構成する場
合、各部材を長尺の電荷発生器の長さに形成するには、
サイズに応じた製造装置を必要とするため、コストがか
かると共に、特に薄膜製造技術において、要求する膜厚
分布を得るのは非常に難しく、そのため基板上で形成し
た複数の電荷発生制御素子チップを繋ぎ合わせて長尺の
電荷発生器を形成した方が、電荷発生器サイズの制限が
無くなり、また製造時の欠陥等による不良チップを取り
除き、良品チップを繋ぎ合わせた方が、一枚のウエハか
ら形成できる電荷発生器数を大幅に向上させることがで
きる。
However, in the case of forming a long charge generator, in order to form each member to the length of the long charge generator,
Since a manufacturing apparatus corresponding to the size is required, the cost is high, and it is very difficult to obtain a required film thickness distribution, particularly in a thin film manufacturing technique. Therefore, a plurality of charge generation control element chips formed on a substrate are required. By forming a long charge generator by joining, there is no limit on the size of the charge generator, and by removing defective chips due to defects during manufacturing and joining good chips, it is better to combine The number of charge generators that can be formed can be greatly improved.

【0011】しかしながら、複数個のチップを繋ぎ合わ
せて長尺の電荷発生器を形成する場合、上記のように1
チップで形成する場合のような簡単なプロセスでは行え
ず、図10に示すようなライン電極引き出し配線304 を、
図11に示す繋ぎ合わせ面の方向A−A′に取り出すこと
はできない。そのため図11に示すように、フィンガー電
極306 間からライン電極引き出し配線304 を取り出す構
造にしなければならない。その結果、電荷発生制御素子
部内のフィンガー電極306 間の微小領域にあるライン電
極303 上の第1の誘電膜に、導通を得るためにコンタク
ト部307 を設ける必要がある。勿論アルミナ膜等の硬い
第2の誘電膜302 を形成した後では、上述した様な理由
によりエッチングすることは非常に難しく、コンタクト
部を形成することはできない。
However, when a long charge generator is formed by connecting a plurality of chips, as described above,
It cannot be performed by a simple process such as the case of forming a chip, and the line electrode lead-out wiring 304 as shown in FIG.
It cannot be taken out in the direction AA 'of the joining surface shown in FIG. Therefore, as shown in FIG. 11, it is necessary to adopt a structure in which the line electrode lead-out wiring 304 is taken out from between the finger electrodes 306. As a result, it is necessary to provide a contact portion 307 on the first dielectric film on the line electrode 303 in the minute region between the finger electrodes 306 in the charge generation control element portion in order to obtain conduction. Of course, after the hard second dielectric film 302 such as an alumina film is formed, it is very difficult to perform etching for the above-described reason, and a contact portion cannot be formed.

【0012】また、コンタクト部307 を避けて電荷発生
制御素子部上にのみマスクスパッタリング法にてアルミ
ナ膜(第2の誘電膜)302 を形成することは、マスクの
合わせ精度を考慮すると非常に難しく、符号308 で示す
ようにアルミナ膜がスパッタされない部分がコンタクト
部307 からずれて、コンタクト部307 に少しでもアルミ
ナ膜がスパッタされると、コンタクトエッチングができ
ず不良になったり、また符号309 で示すようにフィンガ
ーホール内にアルミナ膜がスパッタされない部分が生じ
ると、耐久性が低下するなどの問題点が発生し、電荷発
生制御素子は信頼性に欠けることになる。
Also, it is very difficult to form an alumina film (second dielectric film) 302 by mask sputtering only on the charge generation control element portion avoiding the contact portion 307 in consideration of mask alignment accuracy. If the alumina film is not sputtered at a portion where the alumina film is not sputtered from the contact portion 307 as shown by reference numeral 308 and the alumina film is sputtered at least on the contact portion 307, contact etching cannot be performed, resulting in a failure. As described above, when a portion where the alumina film is not sputtered is formed in the finger hole, a problem such as a decrease in durability occurs, and the charge generation control element lacks reliability.

【0013】また、ライン電極引き出し配線304 を、図
11に示すようにフィンガー電極306間に形成した場合、
フィンガー電極とライン電極配線間の配線容量が増大
し、両者間でクロストークが発生する問題が生じる。
The line electrode lead-out wiring 304 is shown in FIG.
When formed between the finger electrodes 306 as shown in 11,
The wiring capacitance between the finger electrode and the line electrode wiring increases, causing a problem that crosstalk occurs between the two.

【0014】本発明は、従来の静電像形成装置用電荷発
生器における上記問題点を解消するためになされたもの
で、複数の電荷発生制御素子からなる電荷発生制御素子
チップを複数個接続して長尺の電荷発生器を形成する場
合において、耐久性を向上させるために、第1の誘電膜
の最上層にアルミナ膜等の非常に硬い第2の誘電膜を形
成する場合においても、第2の誘電膜の形成とライン電
極引き出し用配線の形成とを容易に行えるようにした静
電像形成装置用電荷発生器を提供することを目的とす
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in the conventional charge generator for an electrostatic image forming apparatus, and comprises connecting a plurality of charge generation control element chips comprising a plurality of charge generation control elements. In order to improve durability when forming a long charge generator, a very hard second dielectric film such as an alumina film is formed on the uppermost layer of the first dielectric film. It is another object of the present invention to provide a charge generator for an electrostatic image forming apparatus, in which formation of a dielectric film and formation of line electrode lead-out wiring can be easily performed.

【0015】なお、各請求項毎の目的を述べると、次の
通りである。すなわち、請求項1記載の発明は、ライン
電極引き出し配線を容易に配設できると共に、マスクス
パッタ法によるアルミナ膜等の非常に硬い第2の誘電膜
を、フィンガー電極のフィンガーホール底面にのみ容易
に形成でき、これにより低印加電圧で高イオン電流を出
力させることが可能な高耐久性を有する静電像形成装置
用電荷発生器を提供することを目的とする。また、請求
項2の発明は、請求項1記載の静電像形成装置用電荷発
生器において、より硬質な第2の誘電膜を形成すること
が可能な静電像形成装置用電荷発生器を提供することを
目的とする。請求項3,4,5記載の発明は、ライン電
極引き出し配線を容易に配設できると共に、マスクスパ
ッタ法によるアルミナ膜等の非常に硬い第2の誘電膜を
電荷発生部上の第1の誘電膜上に容易に形成でき、更に
ライン電極引き出し配線とフィンガー電極との間の配線
容量を低減してクロストークの問題を解決できるように
した静電像形成装置用電荷発生器を提供することを目的
とする。また、請求項6記載の発明は、マスクスパッタ
リング法による第2の誘電膜を電荷発生部上の第1の誘
電膜上に容易に形成できと共に、ライン電極引き出し配
線とフィンガー電極との間の配線容量を低減して両者間
のクロストークを低減し、更に駆動回路配線部との接続
が容易に行え、接続部の縮小化及び小型化を可能にした
静電像形成装置用電荷発生器を提供することを目的とす
る。
The purpose of each claim is as follows. That is, according to the first aspect of the present invention, the line electrode lead-out wiring can be easily arranged, and the very hard second dielectric film such as an alumina film formed by the mask sputtering method can be easily provided only on the bottom surface of the finger hole of the finger electrode. It is an object of the present invention to provide a highly durable charge generator for an electrostatic image forming apparatus which can be formed and thereby can output a high ion current at a low applied voltage. According to a second aspect of the present invention, in the charge generator for an electrostatic image forming apparatus according to the first aspect, a charge generator for an electrostatic image forming apparatus capable of forming a harder second dielectric film is provided. The purpose is to provide. According to the third, fourth and fifth aspects of the present invention, it is possible to easily dispose the line electrode lead-out wiring, and to use a very hard second dielectric film such as an alumina film formed by a mask sputtering method to form the first dielectric film on the charge generating portion. Provided is a charge generator for an electrostatic image forming apparatus that can be easily formed on a film, and further reduces the wiring capacitance between a line electrode lead-out wiring and a finger electrode to solve the problem of crosstalk. Aim. According to a sixth aspect of the present invention, the second dielectric film can be easily formed on the first dielectric film on the charge generating portion by the mask sputtering method, and the wiring between the line electrode lead wiring and the finger electrode can be formed. Provided is a charge generator for an electrostatic image forming apparatus that has reduced capacity, reduces crosstalk between the two, can be easily connected to a drive circuit wiring portion, and can reduce the size and size of the connection portion. The purpose is to do.

【0016】[0016]

【課題を解決するための手段】上記問題点を解決するた
め、請求項1記載の発明は、絶縁基板と、該絶縁基板の
上部に形成されたライン電極と、該ライン電極の表面に
形成された第1の誘電膜と、該第1の誘電膜上に形成さ
れた第1の誘電膜より硬い第2の誘電膜と、該第2の誘
電膜の上部に形成され電荷生成部を備えたフィンガー電
極と、該フィンガー電極の表面に、中心部に電荷を通過
せしめるホールを備えた第1の絶縁膜を介して形成され
た、中心部に電荷流出用のホールを備えたスクリーン電
極とを有する電荷発生制御素子を複数個配設してなる電
荷発生制御素子チップを複数個接続してなる静電像形成
装置用電荷発生器において、前記ライン電極上において
前記第1の誘電膜にライン電極引き出し用のコンタクト
ホールを設け、該コンタクトホールを介して前記ライン
電極と前記電荷発生制御素子チップの外縁部に設けたラ
イン電極パッドとを接続するライン電極引き出し配線を
前記第1の誘電膜の表面に形成するものである。
In order to solve the above-mentioned problems, the invention according to claim 1 is directed to an insulating substrate, a line electrode formed on the insulating substrate, and a line electrode formed on the surface of the line electrode. A first dielectric film, a second dielectric film formed on the first dielectric film, the second dielectric film being harder than the first dielectric film, and a charge generation unit formed on the second dielectric film. A finger electrode, and a screen electrode formed on the surface of the finger electrode via a first insulating film provided with a hole through which a charge passes in the center and having a hole for discharging charges in the center. In a charge generator for an electrostatic image forming apparatus, wherein a plurality of charge generation control element chips each including a plurality of charge generation control elements are connected, a line electrode is drawn out to said first dielectric film on said line electrode. Contact holes for It is to form a line electrode lead wires through the contact hole to connect the line electrode pads provided on the outer edge of the charge generation control device chip and the line electrodes on the surface of the first dielectric film.

【0017】このように構成した静電像形成装置用電荷
発生器においては、ライン電極引き出し配線を形成した
後、マスクスパッタリング法により第2の誘電膜を形成
することができ、したがって複数の電荷発生制御素子チ
ップを接続して電荷発生器を形成する場合において、硬
い第2の誘電膜を電荷発生制御素子部のみに容易にパタ
ーン形成することができ、また、第2の誘電膜の形成後
にフィンガー電極が形成されるため、第2の誘電膜はフ
ィンガー電極のホール底面のみに形成され、フィンガー
電極ホールの側壁が第2の誘電膜で覆われることがない
ので、低印加電圧で多くのコロナ放電を発生させ、高イ
オン電流を出力させることができる。更にマスクスパッ
タリング法を用いて第2の誘電膜を形成することができ
るので、パターンエッジはドライエッチングで形成した
ような急峻な形状にはならず、滑らかな傾斜を有するの
で、上層に形成するフィンガー電極の断線を避けること
ができる。また、第2の誘電膜は最初から部分的に形成
されるため、基板の反りや膜剥がれ等の問題が発生せ
ず、信頼性の高い高耐久性の電荷発生器を形成すること
ができる。
In the charge generator for an electrostatic image forming apparatus configured as described above, the second dielectric film can be formed by the mask sputtering method after forming the line electrode lead-out wiring. When a control element chip is connected to form a charge generator, a hard second dielectric film can be easily pattern-formed only in the charge generation control element portion, and a finger is formed after the formation of the second dielectric film. Since the electrode is formed, the second dielectric film is formed only on the bottom surface of the hole of the finger electrode, and the side wall of the finger electrode hole is not covered with the second dielectric film. And a high ion current can be output. Further, since the second dielectric film can be formed by using the mask sputtering method, the pattern edge does not have a steep shape as formed by dry etching, but has a smooth slope. Disconnection of the electrode can be avoided. In addition, since the second dielectric film is partially formed from the beginning, a problem such as warpage or peeling of the substrate does not occur, and a highly reliable and highly durable charge generator can be formed.

【0018】請求項2記載の発明は、請求項1記載の静
電像形成装置用電荷発生器において、少なくとも前記ラ
イン電極引き出し配線と前記第2の誘電膜との間に、酸
化防止用の第3の誘電膜を形成したことを特徴とするも
のである。静電像形成装置用電荷発生器において、チタ
ン等で形成したライン電極引き出し配線を表面にさらし
ておくと、後工程の熱処理で酸化されてしまう。その結
果、実効膜厚が薄くなると共に、酸化チタンはエッチン
グしにくくコンタクトが取りにくい等の問題点がある。
そこで、低温形成できるプラズマCVD法による酸化膜
等による酸化防止用の第3の誘電膜を、少なくともライ
ン電極引き出し用配線の表面に形成することにより、酸
化防止効果をもたせ、これにより第2の誘電膜を高温熱
処理して更に硬い膜質に膜質改善を行うことができ、よ
り耐久性を向上させた電荷発生器を実現することができ
る。
According to a second aspect of the present invention, in the charge generator for an electrostatic image forming apparatus according to the first aspect of the present invention, there is provided a charge generation device for preventing oxidation at least between the line lead-out wiring and the second dielectric film. 3 is characterized by forming a dielectric film. In a charge generator for an electrostatic image forming apparatus, if a line electrode lead wiring formed of titanium or the like is exposed to the surface, it is oxidized by a heat treatment in a later step. As a result, there are problems that the effective film thickness is reduced and that titanium oxide is hardly etched and a contact is hardly obtained.
Therefore, by forming a third dielectric film for preventing oxidation by an oxide film or the like formed by a plasma CVD method which can be formed at a low temperature, at least on the surface of the line for leading out the line electrode, an oxidation preventing effect is provided, thereby providing the second dielectric film. The film quality can be improved to a harder film quality by heat-treating the film at a high temperature, and a charge generator with further improved durability can be realized.

【0019】誘電膜を高温熱処理することにより硬い膜
質に改善できることは、図12に示すようなX線回折結果
を示すグラフ図からもわかる。すなわち、 500℃前後の
熱処理ではスパッタ成膜直後の膜質と変わらないが、 7
00℃以上の熱処理を行うと、結合ピークの急峻な結晶結
合の強い膜になっていることがわかる(図12において矢
印を付した部分)。なお、図12において、横軸は反射角
2θを、縦軸はX線強度を表しており、また一番下の曲
線は熱処理を行っていない場合の特性を示している。上
記結晶結合の強い膜とは硬質の膜になっていることを意
味し、これにより第2の誘電膜を高温熱処理することに
よって、高耐久性の電荷発生器が得られることがわか
る。
It can be seen from the graph showing the results of X-ray diffraction as shown in FIG. 12 that the dielectric film can be hardened by high-temperature heat treatment. In other words, the heat treatment at around 500 ° C is the same as the film quality immediately after sputter deposition,
It can be seen that when the heat treatment is performed at a temperature of 00 ° C. or higher, a film having a strong crystal bond with a sharp bond peak is formed (a portion indicated by an arrow in FIG. 12). In FIG. 12, the horizontal axis indicates the reflection angle 2θ, the vertical axis indicates the X-ray intensity, and the bottom curve indicates the characteristics when no heat treatment is performed. The film having a strong crystal bond means a hard film, which indicates that a high-durability charge generator can be obtained by subjecting the second dielectric film to high-temperature heat treatment.

【0020】請求項3記載の発明は、絶縁基板と、該絶
縁基板の上部に形成されたライン電極と、該ライン電極
の表面に形成された第1の誘電膜と、該第1の誘電膜上
に形成された第1の誘電膜より硬い第2の誘電膜と、該
第2の誘電膜の上部に形成され電荷生成部を備えたフィ
ンガー電極と、該フィンガー電極の表面に、中心部に電
荷を通過せしめるホールを備えた第1の絶縁膜を介して
形成された、中心部に電荷流出用のホールを備えたスク
リーン電極とを有する電荷発生制御素子を複数個配設し
てなる電荷発生制御素子チップを複数個接続してなる静
電像形成装置用電荷発生器において、前記絶縁基板と第
1の誘電膜との間に第2の絶縁膜を形成すると共に、前
記ライン電極を該第2の絶縁膜上に配設し、該ライン電
極と前記電荷発生制御素子チップの外縁部に設けたライ
ン電極パッドとを接続するためのライン電極引き出し配
線を、前記ライン電極より下層に形成するものである。
また請求項4記載の発明は、請求項3記載の静電像形成
装置用電荷発生器において、前記ライン電極引き出し配
線を、前記絶縁基板上に形成していることを特徴とする
ものであり、また請求項5記載の発明は、請求項3記載
の静電像形成装置用電荷発生器において、前記ライン電
極引き出し配線を、前記絶縁基板内に埋め込んで形成し
ていることを特徴とするものである。
According to a third aspect of the present invention, there is provided an insulating substrate, a line electrode formed on the insulating substrate, a first dielectric film formed on a surface of the line electrode, and the first dielectric film. A second dielectric film harder than the first dielectric film formed thereon, a finger electrode formed on the second dielectric film and having a charge generating portion, Charge generation comprising a plurality of charge generation control elements having a screen electrode having a hole for discharging charges at the center formed through a first insulating film having holes through which charges can pass. In a charge generator for an electrostatic image forming apparatus formed by connecting a plurality of control element chips, a second insulating film is formed between the insulating substrate and a first dielectric film, and the line electrode is connected to the first dielectric film. 2 and the line electrode and the charge generation The line electrode lead wire for connecting the line electrode pads provided on the outer edge of the control device chip, and forms in a lower layer than the line electrodes.
According to a fourth aspect of the present invention, in the charge generator for an electrostatic image forming apparatus according to the third aspect, the line electrode lead-out wiring is formed on the insulating substrate. According to a fifth aspect of the present invention, in the charge generator for an electrostatic image forming apparatus according to the third aspect, the line electrode lead-out wiring is formed by being embedded in the insulating substrate. is there.

【0021】このように構成することにより、マスクス
パッタ法によりアルミナ膜等の第2の誘電膜を電荷発生
部の第1の誘電膜上にのみ容易に形成することができ、
高耐久性を有する長尺の電荷発生器を高歩留まりで形成
可能になる。またライン電極引き出し配線をライン電極
の下層に予め形成することができるので、酸化防止用の
第3の誘電膜を用いずに、容易にマスクスパッタ法によ
るアルミナ膜等の第2の誘電膜を電荷発生部上のみに形
成でき、更に硬質化のための高温熱処理が可能となる。
また、ライン電極引き出し配線がライン電極より下層に
形成されているので、ライン電極引き出し配線とフィン
ガー電極との間の配線容量が低減され、両者間のクロス
トークを低減することができる。また、ライン電極引き
出し配線を絶縁基板内に埋め込んで形成することによ
り、上層に形成されるライン電極の断線を効果的に防止
することができる。
According to this structure, the second dielectric film such as an alumina film can be easily formed only on the first dielectric film of the charge generating portion by the mask sputtering method.
A long-lasting charge generator having high durability can be formed with a high yield. Further, since the line electrode lead-out wiring can be formed in advance below the line electrode, the second dielectric film such as an alumina film by the mask sputtering method can be easily charged without using the third dielectric film for preventing oxidation. It can be formed only on the generation part, and high-temperature heat treatment for hardening is possible.
Further, since the line electrode lead-out wiring is formed below the line electrode, the wiring capacitance between the line electrode lead-out wiring and the finger electrode is reduced, and crosstalk between the two can be reduced. Further, by forming the line electrode lead wiring embedded in the insulating substrate, disconnection of the line electrode formed in the upper layer can be effectively prevented.

【0022】請求項6記載の発明は、請求項3記載の静
電像形成装置用電荷発生器において、前記絶縁基板が除
去されていて、前記ライン電極引き出し配線を、前記第
2の絶縁膜の裏面に形成していることを特徴とするもの
である。このように構成することにより、ライン電極引
き出し配線を裏面側より引き出すことができ、これによ
り容易に第1の誘電膜上に第2の誘電膜を形成すること
ができると共に、複数の電荷発生制御素子チップを接続
して電荷発生器を形成する場合においても、表面側には
引き出し配線が形成されないため、配線コンタクトを形
成する工程を必要とせず、またコンタクト部の段差や引
き出し配線が形成されないため、フィンガー電極配線の
断線を低減させることができる。また、裏面側に形成し
た引き出し配線と、駆動回路配線部との接続が容易とな
り、信頼性が向上すると共に接続部の縮小化を図ること
ができる。
According to a sixth aspect of the present invention, in the charge generator for an electrostatic image forming apparatus according to the third aspect, the insulating substrate is removed and the line electrode lead-out wiring is connected to the second insulating film. It is characterized by being formed on the back surface. With this configuration, the line electrode lead-out wiring can be drawn out from the back surface side, whereby the second dielectric film can be easily formed on the first dielectric film, and a plurality of charge generation control can be performed. Even in the case of forming a charge generator by connecting element chips, no lead wiring is formed on the front surface side, so a step of forming a wiring contact is not required, and no step in the contact portion or lead wiring is formed. In addition, disconnection of the finger electrode wiring can be reduced. Further, the connection between the lead wiring formed on the back surface side and the driving circuit wiring portion is facilitated, so that the reliability is improved and the size of the connection portion can be reduced.

【0023】上記各請求項記載の発明の作用をまとめる
と、本発明に係る静電像形成装置用電荷発生器によれ
ば、マスクスパッタリング法により電荷発生制御素子部
のみに非常に硬いアルミナ膜等の第2の誘電膜を、単一
チップ構成のものにおいては勿論のこと複数チップ構成
のものにおいても容易に形成することができ、これによ
りエッチング加工が難しく歩留まりを著しく低下させて
いた従来の問題を解決することができる。また、ライン
電極引き出し配線の酸化を防止しながら、第2の誘電膜
の高温熱処理による硬質化を容易に行うことができ、耐
久性を向上させることが可能となる。また、ライン電極
引き出し配線をライン電極よりも下層に形成することに
より、フィンガー電極とライン電極引き出し配線との配
線容量を低減し、クロストークの問題を解決することが
できる。また、ライン電極を裏面側より導出し、駆動回
路配線部と接続できるため、ワイヤボンディング等の接
続の信頼性を向上させることができると共に、装置の小
型化を図ることができる。
In summary, according to the charge generator for an electrostatic image forming apparatus according to the present invention, an extremely hard alumina film or the like is formed only on the charge generation control element portion by the mask sputtering method. The second dielectric film described above can be easily formed not only in a single chip configuration but also in a multi-chip configuration, thereby making it difficult to perform etching and significantly reducing the yield. Can be solved. In addition, the second dielectric film can be easily hardened by high-temperature heat treatment while preventing the line electrode lead-out wiring from being oxidized, and the durability can be improved. Further, by forming the line electrode lead wiring below the line electrode, the wiring capacitance between the finger electrode and the line electrode lead wiring can be reduced, and the problem of crosstalk can be solved. Further, since the line electrodes can be led out from the back side and connected to the drive circuit wiring portion, the reliability of connection such as wire bonding can be improved, and the size of the device can be reduced.

【0024】[0024]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(第1の実施の形態)次に、実施の形態について説明す
る。図1の(A)は、本発明に係る静電形成装置用電荷
発生器の第1の実施の形態を構成する電荷発生制御素子
チップにおける単一の電荷発生制御素子の断面図で、図
1の(B)はそのライン電極引き出し配線部の断面図で
ある。図において、1は絶縁基板で、該絶縁基板1の上
部にはライン電極2,第1の誘電膜3が順次形成されて
おり、配線部においては、ライン電極2の上部の第1の
誘電膜3にライン電極引き出し配線コンタンクト4が形
成され、該配線コンタンクト4にライン電極引き出し配
線5が接続形成されている。そして、その上部全体に引
き出し配線5の酸化防止膜6が形成され、マスクスパッ
タリング法による第2の誘電膜であるアルミナ膜7が電
荷発生制御素子部上及び配線コンタンクト4の配設部上
に形成されている。また電荷発生制御素子部にはアルミ
ナ膜7の上部にフィンガー電極8が形成され、ライン電
極引き出し配線5の端部上には電極パッド12が形成さ
れ、更にその上部全体に第1の絶縁膜9及びスクリーン
電極10が形成され、更に電荷発生制御素子部上にはスク
リーンホール11を形成し、また電極パッド12上にはパッ
ドホール13を形成して電荷発生制御素子チップを構成し
ている。なお、14は第1の絶縁膜9をエッチングしてパ
ッドホール13を形成するためのエッチングマスク層とな
る絶縁膜である。
(First Embodiment) Next, an embodiment will be described. FIG. 1A is a sectional view of a single charge generation control element in a charge generation control element chip constituting a first embodiment of a charge generator for an electrostatic forming apparatus according to the present invention. (B) is a sectional view of the line electrode lead-out wiring portion. In the figure, reference numeral 1 denotes an insulating substrate, on which a line electrode 2 and a first dielectric film 3 are sequentially formed on the insulating substrate 1, and in a wiring portion, a first dielectric film on the line electrode 2 is formed. 3, a line electrode lead wiring contact 4 is formed, and the line electrode lead wiring 5 is connected to the wiring contact 4. Then, an oxidation preventing film 6 of the lead-out wiring 5 is formed on the entire upper portion thereof, and an alumina film 7 as a second dielectric film is formed on the charge generation control element portion and the wiring contact portion 4 by the mask sputtering method. Have been. In the charge generation control element portion, a finger electrode 8 is formed on the alumina film 7, an electrode pad 12 is formed on an end of the line electrode lead wire 5, and a first insulating film 9 is formed on the entire upper portion thereof. In addition, a screen electrode 10 is formed, a screen hole 11 is formed on the charge generation control element portion, and a pad hole 13 is formed on the electrode pad 12 to form a charge generation control element chip. Reference numeral 14 denotes an insulating film serving as an etching mask layer for forming the pad hole 13 by etching the first insulating film 9.

【0025】このような構成とすることにより、従来の
ような、アルミナ膜(第2の誘電膜)形成後にパターニ
ングを行い、電極パッド部をエッチングして電荷発生制
御素子部上にのみアルミナ膜を形成する工程を用いなく
てもマスクスパッタリング法を用いて部分的にアルミナ
膜を形成できるので、基板の反りやエッチングの不具合
等がなくなり、歩留まりが向上し信頼性も向上させた静
電形成装置用電荷発生器を得ることができる。
With such a structure, patterning is performed after forming an alumina film (second dielectric film) as in the prior art, the electrode pad portion is etched, and the alumina film is formed only on the charge generation control element portion. An alumina film can be partially formed using a mask sputtering method without using a forming step, so that there is no warpage of a substrate or a problem of etching, etc., and the yield is improved and the reliability is improved for an electrostatic forming apparatus. A charge generator can be obtained.

【0026】次に、図1の(A),(B)に示した電荷
発生制御素子チップの製造工程を、図2及び図3に示す
製造工程図に基づいて説明する。まず、図2の(A)に
示すように、石英あるいはアルミナ等の絶縁基板21上
に、スパッタリング法等により0.5〜1.0 ミクロン程度
の厚さを有するチタン膜を形成し、レジストパターンに
て被覆されていない部分を、等方的あるいは異方的なエ
ッチングにより除去することによって、複数のライン電
極22を形成する。
Next, the manufacturing process of the charge generation control device chip shown in FIGS. 1A and 1B will be described with reference to the manufacturing process diagrams shown in FIGS. First, as shown in FIG. 2A, a titanium film having a thickness of about 0.5 to 1.0 μm is formed on an insulating substrate 21 such as quartz or alumina by a sputtering method or the like, and is coated with a resist pattern. A plurality of line electrodes 22 are formed by removing unexposed portions by isotropic or anisotropic etching.

【0027】次に、図2の(B)に示すように、レジス
トパターンを除去した後、第1の誘電膜としてプラズマ
CVD法等の手法によって、例えばモノシラン(Si
4 )と亜酸化窒素(N2 O)との反応によりシリコン
酸化膜23を形成する。このシリコン酸化膜23は、ライン
電極22と後述のフィンガー電極の間にかかる高電圧に耐
えうる所定の厚さ(5ミクロンから10ミクロン)が必要
となる。その後、ライン電極22とライン電極パッド部と
を結ぶ引き出し配線を形成するために、ライン電極22上
にコンタクトホール24を、等方的あるいは異方的なエッ
チングによりシリコン酸化膜23を除去することにより形
成する。
Next, as shown in FIG. 2B, after removing the resist pattern, a first dielectric film such as monosilane (Si) is formed by a method such as a plasma CVD method.
H 4 ) and nitrous oxide (N 2 O) form a silicon oxide film 23. The silicon oxide film 23 needs to have a predetermined thickness (5 to 10 microns) that can withstand a high voltage applied between the line electrode 22 and a finger electrode described later. Thereafter, in order to form a lead wire connecting the line electrode 22 and the line electrode pad portion, a contact hole 24 is formed on the line electrode 22 by removing the silicon oxide film 23 by isotropic or anisotropic etching. Form.

【0028】次に、図2の(C)に示すように、スパッ
タリング法等により 3.0ミクロン程度の厚さを有するチ
タン膜を形成する。その後、該チタン膜のレジストパタ
ーンにて被覆されていない部分を、等方的あるいは異方
的なエッチングにより除去することによって、ライン電
極22とライン電極パッド部とを結ぶ引き出し配線25を形
成する。続いて、基板全面にライン電極22の引き出し配
線25の酸化防止膜26として、プラズマCVD法等の手法
によってシリコン酸化膜を 1.0ミクロン程度形成する。
Next, as shown in FIG. 2C, a titanium film having a thickness of about 3.0 μm is formed by a sputtering method or the like. Thereafter, a portion of the titanium film that is not covered with the resist pattern is removed by isotropic or anisotropic etching, thereby forming a lead-out wiring 25 connecting the line electrode 22 and the line electrode pad portion. Subsequently, a silicon oxide film of about 1.0 μm is formed on the entire surface of the substrate as an antioxidant film 26 of the lead wiring 25 of the line electrode 22 by a method such as a plasma CVD method.

【0029】次に、図2の(D)に示すように、例えば
シリコン基板を、酸化膜をマスクにしてテトラメチルア
ンモニウムハイドロオキサイド水溶液によりエッチング
し、マスクスパッタリング用のシリコンマスク27を予め
作成しておく。このときマスクの合わせ精度を考慮し
て、電荷発生制御素子部上に完全にアルミナ膜がスパッ
タされるように、大きめに開口部を開けておかなければ
ならない。続いて、アルミナスパッタリング時に、基板
と上記別途作成のシリコンマスク27を密着させ、スパッ
タリングを行い電荷発生部制御素子部のみに第2の誘電
膜であるアルミナ膜28を 0.3〜1.0 ミクロン程度形成す
る。この時、マスクスパッタリング法ではアルミナ膜28
のエッジは緩やかな傾斜を有するため、後述のフィンガ
ー電極の断線を防止することができる。その後 700℃程
度の温度で1時間程度熱処理を行い、マスクスパッタリ
ングにより形成したアルミナ膜28の膜質を硬質化させ
る。
Next, as shown in FIG. 2D, for example, a silicon substrate is etched with an aqueous solution of tetramethylammonium hydroxide using an oxide film as a mask to form a silicon mask 27 for mask sputtering in advance. deep. At this time, in consideration of the alignment accuracy of the mask, it is necessary to make a large opening so that the alumina film is completely sputtered on the charge generation control element portion. Subsequently, at the time of alumina sputtering, the substrate and the separately prepared silicon mask 27 are brought into close contact with each other, and sputtering is performed to form an alumina film 28 as a second dielectric film having a thickness of about 0.3 to 1.0 μm only on the charge generation section control element section. At this time, the alumina film 28
Has a gentle slope, it is possible to prevent disconnection of a finger electrode described later. Thereafter, a heat treatment is performed at a temperature of about 700 ° C. for about 1 hour to harden the film quality of the alumina film 28 formed by mask sputtering.

【0030】次に、図3の(A)に示すように、ライン
電極パッド部形成予定領域上の酸化防止膜26を、レジス
トパターンにて被覆されていない部分の等方的あるいは
異方的なエッチングにより除去し、開口部29を形成す
る。次に、図3の(B)に示すように、スパッタリング
法等により、 3.0〜5.0 ミクロン程度の厚さを有するチ
タン膜を形成し、その後レジストパターンにて被覆され
ていないチタン膜部分を、等方的あるいは異方的なエッ
チングにより除去することによって、各フィンガー電極
30及びライン電極パッド31を形成する。
Next, as shown in FIG. 3A, the oxidation preventive film 26 on the region where the line electrode pad portion is to be formed is isotropically or anisotropically covered with the resist pattern. The openings 29 are formed by etching. Next, as shown in FIG. 3B, a titanium film having a thickness of about 3.0 to 5.0 microns is formed by a sputtering method or the like, and then the titanium film portion not covered with the resist pattern is removed. Each finger electrode can be removed by anisotropic or anisotropic etching.
30 and line electrode pads 31 are formed.

【0031】次に、図3の(C)に示すように、スピン
コート法あるいはスクリーン印刷法等により、50ミクロ
ン程度の厚い第1の絶縁膜32を形成し、続いて第1の絶
縁膜32のエッチングストッパー層となる絶縁膜33とし
て、プラズマCVD法等の手法により酸化膜を 1.0ミク
ロン程度の厚さに形成し、続いてスクリーン電極となる
チタン膜をスパッタリング法等により形成する。最後に
フォトリソグラフィー法によって、スクリーン電極34を
エッチング形成すると共に、第1の絶縁膜32をエッチン
グし、スクリーンホール35及びパッドホール36を形成
し、電荷発生制御素子チップを完成する。
Next, as shown in FIG. 3C, a first insulating film 32 having a thickness of about 50 μm is formed by spin coating or screen printing or the like, and then the first insulating film 32 is formed. As an insulating film 33 serving as an etching stopper layer, an oxide film is formed to a thickness of about 1.0 μm by a method such as a plasma CVD method, and then a titanium film serving as a screen electrode is formed by a sputtering method or the like. Finally, the screen electrode 34 is etched by photolithography and the first insulating film 32 is etched to form a screen hole 35 and a pad hole 36, thereby completing the charge generation control element chip.

【0032】上記製造方法においては、ライン電極パッ
ド部は、チタン膜からなるライン電極引き出し配線部分
と、チタン膜からなるフィンガー電極30と同時に形成さ
れるライン電極パッド31とを積層して形成したものを示
したが、このような構造に限らず、ライン電極用のチタ
ン膜も用いて厚いパッド構造としてもよい。
In the above manufacturing method, the line electrode pad is formed by laminating a line electrode lead-out wiring portion made of a titanium film and a line electrode pad 31 formed simultaneously with the finger electrode 30 made of a titanium film. However, the present invention is not limited to such a structure, and a thick pad structure using a titanium film for a line electrode may be used.

【0033】また上記製造方法においては、ライン電
極、フィンガー電極及びスクリーン電極をスパッタリン
グ法等によるチタン膜を用いて形成しているが、このス
パッタリング法によるチタン膜に限らず、高電圧及びコ
ロナ放電等に耐え得る金属膜であればよく、例えばMo
,W等の材料をスパッタリング法あるいはCVD法を
用いて形成してもよい。また、マスクスパッタリング時
のマスク材としてシリコン基板を用いたものを示した
が、このシリコン基板に限らず、石英等の絶縁体や金属
のマスクを用いて、マスクスパッタリングを行ってもよ
い。
In the above manufacturing method, the line electrode, the finger electrode, and the screen electrode are formed by using a titanium film formed by a sputtering method or the like. Any metal film can be used as long as it can withstand Mo.
, W, etc. may be formed by using a sputtering method or a CVD method. Although a silicon substrate is used as a mask material during mask sputtering, the present invention is not limited to this silicon substrate, and mask sputtering may be performed using an insulator such as quartz or a metal mask.

【0034】また、この製造方法においては、ライン電
極引き出し配線を形成した後に、酸化防止膜及びアルミ
ナ膜を形成し、次いでフィンガー電極を形成するものを
示したが、この製造方法に限らず、ライン電極引き出し
配線と同時にフィンガー電極を形成したり、更にはアル
ミナ膜の熱処理を行わない場合には酸化防止膜を形成し
ない構成とすることもできる。
Further, in this manufacturing method, a method is described in which an antioxidant film and an alumina film are formed after forming a line electrode lead-out wiring, and then a finger electrode is formed. However, the present invention is not limited to this manufacturing method. A finger electrode may be formed at the same time as the electrode lead-out wiring, or an antioxidant film may not be formed when the heat treatment of the alumina film is not performed.

【0035】更に、第1の誘電膜としてプラズマCVD
法によるシリコン酸化膜を用いたものを示したが、これ
に限らず、例えばホウ素(B),リン(P),アルミニ
ウム(Al ),シリコン(Si ),チタン(Ti ),タ
ンタル(Ta ),タングステン(W),ジルコニウム
(Zr ),カルシウム(Ca ),ハフニウム(Hf ),
バナジウム(V),ニオブ(Nb ),クロム(Cr ),
マグネシウム(Mg ),鉛(Pb ),スズ(Sn )等の
酸化物、炭化物、窒化物、フッ化物のいずれかも用いる
ことができ、またそれらの化合物の複合膜で形成しても
よい。
Further, plasma CVD is used as the first dielectric film.
Although an example using a silicon oxide film by the method has been described, the present invention is not limited to this. For example, boron (B), phosphorus (P), aluminum (Al), silicon (Si), titanium (Ti), tantalum (Ta), Tungsten (W), zirconium (Zr), calcium (Ca), hafnium (Hf),
Vanadium (V), niobium (Nb), chromium (Cr),
Any of oxides, carbides, nitrides, and fluorides such as magnesium (Mg), lead (Pb), and tin (Sn) can be used, or a composite film of these compounds may be used.

【0036】以上のように第1の実施の形態において
は、チップ間接続を行って長尺の電荷発生器を構成する
場合でも、上記のようにライン電極引き出し配線を形成
することにより、容易にマスクスパッタリング法により
アルミナ膜等の非常に硬い第2の誘電膜を電荷発生制御
素子部上のみに形成することができるため、耐久性を損
なわない電荷発生制御素子チップを形成することができ
る。更に、第2の誘電膜はフィンガー電極ホール底面の
みに形成され、フィンガー電極ホールの側壁が第2の誘
電膜で覆われることがないので、低印加電圧で多くのコ
ロナ放電を発生させ、高イオン電流を出力させることが
できる。またライン電極引き出し配線上には酸化防止膜
を形成しているため、第2の誘電膜となるアルミナ膜を
高温熱処理により更に硬質な膜にすることができ、耐久
性を更に向上させることができる。またアルミナ膜のパ
ターニング工程がないため、工数削減と共に歩留まりの
向上を実現させる製造方法を採用することができる。
As described above, in the first embodiment, even when a long charge generator is formed by connecting chips, it is easy to form the line electrode lead-out wiring as described above. Since a very hard second dielectric film such as an alumina film can be formed only on the charge generation control element portion by the mask sputtering method, a charge generation control element chip that does not impair durability can be formed. Further, since the second dielectric film is formed only on the bottom surface of the finger electrode hole and the side wall of the finger electrode hole is not covered with the second dielectric film, a large amount of corona discharge is generated at a low applied voltage, and the high ion A current can be output. In addition, since the antioxidant film is formed on the line electrode lead wiring, the alumina film serving as the second dielectric film can be hardened by high-temperature heat treatment, and the durability can be further improved. . Further, since there is no patterning step of the alumina film, a manufacturing method which can reduce the number of steps and improve the yield can be adopted.

【0037】(第2の実施の形態)次に、第2の実施の
形態について説明する。図4の(A)は、第2の実施の
形態に係る電荷発生制御素子チップにおける単一の電荷
発生制御素子の断面図で、図4の(B)はその配線部の
断面図であり、図1の(A),(B)に示した第1の実
施の形態による電荷発生制御素子チップと同一又は対応
する部材には同一の符号を付して示している。この実施
の形態は、ライン電極2の下層にライン電極引き出し配
線5及びそれらを結合する配線コンタクト4が存在する
ように構成したものである。図4の(A),(B)にお
いて、1は絶縁基板、2はライン電極、3は第1の誘電
膜、4はライン電極引き出し配線コンタンクト、5はラ
イン電極引き出し配線、7はアルミナ膜(第2の誘電
膜)、8はフィンガー電極、9は第1の絶縁膜、10はス
クリーン電極、11はスクリーンホール、12はライン電極
パッド、13はパッドホール、14は絶縁膜で、15は絶縁基
板1と第1の誘電膜3の間に介在させた第2の絶縁膜で
あり、ライン電極2は第2の絶縁膜15の上面に、ライン
電極引き出し配線5は第2の絶縁膜15の下面に形成され
ており、ライン電極引き出し配線コンタンクト4は第2
の絶縁膜15をエッチング除去して形成されている。
(Second Embodiment) Next, a second embodiment will be described. FIG. 4A is a cross-sectional view of a single charge generation control element in the charge generation control element chip according to the second embodiment, and FIG. 4B is a cross-sectional view of a wiring portion thereof. The same or corresponding members as those of the charge generation control element chip according to the first embodiment shown in FIGS. 1A and 1B are denoted by the same reference numerals. This embodiment is configured such that a line electrode lead-out line 5 and a line contact 4 connecting them are present below the line electrode 2. 4A and 4B, 1 is an insulating substrate, 2 is a line electrode, 3 is a first dielectric film, 4 is a line electrode lead wiring contact, 5 is a line electrode lead wiring, and 7 is an alumina film ( 8 is a finger electrode, 9 is a first insulating film, 10 is a screen electrode, 11 is a screen hole, 12 is a line electrode pad, 13 is a pad hole, 14 is an insulating film, and 15 is an insulating film. The line electrode 2 is a second insulating film interposed between the substrate 1 and the first dielectric film 3, the line electrode 2 is on the upper surface of the second insulating film 15, and the line electrode lead wire 5 is a second insulating film. It is formed on the lower surface, and the line electrode lead-out wiring contact 4 is the second
The insulating film 15 is removed by etching.

【0038】このような構成とすることにより、従来の
ような、アルミナ膜(第2の誘電膜)形成後にパターニ
ングを行い、電極パッド部をエッチングして電荷発生制
御素子部上にのみアルミナ膜を形成する工程を用いなく
てもマスクスパッタリング法を用いて部分的にアルミナ
膜を形成できるので、基板の反りやエッチングの不具合
等がなくなり、歩留まりが向上し信頼性も向上させた静
電形成装置用電荷発生器を得ることができる。更に、ラ
イン電極引き出し配線とフィンガー電極間の配線容量が
低減されるので、各電極間のクロストークを低減するこ
とができる。
With such a structure, patterning is performed after forming an alumina film (second dielectric film) as in the prior art, and the electrode pad portion is etched to form the alumina film only on the charge generation control element portion. An alumina film can be partially formed using a mask sputtering method without using a forming step, so that there is no warpage of a substrate or a problem of etching, etc., and the yield is improved and the reliability is improved for an electrostatic forming apparatus. A charge generator can be obtained. Further, since the wiring capacitance between the line electrode lead-out wiring and the finger electrode is reduced, crosstalk between the electrodes can be reduced.

【0039】次に、このような構成の電荷発生制御素子
チップの製造方法を、図5の(A)〜(E)に示す製造
工程図に基づいて説明する。まず図5の(A)に示すよ
うに、石英,アルミナ,ガラス等の絶縁基板41上にスパ
ッタリング法等により、 1.0ミクロン程度の厚さを有す
るチタン膜を形成し、レジストパターンにて被覆されて
いない部分を、等方的あるいは異方的なエッチングによ
り除去することによって、ライン電極引き出し配線42を
形成する。
Next, a method of manufacturing the charge generation control element chip having such a configuration will be described with reference to manufacturing process diagrams shown in FIGS. First, as shown in FIG. 5A, a titanium film having a thickness of about 1.0 μm is formed on an insulating substrate 41 of quartz, alumina, glass, or the like by a sputtering method or the like, and is covered with a resist pattern. By removing the non-existing portion by isotropic or anisotropic etching, the line electrode lead-out wiring 42 is formed.

【0040】次に、図5の(B)に示すように、後述の
ライン電極と引き出し配線42との間に第2の絶縁膜とし
て、プラズマCVD法等の手法によって、シリコン酸化
膜43を 1.0ミクロン程度形成する。その後、ライン電極
引き出し配線42と導通を取るために、ライン電極と引き
出し配線42の交点に、コンタクトホール44を、シリコン
酸化膜43を等方的あるいは異方的なエッチングにより除
去することにより形成する。続いてスパッタリング法等
により、 0.5ミクロン程度の厚さを有するチタン膜を形
成し、該チタン膜のレジストパターンにて被覆されてい
ない部分を、等方的あるいは異方的なエッチングにより
除去することによって、チタン膜よりなるライン電極45
を形成する。
Next, as shown in FIG. 5B, a silicon oxide film 43 is formed as a second insulating film between a line electrode to be described later and the lead wiring 42 by a method such as a plasma CVD method. Formed on the order of microns. Thereafter, in order to establish conduction with the line electrode lead-out wiring 42, a contact hole 44 is formed at the intersection of the line electrode and the lead-out wiring 42 by removing the silicon oxide film 43 by isotropic or anisotropic etching. . Subsequently, a titanium film having a thickness of about 0.5 μm is formed by a sputtering method or the like, and a portion of the titanium film not covered with the resist pattern is removed by isotropic or anisotropic etching. , Line electrode 45 made of titanium film
To form

【0041】次に、図5の(C)に示すように、レジス
トパターンを除去した後、第1の誘電膜を、プラズマC
VD法等の手法によって、例えばモノシラン(SiH4
と亜酸化窒素(N2 O)との反応によるシリコン酸化膜
46で形成する。このシリコン酸化膜46は、ライン電極45
と後述のフィンガー電極の間にかかる高電圧に耐えうる
所定の厚さ(5ミクロンから10ミクロン)が必要とな
る。次に、図5の(D)に示すように、マスクスパッタ
リング法にて電荷発生制御素子部上のみにアルミナ膜47
が形成されるように、マスク48を通してアルミナスパッ
タリング49を行い、 0.5ミクロン程度の厚さのアルミナ
膜47を形成する。続いて、アルミナ膜47を更に硬質化さ
せるために、 700℃程度の温度で1時間程度の熱処理を
行う。この時、基板は酸化防止膜として機能する第1の
誘電膜たるシリコン酸化膜46で覆われているので、ライ
ン電極45及び引き出し配線42を酸化させることはない。
またアルミナ膜47が電荷発生制御素子部のみに形成され
ているので、熱処理による応力で基板が反ったり、シリ
コン酸化膜(第1誘電膜)46にクラックが入ることはな
い。
Next, as shown in FIG. 5C, after removing the resist pattern, the first dielectric film is
By a method such as the VD method, for example, monosilane (SiH 4 )
Oxide film due to the reaction between hydrogen and nitrous oxide (N 2 O)
Form at 46. This silicon oxide film 46 is
And a predetermined thickness (5 to 10 microns) that can withstand the high voltage applied between the finger electrodes described later. Next, as shown in FIG. 5D, an alumina film 47 is formed only on the charge generation control element portion by a mask sputtering method.
Is formed through a mask 48 to form an alumina film 47 having a thickness of about 0.5 μm. Subsequently, in order to further harden the alumina film 47, heat treatment is performed at a temperature of about 700 ° C. for about 1 hour. At this time, since the substrate is covered with the silicon oxide film 46 serving as the first dielectric film functioning as an antioxidant film, the line electrode 45 and the lead wiring 42 are not oxidized.
Further, since the alumina film 47 is formed only in the charge generation control element portion, the substrate does not warp due to the stress due to the heat treatment, and the silicon oxide film (first dielectric film) 46 does not crack.

【0042】次に、図5の(E)に示すように、ライン
電極引き出し配線42の電極パッド部予定領域上のシリコ
ン酸化膜(第1誘電膜)46及び第2の絶縁膜43をパター
ニングし、等方的あるいは異方的なエッチングにより除
去することによって、電極パッド部予定領域上にパッド
ホール50を形成する。続いてスパッタリング法等によ
り、 3.0〜5.0 ミクロン程度の厚さを有するチタン膜を
形成する。その後、該チタン膜のレジストパターンにて
被覆されていない部分を、等方的あるいは異方的なエッ
チングにより除去することによって、フィンガー電極51
及びライン電極引き出し配線パッド52を形成する。次い
で、スピンコート法あるいはスクリーン印刷法等によ
り、50ミクロン程度の厚い第1の絶縁膜53を形成し、続
いて該第1の絶縁膜53のエッチングストッパー用絶縁膜
54を、プラズマCVD法等の手法により 1.0ミクロン程
度の厚さの酸化膜で形成する。続いて、スクリーン電極
となるチタン膜をスパッタリング法等により形成する。
最後にフォトリソグラフィー法によって、スクリーン電
極55を形成し、該スクリーン電極55及びエッチングスト
ッパー用絶縁膜54をマスクとして第1の絶縁膜53をエッ
チングし、スクリーンホール56及びパッドホール57を形
成し、電荷発生制御素子チップを完成する。
Next, as shown in FIG. 5E, the silicon oxide film (first dielectric film) 46 and the second insulating film 43 on the electrode pad portion expected area of the line electrode lead-out wiring 42 are patterned. A pad hole 50 is formed in the electrode pad portion expected region by removing the isotropic or anisotropic etching. Subsequently, a titanium film having a thickness of about 3.0 to 5.0 microns is formed by a sputtering method or the like. Thereafter, the portion of the titanium film that is not covered with the resist pattern is removed by isotropic or anisotropic etching, so that the finger electrode 51 is removed.
Then, a line electrode lead-out wiring pad 52 is formed. Next, a first insulating film 53 having a thickness of about 50 μm is formed by a spin coating method, a screen printing method, or the like. Subsequently, the insulating film for etching stopper of the first insulating film 53 is formed.
54 is formed of an oxide film having a thickness of about 1.0 micron by a method such as a plasma CVD method. Subsequently, a titanium film serving as a screen electrode is formed by a sputtering method or the like.
Finally, a screen electrode 55 is formed by photolithography, the first insulating film 53 is etched using the screen electrode 55 and the insulating film 54 for an etching stopper as a mask, and a screen hole 56 and a pad hole 57 are formed. Complete the generation control element chip.

【0043】(第3の実施の形態)次に、第3の実施の
形態について説明する。図6の(A)は、第3の実施の
形態に係る電荷発生制御素子チップにおける単一の電荷
発生制御素子の断面図で、図6の(B)はその配線部の
断面図であり、図1の(A),(B)及び図4の
(A),(B)に示した第1及び第2の実施の形態によ
る電荷発生制御素子チップと同一又は対応する部材には
同一の符号を付して示している。この実施の形態による
電荷発生制御素子チップは、図4の(A),(B)に示
した第2の実施の形態における電荷発生制御素子チップ
におけるライン電極引き出し配線5を、絶縁基板1の表
面に埋め込んで配設するようにしたもので、他の構成は
第2の実施の形態のものと同様である。
(Third Embodiment) Next, a third embodiment will be described. FIG. 6A is a cross-sectional view of a single charge generation control element in the charge generation control element chip according to the third embodiment, and FIG. 6B is a cross-sectional view of a wiring portion thereof. The same or corresponding members as those of the charge generation control element chips according to the first and second embodiments shown in FIGS. 1A and 1B and FIGS. 4A and 4B are denoted by the same reference numerals. Are shown. The charge generation control element chip according to this embodiment is different from the charge generation control element chip according to the second embodiment shown in FIGS. The other configuration is the same as that of the second embodiment.

【0044】このように構成することにより、図4の
(A),(B)に示した第2の実施の形態と同様な作用
効果が得られる他に、ライン電極引き出し配線5は絶縁
基板1内に埋め込まれているため、その上層に形成され
るライン電極2の断線を防止することができる。
With such a structure, the same operation and effect as those of the second embodiment shown in FIGS. 4A and 4B can be obtained, and the line electrode lead-out wiring 5 can be formed on the insulating substrate 1. Since it is embedded in the inside, disconnection of the line electrode 2 formed thereon can be prevented.

【0045】なお、本実施の形態においては、ライン電
極引き出し配線を絶縁基板内に埋め込んで形成している
が、このような構成に限らず、引き出し配線とライン電
極間に形成する第2の絶縁膜(シリコン酸化膜)に平坦
化処理を施してもよく、その平坦化処理方法としてはS
OG(スピン・オン・グラス)膜による平坦化、あるい
はCMP(化学的機械的研磨)法による平坦化等が用い
られる。
In the present embodiment, the line electrode lead-out wiring is formed by embedding it in the insulating substrate. However, the present invention is not limited to such a structure, and the second insulating layer formed between the lead-out wiring and the line electrode is formed. The film (silicon oxide film) may be subjected to a flattening process.
Flattening by an OG (spin-on-glass) film, flattening by a CMP (chemical mechanical polishing) method, or the like is used.

【0046】(第4の実施の形態)次に、第4の実施の
形態について説明する。図7の(A)は、第4の実施の
形態に係る電荷発生制御素子チップにおける電荷発生制
御素子の断面図で、図7の(B)はその配線部の断面図
であり、図1の(A),(B)、図4の(A),(B)
及び図6の(A),(B)に示した第1〜第3の実施の
形態による電荷発生制御素子チップと同一又は対応する
部材には同一の符号を付して示している。この実施の形
態による電荷発生制御素子チップは、図6の(A),
(B)に示した第3の実施の形態における絶縁基板が除
去されていて、ライン電極2の裏面側の第2の絶縁膜
(ポリイミド膜)15に、ライン電極引き出し配線コンタ
クト4が形成され、該コンタクト4を介して第2の絶縁
膜15の下面に引き出し配線5を形成しているものであ
る。
(Fourth Embodiment) Next, a fourth embodiment will be described. FIG. 7A is a cross-sectional view of the charge generation control element in the charge generation control element chip according to the fourth embodiment, and FIG. 7B is a cross-sectional view of a wiring portion thereof, and FIG. (A), (B), (A), (B) of FIG.
Members that are the same as or correspond to the charge generation control element chips according to the first to third embodiments shown in FIGS. 6A and 6B are denoted by the same reference numerals. The charge generation control element chip according to this embodiment is similar to that shown in FIGS.
(B), the insulating substrate in the third embodiment has been removed, and a line electrode lead-out wiring contact 4 is formed on the second insulating film (polyimide film) 15 on the back surface side of the line electrode 2; The lead wiring 5 is formed on the lower surface of the second insulating film 15 via the contact 4.

【0047】このように構成することにより、図4の
(A),(B)に示した第2の実施の形態と同様な作用
効果が得られると共に、複数の電荷発生制御素子チップ
を接続して電荷発生器を構成する場合においても、表面
側には引き出し配線が形成されないため、引き出し配線
コンタクトを形成する工程を必要とせず、またコンタク
ト部の段差や引き出し配線が形成されないため、フィン
ガー電極配線の断線を低減させることができる。また裏
面側に形成した引き出し配線と駆動回路配線部との接続
が容易となり、信頼性が向上すると共に接続部の縮小化
を図ることができる。すなわち、電荷発生器の表面側に
おいて駆動回路配線部との接続を行う場合、電荷発生器
上面は対向するドラムとの距離に制限があるため、接続
ワイヤの十分な接着ができず信頼性に欠けたり、あるい
は接続ワイヤの存在により対向するドラムとの間の距離
が短縮できないという問題があるが、本実施の形態のよ
うに裏面側に引き出し配線を設けることにより、これら
の問題が解決され、高イオン出力をドラム上に到達させ
ることができる電荷発生器を実現することができる。な
お、、上記図7に示した構成では、引き出し配線5をコ
ンタクト4から横方向に形成したのもを示したが、引き
出し配線5はコンタクト4からその直下方向に引き出す
ことも可能である。
With this configuration, the same operation and effect as those of the second embodiment shown in FIGS. 4A and 4B can be obtained, and a plurality of charge generation control element chips are connected. Even when a charge generator is formed, no extraction wiring is formed on the front surface side, so that a step of forming an extraction wiring contact is not required. Further, since a step in the contact portion and the extraction wiring are not formed, finger electrode wiring is not formed. Can be reduced. Further, the connection between the lead wiring formed on the back surface side and the driving circuit wiring portion is facilitated, so that the reliability is improved and the size of the connection portion can be reduced. In other words, when the connection to the drive circuit wiring portion is performed on the front side of the charge generator, the distance between the upper surface of the charge generator and the opposing drum is limited, so that the connection wires cannot be sufficiently bonded and lack reliability. However, there is a problem that the distance between the drum and the opposing drum cannot be shortened due to the presence of the connecting wire. However, by providing the drawing wiring on the back side as in the present embodiment, these problems are solved, A charge generator capable of causing the ion output to reach the drum can be realized. In the configuration shown in FIG. 7, the lead-out wiring 5 is formed in the lateral direction from the contact 4, but the lead-out wiring 5 can be drawn out from the contact 4 in a direction directly below the contact 4.

【0048】なお、本実施の形態の構成の電荷発生制御
素子チップを得るには、シリコン基板等の絶縁基板上に
電荷発生制御素子チップを形成した後に、絶縁基板をエ
ッチング除去するものであるが、この際用いる絶縁基板
としてはシリコン基板に限らず選択的に加工できる基板
であれば、絶縁基板や金属基板でも用いることができ
る。また基板エッチングの際、ストッパー層になる第2
の絶縁膜をポリイミド膜で形成したものを示したが、こ
れに限らず無機の絶縁膜でストッパー層となる第2の絶
縁膜を形成してもよい。更にライン電極の引き出し配線
に限らず、フィンガー電極の引き出し配線も同様に裏面
側より取り出すこともできる。
In order to obtain the charge generation control element chip having the structure of the present embodiment, the charge generation control element chip is formed on an insulating substrate such as a silicon substrate, and then the insulating substrate is removed by etching. The insulating substrate used at this time is not limited to a silicon substrate, and any insulating substrate or metal substrate can be used as long as it can be selectively processed. In addition, a second layer serving as a stopper layer during substrate etching.
Although the insulating film described above is formed of a polyimide film, the present invention is not limited to this, and a second insulating film serving as a stopper layer may be formed of an inorganic insulating film. Further, not only the lead wire of the line electrode but also the lead wire of the finger electrode can be taken out from the back surface side.

【0049】[0049]

【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、半導体技術を用いてパターン加工
が難しいアルミナ膜等の非常に硬い第2の絶縁膜を、マ
スクスパッタリング法により容易に電荷発生制御素子部
のみに所定の膜厚だけ形成することができるので、従来
問題となっていた第2の誘電膜(アルミナ膜)の加工の
際の歩留まりの低下を起こさずに、信頼性の高い電荷発
生制御素子チップを形成することができる。また複数の
チップをつなぎ合わせて長尺の電荷発生器を形成する場
合でも、ライン電極引き出し配線を第1の誘電膜の表面
に形成することにより、第2の誘電膜の形成にマスクス
パッタリング法が適用でき、耐久性の高い電荷発生器を
形成することができる。また上記ライン電極引き出し配
線上に、酸化防止膜として第3の誘電膜を形成すること
により、第2の誘電膜の高温熱処理が行え、より硬質な
第2の誘電膜を形成することができ、耐久性を更に向上
させることができる。更に、上記ライン電極引き出し配
線をライン電極よりも下層に形成することにより、フィ
ンガー電極との配線容量を低減でき、両電極間のクロス
トークの問題も解決することができる等の効果が得られ
る。更に、上記ライン電極引き出し配線を、基板エッチ
ング後に絶縁膜に貫通孔を設けることにより、裏面側よ
り容易に取り出すことができ、これにより引き出し用パ
ッド部を基板上に形成しなくてもよいため、電荷発生器
の小型化を容易に行える。同様にフィンガー電極におい
ても裏面側より引き出すことにより、更に信頼性の高い
電荷発生器の小型化が実現できる。
As described above with reference to the embodiments, according to the present invention, an extremely hard second insulating film such as an alumina film, which is difficult to pattern by using semiconductor technology, is formed by a mask sputtering method. Since a predetermined film thickness can be easily formed only in the charge generation control element portion, reliability can be reduced without lowering the yield when processing the second dielectric film (alumina film), which has conventionally been a problem. It is possible to form a charge generation control element chip having high performance. Even when a plurality of chips are connected to form a long charge generator, a mask sputtering method is used to form the second dielectric film by forming the line electrode lead-out wiring on the surface of the first dielectric film. A charge generator which can be applied and has high durability can be formed. In addition, by forming a third dielectric film as an antioxidant film on the line electrode lead-out wiring, high-temperature heat treatment of the second dielectric film can be performed, and a harder second dielectric film can be formed. The durability can be further improved. Further, by forming the line electrode lead-out wiring below the line electrode, it is possible to reduce the wiring capacity with the finger electrode and to solve the problem of crosstalk between the two electrodes. Furthermore, since the line electrode lead-out wiring can be easily taken out from the back side by providing a through hole in the insulating film after the substrate etching, it is not necessary to form the lead-out pad portion on the substrate. The size of the charge generator can be easily reduced. Similarly, by extracting the finger electrodes from the back side, a more reliable miniaturization of the charge generator can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る静電像形成装置用電荷発生器の第
1の実施の形態における電荷発生制御素子チップの単一
の電荷発生制御素子部及びその配線部を示す断面図であ
る。
FIG. 1 is a cross-sectional view showing a single charge generation control element portion of a charge generation control element chip and a wiring portion thereof in a first embodiment of a charge generator for an electrostatic image forming apparatus according to the present invention.

【図2】図1に示した電荷発生制御素子チップの製造工
程を示す図である。
FIG. 2 is a diagram showing a manufacturing process of the charge generation control element chip shown in FIG.

【図3】図2に示した製造工程に続く製造工程を示す図
である。
FIG. 3 is a view showing a manufacturing process following the manufacturing process shown in FIG. 2;

【図4】本発明の第2の実施の形態における電荷発生制
御素子チップの単一の電荷発生制御素子部及びその配線
部を示す断面図である。
FIG. 4 is a cross-sectional view showing a single charge generation control element portion of a charge generation control element chip and a wiring portion thereof in a second embodiment of the present invention.

【図5】図4に示した電荷発生制御素子チップの製造工
程を示す図である。
FIG. 5 is a view showing a manufacturing process of the charge generation control element chip shown in FIG. 4;

【図6】本発明の第3の実施の形態における電荷発生制
御素子チップの単一の電荷発生制御素子部及びその配線
部を示す断面図である。
FIG. 6 is a cross-sectional view illustrating a single charge generation control element portion of a charge generation control element chip and a wiring portion thereof according to a third embodiment of the present invention.

【図7】本発明の第4の実施の形態における電荷発生制
御素子チップの単一の電荷発生制御素子部及びその配線
部を示す断面図である。
FIG. 7 is a cross-sectional view showing a single charge generation control element portion of a charge generation control element chip and a wiring portion thereof according to a fourth embodiment of the present invention.

【図8】従来の電荷発生器を構成する単一の電荷発生制
御素子部を示す断面図である。
FIG. 8 is a cross-sectional view showing a single charge generation control element unit constituting a conventional charge generator.

【図9】従来の電荷発生器を構成する電荷発生制御素子
における第2の誘電膜(アルミナ膜)の形成時の問題点
を示す図である。
FIG. 9 is a diagram showing a problem when a second dielectric film (alumina film) is formed in a charge generation control element constituting a conventional charge generator.

【図10】従来の単一の電荷発生制御素子チップで形成し
た電荷発生器の配線構造を示す図である。
FIG. 10 is a diagram showing a wiring structure of a conventional charge generator formed of a single charge generation control element chip.

【図11】従来の複数の電荷発生制御素子チップで形成し
た電荷発生器の配線構造を示す図である。
FIG. 11 is a diagram showing a wiring structure of a conventional charge generator formed by a plurality of charge generation control element chips.

【図12】熱処理温度の差異による誘電膜(アルミナ膜)
の膜質変化を説明するための図である。
[Figure 12] Dielectric film (alumina film) due to difference in heat treatment temperature
FIG. 4 is a diagram for explaining a change in film quality of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 ライン電極 3 第1の誘電膜 4 ライン電極引き出し配線コンタクト 5 ライン電極引き出し配線 6 酸化防止膜 7 アルミナ膜 8 フィンガー電極 9 第1の絶縁膜 10 スクリーン電極 11 スクリーンホール 12 電極パッド 13 パッドホール 14 絶縁膜 15 第2の絶縁膜 21 絶縁基板 22 ライン電極 23 シリコン酸化膜 24 コンタクトホール 25 ライン電極引き出し配線 26 酸化防止膜 27 マスクスパッタリング用シリコンマスク 28 アルミナ膜 29 開口部 30 フィンガー電極 31 ライン電極パッド 32 第1の絶縁膜 33 エッチングストッパー用絶縁膜 34 スクリーン電極 35 スクリーンホール 36 パッドホール 41 絶縁基板 42 ライン電極引き出し配線 43 シリコン酸化膜 44 コンタクトホール 45 ライン電極 46 シリコン酸化膜(第1の誘電膜) 47 アルミナ膜 48 マスク 49 アルミナスパッタリング 50 パッドホール 51 フィンガー電極 52 パッド 53 第1の絶縁膜 54 エッチングストッパー用絶縁膜 55 スクリーン電極 56 スクリーンホール 57 パッドホール REFERENCE SIGNS LIST 1 insulating substrate 2 line electrode 3 first dielectric film 4 line electrode lead wiring contact 5 line electrode lead wiring 6 antioxidant film 7 alumina film 8 finger electrode 9 first insulating film 10 screen electrode 11 screen hole 12 electrode pad 13 pad Hole 14 Insulating film 15 Second insulating film 21 Insulating substrate 22 Line electrode 23 Silicon oxide film 24 Contact hole 25 Line electrode lead-out wiring 26 Antioxidant film 27 Silicon mask for mask sputtering 28 Alumina film 29 Opening 30 Finger electrode 31 Line electrode Pad 32 First insulating film 33 Insulating film for etching stopper 34 Screen electrode 35 Screen hole 36 Pad hole 41 Insulating substrate 42 Line electrode lead-out wiring 43 Silicon oxide film 44 Contact hole 45 Line electrode 46 Silicon oxide film (first dielectric film) ) 47 Alumina film 48 Click 49 alumina sputtering 50 pad hole 51 finger electrodes 52 pads 53 first insulating film 54 etched stopper insulating film 55 screen electrode 56 screen holes 57 pad hole

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板と、該絶縁基板の上部に形成さ
れたライン電極と、該ライン電極の表面に形成された第
1の誘電膜と、該第1の誘電膜上に形成された第1の誘
電膜より硬い第2の誘電膜と、該第2の誘電膜の上部に
形成され電荷生成部を備えたフィンガー電極と、該フィ
ンガー電極の表面に、中心部に電荷を通過せしめるホー
ルを備えた第1の絶縁膜を介して形成された、中心部に
電荷流出用のホールを備えたスクリーン電極とを有する
電荷発生制御素子を複数個配設してなる電荷発生制御素
子チップを複数個接続してなる静電像形成装置用電荷発
生器において、前記ライン電極上において前記第1の誘
電膜にライン電極引き出し用のコンタクトホールを設
け、該コンタクトホールを介して前記ライン電極と前記
電荷発生制御素子チップの外縁部に設けたライン電極パ
ッドとを接続するライン電極引き出し配線を、前記第1
の誘電膜の表面に形成したことを特徴とする静電像形成
装置用電荷発生器。
An insulating substrate; a line electrode formed on the insulating substrate; a first dielectric film formed on a surface of the line electrode; and a first dielectric film formed on the first dielectric film. A second dielectric film harder than the first dielectric film, a finger electrode formed on the second dielectric film and provided with a charge generating portion, and a hole in the center of the finger electrode for allowing charges to pass therethrough. A plurality of charge generation control element chips each including a plurality of charge generation control elements having a screen electrode provided with a charge outflow hole at the center formed through the first insulating film provided therein In the charge generator for an electrostatic image forming apparatus connected, a contact hole for drawing out a line electrode is provided in the first dielectric film on the line electrode, and the line electrode is connected to the charge generation through the contact hole. Control element chip A line electrode lead-out line for connecting to a line electrode pad provided on the outer edge of the
A charge generator for an electrostatic image forming apparatus, wherein the charge generator is formed on the surface of a dielectric film.
【請求項2】 少なくとも前記ライン電極引き出し配線
と前記第2の誘電膜との間に、酸化防止用の第3の誘電
膜が形成されていることを特徴とする請求項1記載の静
電像形成装置用電荷発生器。
2. An electrostatic image according to claim 1, wherein a third dielectric film for preventing oxidation is formed at least between said line electrode lead-out wiring and said second dielectric film. Charge generator for forming equipment.
【請求項3】 絶縁基板と、該絶縁基板の上部に形成さ
れたライン電極と、該ライン電極の表面に形成された第
1の誘電膜と、該第1の誘電膜上に形成された第1の誘
電膜より硬い第2の誘電膜と、該第2の誘電膜の上部に
形成され電荷生成部を備えたフィンガー電極と、該フィ
ンガー電極の表面に、中心部に電荷を通過せしめるホー
ルを備えた第1の絶縁膜を介して形成された、中心部に
電荷流出用のホールを備えたスクリーン電極とを有する
電荷発生制御素子を複数個配設してなる電荷発生制御素
子チップを複数個接続してなる静電像形成装置用電荷発
生器において、前記絶縁基板と第1の誘電膜との間に第
2の絶縁膜を形成すると共に、前記ライン電極を該第2
の絶縁膜上に配設し、該ライン電極と前記電荷発生制御
素子チップの外縁部に設けたライン電極パッドとを接続
するためのライン電極引き出し配線を、前記ライン電極
より下層に形成したことを特徴とする静電像形成装置用
電荷発生器。
3. An insulating substrate, a line electrode formed on the insulating substrate, a first dielectric film formed on the surface of the line electrode, and a first dielectric film formed on the first dielectric film. A second dielectric film harder than the first dielectric film, a finger electrode formed on the second dielectric film and provided with a charge generating portion, and a hole in the center of the finger electrode for allowing charges to pass therethrough. A plurality of charge generation control element chips each including a plurality of charge generation control elements having a screen electrode provided with a charge outflow hole at the center formed through the first insulating film provided therein In the charge generator for an electrostatic image forming apparatus connected, a second insulating film is formed between the insulating substrate and the first dielectric film, and the line electrode is connected to the second dielectric film.
A line electrode lead-out line for connecting the line electrode to a line electrode pad provided at the outer edge of the charge generation control element chip is formed below the line electrode. A charge generator for an electrostatic image forming apparatus.
【請求項4】 前記ライン電極引き出し配線は、前記絶
縁基板上に形成されていることを特徴とする請求項3記
載の静電像形成装置用電荷発生器。
4. The charge generator for an electrostatic image forming apparatus according to claim 3, wherein said line electrode lead-out wiring is formed on said insulating substrate.
【請求項5】 前記ライン電極引き出し配線は、前記絶
縁基板内に埋め込まれて形成されていることを特徴とす
る請求項3記載の静電像形成装置用電荷発生器。
5. The charge generator for an electrostatic image forming apparatus according to claim 3, wherein said line electrode lead-out wiring is embedded and formed in said insulating substrate.
【請求項6】 前記請求項3記載の静電像形成装置用電
荷発生器において、前記絶縁基板が除去されていて、前
記ライン電極引き出し配線は、前記第2の絶縁膜の裏面
に形成されていることを特徴とする静電像形成装置用電
荷発生器。
6. The charge generator for an electrostatic image forming apparatus according to claim 3, wherein the insulating substrate is removed, and the line electrode lead-out wiring is formed on a back surface of the second insulating film. A charge generator for an electrostatic image forming apparatus.
JP16491697A 1997-06-09 1997-06-09 Charge generator for electrostatic image forming device Withdrawn JPH10339985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16491697A JPH10339985A (en) 1997-06-09 1997-06-09 Charge generator for electrostatic image forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16491697A JPH10339985A (en) 1997-06-09 1997-06-09 Charge generator for electrostatic image forming device

Publications (1)

Publication Number Publication Date
JPH10339985A true JPH10339985A (en) 1998-12-22

Family

ID=15802301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16491697A Withdrawn JPH10339985A (en) 1997-06-09 1997-06-09 Charge generator for electrostatic image forming device

Country Status (1)

Country Link
JP (1) JPH10339985A (en)

Similar Documents

Publication Publication Date Title
TWI230991B (en) Semiconductor device and fabrication process thereof
JPH10199925A (en) Semiconductor device and manufacturing method thereof
JP2002222811A (en) Semiconductor device and manufacturing method therefor
JPH10339985A (en) Charge generator for electrostatic image forming device
JP2737979B2 (en) Semiconductor device
EP3009793B1 (en) Method of fabricating piezoelectric mems device
JP2004247522A (en) Semiconductor device and its fabricating process
JP2782801B2 (en) Wiring structure of semiconductor device
JPH05343613A (en) Integrated circuit device
JP2867443B2 (en) Method for manufacturing semiconductor device
JP2001168282A (en) Semiconductor integrated circuit and its manufacture method
JPH09174915A (en) Charge generation controlling element
JPH03112135A (en) Semiconductor device and manufacture thereof
JPH09254433A (en) Charge generator for electrostatic image forming apparatus and production method thereof
JPH09146349A (en) Charge generator for electrostatic image forming device and its production
JP2937675B2 (en) Method for manufacturing semiconductor device
JPH0611044B2 (en) Method for manufacturing semiconductor device
JP3718261B2 (en) Manufacturing method of semiconductor integrated circuit device
JPH10119341A (en) Charge generator for electrostatic image forming device and manufacture thereof
JPH08230227A (en) Charge generating control element for electrostatic image forming apparatus
JPH0427693B2 (en)
JP3203926B2 (en) Wiring formation method
JP4302929B2 (en) Manufacturing method of semiconductor substrate
KR100267465B1 (en) Fabrication method of flexible layer of the optiucal projection system
CN116504748A (en) Thick bond pad structure for wire bond stress reduction

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040907