JPH10334068A

JPH10334068A - 非均一メモリアクセスを有するマシン用の置換カウンタ

Info

Publication number: JPH10334068A
Application number: JP10144680A
Authority: JP
Inventors: Thierry Bordaz; チエリー・ボルダ; Jean-Dominique Sorace; ジヤン−ドミニツク・ソラス
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1997-05-26
Filing date: 1998-05-26
Publication date: 1998-12-18
Also published as: EP0881579A1; DE69806855T2; FR2763714A1; FR2763714B1; DE69806855D1; EP0881579B1; US6148378A

Abstract

(57)【要約】【課題】適当なサイズのテーブルＬＭＤとテーブルＲ
ＣＴとを備える複数のモジュールで構成され、所望の性
能を有するマシンを提供する。【解決手段】非均一メモリアクセスおよびキャッシュ
メモリのコヒーレンシーを有するマシンは複数のモジュ
ール（１０、２０、４０、６０）で構成され、各モジュ
ール（１０）は装置（６、２６、４６、６６）を備え、
装置（６）は、モジュール（１０）に対しローカルなメ
モリ部分（５’）へのローカルアクセスを管理するテー
ブル（８）と、システムバス（７）により、モジュール
（１０）に対しリモートなメモリ部分（２５’、４
５’、６５’）へのアクセスを管理するテーブル（９）
とを備え、テーブル（８）内の置換数のカウンタ（８
１）およびテーブル（８）へのアクセスのカウンタ（８
３）と、テーブル（９）内の置換数のカウンタ（９１）
およびテーブル（９）へのアクセスのカウンタ（９３）
とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非均一メモリアク
セスおよびキャッシュメモリのコヒーレンシーを有する
マシンの製造方法、および情報処理分野においてそのよ
うな方法を実施するのに適したマシンを対象とする。

【０００２】

【従来の技術】情報処理分野では、マシンを構成するプ
ロセッサの数を増やすことによりマシンの性能を上げる
ことが可能である。ＳＭＰという名称で知られている種
類のマシンにより、同一のマシン内の種々のプロセッサ
は、システムバスを使用してマシンのメモリにバランス
よくアクセスすることができる。アクセスされた全デー
タについてメモリへのアクセス時間がほぼ同じである限
り、これらは、均一メモリアクセスを有するマシンであ
る。しかしながらこのようなマシンの性能曲線は、プロ
セッサ数に比例して直線的に増加することはない。プロ
セッサ数が多い場合、マシンは、アプリケーションを実
行するために使用するリソースへのアクセス可能性につ
いてより多くの問題を管理することになる。その結果、
プロセッサ数がしばしば４個程度と見積もられる最適値
を超えると性能曲線が顕著に低下する。この問題に対
し、先行技術は種々の解決方法を提案している。

【０００３】既知の解決方法は、複数のマシンをクラス
タにグループ分けしてネットワークでこれらの間で通信
を行うことから成る。各マシンは、最適な数、たとえば
４個のプロセッサと、独自のオペレーティングシステム
とを有する。各マシンは、別のマシンが有する最新デー
タについての処理を行う毎に、この別のマシンとの通信
を確立する。これらの通信に必要な時間およびコヒーレ
ンシーのあるデータで作業を行う必要性から、たとえ
ば、多くの通信を必要とする分散アプリケーションなど
の大きなアプリケーションの場合、待ち時間の問題が生
じる。待ち時間とは、メモリへのアクセス要求の送信時
からこの要求に対する応答が受信されるまでの時間であ
る。

【０００４】別の既知の解決方法は、ＮＵＭＡ型マシン
による解決方法である。これは、アクセスされるデータ
のロケーションによりメモリへのアクセス時間が異な
る、不均一メモリアクセス（英語ではNon Uniform Memo
ry Access）を有するマシンである。ＮＵＭＡ型マシン
は複数のモジュールで構成され、各モジュールは、最適
数のプロセッサと、マシンの全メモリのうちの物理的部
分とを備える。モジュールは通常、別のモジュールと共
有しないメモリの物理的部分へのアクセスの方が、別の
マシンと共有する部分へのアクセスよりも容易であるこ
とから、このようなマシンは不均一メモリアクセス型で
ある。各モジュールは、これらのプロセッサと物理メモ
リとを接続する専用システムバスを有するが、全モジュ
ールに共通なオペレーティングシステムにより、専用シ
ステムバスの全てが、マシンの唯一無二のシステムバス
であるとみなされる。論理アドレシングにより、あるモ
ジュールの所定の物理メモリロケーションに常駐場所が
割り当てられる。あるプロセッサを想定した場合、物理
的にプロセッサと同じモジュール上にあるローカルメモ
リ部分へのアクセスと、プロセッサがあるモジュールと
は別の単数または複数のモジュール上に物理的に存在す
るリモートメモリ部分へのアクセスとの異なったアクセ
スがある。

【０００５】ＮＵＭＡ型マシンの特別な種類はＣＣＮＵ
ＭＡ型、すなわちキャッシュのコヒーレンシー（英語で
はCache Coherency）を有するマシンである。共有キャ
ッシュメモリ機構では、ある瞬間において、このブロッ
クの有効なすなわち最新のコピーは、必ずしも物理的常
駐メモリのロケーションにあるとは限らない。従ってブ
ロックの単数または複数の最新コピーは、アプリケーシ
ョンの要求およびシステムコールに応じて、あるモジュ
ールから別のモジュールに移動することがある。当該モ
ジュール内にある物理メモリは、当該モジュールのアク
セスが最も速いメモリである。なぜならローカルシステ
ムバスにより直接行われるからである。離れた別のモジ
ュールのところにある物理メモリは、当該モジュールの
アクセスが最も遅いメモリである。なぜならモジュール
間で単数または複数のトランザクションを必要とするか
らである。当該モジュールに対してローカルな物理メモ
リは、このモジュール内に常駐するデータブロックに特
に割り当てられた第一部分と、他のモジュール内に常駐
するブロックのコピーに特に割り当てられた第二部分と
を備える。物理メモリの第二部分は、他のモジュール内
のリモートメモリのキャッシュメモリを構成する。

【０００６】物理メモリの第一部分内に常駐するブロッ
クは、その内容が最新コピーでない場合には、ただちに
使用可能であるわけではない。たとえば、他の単数また
は複数のモジュールがこのブロックを共有し、これら他
のモジュールのうちの一つが、メモリのコヒーレンシー
の意味において最新のコピーを有する場合がこれに該当
する。当該モジュールは、他のモジュールとの、物理メ
モリの第一部分内に常駐するブロックの共有を管理する
ために、ローカルメモリテーブルＬＭＤ（英語ではLoca
l Memory Directory）を使用することができる。テーブ
ルＬＭＤは複数の行で構成され、各行は、モジュール内
に常駐し単数または複数の他のモジュールにより共有さ
れるブロックを参照する用途になっている。テーブルＬ
ＭＤが含む行数が多ければ多いほど、ある瞬間に他のモ
ジュールが共有できる常駐ブロックも多くなる。これは
他のモジュールにとっては有利であるが、常駐ブロック
の最新コピーのロケーションがより分散しその結果アク
セスにより時間がかかる当該モジュールにとっては、そ
れほど有利ではない。他方、テーブルＬＭＤは物理メモ
リの第一部分へのアクセスに含まれることから、このテ
ーブルは高速アクセスメモリ内に配置することが好まし
い。たとえば静的メモリなどの高速アクセスメモリを使
用するコストのため、テーブルＬＭＤにおいて、物理メ
モリの第一部分内に常駐するブロックの全てを参照する
ことは禁止される。

【０００７】物理メモリの第一部分内に常駐していない
ブロックは、物理メモリの第二部分内でこのブロックの
最新コピーにアクセスすることができれば、ただちに使
用することができる。当該モジュールは、物理メモリの
第二部分内の最新コピーの存在を管理するために、リモ
ートキャッシュテーブルＲＣＴ（英語ではRemote Cache
Table）を有している。リモートキャッシュテーブルＲ
ＣＴは複数の行で構成され、各行は、物理メモリの第二
部分のロケーションと対応するようになっており、各ロ
ケーションは、この行により参照されるブロックのコピ
ーを格納するためのものである。従ってリモートキャッ
シュテーブルＲＣＴは、物理メモリの第二部分が含むこ
とができるロケーションと同数の行を含む。物理メモリ
の第二部分のサイズが大きくなればなるほど、物理メモ
リの第二部分が含むことができる、他のモジュール内に
常駐するブロックのコピーの数も多くなることがわか
る。しかしながら、他のモジュール内に常駐するブロッ
ク全てのコピーを瞬間的に格納するために用意される物
理メモリの第二部分のサイズは法外なものとなろう。他
方、テーブルＲＣＴは物理メモリの第二部分へのアクセ
スに含まれることから、このテーブルは高速アクセスメ
モリ内に設置することが好ましい。たとえば静的メモリ
などの高速アクセスメモリを使用するコストのため、テ
ーブルＲＣＴにおいて、他のモジュール内に常駐するブ
ロックの全てを参照することは禁止される。

【０００８】

【発明が解決しようとする課題】それぞれがテーブルＬ
ＭＤとテーブルＲＣＴとを備える複数のモジュールで構
成されるマシンを製造するにあたっては、上記に示す制
約から、これらのテーブルのサイズを所望のマシン性能
と両立可能なものとすることが必要であることがわか
る。問題は、この両立可能なサイズを先験的に求めるこ
とが困難であることである。

【０００９】

【課題を解決するための手段】本発明は、複数のモジュ
ールで構成され、所与のモジュールが、 − 当該モジュール内に常駐するデータブロックを格納
するための第一部分と、 − 他のモジュール内に常駐するデータブロックのコピ
ーを格納するための第二部分との少なくとも二つの部分
で構成される物理メモリを備えるマシンの製造方法であ
って、 − 二つのテーブルＬＭＤおよびＲＣＴを当該モジュー
ルに付与し、該二つのテーブルは、それぞれが所定数の
行を含み、第一テーブルＬＭＤの各行が、単数または複
数の他のモジュールとの間で共有されるべく使用可能な
物理メモリの第一部分内に常駐するブロックのアドレス
をインデッスクすると共に、他のモジュールのアクセス
要求による置換のために物理メモリの第一部分内に常駐
する別のブロックのアドレスをインデッスクするための
ものであり、第二テーブルＲＣＴの各行が、他のモジュ
ール内に常駐し、この行に対応する物理的メモリの第二
部分のロケーションにおいてそのコピーにアクセス可能
なブロックのアドレスを参照すると共に、当該モジュー
ルのアクセス要求による置換のために他のモジュール内
に常駐する別のブロックのアドレスを参照するためのも
のであり、 − 第一テーブルＬＭＤ内の置換数及び／または第二テ
ーブルＲＣＴ（９）内の置換数をカウントする、所与の
オペレーティングモードでマシンを動作させ、 − 第一テーブルまたは第二テーブルにおける置換の数
が、平均して前記所与のオペレーティングモードのしき
い値よりも小さくなるようにマシンのアーキテクチャを
適合させることから成ることを特徴とする方法を対象と
する。

【００１０】本発明の第一変形例によれば、第一テーブ
ル及び／または第二テーブルに、置換の数が、平均して
前記しきい値よりも小さくなるような行数を付与するこ
とにより、マシンのアーキテクチャは適合される。

【００１１】本発明はまた、複数のモジュールで構成さ
れ、各所与のモジュールが、 − 当該モジュール内に常駐するデータブロックを格納
するための第一部分と、 − 他のモジュール内に常駐するデータブロックのコピ
ーを格納するための第二部分との少なくとも二つの部分
で構成される物理メモリを備えるマシンであって、当該
モジュールが、 − 二つのテーブルＬＭＣおよびＲＣＴであって、それ
ぞれが所定数の行を含み、第一テーブルＬＭＤの各行
が、単数または複数の他のモジュールとの間で共有され
るべく使用可能な物理メモリの第一部分内に常駐するブ
ロックのアドレスをインデッスクすると共に、他のモジ
ュールのアクセス要求による置換のために物理メモリの
第一部分内に常駐する別のブロックのアドレスをインデ
スクするためのものであり、第二テーブルＲＣＴの各行
が、他のモジュール内に常駐し、この行に対応する物理
的メモリの第二部分のロケーションにおいてそのコピー
にアクセス可能なブロックのアドレスを参照すると共
に、当該モジュールのアクセス要求による置換のために
他のモジュール内に常駐する別のブロックのアドレスを
参照するためのものである二つのテーブルＬＭＤおよび
ＲＣＴと、 − 第一テーブルＬＭＤ内の置換数のカウンタおよび／
または第二テーブルＲＣＴ内の置換数のカウンタとを備
えることを特徴とするマシンも対象とする。

【００１２】本発明は、図面を参照して行う実施例の記
述により、より良く理解されよう。

【００１３】

【発明の実施の形態】図１は、リング１６により相互接
続される四つのモジュール１０、２０、４０および６０
で構成される非均一メモリアクセスを備えたマシンのア
ーキテクチャの例を示す図である。図１を参照して行う
以下の記述は、二つ以上の任意の数のモジュールについ
て有効である。モジュール間の接続方法のうちで最も知
られているのは、単数または複数の切り換えリング（sw
itched ring）、あるいはグリッド、ハイパーキューブ
相互接続、さらにはクロスバースイッチである。モジュ
ールを相互接続することにより、メモリコヒーレンシー
プロトコルを使用するモジュール間でトランザクション
を行うことができる。

【００１４】モジュール１０は、四つのプロセッサ１〜
４と、メモリ５と、リング１６により他のモジュールに
接続する装置６とを備える。種々の要素１〜６は、モジ
ュール１０内のシステムバス７により相互に接続され
る。モジュール２０は、四つのプロセッサ２１〜２４
と、メモリ２５と、リング１６により他のモジュールに
接続する装置２６とを備える。種々の要素２１〜２６
は、モジュール２０内のシステムバス２７により相互に
接続される。モジュール４０は、四つのプロセッサ４１
〜４４と、メモリ４５と、リング１６により他のモジュ
ールに接続する装置４６とを備える。種々の要素４１〜
４６は、モジュール４０内のシステムバス４７により相
互に接続される。モジュール６０は、四つのプロセッサ
６１〜６４と、メモリ６５と、リング１６により他のモ
ジュールに接続する装置６６とを備える。種々の要素６
１〜６６は、モジュール６０内のシステムバス６７によ
り相互に接続される。装置６、２６、４６、６６はそれ
ぞれリンク１７、３７、５７、７７によりリング１６に
接続される。

【００１５】各プロセッサ１〜４、２１〜２４、４１〜
４４、６１〜６４は、内部および／または外部の専用キ
ャッシュメモリ１１〜１４、３１〜３４、５１〜５４、
７１〜７４を有する。また、モジュール１０はＲＣと記
されたリモートアクセスキャッシュメモリ１５を備え、
モジュール２０はＲＣと記されたリモートアクセスキャ
ッシュメモリ３５を備え、モジュール４０はＲＣと記さ
れたリモートアクセスキャッシュメモリ５５を備え、モ
ジュール６０はＲＣと記されたリモートアクセスキャッ
シュメモリ７５を備える。キャッシュメモリ１５、３
５、５５および／または７５のサイズをパラメータ化す
ることができるようにするためには、図１に示すよう
に、メモリ５、２５、４５、６５の専用領域にキャッシ
ュメモリを物理的に置くことが有利である。この場合、
以下の記述では、メモリ５’、２５’、４５’、６５’
を、キャッシュメモリ１５、３５、５５、７５のデータ
ブロックを含まないメモリ５、２５、４５、６５のデー
タブロックで構成されているものとみなす。キャッシュ
メモリ１５、３５、５５、７５が、メモリ５、２５、４
５、６５の物理的構成要素とは異なる物理的構成要素で
具体化される場合には、符号５’、２５’、４５’、６
５’は５、２５、４５、６５と同一であることを考慮し
なければならない。

【００１６】各プロセッサ１〜４、２１〜２４、４１〜
４４、６１〜６４は、ただ一つのアドレス空間の論理ア
ドレスを使用して、メモリ５’、２５’、４５’、６
５’に含まれるデータブロックにアクセスするが、その
際、メモリ５’、２５’、４５’、６５’がローカルで
あってプロセッサと同じモジュールに属するか、あるい
はリモートであってプロセッサとは異なるモジュールに
属するかは区別しない。モジュール１０内では、たとえ
ば、アドレスされたメモリが物理的に存在するモジュー
ルを示す論理アドレスの上位ビットを使用して、論理ア
ドレスがメモリ５’内に常駐するブロックのローカル物
理アドレスに対応するか、論理アドレスがモジュール２
０、４０、６０のうちのいずれかに常駐するブロックの
ローカル物理アドレスに対応するかを区別するのは装置
６であり、その場合、下位ビットは常駐モジュールの内
部の物理アドレスを示す。モジュール２０内では、たと
えば、アドレスされたメモリが物理的に存在するモジュ
ールを示す論理アドレスの上位ビットを使用して、論理
アドレスがメモリ２５’内に常駐するブロックのローカ
ル物理アドレスに対応するか、論理アドレスがモジュー
ル４０、６０、１０のうちのいずれかに常駐するブロッ
クのリモート物理アドレスに対応するかを区別するのは
装置２６であり、その場合、下位ビットは常駐モジュー
ルの内部の物理アドレスを示し、以下、他のモジュール
についても同様である。前記に記載の上位ビットは、論
理アドレスのフィールドＡ４を構成する。このようにし
てアクセスされたデータブロックは、全プロセッサが共
有するメモリユニットＳＭを構成する。

【００１７】プロセッサ１に関する以下の例は、モジュ
ール１０に関するプロセッサ２〜４、モジュール２０に
関するプロセッサ２１〜２４、モジュール４０に関する
プロセッサ４１〜４４、ならびにモジュール６０に関す
るプロセッサ６１〜６４に対しても有効である。

【００１８】プロセッサ１は、専用キャッシュ１１を使
用して、直接マッピング、連想マッピング、あるいはブ
ロックセット連想マッピングなどの既知のキャッシュメ
モリ機構を使用して、ユニットＳＭのデータブロックＢ
１に含まれる語を処理する。これらの機構についてはこ
こでは説明しない。

【００１９】ただ、図示はしなかったが、キャッシュメ
モリは、基本的に高速アクセスメモリと対応テーブルと
を備えることだけは留意されたい。直接マッピングの場
合、ある語の論理アドレス内で上位ビットから下位ビッ
ト側に向かって、基本的に三つのフィールドがある。す
なわち、ラベルと呼ばれる第一フィールドＡ１と、イン
デックスと呼ばれる第二フィールドＡ２と、この語を含
むデータブロック内の語のアドレスと呼ばれる第三フィ
ールドＡ３である。通常、第一および第二フィールドは
ブロックＢ１の論理アドレスを構成する。インデックス
Ａ２は、本来これら二つの値を含む対応テーブルのある
一行を指す。第一の値は、このインデックスにより物理
イメージが高速アクセスメモリ内に直接アドレスされる
ブロックＢ２のラベルＡ１’である。第二の値は、ブロ
ックＢ２がプロセッサに占有されているか、別のプロセ
ッサにより共有されているか、また後者の場合、その内
容は有効であるかまたは該他のプロセッサにより変更さ
れたかどうかを示すステータスコードである。

【００２０】ブロックＢ１のラベルＡ１がブロックＢ２
のラベルＡ１’と等しく、かつステータスコードが占有
または有効な内容を示している場合には、ブロックＢ２
は、高速アクセスメモリ内に物理的に含まれたブロック
Ｂ１でしかなく、プロセッサは、論理アドレスの第二お
よび第三フィールドを使用して高速アクセスメモリ内に
語を物理的にアドレスすることにより、このブロック内
に含まれている語を直接処理することができる。ステー
タスコードが共有を示している場合には、キャッシュメ
モリ機構は、ブロックＢ１のアドレスに変更を示すため
に信号Ｓ１をバス７に送信し、その結果、このブロック
を共有するキャッシュメモリ内でこのブロックのステー
タスコードが変更される。

【００２１】ブロックＢ１のラベルＡ１がブロックＢ２
のラベルＡ１’とは異なる場合、あるいはステータスコ
ードが共有及び変更された内容を示している場合には、
プロセッサは、論理アドレスの第二および第三フィール
ドを使用して高速アクセスメモリ内に語を物理的にアド
レスしてこのブロック内に含まれている語を直接処理す
ることはできない。ステータスコードが占有を示してい
る場合には、キャッシュメモリ機構は、キャッシュメモ
リ内の、インデックスＡ２により指示された物理アドレ
スに場所を開放するように、共有メモリへのブロックＢ
２の書き込み要求Ｑ２を送信し、次に、キャッシュメモ
リ内の、インデックスＡ２により指示された物理アドレ
スにブロックＢ１をロードするように、共有メモリから
のブロックＢ１の読み出し要求Ｑ１を送信する。そうで
なければ、キャッシュメモリ機構は、インデックスＡ２
により指示された物理アドレスのキャッシュメモリにブ
ロックＢ１をロードするように、共有メモリからのブロ
ックＢ１の読み出し要求Ｑ１を送信する。

【００２２】図２は、装置６の第一レベルの詳細、なら
びにフィールドＡ１およびＡ２で構成されるブロックの
アドレスが信号Ｓ１、要求Ｑ１またはＱ２に結合され
て、バス７上を移動する時に使われるハードウェアおよ
び論理要素を示す図である。ＲＣＣと呼ばれる装置６
は、ＬＭＤと呼ばれるテーブル８と、ＲＣＴと呼ばれる
テーブル９と、レジスタ１８と、レジスタ１９とを備え
る。ブロックのアドレスも三つのフィールドＡ４〜Ａ
６、または二つのフィールドＡ７およびＡ８に分割され
る。フィールドＡ４はフィールドＡ５よりも上位のビッ
トで構成され、フィールドＡ６はフィールドＡ５よりも
下位のビットで構成される。フィールドＡ８は下位のビ
ットで構成され、フィールドＡ７は、フィールドＡ４を
包含するように、フィールドＡ４のビット数よりも多い
数の上位ビットで構成される。フィールドＡ４〜Ａ８の
有用性は以下の記述において明らかになろう。フィール
ドＡ４〜Ａ８の値に応じたレジスタ１８および１９への
書き込みロジックは、中に論理関数が示されているセル
により表わされる。同一項を含み、一方には頭に＝記号
が付き、他方には頭に≠が付いた各対のセルは比較器を
表わし、その結果により下流側の論理レベルを起動す
る。各レジスタ１８および１９には、一対のセルで象徴
的に示す信号の二つの可能な状態のうちのいずれかが書
き込まれる。記述したロジックは、装置６専用のマイク
ロプロセッサを使用することにより実施することができ
る。ハードウェア回路でこのロジックを実現することに
より、実行速度は向上する。モジュール１０に対しロー
カルとみなされ、モジュール２０、４０、６０に対しリ
モートとみなされる装置６について図２を参照して行う
説明は、円順列により符号を置き換えることにより、と
くに、当該モジュールに応じて、循環置換により８を２
８、４８または６８に、９を２９、４９または６９に置
き換えることにより、装置２６、４６、６６についても
依然として有効である。

【００２３】バス７上を信号Ｓ１、要求Ｑ１または要求
Ｑ２が通過するのを装置６が知った場合、論理アドレス
のフィールドＡ４内に含まれる上位ビットが、モジュー
ル１０に対しローカルなメモリ５’内に当該ブロックが
物理的に常駐していることを示している場合には、装置
はそのテーブル８を使用してキャッシュメモリ機構によ
り当該ブロックを処理し、ラベルの上位ビットが、リモ
ートモジュール２０、４０または６０のうちのいずれか
に当該ブロックが物理的に常駐していることを示してい
る場合には、そのテーブル９を使用してキャッシュメモ
リ機構により当該ブロックを処理する。

【００２４】テーブル８は、ラベルの上位ビットに続く
論理アドレスのフィールドＡ５を構成するｍ個のビット
によりインデックスされる。数ｍの値によりテーブル８
のサイズが直接決まる。テーブルの行数は２^mに等し
い。テーブル８の各行は、単数または複数のリモートモ
ジュールとの間で共有されるブロックの論理アドレスの
フィールドＡ６およびステータスコードＳ２を構成する
下位ビットを含む。ステータスコードＳ２はたとえば、
存在ビットおよび状態ビットから成るバイトである。フ
ィールドＡ５およびＡ６により参照されるブロックが常
駐するモジュール１０に対しリモートな各モジュール２
０、４０、６０には、このブロックの前記リモートモジ
ュール２０、４０、６０との共有の有無を示す存在ビッ
トが付与される。単数または複数の状態ビットは、ブロ
ックがリモートモジュールにより変更されたかどうかを
示す。ある所与の時点において、一つのモジュールのみ
が、ブロックの最新版となる変更コピーを有する場合、
すなわち、ステータスコードＳ２が変更を示している場
合、このブロックのリモートモジュールとの共有を示す
存在ビットは一つしかなく、それは、最新版を含むモジ
ュールに付与されたビットである。モジュール１０内の
ブロックのコピーはすでに更新されなくなり、他のモジ
ュール内のブロックのコピーは無効化される。ステータ
スコードＳ２が変更を示していない場合、モジュール１
０がブロックの最新コピーを有し、存在ビットが立って
いるモジュールは全て、モジュール１０と共有されるブ
ロックの最新コピーを有することを意味する。リモート
モジュールとの共有が存在することを示す存在ビットが
ない場合、ブロックの最新コピーはモジュール１０内に
ある。実際、必要であれば、別のブロックを参照するた
めに、テーブル８の対応する行を利用することができ
る。ここでは、ブロックの論理アドレスの下位ビット
は、前記に記載のｍ個のビットに続くビットであり、そ
の結果、フィールドＡ４、Ａ５、Ａ６の連結はフィール
ドＡ１およびＡ２と重なる。フィールドＡ５およびＡ６
により、メモリ５’で構成されるローカルメモリ内にブ
ロックを物理的にアドレスすることができる。

【００２５】フィールドＡ５のｍ個のビットによりイン
デックスされる行が、処理されたブロックの行とは異な
るアドレス値を含む場合には、モジュール１０以外のモ
ジュールはそこにアクセスしないことを意味する。その
場合、ブロックの処理はモジュール１０に対し依然ロー
カルであり、メモリ５’、および場合によっては専用キ
ャッシュメモリ１１〜１４内での更新で十分であるた
め、テーブル８内のテーブルを作成する必要はない。装
置６は、リモートモジュールとの間でトランザクション
を行うことなくローカルヒットを示すために、ローカル
ヒット信号ＬＨを発生する。信号ＬＨはレジスタ１８に
書き込まれる。ステータスコードＳ２のいずれのビット
も、リモートモジュールとの間の共有を示さない場合も
同様である。

【００２６】フィールドＡ５のｍ個のビットによりイン
デックスされるテーブル８の行が、処理されたブロック
のアドレスの値に等しいアドレスの値Ａ６を含み、少な
くとも一つのステータスコードのビットが共有を示す場
合、モジュール１０以外のモジュール、たとえばモジュ
ール２０が以前そこにアクセスしたことを意味する。従
ってブロックの処理は、リモートモジュール２０による
前のアクセスとこのブロックに関する処理とによって異
なる。ステータスコードＳ２が、ブロックは現在、共有
使用状態であるとした場合には、装置６は、リモートモ
ジュール２０との間でトランザクションを行う必要があ
るかどうかを判定する。

【００２７】ステータスコードＳ２が、ブロックがリモ
ートモジュールにより変更されたことを示している場
合、ブロックの有効コピーをモジュール１０内の常駐物
理メモリ内に戻すために、読み出し要求Ｑ１は、この有
効コピーを有するリモートモジュールとのトランザクシ
ョンを必要とし、従って装置６は、ローカルミスを知ら
せるためにローカルミス信号ＬＭを発生する。これには
リモートモジュールとの少なくとも一回のトランザクシ
ョンが伴う。信号ＬＭはレジスタ１８に書き込まれ、次
に装置６は、トランザクションの最後で、コードＳ２を
非変更状態に更新する。

【００２８】ステータスコードＳ２が、ブロックがリモ
ートモジュールにより変更されたことを示していない場
合、モジュール１０はブロックの有効コピーを有するの
で、読み出し要求Ｑ１は、リモートモジュールとのトラ
ンザクションを必要とせず、従って装置６は、ローカル
ヒット信号ＬＨを発生する。一方、ブロックの変更信号
Ｓ１または書き込み要求Ｑ２は、コードＳ２のビットが
存在を示す各リモートモジュールとのトランザクション
を必要とし、各リモートモジュールが有するブロックの
コピーが有効でないことをリモートモジュールに知らせ
る。従って装置６は、ローカルミス信号ＬＭを発生す
る。

【００２９】ここでは、再書き込み（ライトバック；wr
ite-back）キャッシュメモリ機構を使用しての信号ＬＨ
およびＬＭの発生について説明した。同時書き込み（ラ
イトスルー；write-through）キャッシュメモリ機構を
使用する場合、モジュール１０がブロックの最新コピー
を有し、従って装置６は信号ＬＨを発生するので、要求
Ｑ１はトランザクションを必要としないが、要求Ｑ２ま
たは信号Ｓ１は、リモートモジュール２０内でブロック
のコピーを更新するために、少なくとも一つのこのよう
なモジュールとのトランザクションを必要とし、その時
装置６はＬＭ信号を発生することを理解されたい。

【００３０】テーブル９は、フィールドＡ８を構成する
論理アドレスのｎ個の下位ビットによりインデックスさ
れる。数ｎの値によりテーブル９のサイズが直接決ま
る。テーブルの行数は２ⁿに等しい。テーブル９の各行
はステータスコードＳ３と、フィールドＡ８によりキャ
ッシュメモリ１５内で直接インデックスされるブロック
のコピーを参照する論理アドレスのフィールドＡ７とを
含む。従って、キャッシュメモリ１５のサイズは２ⁿブ
ロックである。ステータスコードＳ３はたとえば、フィ
ールドＡ８によりテーブル９内で参照されるブロックの
状態を示す三つの状態Ｉｎｖ、Ｓｈａ、Ｍｏｄをコード
化するための二つのビットで構成される。状態Ｉｎｖ
は、参照されたブロックが無効であること、すなわち参
照されたブロックが、リモートモジュール２０、４０ま
たは６０により変更されたことを示す。状態Ｓｈａは、
参照されたブロックが少なくとも一つのリモートモジュ
ール２０、４０、６０により共有されていることを示
す。状態Ｍｏｄは、参照されたブロックがローカルモジ
ュール１０により変更され、キャッシュメモリ１５内の
そのコピーが最新であることを示す。

【００３１】フィールドＡ８のｎ個のビットによりイン
デックスされるテーブル９の行が、処理されたブロック
のフィールド値に等しいフィールド値Ａ’７を含む場
合、モジュール１０以外のモジュール、たとえばモジュ
ール２０内に常駐するブロックが、プロセッサ１〜４に
共通なキャッシュメモリ１５内にコピーされたことを意
味する。キャッシュメモリのサイズは、テーブル９内で
参照された２ⁿ個のブロックを格納するように設計され
る。テーブル９のサイズはｎの値を選択することにより
パラメータ化することが可能であることから、キャッシ
ュメモリ１５のサイズも同様のことが言える。このパラ
メータ化を可能にする有利な手段は、メモリ５から専用
アドレス格納領域を取り出し、それをキャッシュメモリ
１５に割り当てることである。従って、メモリ２５、４
５、６５内の専用アドレス格納領域をキャッシュメモリ
３５、５５、７５に割り当てるために、この方法が各リ
モートモジュール２０、４０、６０に繰り返される。メ
モリ５、２５、４５、６５と比べてキャッシュメモリ１
５、３５、５５、７５のサイズは小さいため、この方法
では、全モジュールに共通なメモリのサイズはあまり小
さくならない。

【００３２】すると装置６は、テーブル９内で参照され
たブロック、すなわち信号Ｓ１または要求Ｑ１またはＱ
２により処理されたブロックのステータスコードＳ３を
みる。ステータスコードＳ３が、ブロックは無効である
ことを示している場合には、装置６は、後記する記述の
中で説明するように、フィールドＡ８のｎ個のビットに
よりインデックスされる行が、処理されたブロックのフ
ィールド値と異なるフィールド値Ａ７’を含む場合と同
じトランザクションおよび同じ信号を発生する。

【００３３】ステータスコードＳ３が、ブロックが別の
モジュールに共有されていないことを示している場合に
は、リモートモジュールとのトランザクションは一切必
要なく、装置６は、リモートモジュールとのトランザク
ションなしのリモートヒットを知らせるために、リモー
トヒット信号ＲＨを発生する。

【００３４】テーブル９内のステータスコードが、ブロ
ックは現在、共有使用状態であることを示す場合には、
装置６は、リモートモジュール２０との間でトランザク
ションを行う必要があるかどうかを判定する。信号Ｓ１
に関しては、ブロックが常駐しているモジュール２０の
ステータスコードＳ２に、ブロックが変更されることを
書き込み、キャッシュメモリ５５、７５内にブロックの
コピーを有するモジュール４０または６０のステータス
コードＳ３に、ブロックが無効であることを書き込むた
めにトランザクションが必要であり、従って装置６は、
リモートモジュールとの間で少なくとも一つのトランザ
クションにおけるリモートミスを知らせるために、リモ
ートミス信号ＲＭを発生する。装置６は、ブロックが変
更されたことを、そのステータスコードＳ３内で宣言す
る。モジュール１０に対しリモートなメモリへの書き込
み要求Ｑ２に関しては、トランザクションは一切必要で
なく、装置６はリモートヒット信号ＲＨを発生する。読
み出し要求Ｑ１に関しては、テーブル９内のステータス
コードＳ３が、モジュール１０内のブロックの内容が有
効であることを示している場合には、トランザクション
は一切必要でなく、従って装置６はリモートヒット信号
ＲＨを発生する。すなわち、テーブル９内のステータス
コードＳ３が、モジュール１０内のブロックの内容が無
効であることを示している場合には、モジュール１０内
のブロックの内容を更新するためにトランザクションが
必要であり、従って装置６はリモートミス信号ＲＭを発
生し、トランザクションの終了時に、そのステータスコ
ードＳ３でブロックは有効であると宣言する。ここで
は、再書き込み（ライトバック）キャッシュメモリ機構
を使用して信号ＲＨおよびＲＭの発生について説明し
た。同時書き込み（ライトスルー）のキャッシュメモリ
機構を使用する場合は、前記ロジックを修正するだけで
よく、その結果、信号Ｓ１および要求Ｑ２が、リモート
モジュールとのトランザクションを必要とするようにな
り、モジュール２０、４０、６０内でブロックが各々更
新され、装置６は信号ＲＭを発生するようになり、ま
た、その結果、ブロックの内容は系統的に更新されるの
で、要求Ｑ１はトランザクションを必要としない。

【００３５】ｎ個のビットによりインデックスされる行
が、処理されたブロックの行とは異なるアドレスの値を
含む場合には、テーブル９をインデックスすることによ
りキャッシュメモリ１５内に論理的にアドレスされたブ
ロックは処理されたブロックとは異なることを意味す
る。その場合、テーブル９内で参照されたブロックを、
処理されたブロックに置き換える必要がある。従って装
置６は信号ＲＭを発生する。この場合、装置６は、キャ
ッシュメモリ１５内で、インデックスされたブロックが
処理されたブロックに置き換えられたことを示す信号Ｓ
４も発生する。テーブル９はもはやそのコヒーレンシー
を確保することができないので、キャッシュメモリ１５
内でインデックスされるブロックを専用キャッシュメモ
リ１１〜１４内で無効化するために、信号Ｓ４がバス７
に送信される。装置６はまた、常駐モジュールの装置２
６、４６または６６に、装置がブロックを参照すること
を止める旨知らせる。その結果、装置２６、４６または
６６は、ブロックが参照されていたテーブル２８、４８
または６８の行内のモジュール１０に相当する存在ビッ
トを下げる。次に装置６は、リモートモジュール２０、
４０または６０とのトランザクションにより、テーブル
９の更新を行い、処理されたブロックを、テーブル９を
インデックスすることによりキャッシュメモリ１５内に
論理的にアドレスされる物理的ロケーションに戻す。ト
ランザクションは主に、ブロックの常駐リモートモジュ
ール２０、４０または６０に読み出し要求を送信するこ
とから成る。説明を簡単にするために、たとえばブロッ
クの常駐モジュールがモジュール２０であるとみなすこ
とにする。

【００３６】図３は、装置６、２６、４６、６６の第二
レベルの詳細、ならびにフィールドＡ１およびＡ２で構
成されるブロックのアドレスが、他のモジュールからリ
ンク１７、３７、５７、７７を介して、このブロックの
常駐モジュールに到達する時に使われるハードウェアお
よび論理要素を示す図である。図２の前文のところで示
した注釈は図３についても有効である。とくに、図３に
示した符号は、以下の記述をわかりやすくするための装
置２６の符号となっている。

【００３７】処理されたブロックがテーブル２８内でイ
ンデックスされる場合、ブロックがモジュール１０によ
り共有されることを示すために、そのステータスコード
Ｓ２が更新される。処理されたブロックをインデックス
するテーブル２８の行において、ステータスコードＳ２
が、別のモジュール４０、６０によってはブロックが変
更されないことを示している場合には、装置２６はブロ
ックのコピーを装置６に送信する。このコピーは、メモ
リ２５の中、またはキャッシュメモリ３１〜３４のうち
の一つの中を読むことにより得られる。ステータスコー
ドが、ブロックが変更されていることを示している場
合、装置２６は、ブロックの最新版を有するモジュール
４０、６０の装置に読み出し要求を送信する。最新のコ
ピーを有する装置４６、６６は、ブロックのコピーをモ
ジュール１０の装置６およびモジュール２０の装置２６
に送信する。装置２６は、そのローカルメモリ２５’お
よび共有状態のコードＳ２を再更新する。装置６は、共
有され変更されていないステータスコードで、テーブル
９内のブロックのインデックスを作成し、ブロックをキ
ャッシュメモリ１５内に書き込む。次に装置６は、肯定
応答を装置２６に送信する。装置は、そのステータスコ
ードＳ２に、モジュール１０との共有を付加する。

【００３８】処理されたブロックがテーブル２８内でイ
ンデックスされない場合、装置２６は、インデックスさ
れたブロックが、処理されたブロックに置き換えられる
ことを示すために、信号Ｓ５を発生する。インデックス
されたブロックのステータスコードＳ２が、モジュール
１０、４０、又は６０によりブロックが変更されたこと
を示している場合、装置２６は、ブロックの最新版を有
するモジュール１０、４０、又は６０の装置に読み出し
要求を送信する。ブロックのコピーが変更されているこ
とをインデックスされたブロックのコードＳ３が示す装
置６、４６、６６は、モジュール２０の装置２６にブロ
ックのコピーを送信し、そのローカルメモリ２５’を更
新する。テーブル９、４９、６９の行でブロックを参照
する単数または複数の装置６、４６、又は６６に、信号
Ｓ５が送信され、その結果、各々が、無効状態にコード
Ｓ３を更新する。次に装置２６は、ブロックが、変更さ
れていないモジュール１０との間で共有されることを示
すステータスコードＳ２で、テーブル２８内で処理ブロ
ックをインデックスする。最後に装置２６は、処理され
たブロックの内容を装置６に送信し、装置は、無効化さ
れてなく共有されており変更されていないステータスコ
ードで、テーブル９内のブロックをインデックスし、ブ
ロックをキャッシュメモリ１５に書き込む。テーブル２
８内でインデックスされたブロックのステータスコード
Ｓ２が、ブロックが変更されたことを示していない場
合、信号Ｓ５が単数または複数の装置６、４６、６６に
送信され、装置はそのテーブル９、４９、６９の行でブ
ロックを参照し、その結果、各々が、無効状態にコード
Ｓ３を更新する。次に装置２６は、ブロックが、変更さ
れていないモジュール１０との間で共有されることを示
すステータスコードＳ２で、テーブル２８内で処理ブロ
ックをインデックスする。最後に装置２６は、処理され
たブロックの内容を装置６に送信し、装置は、無効化さ
れておらず共有されており変更されていないステータス
コードで、テーブル９内のブロックをインデックスし、
ブロックをキャッシュメモリ１５に書き込む。

【００３９】前記の説明は直接マッピングキャッシュメ
モリ機構に基くものである。専用キャッシュメモリ１１
〜１４、３１〜３４、４１〜４４、６１〜６４およびテ
ーブル８、９、２８、２９、４８、４９、６８、６９の
全てまたは一部において、連想マッピング、あるいはブ
ロックセットによる連想マッピングキャッシュメモリ機
構など他の既知のキャッシュメモリ機構を使用する場
合、このようにして提供した方法を実施しても、当業者
であれば、克服できないような問題は生じないであろ
う。

【００４０】とくに、テーブル８、２８、４８、６８で
は、ブロックセットによる連想マッピングを使用するこ
とが有利である。フィールドＡ５を構成する同じｍ個の
ビットの場合、たとえば四つのブロックの、ブロックセ
ット連想マッピングでは、直接マッピングと比べて、テ
ーブル８に関して４倍のメモリを必要とする。各行はそ
の時各々そのステータスコードＳ２で四つのブロックを
参照することができるためである。一方、直接マッピン
グでは、フィールドＡ５によりインデックスされる行に
ブロックを参照させることが必要な時には、行が使用可
能であれば問題はないが、フィールドＡ６’など別のブ
ロックへの参照行が、参照すべきブロックのフィールド
Ａ６とは異なる場合には、置換が必要である。行で参照
されるブロックがない場合、あるいは既に参照されたブ
ロックのステータスコードＳ２が、リモートモジュール
との共有の存在を示していない場合には、その行は使用
可能であり、その場合、このようなブロックの参照は無
効であるとされる。たとえば四つのブロックの、ブロッ
クセット連想マッピングでは、行で参照されるブロック
が四つ未満である場合、あるいは既に参照された少なく
とも一つのブロックの参照が無効である場合には、行が
使用可能であることが有利である。こうすることによ
り、新規ブロックを参照する必要が生じる前に既に参照
されたブロックの参照が無効になる確率は直接マッピン
グ機構と比べて増加する。行が使用不可能であるため置
換が必要である場合、最も古いブロック上、またはステ
ータスコードＳ２内に立った存在ビットが最小のブロッ
ク上で置換を行うことができる。こうすることにより、
置き換えられたばかりのブロックを別のモジュールがた
だちに再度、参照を要求する可能性が低くなる。

【００４１】図４は装置６の追加的詳細を示す図であ
る。装置２６、４６、６６は同一である。ここでは、モ
ジュール１０以外のモジュールに常駐するブロックに関
するバス７上を通過しているブロックのアドレスと、モ
ジュール１０に常駐するブロックに関するリンク１７か
らのブロックのアドレスとに注目する。専用キャッシュ
メモリ１１〜１４のレベルではフィールドＡ１およびＡ
２が特に有効であることが上の説明でわかったため、こ
こでは、バス７上を通過しているブロックのアドレスの
構成は、フィールドＡ７およびＡ８だけで示してあり、
フィールドＡ７の上位ビットはフィールドＡ４を包含
し、また、リンク１７からのブロックのアドレスの構成
はフィールドＡ４〜Ａ６だけで示してある。フィールド
Ａ４が、モジュール１０に対しリモートなモジュール２
０、４０、６０内に常駐するブロックのアドレスに関す
るものである場合には、フィルタ８５は、バス７上を通
過しているブロックのアドレスをテーブル９に送る。イ
ンデックスレジスタ９４は、ブロックのアドレスのフィ
ールドＡ８によりアドレスされるテーブル９のエントリ
を指し示す。フィールドＡ４が、モジュール１０に常駐
するブロックのアドレスに関するものである場合には、
フィルタ８２は、リンク１７からのブロックのアドレス
をテーブル８に送る。インデックスレジスタ８４は、ブ
ロックのアドレスのフィールドＡ５によりアドレスされ
るテーブル８のエントリを指し示す。フィルタ８２およ
び８５はそれぞれ異なるか、全てまたは一部の共通部品
を有する。

【００４２】フィルタ８２が、リンク１７からのブロッ
クのアドレスをテーブル８に送る毎に、カウンタ８３は
増分される。カウンタ８３は、リモートモジュールによ
るテーブル８へのアクセス回数をカウントする。カウン
タ８３はバス７により読み取りアクセス可能である。

【００４３】フィルタ８２はブロックのアドレスをテー
ブル８に送ることから、図３の記述に関して、装置６
は、入力ブロックのフィールドＡ６を、テーブル８の行
内ですでにインデックスされたブロックのフィールドＡ
６’と比較することにより、ブロックがすでにテーブル
８内でインデックスされていたかどうかを判定していた
ことがわかった。レジスタ８４により指示されるテーブ
ル８の行が全て使用不可能であって、提示ブロックのア
ドレスのフィールドＡ６の値に等しい値Ａ６’を格納す
ることができなかった場合には、置換の必要性を知らせ
るために装置６内で信号Ｓ５が発生されており、その結
果、以前にインデックスされたブロックの代わりに、リ
ンク１７から要求されたブロックがインデックスされ
る。この置換により、他のモジュール２０、４０、６０
との単数または複数のトランザクションが発生し、リン
ク１７に示されるアドレスの提示の基になるモジュール
２０、４０、６０に、新しくインデックスされたブロッ
クのコピーが送信される。信号Ｓ５が生成される毎に、
置換カウンタ８１は増分される。カウンタ８１の内容
は、たとえば入出力型の読み出し時、バス７上でアクセ
ス可能である。

【００４４】フィルタ８５が、バス７上を走るブロック
のアドレスをテーブル９に送る毎に、カウンタ９３は増
分される。カウンタ９３は、ローカルモジュール１０に
よるテーブル９へのアクセス回数をカウントする。カウ
ンタ９３はバス７により読み取りアクセス可能である。
図２を参照して、モジュール１０がテーブル９にアクセ
スする毎に信号ＲＨまたは信号ＲＭが発生することがわ
かった。信号ＲＨの数および信号ＲＭの数もカウントさ
れれば、テーブル９へのアクセス数は、信号ＲＨの数お
よび信号ＲＭの数の和に等しいものとして、計算するこ
とができる。

【００４５】フィルタ８５がブロックのアドレスをテー
ブル９に送るとき、図２の記述に関して、レジスタ８４
により指示されるテーブル８の行に含まれる値Ａ７’
が、提示ブロックのアドレスのフィールドＡ７の値と異
なっていた場合には、置換の必要性を知らせるために装
置６内で信号Ｓ４が発生されており、その結果、以前に
テーブルを作成されたブロックの代わりに、バス７上を
通過しているブロックがインデックスされる。この置換
によりさらに、他のモジュール２０、４０、６０との単
数または複数のトランザクションが発生し、メモリ１５
に、新しくインデックスされたブロックの最新コピーが
格納される。信号Ｓ４が出される毎に、置換カウンタ９
１は増分される。カウンタ９１の内容は、たとえば入出
力型の読み出し時、バス７上でアクセス可能である。

【００４６】カウンタ９１の内容は、テーブル９内で置
換を行うのに必要なトランザクションの数、このトラン
ザクションの数のみに相関することに留意されたい。カ
ウンタ９１の内容は、置換を必要としないトランザクシ
ョンには無関係である。たとえば図２で、フィールドＡ
８により指示される行に含まれるブロックのステータス
コードＳ３が無効状態を示している場合、リモートモジ
ュールとの少なくとも一つのトランザクションが必要で
ある。しかしながら、この行に含まれる値Ａ７’がフィ
ールドＡ７の値に等しければ、アドレスされたブロック
はすでにインデックスされており、従ってこの行の置換
を必要としない。このケースはリモートミス信号ＲＭを
発生するが、カウンタ９１の内容には影響しない。

【００４７】オーバーフロー時、割り込みをバス７に送
信するために、各カウンタ８１、８３、９１、９３が設
けられる。図４にはさらに、コントロールレジスタ８６
と、状態レジスタ８７とがある。レジスタ８６は読み出
しおよび書き込み時、バス７上でアクセス可能である。
レジスタ８７は読み出し時、バス７上でアクセス可能で
あり、その内容を読み出すことにより系統的にリセット
される。

【００４８】レジスタ８７は、各カウンタ８１、８３、
９２、９３用として１ビットを含み、このビットの所定
の論理状態が、ビットが割り当てられるカウンタのオー
バーフローを知らせる。

【００４９】レジスタ８６は組み合せ論理素子によりカ
ウンタ８１、８３、９１、９３を制御するためのビット
を含む。図を必要以上に複雑にしないための配慮から、
この組み合せ論理素子は図示しない。第一ビットは、カ
ウンタ８１および８３を無条件にオフにして、ビットの
一方の論理状態により、テーブル８への新規アクセスが
あってもカウンタの内容を変更できないようにし、ビッ
トの反対の論理状態により、テーブル８への新規アクセ
スがあった場合カウンタの内容を変更できるようにする
ために設けられるものである。第二ビットは、カウンタ
８１および８３を条件付でオフにして、ビットの一方の
論理状態により、レジスタ８７のビットにより知らされ
るオーバーフロー後は、テーブル８への新規アクセスが
あってもカウンタの内容を変更できないようにし、ビッ
トの反対の論理状態により、テーブル８への新規アクセ
スがあった場合、レジスタ８７の内容とは無関係に、カ
ウンタ８１および８３の内容を変更できるようにするた
めに設けられるものである。第三ビットは、前記に記載
のオーバーフロー時に割り込みをオフにして、ビットの
一方の論理状態により、割り込みを有効にし、ビットの
反対の論理状態により、割り込みを無効にするために設
けられるものである。第四ビットは、カウンタ８１、８
３の内容をリセットするために設けられるものである。
テーブル９へのアクセスについてもまったく同じであ
り、第一、第二、第三および第四ビットが、カウンタ９
１および９３の起動の管理を行う。これらのビットは、
カウンタ８１および８３を管理するビットと同じものと
することも、カウンタ９１および９３に固有なビットと
することもできる。全てのカウンタに共通な第四ビット
を一つ設けることも、存在するカウンタと同数の第四ビ
ットを設け、各第四ビットが、自身が割り当てられたカ
ウンタに作用するようにすることも可能である。

【００５０】装置６内に物理的に存在するカウンタの管
理は、プロセッサ１〜４、２１〜２４、４１〜４４、６
１〜６４により起動されたプロセスにより実行される、
バス７およびリンク１７によるメモリアクセスを妨害す
ることなく行われることに留意されたい。従って、置換
のカウント自体では、キャッシュメモリのヒットまたは
ミスは発生しない。さらに、入出力型読み出しまたは書
き込みにより、バス７を介してカウンタ８１、８３、９
１、９３へのアクセスを行うことは、テーブル８および
９に結合されたキャッシュメモリ機構を使用しない。キ
ャッシュメモリ機構をわずらわせる可能性があるプロセ
スは、オペレーティングシステムまたはマシンが実行す
るアプリケーションの性能に関するレポートを生成する
のに有用なカウンタ８１、８３、９１、０３の内容を利
用するプロセスのみである。しかし、これらのプロセス
はマシンにより実行される他のプロセスと比較すれば十
分取るに足らないものであり、その結果、これらのプロ
セスによって得られる測定値は、キャッシュメモリ機構
に対するこれら測定プロセスの影響が全くない場合に得
られる測定値と実質的に同一である。

【００５１】レジスタ８６および８７のアーキテクチャ
により、プロセッサ１〜４で実行されるプログラムによ
り実施される様々な種類の測定プロセスを作ることがで
きる。たとえば、レジスタ８７内で発生された割り込み
により起動されるプロセス、あるいはレジスタ８６との
間のインタラクションにより周期的に起動されるプロセ
スを挙げることができる。測定プロセスは、二つのカウ
ンタ８１、８３または二つのカウンタ９１、９３の内容
を同時に読み、得られた値を処理する。

【００５２】測定プロセスは、カウンタ８１の内容をカ
ウンタ８３の内容で割ることにより、テーブル８へのリ
モートモジュール２０、４０、６０の一回のアクセスあ
たりの置換率を決定する。測定プロセスは、カウンタ９
１の内容をカウンタ９３の内容で割ることにより、テー
ブル９へのローカルモジュール１０の一回のアクセスあ
たりの置換率を決定する。

【００５３】上記の説明により、テーブル８またはテー
ブル９内で置換があると、常駐モジュール以外のモジュ
ールがもつブロックのコピーを更新または無効化するた
めに、モジュール間で単数または複数のトランザクショ
ンを伴うことがわかった。これらのトランザクションに
は待ち時間があり、これが過度に累積するとマシンの速
度を著しく下げるおそれがある。一回のアクセスあたり
の置換数のしきい値を設定することが好ましい。このし
きい値はこれを超過するとマシンの性能を損ねると思わ
れるようなものである。

【００５４】一回あたり一行について一つのブロックし
か参照することができないことから、テーブルの一行あ
たりで参照できるブロックの数が多ければ多いほど、置
換が発生する可能性も高くなる。置換回数が、設定した
しきい値を超えないようにするために、各行が、設定し
きい値を超える置換回数を生じさせない数のブロックを
参照するよう、テーブルのサイズが決められる。マシン
を起動させれば、置換カウンタにより、テーブルのサイ
ズが正しいこと、また、したがって、テーブルのサイズ
を大きくする必要がないかどうかを確認することができ
る。

【図面の簡単な説明】

【図１】四つのモジュールを有するマシンのアーキテク
チャを示す図である。

【図２】ローカルとみなされるモジュール内にある図１
の装置６の詳細を示す図である。

【図３】リモートとみなされるモジュール内にある図１
の装置６の詳細を示す図である。

【図４】本発明を実施するための装置６の他の例の詳細
を示す図である。

【符号の説明】

１、２、３、４、２１、２２、２３、２４、４１、４
２、４３、４４、６１、６２、６３、６４プロセッサ５、２５、４５、６５メモリ６、２６、４６、６６他のモジュールへ接続する装置７、２７、４７、６７システムバス８、２８、４８、６８第一テーブル９第二テーブル１０、２０、４０、６０モジュール１１、１２、１３、１４、３１、３２、３３、３４、５
１、５２、５３、５４、７１、７２、７３、７４専用
キャッシュメモリ１５、３５、５５、７５リモートアクセスキャッシュ
メモリ１６リング１７、３７、５７、７７リンク８１、９１置換数のカウンタ８２、８５フィルタ８３、９３テーブルへのアクセスのカウンタ８４、９４インデックスレジスタ８６制御レジスタ８７状態レジスタＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８フ
ィールドＬＨローカルヒット信号ＬＭローカルミス信号ＲＨリモートヒット信号ＲＭリモートミス信号Ｓ１ブロックの変更信号Ｓ２、Ｓ３ステータスコードＳ５信号

Claims

【特許請求の範囲】

【請求項１】複数のモジュール（１０、２０、４０、
６０）で構成され、所与のモジュール（１０）が、当該モジュール（１０）内に常駐するデータブロックを
格納するための第一部分（５’）と、他のモジュール（２０、４０、６０）内に常駐するデー
タブロックのコピーを格納するための第二部分（１５）
との少なくとも二つの部分で構成される物理メモリ
（５）を備えるマシンの製造方法であって、二つのテーブルＬＭＤおよびＲＣＴを当該モジュールに
付与し、該二つのテーブルは、それぞれが所定数の行を
含み、第一テーブルＬＭＤ（８）の各行が、単数または
複数の他のモジュール（２０、４０、６０）との間で共
有されるべく使用可能な物理メモリの第一部分（５’）
内に常駐するブロックのアドレスをインデックスすると
共に、他のモジュール（２０、４０、６０）の要求によ
る置換のために物理メモリの第一部分（５’）内に常駐
する別のブロックのアドレスをインデッスクするための
ものであり、第二テーブルＲＣＴ（９）の各行が、他の
モジュール（２０、４０、６０）内に常駐し、この行に
対応する物理的メモリの第二部分（１５）のロケーショ
ンにおいてそのコピーにアクセス可能なブロックのアド
レスを参照すると共に、当該モジュール（１０）のアク
セス要求による置換のために他のモジュール（２０、４
０、６０）内に常駐する別のブロックのアドレスを参照
するためのものであり、第一テーブルＬＭＤ（８）内の置換数及び／または第二
テーブルＲＣＴ（９）内の置換数をカウントする、所与
のオペレーティングモードでマシンを動作させ、第一テーブル（８）または第二テーブル（９）における
置換の数が、平均して前記所与のオペレーティングモー
ドのためのしきい値よりも小さくなるようにマシンのア
ーキテクチャを適合させることから成ることを特徴とす
る方法。
【請求項２】第一テーブル（８）または第二テーブル
（９）に、置換の数が、平均して前記しきい値よりも小
さくなるような行数を付与することにより、マシンのア
ーキテクチャが適合されることを特徴とする請求項１に
記載の方法。
【請求項３】第一テーブルＬＭＤ（８）又は第二テー
ブルＲＣＴ（９）内の置換の数の平均値が、置換数を、
第一テーブルＬＭＤ（８）への合計アクセス数、又は第
二テーブルＲＣＴ（９）へのアクセス数でそれぞれ割る
ことにより計算されることを特徴とする請求項１に記載
の方法。
【請求項４】複数のモジュール（１０、２０、４０、
６０）で構成されるマシンであって、各所与のモジュー
ル（１０）が、当該モジュール（１０）内に常駐するデータブロックを
格納するための第一部分（５’）と、他のモジュール（２０、４０、６０）内に常駐するデー
タブロックのコピーを格納するための第二部分（１５）
との少なくとも二つの部分で構成される物理メモリ
（５）を備えるマシンであって、二つのテーブルＬＭＤおよびＲＣＴであって、それぞれ
が所定数の行を含み、第一テーブルＬＭＤ（８）の各行
が、単数または複数の他のモジュール（２０、４０、６
０）との間で共有されるべく使用可能な物理メモリの第
一部分（５’）内に常駐するブロックのアドレスをイン
デッスクすると共に、他のモジュール（２０、４０、６
０）のアクセス要求による置換のために物理メモリの第
一部分（５’）内に常駐する別のブロックのアドレスを
インデッスクするためのものであり、第二テーブルＲＣ
Ｔ（９）の各行が、他のモジュール（２０、４０、６
０）内に常駐し、この行に対応する物理的メモリの第二
部分（１５）のロケーションにおいてそのコピーにアク
セス可能なブロックのアドレスを参照すると共に、当該
モジュールのアクセス要求による置換のために他のモジ
ュール（２０、４０、６０）内に常駐する別のブロック
のアドレスを参照するためのものである二つのテーブル
ＬＭＤおよびＲＣＴと、第一テーブルＬＭＤ（８）内の置換数のカウンタ（８
１）および／または第二テーブルＲＣＴ（９）内の置換
数をカウントするカウンタ（９１）とを備えることを特
徴とするマシン。
【請求項５】各モジュールが、他のモジュールと通信
する装置（６、２６、４６、６６）を備え、各装置が、
前記テーブル（８、９）と同じタイプの二つのテーブル
と、前記カウンタ（８１、９１）と同じタイプの二つの
カウンタとを備えることを特徴とする請求項４に記載の
複数のモジュール（１０、２０、４０、６０）で構成さ
れるマシン。
【請求項６】装置（６）が、第一テーブルＬＭＤ
（８）への総アクセス数をカウントする手段（８３）及
び／または第二テーブルＲＣＴ（９）への総アクセス数
をカウントする手段（９３）を備えることを特徴とする
請求項５に記載の複数のモジュール（１０、２０、４
０、６０）で構成されるマシン。