JPH10327164A - Ａｔｍ通信装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭネットワークを有効利用するＡＴＭ通
信装置を提供する。 【解決手段】 データ回線受信回路１１でデータのビッ
ト列Ｓ１１が生成される。クロック抽出回路１２で抽出
したクロックＳ１２が分周回路１３でクロックＳ１３に
なる。ビット列Ｓ１１はクロックＳ１３に同期してシフ
トレジスタ１４に入力し、１セル分のデータ列Ｓ１４ｂ
が格納される。シフトレジスタ１４のビット列Ｓ１４ａ
はシフトレジスタ１５にクロックＳ１３に同期して入力
し、１セル分のデータ列Ｓ１５が格納される。データ列
Ｓ１４ｂ，Ｓ１５は比較器１６で比較され、同一ならア
イドルパターン判定信号Ｓ１６ａがアクティブになり、
同一でないなら有効データ判定信号Ｓ１６ｂがアクティ
ブになる。有効データ判定信号がアクティブの時、デー
タ列Ｓ１４ｂはセル化回路１７でフォーマットが付加さ
れ、ＡＴＭセルとしてＡＴＭ回線送信回路１８からＡＴ
Ｍ回線ＬＡへ送出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＴＭ（Asynchro
nous Transfer Mode、非同期転送モード）ネットワーク
の通信装置、例えば、ＩＴＵ（国際電気通信連合）の
Ｖ，Ｘシリーズにおけるデジタル伝送に関する勧告に準
拠するデータ通信を、ＡＴＭ回線を介して行うＡＴＭ通
信装置に関するものである。

【０００２】

【従来の技術】一般に、データ通信の伝送方式には非同
期方式（又は、調歩同期方式ともいう）と同期方式とが
ある。非同期方式は、一定長のデータの前後にスタート
ビットとストップビットとを付加し、事前に決められた
データ伝送速度で通信する方式である。同期方式は、デ
ータのビット毎に同期をとる方式であり、有効データブ
ロックの区切りはキャラクタ同期方式又はフラグ同期方
式で認識するのが普通である。キャラクタ同期方式及び
フラグ同期方式は、特定のキャラクタやフラグパターン
を有効データブロックの先頭に付けて同期をとる方式で
あるが、プロトコルやシステムによって使用されるコー
ドが異なるため、伝送装置のハードウェア、ファームウ
ェア、及びソフトウェアは、有効データの位置を識別す
るために、使用されるコードやプロトコルをシステム毎
に認識できるものでなければならない。

【０００３】

【発明が解決しようとする課題】従来の伝送方式では、
次のような課題があった。上記のような伝送方式のデー
タ通信をＡＴＭ方式で行う場合、データをＡＴＭセルに
変換する装置は、そのプロトコルを終端して有効データ
のみをセル化して伝送する構成か、又は、プロトコルを
終端せず、有効データと非有効データとを区別せずに全
てのデータをセル化して伝送する構成になっていた。Ａ
ＴＭ回線の帯域を有効利用するためには、有効データの
みを伝送することが望ましい。ところが、前者のプロト
コルを終端する方法では、全てのコード及びプロトコル
を同一のハードウェア、ファームウェア、及びソフトウ
ェアで網羅すると、装置が非常に大掛かりになり、実現
不可能である。又、後者のプロトコルを終端しない方法
では、常にセルを送出するため、回線の伝送効率が低下
し、ＡＴＭの利便を活かしていないという課題があっ
た。本発明は、コードやプロトコルによらず、繰り返し
パターンによって非有効データを識別することにより、
全てのコード及びプロトコルを同一のハードウェアで網
羅し、非有効データをセル化しない構成の装置であり、
これによってＡＴＭ回線の帯域を有効に利用するもので
ある。

【０００４】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、データ回線を介して伝送されたディジタ
ルのデータを取込んでＡＴＭセルを生成し、該ＡＴＭセ
ルをＡＴＭ回線を介して対向装置へ送出する送信部と、
前記ＡＴＭ回線を介して前記対向装置から送出されたＡ
ＴＭセルを取込んでディジタルのデータを生成し、該デ
ータを前記データ回線へ送出する受信部とを備え、前記
ＡＴＭ回線を介して相互にデータ通信を行うＡＴＭ通信
装置において、次のような手段を設けている。前記送信
部は、前記データ回線を介して伝送されたディジタルの
データを取込み、該データのビット列を生成するデータ
回線受信回路と、前記データのビット列から第１のクロ
ックを抽出するクロック抽出回路と、前記第１のクロッ
クを所定値に分周して第２のクロックを生成する分周回
路と、前記データ回線受信回路から出力された前記デー
タのビット列を前記第２のクロックに同期してシリアル
に入力して該データのビット列から前記ＡＴＭセル１セ
ル分のデータ列を格納する第１のシフトレジスタと、前
記第１のシフトレジスタに格納された前記データのビッ
ト列を前記第２のクロックに同期してシリアルに入力し
て該データのビット列から前記ＡＴＭセル１セル分のデ
ータ列を格納し、動作開始時からアイドルパターン受信
通知セル受信までの間に所定の回数連続でアイドルパタ
ーン判定信号がアクティブになった時、該データのビッ
ト列を保持する第２のシフトレジスタと、前記第１のシ
フトレジスタに格納されたデータ列と前記第２のシフト
レジスタに格納されたデータ列とをそれぞれパラレルに
入力して前記第２のクロックに同期して比較し、同一な
ら前記アイドルパターン判定信号をアクティブにし、同
一でないなら有効データ判定信号をアクティブにする比
較器と、前記有効データ判定信号がアクティブの時、前
記第１のシフトレジスタに格納されたデータ列に所定の
フォーマットを付加して前記ＡＴＭセルを生成するセル
化回路と、前記セル化回路で生成された前記ＡＴＭセル
を前記ＡＴＭ回線へ送出するＡＴＭ回線送信回路とを、
備えている。

【０００５】前記受信部には、次のような手段が設けら
れている。前記ＡＴＭ回線を介して前記対向装置から送
出されたＡＴＭセルを取込み、該ＡＴＭセルからペイロ
ードデータを取出すＡＴＭ回線受信回路と、前記ペイロ
ードデータに対してＣＲＣ検査を行い、該ＣＲＣ検査の
結果が異常であれば該ペイロードデータを廃棄し、正常
であればデータと前記所定のフォーマットとを分離して
取出し、該所定のフォーマットに基づいて該データがア
イドルパターンであるか有効データであるかを判定する
ペイロード受信バッファと、前記ペイロード受信バッフ
ァから出力された前記データがアイドルパターンの場合
に第１の出力端子から該アイドルパターンを出力し、該
データが有効データの場合に第２の出力端子から該有効
データを出力する切替え手段と、前記切替え手段から出
力された前記アイドルパターンを格納し、格納したアイ
ドルパターンをタイミング信号に同期して出力するアイ
ドルパターン格納回路と、前記切替え手段から出力され
た前記有効データを格納し、格納したデータを前記タイ
ミング信号に同期して出力するデータ読出し回路と、Ａ
ＴＭセルの１セル分のデータを送り出す時間幅を有する
前記タイミング信号を生成するタイミング回路と、前記
ペイロード受信バッファから出力された前記データがア
イドルパターンの場合に前記アイドルパターン格納回路
で生成されたアイドルパターンを選択し、該データが有
効データの場合に前記データ読出し回路から出力される
有効データを選択する選択手段と、前記選択手段で選択
された前記アイドルパターン又は前記有効データを前記
データ回線へ送出するデータ回線送信回路とが、設けら
れている。

【０００６】本発明によれば、以上のようにＡＴＭ通信
装置を構成したので、送信部において、データ回線を介
して伝送されたディジタルのデータがデータ回線受信回
路に取込まれ、該データのビット列が生成される。更
に、クロック抽出回路で前記データのビット列から第１
のクロックが抽出される。第１のクロックは分周回路で
所定値に分周され、第２のクロックが生成される。一
方、前記データ回線受信回路から出力された前記データ
のビット列は、第１のシフトレジスタに第２のクロック
に同期してシリアルに入力され、ＡＴＭセル１セル分の
データ列として格納される。更に、前記第１のシフトレ
ジスタに格納された前記データのビット列は、第２のシ
フトレジスタに前記第２のクロックに同期してシリアル
に入力され、前記ＡＴＭセル１セル分のデータ列として
格納される。そして、動作開始時からアイドルパターン
受信通知セル受信までの間に所定の回数連続でアイドル
パターン判定信号がアクティブになった時、第２のシフ
トレジスタにこのデータ列が保持される。第１のシフト
レジスタに格納されたデータ列及び前記第２のシフトレ
ジスタに格納されたデータ列は、比較器で第２のクロッ
クに同期して比較され、この比較結果が同一なら前記ア
イドルパターン判定信号がアクティブになり、同一でな
いなら有効データ判定信号がアクティブになる。有効デ
ータ判定信号がアクティブの時、第１のシフトレジスタ
に格納されたデータ列は、セル化回路で所定のフォーマ
ットが付加されてＡＴＭセルとして生成され、該ＡＴＭ
セルがＡＴＭ回線送信回路を経てＡＴＭ回線へ送出され
る。

【０００７】受信部において、ＡＴＭ回線を介して対向
装置から送出されたＡＴＭセルはＡＴＭ回線受信回路に
取込まれ、該ＡＴＭセルからペイロードデータが取出さ
れる。このペイロードデータはペイロード受信バッファ
でＣＲＣ検査が行われ、該ＣＲＣ検査の結果が異常であ
れば該ペイロードデータが廃棄され、正常であればデー
タと所定のフォーマットとが分離され、該所定のフォー
マットに基づいて該データがアイドルパターンであるか
有効データであるかが判定される。この判定結果に基づ
き、アイドルパターンと有効データとが切替え手段から
別個に出力される。切替え手段から出力されたアイドル
パターンはアイドルパターン格納回路に格納され、タイ
ミング回路で生成されたタイミング信号に同期して出力
される。又、切替え手段から出力された有効データはデ
ータ読出し回路に格納され、タイミング信号に同期して
出力される。ペイロード受信バッファから出力されたデ
ータがアイドルパターンの場合、アイドルパターン格納
回路で生成されたアイドルパターンが選択手段で選択さ
れ、データ回線送信回路を経てデータ回線へ送出され
る。又、ペイロード受信バッファから出力されたデータ
が有効データの場合、データ読出し回路から出力された
有効データが選択手段で選択され、データ回線送信回路
を経てデータ回線へ送出される。従って、前記課題を解
決できるのである。

【０００８】

【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示すＡＴＭ通信装置
の構成図である。このＡＴＭ通信装置は、送信部１０及
び受信部２０を備えている。送信部１０は、データ回線
（例えば、電話線や同軸ケーブル等の物理媒体の通信回
線）ＬＤが接続されたデータ回線受信回路１１を有して
いる。データ回線受信回路１１は、データ回線ＬＤを介
して伝送されたディジタルのデータを取込み、電気的条
件、機械的条件及び物理条件を管理し、該データのビッ
ト列の伝送を行う回路である。データ回線受信回路１１
の出力側は、クロック抽出回路である回線ＣＬＫ１２に
接続されている。回線ＣＬＫ１２は、データ回線ＬＤを
介して伝送されたデータから第１のクロックＳ１２を抽
出する機能を有している。回線ＣＬＫ１２の出力側は、
クロックＳ１２を３５２分周して第２のクロックＳ１３
を出力する分周回路１３の入力側に接続されている。
又、データ回線受信回路１１の出力側は３５２ビット
（即ち、４４オクテット）のシフトレジスタ１４のデー
タ入力端子に接続され、該シフトレジスタ１４のクロッ
ク入力端子ＣＫには分周回路１３の出力側が接続されて
いる。シフトレジスタ１４は、データ回線受信回路１１
の出力信号Ｓ１１を分周クロックＳ１３に同期してシリ
アルに入力してデータをＡＴＭセルの１セル分格納する
機能を有している。シフトレジスタ１４の出力側は３５
２ビットのシフトレジスタ１５のデータ入力端子に接続
され、該シフトレジスタ１５のクロック入力端子ＣＫに
は分周回路１３の出力側が接続されている。そして、シ
フトレジスタ１４を構成する３５２ビットのフリップフ
ロップの各出力端子は、比較器１６の入力端子群Ａに３
５２ビットでパラレルに接続されている。シフトレジス
タ１５を構成する３５２ビットのフリップフロップの各
出力端子は、比較器１６の入力端子群Ｂに３５２ビット
でパラレルに接続されている。

【０００９】又、分周回路１３の出力側は、比較器１６
に接続されている。比較器１６は、クロックＳ１３に同
期してシフトレジスタ１４，１５の各データ列Ｓ１４
ｂ，Ｓ１５を比較し、同一なら出力端子（Ａ＝Ｂ）の出
力信号Ｓ１６ａ（即ち、アイドルパターン判定信号）を
アクティブにし、同一でないなら出力端子（Ａ≠Ｂ）の
出力信号Ｓ１６ｂ（即ち、有効データ判定信号）をアク
ティブにする機能を有している。比較器１６の出力端子
（Ａ＝Ｂ）は、シフトレジスタ１５のホールド（ＨＯＬ
Ｄ）端子に接続されている。シフトレジスタ１５は、シ
フトレジスタ１４の出力信号Ｓ１４ａをクロックＳ１３
に同期してシリアルに入力してデータをＡＴＭセルの１
セル分格納し、電源投入後にアイドルパターン受信通知
セル受信までの間にｎ回連続で比較器１６の出力信号Ｓ
１６ａがアクティブになった時、その格納したデータを
保持する機能を有している。比較器１６の出力端子（Ａ
≠Ｂ）はセル化回路１７に接続され、出力端子（Ａ＝
Ｂ）がＡＴＭ回線送信回路１８に接続されている。又、
シフトレジスタ１４を構成する３５２ビットのフリップ
フロップの各出力端子は、セル化回路１７に接続されて
いる。セル化回路１７は、アイドルパターン受信通知セ
ルパターン生成回路１７ａ、カウンタリセット用セルパ
ターン生成回路１７ｂ、及びシーケンス番号付与カウン
タ１７ｃを備えている。セル化回路１７の出力側は、Ａ
ＴＭ回線送信回路１８に接続されている。ＡＴＭ回線送
信回路１８は、ＡＴＭセル流を運ぶための転送フレーム
ヘセル流をマッピングさせるための回路等を備え、ＡＴ
Ｍコネクション設定、ＡＴＭヘッダの付与、及びＩＴＵ
−Ｔ（電気通信標準化会議）で定めるアイドルセルの送
信やスクランブル等の機能を有している。ＡＴＭ回線送
信回路１８の出力側は、ＡＴＭ回線ＬＡに接続されてい
る。

【００１０】受信部２０は、ＡＴＭ回線ＬＡが接続され
たＡＴＭ回線受信回路２１を有している。ＡＴＭ回線受
信回路２１は、ＡＴＭ回線ＬＡから回線クロックの抽
出、セル同期の確立、誤り訂正、スクランブル解除、Ｉ
ＴＵ−Ｔで定めるアイドルセルの廃棄、及び設定された
コネクションのセルからペイロ−ド部分のデータＳ２１
の分離を行う回路である。ＡＴＭ回線受信回路２１の出
力側は、ペイロード受信バッファ２２に接続されてい
る。ペイロード受信バッファ２２は、ＡＴＭ回線受信回
路２１によって廃棄されずに残された正常なセルのペイ
ロード部分のデータＳ２１を受信し、該ペイロード全体
のＣＲＣ検査を行う。そして、ペイロード受信バッファ
２２は、ＣＲＣ検査の結果が異常であればそのデータを
廃棄し、正常であればデータ３１とトレイラ３２とを分
離してデータバッファ２２ａ及びトレイラバッファ２２
ｂにそれぞれ格納し、データ識別子３３、セグメント識
別子３４、及びシーケンス番号３５を取り出す機能を有
している。そして、ペイロード受信バッファ２２は、デ
ータ識別子３３が“００”、且つシーケンス番号３５が
“ｎ＋１”の時にアイドルパターンデータを受信したと
判断し、該ペイロード受信バッファ２２中のシーケンス
番号保持回路２２ｃにシーケンス番号“ｎ＋１”を書込
み、スイッチ２３をアイドルパターン生成回路２４側に
接続し、アイドルパターンデータを送出する。ｎはシー
ケンス番号保持回路２２ｃが保持している値であり、初
期値は“０”である。又、ペイロード受信バッファ２２
は、シーケンス番号３５が“ｎ＋１”でないとき、セル
損失が発生したと判断し、そのデータを廃棄すると共
に、シーケンス番号保持回路２２ｃが保持している値を
“０”にして送信部１０中のセル化回路１７に対してカ
ウンタリセット用セルの送出を通知するようになってい
る。

【００１１】更に、ペイロード受信バッファ２２は、デ
ータ識別子３３が“１１”、且つシーケンス番号２５が
“ｎ＋１”の時に有効データを受信したと判断し、シー
ケンス番号保持回路２２ｃにシーケンス番号３５（“ｎ
＋１”）を書込み、スイッチ２３をデータ読出し回路２
５側に接続し、有効デ一タを送出する機能を有してい
る。又、ペイロード受信バッファ２２は、シーケンス番
号３５が“ｎ＋１”でないとき、セル損失が発生したと
判断し、そのデータを廃棄すると共に、シーケンス番号
保持回路２２ｃが保持している値を“０”にして送信回
路のセル化回路１７に対してカウンタリセット用セルの
送出を通知するようになっている。又、ペイロード受信
バッファ２２には、アイドルパターン受信通知セルの受
信履歴を保持するアイドルパターン受信通知セル受信履
歴保持回路２２ｄが設けられている。ペイロード受信バ
ッファ２２の主信号（即ち、出力信号Ｓ２２Ａ）出力端
子はスイッチ２３の端子ｃｏｍに接続され、制御信号Ｓ
２２Ｂの出力端子がスイッチ２３の制御端子ｃｏｎｔに
接続されている。スイッチ２３の端子ｎｏはアイドルパ
ターン生成回路２４に接続され、該スイッチ２３の端子
ｎｃがデータ読出し回路２５に接続されている。スイッ
チ２３は、ペイロード受信バッファ２２から出力された
データ（即ち、出力信号Ｓ２２Ａ）をアイドルパターン
生成回路２４又はデータ読出し回路２５へ振り分けるス
イッチである。又、ペイロード受信バッファ２２の出力
信号Ｓ２２Ｃの出力端子は、データ読出し回路２５中の
制御回路２５ｂに接続されている。又、ペイロード受信
バッファ２２は、送信部１０中のセル化回路１７に接続
されている。

【００１２】アイドルパターン生成回路２４及びデータ
読出し回路２５には、ＡＴＭセルの１セル分のデータを
送り出すタイミング信号Ｓ２６を生成するタイミング回
路２６が接続されている。アイドルパターン生成回路２
４の出力端子はセレクタ２７の端子ｎｏに接続され、デ
ータ読出し回路２５の出力端子がセレクタ２７の端子ｎ
ｃに接続されている。データ読出し回路２５の制御信号
Ｓ２５Ｂの出力端子は、セレクタ２７の制御端子ｃｏｎ
ｔに接続されている。セレクタ２７の端子ｃｏｍは、デ
ータ回線送信回路２８に接続されている。アイドルパタ
ーン生成回路２４は、アイドルパターンを格納バッファ
２４ａを有し、格納されたアイドルパターンをタイミン
グ２６に同期してデータ回線送信回路２８へ出力する回
路である。データ読出し回路２５は、入力されたデータ
を（ｎ＋ｍ）セル分格納するバッファ２５ａを有し、貯
えられたバッファのデータをタイミング信号Ｓ２６に同
期して出力する回路である。このデータ読出し回路２５
は、ｎセル分のデータを蓄積すると、セレクタ２７を該
データ読出し回路２５側に接続し、データを受信順に送
出する機能を有している。但し、ｎは、受信したデータ
を連続して出力するために必要最低限の自然数であり、
ＡＴＭ回線のセルディレイバリエーションとデータ回線
ＬＤの許容する絶対データ遅延量の関係から決定される
ものである。ｍは、ＡＴＭ回線のコネクションのデータ
転送能力とデータ回線ＬＤのデータ転送能力の比から決
定される自然数である。データ回線送信回路２８は、デ
ータ回線（例えば電話線、同軸ケーブル等の物理媒体の
通信回線）ＬＤに接続され、電気的条件、機械的条件及
び物理条件を管理し、ビット列の伝送を行う回路であ
る。

【００１３】図２は、ＡＴＭセルのフォーマットを示す
図である。このＡＴＭセルは、５オクテットのＡＴＭセ
ルヘッダ３０、ペイロードとして４４オクテットのデー
タ３１、及び４オクテットのトレイラ３２で構成されて
いる。トレイラ３２は、以下の各タグ（ａ）〜（ｅ）で
構成されている。 （ａ） データ識別子３３ ペイロードに格納されているデータ３１が有効データで
あるか、又はアイドルパターンであるかを識別するため
のタグであり、次のようになっている。 “００”；アイドルパターン “０１”；アイドルパターン受信通知 “１０”；カウンタリセット “１１”；有効データ （ｂ） セグメント識別子３４ 有効データをＡＴＭセル化する時に生成されるセルが複
数に亘る場合、連続した有効データの最終部分のセルを
示すタグであり、次のようになっている。 “０”；最終でなく、連続 “１”；最終であり、単独 （ｃ） シーケンス番号３５ セル損失を検出するための一連番号である。

【００１４】（ｄ） ＣＲＣ３６ ペイロード全体のＣＲＣ検査を示す。ＩＴＵ−Ｔでは、
１６次の生成多項式 ｘ１６＋ｘ１２＋ｘ５＋１ を勧告している。 （ｅ） ユーザ制御情報３７ ユーザ定義により使用可能である。ここで、セル化回路
１７は、アイドルパターン受信通知を表す“０１”のデ
ータ識別子３３を有するセルを受信する前では、シフト
レジスタ１５のデータ列Ｓ１５がアイドルパターンであ
ることが確定し（即ち、比較器１６の出力信号Ｓ１６ａ
（Ａ＝Ｂ）がアクティブになっている）、ＡＴＭ回線Ｌ
Ａのコネクション設定が完了すると、シフトレジスタ１
４から出力されたデータ列Ｓ１４ｂにトレイラ３２を付
与し、ＡＴＭ回線送信回路１８へ送出するようになって
いる。付与するトレイラ３２のデータ識別子３３は“０
０”（即ち、アイドルパターン）、セグメント識別子３
４が“１”（即ち、最終であり、単独）である。シーケ
ンス番号３５は、セル化回路１７が有している１セル送
出毎に１カウントアップするカウンタ値、ＣＲＣ３６は
データ３１及びトレイラ３２のＣＲＣ演算結果である。
又、セル化回路１７は、“０１”のデータ識別子３３を
有するセルを受信した後では、比較器１６の出力信号Ｓ
１６ｂ（Ａ≠Ｂ）がアクティブになったとき、シフトレ
ジスタ１４のデータ列Ｓ１４ｂにトレイラ３２を付与
し、ＡＴＭ回線送信回路１８へ送出するようになってい
る。付与するトレイラ３２のデータ識別子３３は有効デ
ータを表す“１１”、セグメント識別子３４は、次のタ
イミングの比較器１６の出力信号Ｓ１６ｂ（Ａ≠Ｂ）が
アクティブであれば“０”（即ち、最終でなく、連
続）、非アクティブであれば“１”（即ち、最終であ
り、単独）である。又、シーケンス番号３５、ＣＲＣ３
６は上記と同様である。

【００１５】図３は、図１中のアイドルパターン受信通
知セルパターンの一例を示す図である。このアイドルパ
ターン受信通知セルパターンは、５オクテットのＡＴＭ
セルヘッダ４１、４４オクテットのデータ４２、及び４
オクテットのトレイラ４３で構成されている。図４は、
図１中のカウンタリセット用セルパターンの一例を示す
図である。このカウンタリセット用セルパターンは、５
オクテットのＡＴＭセルヘッダ５１、４４オクテットの
データ５２、及び４オクテットのトレイラ５３で構成さ
れている。図５は、アイドルパターンの送受信を説明す
るフローチャートである。この図と図３とを参照しつ
つ、図１のＡＴＭ通信装置におけるアイドルパターンの
送受信を説明する。このＡＴＭ通信装置の電源投入から
最初の通信が行われるまでの間、データ回線ＬＤにはア
イドルパターンのみが流れている。対向装置のアイドル
パターン受信通知セル受信履歴保持回路２２ｄは、セッ
トされていない。ステップＳ６０において、アイドルパ
ターン受信通知セル受信履歴保持回路２２ｄがアイドル
パターン受信通知セルを受信していないことを示してい
る時、比較器１６の出力信号Ｓ１６ａ（Ａ＝Ｂ）がｎ回
連続でアクティブになると、シフトレジスタ１５は、デ
ータ回線ＬＤに流れているデータをアイドルパターンと
判断して保持する。ステップＳ６１において、ＡＴＭ回
線ＬＡにおけるコネクションの設定を行う。ステップＳ
６２において、シフトレジスタ１５がデータを保持する
と、送信部１０は、データ回線ＬＤから取込んだアイド
ルパターンのデータをＡＴＭセル化し、ＡＴＭ回線ＬＡ
を介して接続されている対向装置に対して送出を開始す
る。

【００１６】ステップＳ６５において、対向装置のＡＴ
Ｍ回線受信回路２１では、ＡＴＭコネクションの設定が
完了する。ステップＳ６６において、対向装置のＡＴＭ
回線受信回路２１は自装置宛のコネクションのＡＴＭセ
ルを受信し、ペイロード受信バッファ２２にデータＳ２
１を送出する。ステップＳ６７において、対向装置のペ
イロード受信バッファ２２は、データＳ２１に対してＣ
ＲＣ検査及びシーケンス番号の検査を行い、検査結果が
異常であればステップＳ６８においてデータを廃棄し、
検査結果が正常であればステップＳ６９へ進む。ステッ
プＳ６９において、対向装置のペイロード受信バッファ
２２は、データ識別子３３がアイドルパターン（即ち、
データ識別子３３が“００”）を示したＡＴＭセルを受
信すると、スイッチ２３をｎｏ側に接続し、そのデータ
をアイドルパターン格納バッファ２４ａに格納し、同時
にステップＳ７０において、自装置のセル化回路１７に
対してアイドルパターンセル受信通知用セルを送出する
ように通知する。又、対向装置のアイドルパターン生成
回路２４は、アイドルパターン格納バッファ２４ａに格
納されたアイドルパターンをデータ回線ＬＤに送出し始
める。又、対向装置のペイロード受信バッファ２２は、
データ識別子２３がアイドルパターンを示していない
（即ち、データ識別子３３が“００”以外のもの）セル
データは廃棄する。

【００１７】ステップＳ６３において、受信部２０が対
向装置からアイドルパターン受信通知セルを受信する
と、ステップＳ６４において、ペイロード受信バッファ
２２は、送信部１０中のセル化回路１７に対してアイド
ルパターンセルの送出停止を通知する。以降、ＡＴＭ回
線送信回路１８は、セル化回路１７からデータの送出が
ない時は、有効データセル送出までの間、ＩＴＵ−Ｔで
定めるアイドルセルを送出する。同様の動作を対向装置
側でも行うことにより、それぞれの対向装置側のデータ
回線ＬＤ上のアイドルパターンを取込み、その後のデー
タ回線ＬＤのアイドル時間のセルをＡＴＭ回線ＬＡに流
す必要がない。図６は、有効データの送信について説明
するフローチャートである。データ回線受信回路１１か
ら出力されたデータＳ１１は、シフトレジスタ１４に入
力されて１セル分のデータが貯えられる。シフトレジス
タ１４の出力側はシフトレジスタ１５の入力側に接続さ
れているので、該シフトレジスタ１５でも、１セル分の
データが貯えられる。但し、ステップＳ８１において、
シフトレジスタ１５は、自装置のアイドルパターン受信
通知セル受信履歴回路２２ｄがセットされているとき、
既にアイドルパターンデータを保持している。ステップ
Ｓ８２において、シフトレジスタ１４，１５のデータ列
Ｓ１４ｂ，Ｓ１５は比較器１６によって常に比較され、
分周回路１３の分周クロックＳ１３によってシフトレジ
スタ１４，１５が全て書換わる時間（即ち、データ回線
受信回路１１が１セルのデータ量を送出する時間）毎に
比較器１６の出力信号Ｓ１６ａ，Ｓ１６ｂが更新され
る。そして、出力信号Ｓ１６ｂが非アクティブの時（即
ち、アイドルパターン受信継続の時）、ステップＳ８３
において、セル化回路１７は、シフトレジスタ１４から
出力されたデータ列Ｓ１４ｂをアイドルパターンと判断
して廃棄する。又、データ列Ｓ１４ｂ，Ｓ１５が同じで
ない時、比較器１６は出力信号Ｓ１６ｂをアクティブに
することにより、データ列Ｓ１４ｂをＡＴＭセル化する
ようにセル化回路１７に通知する。

【００１８】ステップＳ８４において、セル化回路１７
は、出力信号Ｓ１６ｂがアクティブの時にデータ列Ｓ１
４ｂを取込み、ステップＳ８５において、セル化回路１
７は、次のデータ列Ｓ１４ｂ，Ｓ１５に対する比較器１
６の出力信号Ｓ１６ｂがアクティブであれば、ステップ
Ｓ８６において、セグメント識別子“０”（即ち、最終
でなく、連続）のトレイラ３２を付与し、ステップＳ８
５において、比較器１６の出力信号Ｓ１６ｂが非アクテ
ィブであれば、ステップＳ８７において、セグメント識
別子“１”（即ち、最終であり、単独）のトレイラ３２
を付与し、ステップＳ８８において、ＡＴＭ回線送信回
路１８ヘデータを送出する。又、セル化回路１７は、受
信部２０のペイロード受信バッファ２２からカウンタリ
セット用セルの受信通知を受けた時、シーケンス番号付
与カウンタ１７ｃをリセットする。カウンタの初期値は
“０”である。セル化回路１７は、常にシフトレジスタ
１４から出力されたデータＳ１４ｂを受信しているが、
実際にＡＴＭ回線送信回路１８にデータＳ１７の送出を
継続するのは、比較器１６の出力信号Ｓ１６ｂがアクテ
ィブになった時（即ち、各シフトレジスタ１４，１５の
データ列Ｓ１４ｂ，Ｓ１５が等しくない時）のみであ
る。ＡＴＭ回線送信回路１８は、セル化回路１７からデ
ータＳ１７の送出がなく、送信すべきデータがない場
合、ＩＴＵ−Ｔで定められたアイドルセルを送信する。

【００１９】図７は、有効データの受信について説明す
るフローチャートである。ステップＳ９１において、ア
イドルパターン受信通知セル受信履歴保持回路２２ｄが
セットされている時、ＡＴＭ回線ＬＡを介して送られて
きたセルは、ＡＴＭ回線受信回路２１によって取込ま
れ、ペイロード受信バッファ２２でペイロード部分が取
出される。ステップＳ９２において、ペイロード受信バ
ッファ２２は、先ずペイロード全体についてトレイラ３
２内のＣＲＣ１６を用いてビット誤りの検出を行い、ビ
ット誤りを検出した場合、ステップＳ９３において、そ
のデータを廃棄する。次に、ペイロード受信バッファ２
２はシーケンス番号３５の検査を行い、シーケンス番号
３５が“シーケンス番号保持回路２２ｃに保持された値
＋１”でなければ、ステップＳ９３においてそのデータ
を廃棄し、送信部１０のセル化回路１７に通知する。ス
テップＳ９４において、ペイロード受信バッファ２２
は、ペイロード内のトレイラ３２のデータ識別子３３に
基づき、有効データか又はアイドルパターンかを判別
し、この判別結果でスイッチ２３を制御する。ペイロー
ド受信バッファ２２は、アイドルパターンが到着したこ
とを認識した場合、ステップＳ９５においてそのデータ
を廃棄し、有効データが到着したことを認識した場合、
ステップＳ９６へ進む。

【００２０】ステップＳ９６において、スイッチ２３は
ｎｃ側に接続され、データＳ２２Ａはデータ読出し回路
２５中のデータ格納バッファ２５ａに格納される。ステ
ップＳ９７において、ペイロード受信バッファ２２は、
送出データが複数セルに亘るものなのか、単独のものな
のかをセグメント識別子３４に基づいて判断し、データ
読出し回路２５内の制御回路２５ｂに通知する。データ
格納バッファ２５ａに蓄えられたデータが単独のデータ
である場合、データ読出し回路２５はセレクタ２７をｎ
ｃ側（即ち、データ読出し回路２５側）に接続してデー
タＳ２５Ａをデータ回線送信回路２８へ送出する。デー
タ格納バッファ２５ａに蓄えられたデータが連続した複
数のデータである場合、ステップＳ９８において、該デ
ータ格納バッファ２５ａのバッファ量である（ｎ＋ｍ）
セル分のうちｎセル分蓄積されるか、或いは、ペイロー
ド受信バッファ２２からセグメント識別子“１”（即
ち、最終であり、単独）を持ったセル受信の通知がある
か、いずれか一方の条件が整うまで、データ回線送信回
路２８に対するデータの送出を行わず、データ格納バッ
ファ２５ａにデータを蓄積しておく。そして、いずれか
一方の条件が整った時、ステップＳ９９において、デー
タ読出し回路２５はセレクタ２７をｎｃ側に接続し、デ
ータ格納バッファ２５ａに蓄えられたデータを読出して
連続で送信する。この時、タイミング回路２６は、アイ
ドルパターン格納バッファ２４ａ及びデータ格納バッフ
ァ２５ａ内に３５２ビットのデータがそれぞれ貯えられ
る時間毎に出力信号Ｓ２６を送出する。そのため、セレ
クタ２７は、１セル分のデータの切れ目で切り替わるの
で、データ格納バッファ２５ａにデータが入力された時
は、１セル分のアイドルセルの切れ目から続いて有効デ
ータＳ２５Ａが出力される。又、有効データＳ２５Ａが
データ格納バッファ２５ａから出力されない時は、デー
タ読出し回路２５の制御信号Ｓ２５Ｂによるセレクタ２
７の切替えにより、１セル分のアイドルセルの切れ目の
直後から、アイドルセルＳ２４が出力される。そして、
これらのアイドルセルＳ２４及び有効データＳ２５Ａ
は、データ回線送信回路２８を経てデータ回線ＬＤへ出
力される。この時、ＡＴＭ回線で連続してアイドルパタ
ーンのセルを送出しなくても、完全に送信部１０で受信
されたデータと同一のデータがデータ回線ＬＤに出力さ
れる。

【００２１】次に、ＡＴＭネットワーク上でセルを紛失
した場合について説明する。ＡＴＭネットワーク上でセ
ルを紛失した場合、受信部２０のペイロード受信バッフ
ァ２２はシーケンス番号をチェックすることによってこ
れを検出し、シーケンス番号保持回路２２ｃをリセット
して送信部１０中のセル化回路１７に通知する。セル化
回路１７は、ＡＴＭ回線送信回路１８へ送出すべきデー
タが無い時にカウンタリセット用セルパターン生成回路
１７ｂから図４に示すカウンタリセット用セルパターン
のデータをＡＴＭ回線送信回路１８へ送出する。ＡＴＭ
回線送信回路１８は、ＡＴＭ回線ＬＡヘカウンタリセッ
ト用セルを送出する。対向装置からカウンタリセット用
セルを受信した時、セル化回路１７はシーケンス番号付
与カウンタ１７ｃをリセットする。これにより、セル化
回路１７は次の送出データから初期値“０”の新しいシ
ーケンス番号を付与する。この一連の流れによって、対
向装置の送信部１０及び受信部２０のシーケンス番号は
再び一致し、正常に通信できるようになる。図８は、図
１の動作の一連の流れ（１０１）〜（１０６）を説明す
る図である。

【００２２】（１０１） 回線データ データ回線ＬＤに有効データが流れていない場合、アイ
ドルパターンが繰り返し流れている。有効データが発生
した時、アイドルパターンの合間に該有効データが挿入
される。 （１０２） 処理 送信部１０では、データ回線ＬＤから３５２ビット間隔
で受信したデータのセル化及び廃棄が行われる。 （１０３） ＡＴＭ回線 有効データがシフトレジスタ１４に入力されると、比較
器１６は該シフトレジスタ１４のデータ列Ｓ１４ｂとシ
フトレジスタ１５に保持されているデータ列Ｓ１５とを
比較し、この比較結果に基づいて有効データをセル化し
て送出するようにセル化回路１７に指示する。そのた
め、有効データを載せたセルのみがＡＴＭ回線ＬＡに送
出され、該ＡＴＭ回線ＬＡの帯域が有効に利用される。
送出されたセルでは、データ識別子は全て有効データを
表す“１１”，“１１”，“１１”になり、セグメント
識別子が最終でなく連続を表す“０”，“０”の後、最
終であり単独を表す“１”になっている。又、各データ
のシーケンス番号は、それぞれ“ｎ”、“ｎ＋１”、及
び“ｎ＋２”になっている。

【００２３】（１０４） ＡＴＭ回線 ＡＴＭ回線ＬＡに送出された有効セルは、対向装置の受
信部２０に到着し、各シーケンス番号は、それぞれ
“ｎ”、“ｎ＋１”、及び“ｎ＋２”になっている。 （１０５） 処理 各セルには、トレイラ３２にデータ識別子３３が付いて
いるので、有効データか否かが認識される。更に、シー
ケンス番号３５によってセルの順番が認識され、セル損
失も検出される。そして、ペイロード受信バッファ２２
は、このデータ識別子３３を検出し、この検出結果に基
づいてスイッチ２３を切り替え、アイドルパターン格納
バッファ２４ａ又はデータ格納バッファ２５ａにデータ
を格納する。これらのアイドルパターン格納バッファ２
４ａ又はデータ格納バッファ２５ａからデータ回線送信
回路２８にデータを送出するタイミングは、送信部１０
のセル化のタイミング（即ち、前記処理（１０２））と
同様のタイミングで構成される。

【００２４】（１０６） 回線データ タイミング回路２６のタイミング信号Ｓ２６により、有
効データは送出時と同様のデータとして組立てられ、そ
の前後に、アイドルパターンが付与されるので、送信部
１０のデータ回線ＬＤと同様のデータが対向装置の受信
部２０のデータ回線ＬＤに流れることになる。ここで、
セルの分解組立て及びデータの分解組立てについて説明
する。データのセル化を行う際、処理（１０２）に示す
間隔でデータを分解してセルの組立てを行うが、アイド
ルパターンが有効データと一緒にセル化されることがあ
る。この時、キャラクタ同期方式のように、特定のキャ
ラクタが有効データの先頭に付いている場合では、セル
化時にキャラクタコードのビット列が切れてしまい、有
効データの位置を認識できなくなる。ところが、本実施
形態のＡＴＭ通信装置では、繰り返しパターン（即ち、
８ビットのアイドルパターン）を用い、コードやプロト
コルに依存しないので、キャラクタコードのビット列が
切れても有効データの位置を認識でき、プロトコルを終
端させる必要がない。次に、キャラクタコードのビット
列が切れた場合、この切れたビット列を修正する方法を
説明する。

【００２５】セル化の処理間隔は３５２ビット幅である
が、この３５２ビットは８の倍数なので、送信部１０の
内部では擬似的にシフトされたアイドルパターンの１セ
ル分がシフトレジスタ１５に保持されることになり、こ
の保持された情報は、対向装置の受信部２０に報告され
ている。そして、このシフトは、アイドルパターンの１
部をセル化する時に８ビット毎のアイドルパターンを切
ってしまい、有効データと一緒にセル化した際にずれた
ものであるから、セルを分解する際にこの擬似的なアイ
ドルパターンを付加すれば、本来のアイドルパターンに
戻るわけである。以上の動作により、データ回線ＬＤか
ら入力された入力データは、有効データのみがセル化さ
れ、ＡＴＭ回線ＬＡを経て他のデータ回線ＬＤに送出さ
れる経路をとっても、あたかも、データ回線ＬＤのみを
通り抜けてきたように、完全な元の状態で送信でき、回
線使用状態も有効データとアイドルパターンの一部とを
送信するのみでよい。以上のように、この第１の実施形
態では、コードやプロトコルによらず、繰り返しパター
ンを判別して非有効データを識別することにより、全て
のコードプロトコルを同一のハードウェアで網羅し、非
有効データをセル化しないようにしたので、ＡＴＭ回線
ＬＡの帯域を有効に利用できる。

【００２６】第２の実施形態 第１の実施形態では、制御キャラクタを用いたキャラク
タ同期方式を用いた場合を中心に説明を加えたが、この
第２の実施形態では、或る１つのフラグパターンによっ
て制御するＨＤＬＣ手順(High-level Data Link Contro
l Procedure)を用いた場合について説明を行う。ＡＴＭ
通信機は、第１の実施形態と同様の構成である。フラグ
同期方式では、有効データの前に２つ以上のフラグパタ
ーン“01111110”を付けることによって同期をとり、有
効データを識別するようにしている。このフラグパター
ンの数は２つ以上であればよく、データ回線ＬＤがアイ
ドルの状態では、このフラグパターンを連続して送信し
ている。このフラグパターンも、或る一定の８ビット連
続パターンとみなすことができる。従って、送信部１０
中のシフトレジスタ１４，１５は第１の実施形態と同様
に擬似アイドルパターンを生成するので、有効データの
み（但し、先頭セルと最後尾のセルにはフラグパターン
の数ビットが含まれることがある）をセル化でき、第１
の実施形態と同様の動作を行う。以上のように、この第
２の実施形態では、１セルに含まれるデータのビット数
の約数のビット数を有するフラグパターンが連続して送
出されるのであれば、第１の実施形態と同様の動作を行
うので、第１の実施形態と同様の利点がある。

【００２７】第３の実施形態 第１及び第２の実施形態では、同期方式を用いた場合の
説明をしたが、この第３の実施形態では、非同期方式
（調歩方式）を用いた場合について説明を行う。ＡＴＭ
通信機は、第１の実施形態と同様の構成である。通常、
非同期方式では、有効データは１ビットのスペース（こ
れをスタートビットという）で始まり、データ、データ
に対するパリティビット、及び１〜２ビットのマーク
（これを、ストップビットという）というビット列を構
成して伝送が行われる。有効データ（文字）と次の有効
データとの間隔は自由であり、有効データ以外の時はオ
フマークである。データ回線受信回路１１は、入力デー
タに対して事前に決められた伝送速度の約４倍のサンプ
リングを行ってデータ化し、第１の実施形態と同等にセ
ル化及びデセル化を行う。これにより、ＡＴＭ回線ＬＡ
では、データ回線ＬＤのデータ伝送速度の４倍で伝送が
行われる。以上のように、この第３の実施形態では、比
較器１６は、非同期伝送の場合でも、シフトレジスタ１
４，１５から出力される有効データと無効データとの区
別を同様に判別することができる。従って、第１の実施
形態と同様の動作を行い、第１の実施形態と同様の利点
がある。

【００２８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、コードやプロトコルによらず、繰り返しパターン
を判別して非有効データを識別することにより、全ての
コードプロトコルを同一のハードウェアで網羅し、非有
効データをセル化しないようにしたので、ＡＴＭ回線の
帯域を有効に利用できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＡＴＭ通信装置の構
成図である。

【図２】ＡＴＭセルのフォーマットを示す図である。

【図３】図１中のアイドルパターン受信通知セルパター
ンを示す図である。

【図４】図１中のカウンタリセット用セルパターンを示
す図である。

【図５】アイドルパターンの送受信を説明するフローチ
ャートである。

【図６】有効データの送信を説明するフローチャートで
ある。

【図７】有効データの受信を説明するフローチャートで
ある。

【図８】図１の動作の一連の流れを説明する図である。

【符号の説明】

１０ 送信部 １１ データ回線受信回路 １２ 回線ＣＬＫ（クロッ
ク抽出回路） １３ 分周回路 １４，１５ シフトレジスタ １６ 比較器 １７ セル化回路 １８ ＡＴＭ回線送信回路 ２０ 受信部 ２１ ＡＴＭ回線受信回路 ２２ ペイロード受信バッ
ファ ２３ スイッチ（切替え手
段） ２４ アイドルパターン格
納回路 ２５ データ読出し回路 ２６ タイミング回路 ２７ セレクタ（選択手
段） ２８ データ回線送信回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データ回線を介して伝送されたディジタ
   ルのデータを取込んでＡＴＭセルを生成し、該ＡＴＭセ
   ルをＡＴＭ回線を介して対向装置へ送出する送信部と、
   前記ＡＴＭ回線を介して前記対向装置から送出されたＡ
   ＴＭセルを取込んでディジタルのデータを生成し、該デ
   ータを前記データ回線へ送出する受信部とを備え、前記
   ＡＴＭ回線を介して相互にデータ通信を行うＡＴＭ通信
   装置において、 前記送信部は、 前記データ回線を介して伝送されたディジタルのデータ
   を取込み、該データのビット列を生成するデータ回線受
   信回路と、 前記データのビット列から第１のクロックを抽出するク
   ロック抽出回路と、 前記第１のクロックを所定値に分周して第２のクロック
   を生成する分周回路と、 前記データ回線受信回路から出力された前記データのビ
   ット列を前記第２のクロックに同期してシリアルに入力
   して該データのビット列から前記ＡＴＭセル１セル分の
   データ列を格納する第１のシフトレジスタと、 前記第１のシフトレジスタに格納された前記データのビ
   ット列を前記第２のクロックに同期してシリアルに入力
   して該データのビット列から前記ＡＴＭセル１セル分の
   データ列を格納し、動作開始時からアイドルパターン受
   信通知セル受信までの間に所定の回数連続でアイドルパ
   ターン判定信号がアクティブになった時、該データのビ
   ット列を保持する第２のシフトレジスタと、 前記第１のシフトレジスタに格納されたデータ列と前記
   第２のシフトレジスタに格納されたデータ列とをそれぞ
   れパラレルに入力して前記第２のクロックに同期して比
   較し、同一なら前記アイドルパターン判定信号をアクテ
   ィブにし、同一でないなら有効データ判定信号をアクテ
   ィブにする比較器と、 前記有効データ判定信号がアクティブの時、前記第１の
   シフトレジスタに格納されたデータ列に所定のフォーマ
   ットを付加して前記ＡＴＭセルを生成するセル化回路
   と、 前記セル化回路で生成された前記ＡＴＭセルを前記ＡＴ
   Ｍ回線へ送出するＡＴＭ回線送信回路とを備え、 前記受信部は、 前記ＡＴＭ回線を介して前記対向装置から送出されたＡ
   ＴＭセルを取込み、該ＡＴＭセルからペイロードデータ
   を取出すＡＴＭ回線受信回路と、 前記ペイロードデータに対してＣＲＣ検査を行い、該Ｃ
   ＲＣ検査の結果が異常であれば該ペイロードデータを廃
   棄し、正常であればデータと前記所定のフォーマットと
   を分離して取出し、該所定のフォーマットに基づいて該
   データがアイドルパターンであるか有効データであるか
   を判定するペイロード受信バッファと、 前記ペイロード受信バッファから出力された前記データ
   がアイドルパターンの場合に第１の出力端子から該アイ
   ドルパターンを出力し、該データが有効データの場合に
   第２の出力端子から該有効データを出力する切替え手段
   と、 前記切替え手段から出力された前記アイドルパターンを
   格納し、格納したアイドルパターンをタイミング信号に
   同期して出力するアイドルパターン格納回路と、 前記切替え手段から出力された前記有効データを格納
   し、格納したデータを前記タイミング信号に同期して出
   力するデータ読出し回路と、 ＡＴＭセルの１セル分のデータを送り出す時間幅を有す
   る前記タイミング信号を生成するタイミング回路と、 前記ペイロード受信バッファから出力された前記データ
   がアイドルパターンの場合に前記アイドルパターン格納
   回路で生成されたアイドルパターンを選択し、該データ
   が有効データの場合に前記データ読出し回路から出力さ
   れる有効データを選択する選択手段と、 前記選択手段で選択された前記アイドルパターン又は前
   記有効データを前記データ回線へ送出するデータ回線送
   信回路とを、 備えたことを特徴とするＡＴＭ通信装置。