JPH10326953A - 電子回路基板およびその製造方法 - Google Patents

電子回路基板およびその製造方法

Info

Publication number
JPH10326953A
JPH10326953A JP17333997A JP17333997A JPH10326953A JP H10326953 A JPH10326953 A JP H10326953A JP 17333997 A JP17333997 A JP 17333997A JP 17333997 A JP17333997 A JP 17333997A JP H10326953 A JPH10326953 A JP H10326953A
Authority
JP
Japan
Prior art keywords
metal
solder
electronic circuit
solder connection
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17333997A
Other languages
English (en)
Inventor
Naoki Matsushima
直樹 松嶋
Yasunori Narizuka
康則 成塚
Mitsuko Ito
光子 伊藤
Akihiro Kenmochi
秋広 釼持
Toshirou Teronai
俊郎 手呂内
Yoshifumi Yuuki
芳文 遊喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17333997A priority Critical patent/JPH10326953A/ja
Publication of JPH10326953A publication Critical patent/JPH10326953A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】電子回路基板の電極の微細度を低下させること
なく、また、リペア耐性を低下させることなく、はんだ
接続用電極の変形や変色を防止して、良好な電極パター
ンを形成する。 【解決手段】はんだ接続用電極を有する電子回路基板に
おいて、前記はんだ接続用電極を構成する金属層5を、
はんだを構成する金属に容易に濡れ、かつはんだを構成
する金属と合金化もしくは金属間化合物を形成する第1
の金属と、前記はんだを構成する金属に容易に濡れず、
かつ溶出しない第2の金属と、炭素とを含有する金属で
構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、大形電子計算機に
用いられる電子回路基板とその製造方法にかかり、特
に、はんだ接続用電極を有する電子回路基板とその製造
方法に関するものである。
【0002】
【従来の技術】大型電子計算機をはじめとする電子回路
基板では、LSIなど多数の電子回路部品を搭載し、電
子回路を構成している。電子回路基板に電子回路部品を
搭載する構造として、たとえば、図7に示すものが提案
されている。
【0003】すなわち、電子回路基板には、絶縁体1お
よび金属体2からなる基板11上に、薄膜絶縁層12、
薄膜配線層13、薄膜絶縁層14、を介して金属体2と
導通するはんだ接続用電極15が形成され、このはんだ
接続用電極15上に、はんだ7を介して電子回路部品4
1を接続するようにしたものである。
【0004】このような構造においては、電子回路基板
に電子回路部品41を搭載する場合、予め電子回路部品
41側に形成されはんだ7の突起をはんだ接続用電極1
5上に載置し、加熱してはんだ7を溶融させ、はんだ7
をはんだ接続用電極15に濡れさせた後、凝固させてい
る。このとき、はんだ7とはんだ接続用電極15の間に
は、はんだ7を構成する金属とはんだ接続用電極を構成
する金属の合金あるいは、金属間化合物が形成される。
【0005】これらの電子回路部品は、電子回路基板に
搭載した後、電子回路の論理変更や、不良部品の交換な
どのため、電子回路基板から取外し、別の電子回路部品
を搭載(リペア)する可能性がある。このリペアの際に
は、電子回路基板と電子回路部品を接続しているはんだ
を加熱して再溶融させ、電子回路基板から電子回路部品
を取外し、さらに、はんだ接続用電極上に残るはんだを
除去する必要がある。
【0006】このため、電子回路部品のリペアを行なう
度に、はんだと合金化あるいは金属間化合物を形成した
はんだ接続用電極の一部がはんだと共に除去されること
になる。そして、リペアを繰り返すことにより、はんだ
接続用電極は次第にその膜厚を減らし、最終的には消失
することになる。はんだ接続用電極が消失すると、電子
回路部品を搭載することは不可能になる。
【0007】このような問題を未然に防止するには、は
んだ接続用電極をリペアの許容回数で消費される厚さよ
り十分に厚い金属層として形成しておくことが挙げられ
る。
【0008】一方、近年の大型電子計算機においては、
電子回路部品の配線の高密度化、あるいは電子回路部品
を伝播する信号の高速化が進んでおり、その電子回路部
品を搭載する電子回路基板も、電子回路部品の性能に見
合った高密度、低抵抗配線を要求されている。
【0009】また、電子回路基板の配線パターンや、は
んだ接続用電極を構成する金属膜の形成方法に関して
も、不純物混入の可能性が比較的高く、また、ウエット
プロセスであるが故に各種の不良の因子と成り得るめっ
き法に代わって、スパッタリングや蒸着などの物理蒸着
法あるいは化学蒸着法を用いることが要求されるように
なってきた。
【0010】前記スパッタリング法などにより形成した
膜の残留応力は、めっき法などにより形成した膜の残留
応力に比べ非常に大きいため、膜厚を厚くすると、膜の
端部に大きな張力が発生するため、近接する基板などに
割れが生じる危険性がある。また、スパッタリング法に
よる成膜速度は、めっき法による成膜速度に比較して遅
いため、同じ膜厚を得ようとすると生産性が低下する。
【0011】したがって、スパッタリング法ではんだ接
続用電極を形成する場合、はんだ接続用電極を厚くし
て、リペアの許容回数を大きくすることは困難である。
【0012】このような問題を解決するものとして、た
とえば、特開平6−77286号公報に開示されたはん
だ接続用金属層が提案されている。このはんだ接続用金
属層は、たとえば、NiとWの組成比が93at%対7
at%のNi−W合金で構成され、微量不純物として
0.0015重量%の炭素を含有している。
【0013】このはんだ接続用金属層は、その厚さを増
加させることなく、リペアの許容回数を大幅に増加さ
せ、かつ良好なはんだ接続を行なうことができる。
【0014】
【発明が解決しようとする課題】このような電子回路基
板のはんだ接続用電極は、図8に示す工程で形成され
る。 (a)に示すように、基板11は、ガラスマトリ
ックスと分散粒子から成るガラスセラミックスで構成さ
れた絶縁体1に、Cuからなる金属体2で所要の回路パ
ターンが形成されている。
【0015】(b)に示すように、前記基板11上にポ
リイミドなどの絶縁材料からなる第1の薄膜絶縁層12
を形成する。(c)に示すように、第1の薄膜絶縁層1
2の上に第1の薄膜配線層13を形成する。(d)に示
すように、第1の薄膜配線層の上に、ポリイミドなどの
絶縁材料からなる第2の薄膜絶縁層14を形成する。
【0016】(e)に示すように、スパッタリング法に
より、基板11の全面に、Ni−W合金のはんだ接続用
金属層5を形成する。(f)に示すように、たとえば、
酸系エッチング液に対して耐久性がある環化ゴム系のネ
ガ型レジストを塗布し、フォトリソグラフィプロセスを
用いることにより、レジストパターン6を形成する。
【0017】(g)に示すように、硝酸およびフッ化ア
ンモニウムを含有する酸系のエッチング液を使用しては
んだ接続用金属層5のウエットエッチングを行ない、は
んだ接続用金属層5の不要部分を除去する。(h)に示
すように、レジストを剥離して、はんだ接続用電極15
を形成する。なお、露出したはんだ接続用電極15上
に、はんだの濡れ性を確保するための無電解Auめっき
を施してもよい。
【0018】前記(g)工程において使用されるエッチ
ング液は、有機物に対する浸透性が非常に強く、レジス
ト材にも容易に浸透する。このため、レジスト材とし
て、酸に対する耐食性が高く、かつ前記エッチング液の
浸透性が比較的低いものを選択しているが、このような
レジスト材を用いても、エッチング液の浸透を完全に抑
えることはできない。
【0019】このため、図9の(a)に示すように、第
1の薄膜配線層13上に、第2の薄膜絶縁層14と、は
んだ接続用金属層5が形成され、さらにその上にレジス
トパターン6の形成が完了した状態で、基板をエッチン
グ液に浸漬すると、(b)に示すように、はんだ接続用
金属層5のエッチングが行なわれると同時に、エッチン
グ液8がレジストパターン6内に浸透して、エッチング
液の浸透層23が形成される。この浸透層23の深さ
は、基板をエチング液8に浸漬している時間に比例して
深くなる。
【0020】そして、(c)に示すように、はんだ接続
用金属層5のエッチングが完了する頃には、エッチング
液8の一部がレジストパターン8を透過してレジストパ
ターン6の下にあるはんだ接続用金属層5の一部を溶解
することがある。このように、レジストパターン6の下
にあるはんだ接続用金属層5が溶解されると、はんだ接
続用電極の形状不良となる。
【0021】エッチング液がレジストパターンに浸透
し、レジストパターンの下にある金属層を腐食し始める
までの時間(以下、浸透時間という)は、レジストパタ
ーンの厚さに対して図10の(a)に示すような関係に
ある。すなわち、レジストパターンが厚くなるほど浸透
時間が長くなる。したがって、はんだ接続用電極の形状
不良の発生を防止する最も簡単な方法は、レジストパタ
ーンの膜厚を厚くすることである。
【0022】しかし、レジストパターンの膜厚は、図1
0の(b)に示すように、加工限界寸法(以下、解像度
という)と密接に関係しており、微細な配線構造が要求
される電子回路基板の加工においては、レジストパター
ンの膜厚を厚くすることはできない。
【0023】しかも、レジスト材自体の特性上、塗布可
能な膜厚には限界がある。たとえ膜厚を厚く塗布したと
しても、図10の(c)に示すように、同一基板内の膜
厚のばらつきが大きくなり、基板全面に亘って良好な加
工を行なうことができなくなる。
【0024】また、Ni−W合金の薄膜ではんだ接続用
電極を形成した場合、その薄膜は、基本的に引っ張り応
力を有し、その大きさは膜厚に比例する。そして、はん
だ接続用電極の周縁部直下にある下地に張力が作用す
る。このため、はんだ接続用電極の膜厚を厚くすると、
図11に示すように、はんだ接続用電極15の直下の下
地を形成する薄膜絶縁層12に、クラック121が発生
する危険性がある。
【0025】上記の事情に鑑み、本発明の目的は、はん
だ接続用金属層をフォトリソグラフィ法を用いて加工さ
れたはんだ接続用電極を有する電子回路基板において、
パターンの解像度を低下させることなく、はんだ接続用
電極の形状不良の発生を防止することができる電子回路
基板およびその製造方法を提供することにある。
【0026】
【課題を解決するための手段】上記の目的を達成するた
め、本願の第1、第2の発明は、はんだ接続用電極を構
成する金属層を、はんだを構成する金属に容易に濡れ、
かつはんだを構成する金属と合金化もしくは金属間化合
物を形成する第1の金属と、前記はんだを構成する金属
に容易に濡れず、かつ溶出しない第2の金属と、炭素と
を含有する金属で構成した。
【0027】また、本願の第3の発明は、前記金属層の
炭素含有量を、0.005重量%以上10重量%以下と
した。
【0028】また、本願の第4の発明は、前記金属層を
構成する第1の金属をNiとし、第2の金属をWとし
て、Ni−W合金で構成した。
【0029】また、本願の第5の発明は、前記第1の金
属Niと、第2の金属Wとの組成比を、20at%≦N
i<100at%、0<W≦80at%とした。
【0030】また、本願の第6、第7の発明は、はんだ
接続用電極を構成する金属層を、はんだを構成する金属
に容易に濡れ、かつはんだを構成する金属と合金化もし
くは金属間化合物を形成する第1の金属と、前記はんだ
を構成する金属に容易に濡れず、かつ溶出しない第2の
金属と、炭素とを含有する金属で形成する。
【0031】また、本願の第8の発明は、前記金属層を
炭素含有量が、0.005重量%以上10重量%以下の
金属で形成する。
【0032】また、本願の第9の発明は、前記金属層を
構成する第1の金属をNiとし、第2の金属をWとし
て、Ni−W合金で形成する。
【0033】さらに、はんだ接続用電極を、前記第1の
金属Niと、第2の金属Wとの組成比を、20at%≦
Ni<100at%、0<W≦80at%としたNi−
W合金で形成する。
【0034】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明にかかるはんだ接
続用金属層のエッチング工程を示す工程図である。な
お、電子回路基板全体の製造工程は、前記図8に開示し
た工程と同じである。
【0035】同図において、13は第1の薄膜配線層。
14は第2の薄膜絶縁層。5ははんだ接続用金属層。6
はレジストパターンである。
【0036】第1の薄膜配線層13は、スパッタリング
法で基板全面に亘って積層成膜されたCr/Cu/Cr
からなる積層膜をウエットエッチングして形成されてい
る。積層膜のそれぞれの膜厚は、0.075μm、3μ
m、0.075μmである。
【0037】第2の薄膜絶縁層14は、ワニス状態のポ
リイミド前駆体を基板上に滴下し、これをスピン回転機
により基板上に均一に塗布し、ついで、プリベークを実
施した後、レジストとしてポジ型レジストを用い、エッ
チング液としてアルカリ性の現像液を用いたフォトリソ
グラフィ方式により、ポリイミドにスルーホールを形成
し、レジストを剥離し、さらに、加熱してポリイミドの
膜を硬化させることにより形成する。
【0038】はんだ接続用金属層5は、Ni、Wおよび
炭素により構成され、たとえば、プレーナマグネトロン
方式のスパッタリング装置を用い、スパッタリング時の
Arガス圧力0.4Pa、放電電力はRF1.0KWの
成膜条件で、厚さ2μmに成膜されている。このはんだ
接続用金属層5のNiとWの組成比は、20≦Ni≦1
00at%、0≦W≦80at%で、0.005重量%
以上10重量%以下の炭素を含有している。
【0039】レジストパターン6は、環化ゴム系のネガ
形レジストをはんだ接続用金属層5の上に滴下し、基板
を高速で回転させることによりはんだ接続用金属層5の
上に均一に塗布する。レジスト材は、平坦な部分での厚
さTが6μmとなる厚さとした。このとき、第2の薄膜
絶縁層14のスルーホールの上部におけるレジスト材の
厚さtは3μm程度になる。ついで、露光、現像など、
フトリソグラフィプロセスを経て形成される。
【0040】このようにして、はんだ接続用金属層5の
上にレジストパターン6が形成された基板を、図1の
(b)に示すように、硝酸およびフッ化アンモニウムを
含む酸系の水溶液で構成されるエッチング液8ないに浸
漬し、基板の表面にたいし水平方向に振幅5cm、周波
数0.5Hzの揺動を行なった。
【0041】このエッチング時間は、露出しているはん
だ接続用金属層5をエッチングし終わるのに必要な時間
(以下、ジャストエッチング時間)に、膜残りを未然に
防止するための時間(ジャストエッチング時間の10%
程度)加算した時間とする。
【0042】図2は、はんだ接続用金属層のエッチング
速度を比較したものであり、51は本願発明によるはん
だ接続用金属層を構成する合金、すなわち、Ni、Wお
よび炭素からなり、NiとWの組成比が93at%:7
at%で、0.06重量%の炭素を含有するNi−W合
金のエッチング特性を示す。52は従来のはんだ接続用
金属層を構成する合金、すなわち、NiとWからなり、
NiとWの組成比が93at%対7at%で、微量不純
物として0.0015重量%の炭素を含有するNi−W
合金のエッチング特性を示す。
【0043】同図から明らかなように、従来のはんだ接
続用金属層を形成する合金のエッチング速度は、6.0
nm/secであり、厚さ2μmのはんだ接続用金属層
をエッチングするのに330秒要し、エッチング時間と
しては365秒必要になる。このため、前記図10
(c)に示すようにエッチング液がレジストパターンを
透過してはんだ接続要金属層を腐食することになる。
【0044】一方、図2に符号51で示すように、Ni
−W合金に所定量の炭素を含む合金のエッチング速度
は、8.5nm/secであり、従来のNi−W合金に
比べ40%ほどエッチング速度が早くなっているため、
厚さ2μmのはんだ接続用金属層5を溶解するのに23
5秒で済むことになる。この時間に、約10%の余裕時
間を加え、260秒(4分20秒)をエッチング時間と
して設定する。
【0045】エッチング液に浸漬すると、エッチング液
8は、レジストパターン8内に浸透していく。しかし、
前記図11(a)に示すように、厚さ3μmのレジスト
パターン6をエッチング液が透過するのに5分かかる。
【0046】したがって、図1の(c)に示すように、
エッチング液8がレジストパターン6を透過する前に、
はんだ接続用金属層5の露出部分のエッチングが終了す
るため、レジストパターン6に覆われたはんだ接続用金
属層5が、エッチング液8に腐食される前にエッチング
を完了することができる。そして、レジストパターン6
を除去することにより、はんだ接続用電極を形成する。
【0047】図3は、はんだ接続用電極のエッチング特
性の炭素含有量依存性を示すもので、同図において、3
1は、NiとWの組成比が93at%:7at%で、
0.0004重量%の炭素を含有し、溶解方式により製
造されたスパッタリングターゲットにより形成された合
金薄膜。なお、この炭素量は、微量不純物として合金中
に混入したものである。
【0048】32は、NiとWの組成比が93at%:
7at%で、0.04重量%の炭素を含有し、溶解方式
により製造されたスパッタリングターゲットにより形成
された合金薄膜。31は、NiとWの組成比が93at
%:7at%で、0.06重量%の炭素を含有し、粉末
焼結方式により製造されたスパッタリングターゲットに
より形成された合金薄膜。32は、NiとWの組成比が
93at%:7at%で、0.45重量%の炭素を含有
し、溶解方式により製造されたスパッタリングターゲッ
トにより形成された合金薄膜。
【0049】同図から明らかなように、合金薄膜のエッ
チング速度は、スパッタリングターゲットの製造方法に
関係なく、Ni−W合金に含まれる炭素の量に依存し、
炭素の含有量が多くなるほどエッチング速度が大きくな
っている。
【0050】すなわち、Ni−W合金は、純Niの結晶
格子が本来有する面心立方構造の一部の格子点がWに置
換された置換形固溶体を形成する。Ni−W合金に炭素
を含有させることにより、金属中の一部に化合物NiC
あるいは、炭素侵入形の固溶体を形成する。
【0051】この物質は、薄膜の結晶成長を阻むもの
で、膜内では結晶粒の粒界近傍に偏在する。そしてこの
物質は、純粋なNi−W合金に比べ、前記エッチング液
に溶けやすい性質を持つため、エッチング液に浸漬した
際、他の部分に比べ早くエッチングされる結果、膜全体
としてのエッチング速度を早くすることができる。
【0052】図4は、はんだ接続用金属層が含有する炭
素の深さ方向の濃度勾配を比較したものであり、61は
本願発明のNi−W合金、62は従来のNi−W合金で
ある。なお、測定は、SIMS(Secondary
Ion Mass Spectrometry)によ
る。
【0053】同図から明らかなように、本願発明におけ
るNi−W合金からなるはんだ接続用金属層は、従来の
Ni−W合金からなるはんだ接続用金属層に比べ、深さ
方向全体に亘って10倍以上の炭素を含有している。
【0054】図5は、はんだ接続用電極へのはんだの拡
散状態を示すものである。同図において、15ははんだ
接続用電極。7ははんだ。71ははんだ7がはんだ接続
用電極に拡散した拡散層である。
【0055】はんだ接続した場合に、図示したように、
はんだ7の一部がはんだ接続電極15内に拡散するが、
同時に、はんだ接続用電極の一部もはんだ7内に拡散す
る。そして、この拡散距離lが大きいほど互いの拡散量
が多くなる。したがって、拡散距離lが小さいほどはん
だ接続用電極15のリペア耐性が良好であると判断する
ことができる。
【0056】図6は、はんだ接続用電極の炭素含有量と
はんだ拡散距離の相関を示すものである。なお、はんだ
接続条件としては、加熱温度240℃、加熱時間10
分、使用したはんだの組成は、Sn97at%、Ag3
at%である。
【0057】同図から明らかなように、はんだ接続用電
極の炭素の含有量が、0.005重量%以上0.1重量
%未満の領域においては、炭素含有量の差による拡散距
離の差はなく、はんだ接続用電極に炭素を含有させても
リペア耐性に関しては同等である。炭素含有量が0.1
重量%以上のものについては、はんだの拡散距離が小さ
くなり、リペア耐性が向上する。
【0058】なお、上記の実施の形態では、はんだ接続
用金属層の成膜方法として、炭素を含有したNi−W合
金をターゲットとしたスパッタリング成膜について説明
したが、複数のターゲットから同時に成膜することが可
能な、たとえば、2次元同時スパッタリング装置と、N
iターゲットとWターゲット(ただしいずれかのターゲ
ットに炭素を含有させる)を用い、はんだ接続用金属層
が所望の組成になるように、それぞれに打ち込むArイ
オンビーム量を制御するようにしてもよい。
【0059】また、スパッタリング法以外の、真空蒸着
法や、化学蒸着法によって成膜してもよい。
【0060】前記はんだ接続用金属層5の組成比は、リ
ペア回数の点から、Wの組成比が0<W≦15at%の
範囲が好ましい。このような組成とする場合、Wの組成
比が0≦W≦6at%のとき、Ni−W合金は室温で強
磁性を示すので、Ni−W合金から成るスパッタリング
ターゲットを用いて、プレーナマグネトロン方式のスパ
ッタリング装置で成膜するには、スパッタリング装置の
磁石の磁場が前記スパッタリングターゲット内に閉じ込
められないように、強力な磁場を発生する磁石を設ける
必要がある。
【0061】また、薄膜材料の供給源としてのスパッタ
リングターゲットには、Ni、Wおよび炭素で構成さ
れ、Ni、Wおよび炭素の微細な粉末を均等に混ぜ、そ
れを加圧、焼成して板上に形成する粉末焼結法により製
造するか、それらを不活性ガス中で溶融させた後冷却、
固化させる溶解法で製造することができる。
【0062】
【発明の効果】以上述べたごとく、本発明によれば、は
んだ接続用電極を形成するNi−W合金に炭素を含有さ
せることにより、ウエットエッチングによるエッチング
速度を制御するようにしたので、電子回路基板の電極の
微細度を低下させることなく、また、リペア耐性を低下
させることなく、はんだ接続用電極の変形や変色を防止
して、良好な電極パターンを形成することができる。
【図面の簡単な説明】
【図1】本発明によるはんだ接続用金属層のエッチング
工程を示す工程図。
【図2】はんだ接続用金属層のエッチング時間とエッチ
ング量の関係を示す特性図。
【図3】はんだ接続用金属層の炭素含有量とエッチング
速度の関係を示す特性図。
【図4】はんだ接続用金属層中の炭素含有量の分布を示
す特性図。
【図5】はんだ接続用金属層へのはんだの拡散状態を示
す模式図。
【図6】はんだ接続用金属層の炭素含有量とはんだの拡
散距離を示す特性図。
【図7】電子回路基板におけるはんだ接続構造を示す拡
大図。
【図8】電子回路基板の製造工程を示す工程図。
【図9】はんだ接続用金属層のエッチング工程を示す工
程図。
【図10】レジストの膜厚とエッチング液の浸透時間、
加工限界寸法、基板内での膜厚のばらつきの関係を示す
特性図。
【図11】はんだ接続用金属層の残留応力による下地の
破壊状態を示す模式図。
【符号の説明】
5…はんだ接続用金属層、6…レジストパターン、7…
はんだ、11…基板、12…薄膜絶縁層、13…薄膜配
線層、14…薄膜絶縁層、15…はんだ接続用電極、4
1…電子部品。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 釼持 秋広 神奈川県秦野市堀山1番地 株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 手呂内 俊郎 神奈川県秦野市堀山1番地 株式会社日立 製作所汎用コンピュータ事業部内 (72)発明者 遊喜 芳文 神奈川県秦野市堀山1番地 株式会社日立 製作所汎用コンピュータ事業部内

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】はんだ接続用電極を有する電子回路基板に
    おいて、前記はんだ接続用電極を構成する金属層が、は
    んだを構成する金属に容易に濡れ、かつはんだを構成す
    る金属と合金化もしくは金属間化合物を形成する第1の
    金属と、前記はんだを構成する金属に容易に濡れず、か
    つ溶出しない第2の金属と、炭素とを含有する金属で構
    成されていることを特徴とする電子回路基板。
  2. 【請求項2】はんだ接続用の金属層の少なくとも一部を
    薬液に溶解することにより形成されたはんだ接続用電極
    を有する電子回路基板において、前記はんだ接続用電極
    を構成する金属層が、はんだを構成する金属に容易に濡
    れ、かつはんだを構成する金属と合金化もしくは金属間
    化合物を形成する第1の金属と、前記はんだを構成する
    金属に容易に濡れず、かつ溶出しない第2の金属と、炭
    素とを含有する金属で構成されていることを特徴とする
    電子回路基板。
  3. 【請求項3】前記金属層の炭素含有量が、0.005重
    量%以上10重量%以下であることを特徴とする請求項
    1もしくは請求項2に記載の電子回路基板。
  4. 【請求項4】前記金属層を構成する第1の金属をNiと
    し、第2の金属をWとして、Ni−W合金で構成したこ
    とを特徴とする請求項1ないし請求項3のいずれかに記
    載の電子回路基板。
  5. 【請求項5】前記金属層を構成する前記第1の金属Ni
    と、第2の金属Wとの組成比を、20at%≦Ni<1
    00at%、0<W≦80at%としたことを特徴とす
    る請求項4に記載の電子回路基板。
  6. 【請求項6】はんだ接続用電極を有する電子回路基板の
    製造方法において、前記はんだ接続用電極を構成する金
    属層を、はんだを構成する金属に容易に濡れ、かつはん
    だを構成する金属と合金化もしくは金属間化合物を形成
    する第1の金属と、前記はんだを構成する金属に容易に
    濡れず、かつ溶出しない第2の金属と、炭素とを含有す
    る金属で形成することを特徴とする電子回路基板の製造
    方法。
  7. 【請求項7】はんだ接続用の金属層の少なくとも一部を
    薬液に溶解することにより形成されたはんだ接続用電極
    を有する電子回路基板の製造方法において、前記はんだ
    接続用電極を構成する金属層を、はんだを構成する金属
    に容易に濡れ、かつはんだを構成する金属と合金化もし
    くは金属間化合物を形成する第1の金属と、前記はんだ
    を構成する金属に容易に濡れず、かつ溶出しない第2の
    金属と、炭素とを含有する金属で形成することを特徴と
    する電子回路基板の製造方法。
  8. 【請求項8】前記金属層を炭素含有量が、0.005重
    量%以上10重量%以下の金属で形成することを特徴と
    する請求項6もしくは請求項7に記載の電子回路基板の
    製造方法。
  9. 【請求項9】前記金属層を構成する第1の金属をNiと
    し、第2の金属をWとして、Ni−W合金で形成するこ
    とを特徴とする請求項6ないし請求項8のいずれかに記
    載の電子回路基板の製造方法。
  10. 【請求項10】前記金属層を構成する前記第1の金属N
    iと、第2の金属Wとの組成比を、20at%≦Ni<
    100at%、0<W≦80at%としたNi−W合金
    で形成することを特徴とする請求項9に記載の電子回路
    基板。
JP17333997A 1997-03-21 1997-06-30 電子回路基板およびその製造方法 Pending JPH10326953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17333997A JPH10326953A (ja) 1997-03-21 1997-06-30 電子回路基板およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6840397 1997-03-21
JP9-68403 1997-03-21
JP17333997A JPH10326953A (ja) 1997-03-21 1997-06-30 電子回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10326953A true JPH10326953A (ja) 1998-12-08

Family

ID=26409628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17333997A Pending JPH10326953A (ja) 1997-03-21 1997-06-30 電子回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10326953A (ja)

Similar Documents

Publication Publication Date Title
EP1785505B1 (en) Barrier film for flexible copper substrate and sputtering target for forming barrier film
US20170365477A1 (en) Providing a temporary protective layer on a graphene sheet
KR100249935B1 (ko) 금속박막의제조방법및금속박막을사용하는탄성표면파장치의형성방법
US4946546A (en) Method of metallizing a substrate of silica, quartz, glass or sapphire
FR2459300A1 (fr) Solution pour la metallisation electrochimique de materiaux dielectriques, procede de metallisation electrochimique de materiaux dielectriques au moyen de ladite solution, et materiaux dielectriques traites conformement audit procede
RU2494492C1 (ru) Способ создания токопроводящих дорожек
KR20030045138A (ko) 물리적 증기 증착 타겟/백플레이트 조립체 및 물리적 증기증착 타겟/백플레이트 조립체를 형성하는 방법
JPS62502845A (ja) 集積回路一強誘電体メモリ複合装置並びに該複合装置を製造するためのイオンビ−ム法
JPWO2006087873A1 (ja) フレキシブル銅基板用バリア膜及びバリア膜形成用スパッタリングターゲット
JPH10326953A (ja) 電子回路基板およびその製造方法
US20040248047A1 (en) Method of forming thin-film pattern
JP3226250B2 (ja) 転写マスク
JP2003298386A (ja) 圧電振動子及びその製造方法
KR100579511B1 (ko) 금속배선 형성을 위한 에천트 및 이를 이용한 금속배선 형성방법
JP7155677B2 (ja) はんだ接合電極およびはんだ接合電極の被膜形成用錫合金ターゲット
JPS5864037A (ja) 半導体装置の製造方法
JPWO2008117706A1 (ja) Al−Ni−B系合金スパッタリングターゲット
GB2088412A (en) Method of Fabricating a Metallic Pattern on a Substrate
JPH03269972A (ja) 電気的接続部材の製造方法
JPH053169A (ja) 半導体装置の製造方法
JP2821239B2 (ja) ガラス基板の金属多層膜形成方法
JP2001185481A (ja) 転写マスク
JPS59161023A (ja) 素子の製造方法
JP2007311696A (ja) 電磁波シールド膜とその製造方法
JPS6113621A (ja) パタ−ン形成方法