JPH10321753A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH10321753A
JPH10321753A JP12945897A JP12945897A JPH10321753A JP H10321753 A JPH10321753 A JP H10321753A JP 12945897 A JP12945897 A JP 12945897A JP 12945897 A JP12945897 A JP 12945897A JP H10321753 A JPH10321753 A JP H10321753A
Authority
JP
Japan
Prior art keywords
cross
package
sectional
electrode
insulating package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12945897A
Other languages
Japanese (ja)
Inventor
Shigeyuki Sasaki
繁幸 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12945897A priority Critical patent/JPH10321753A/en
Publication of JPH10321753A publication Critical patent/JPH10321753A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Abstract

PROBLEM TO BE SOLVED: To suppress warpage at corners of a package to sufficiently secure an electric-path formation region. SOLUTION: An insulating package 21 is provided in its outer periphery with radially extended and slit-sectioned electrodes 22. The electrodes at 4 corners of the packages have a longest length, and the electrodes at the middle of 4 sides thereof have a shortest length. The slit function of the sectioned electrodes 22 suppresses warpages of the corners of the package, while the longer electrodes 22 increase a connection area with a motherboard at the package corners. As a result, the warpage of the package at the corners at the time of its mounting can be eliminated to avoid improper solder connection. Further, wiring areas for electric paths at the middle of the 4 sides of the package 21 can be increased, and thus degradation in its current density and in its heat radiation ability can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置に関
し、特に、搭載している半導体素子との電気的接続を行
うために形成される断面電極の改良に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device, and more particularly to an improvement in a cross-sectional electrode formed for making electrical connection with a mounted semiconductor element.

【0002】[0002]

【従来の技術】上記断面電極が形成された半導体装置と
して、図7に示すようなものがある。図7(a)は平面図
であり、図7(b)は図7(a)におけるA部の拡大図であ
る。従来の断面電極2は、絶縁パッケージ1の各辺に半
円形に形成されて配列されている。そして、その横断面
(B−B矢視断面)は、図8に示すように、スルーホール
を軸を含む平面で切断したような構造を有している。
尚、6はスルーホールショルダー部である。
2. Description of the Related Art FIG. 7 shows a semiconductor device having the above-mentioned cross-sectional electrodes formed thereon. FIG. 7A is a plan view, and FIG. 7B is an enlarged view of a portion A in FIG. 7A. Conventional cross-sectional electrodes 2 are formed and arranged in a semicircular shape on each side of the insulating package 1. And its cross section
(B-B cross section), as shown in FIG. 8, has a structure in which the through hole is cut by a plane including the axis.
In addition, 6 is a through-hole shoulder part.

【0003】尚、上記断面電極2は、絶縁パッケージ1
の外周となるべき位置に円形の貫通孔を穿ち、この貫通
孔の内壁面およびそれに続く絶縁パッケージ1の上面に
メッキ等によって金属電極を形成する。そして、絶縁パ
ッケージ1の外周縁に沿って金型等で上記貫通孔(金属
電極)の中心から先端側を切り落とすことによって形成
される。
[0003] The above-mentioned cross-sectional electrode 2 is made of an insulating package 1.
A circular through hole is formed at a position to be the outer periphery of the insulating package 1, and metal electrodes are formed on the inner wall surface of the through hole and the upper surface of the insulating package 1 by plating or the like. Then, the insulating package 1 is formed by cutting off the front end side from the center of the through hole (metal electrode) with a mold or the like along the outer peripheral edge of the insulating package 1.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置には以下のような問題がある。すなわ
ち、上記構成を有する半導体装置では、半導体素子3を
封止する樹脂5と絶縁パケージ1との線膨張係数差によ
ってパッケージコーナー部に反りが生ずる。したがっ
て、上記半導体装置をマザーボード等に実装する場合に
は、上記パッケージコーナー部において上記マザーボー
ドとの半田接続不良が発生するという問題がある。
However, the above-mentioned conventional semiconductor device has the following problems. That is, in the semiconductor device having the above configuration, the package corner is warped due to a difference in linear expansion coefficient between the resin 5 for sealing the semiconductor element 3 and the insulating package 1. Therefore, when the semiconductor device is mounted on a motherboard or the like, there is a problem that a solder connection failure with the motherboard occurs at the package corner.

【0005】また、図8に示すように、上記断面電極2
のスルーホールショルダー部6は直角に形成されてい
る。したがって、断面電極形成時において絶縁パッケー
ジ1の外周部を上記金属電極がメッキされた貫通孔の中
心から金型等で切り落とす場合に、スルーホールショル
ダー部6に応力が集中してスルーホールショルダー部6
にクラックが発生するという問題がある。
Further, as shown in FIG.
Is formed at a right angle. Therefore, when the outer peripheral portion of the insulating package 1 is cut off from the center of the through-hole on which the metal electrode is plated with a mold or the like at the time of forming the cross-sectional electrode, stress is concentrated on the through-hole shoulder portion 6 and the through-hole shoulder portion 6 is formed.
There is a problem that a crack is generated in the device.

【0006】そこで、この発明の目的は、パッケージコ
ーナー部の反りを緩和でき、断面電極形成時にスルーホ
ールショルダー部にクラックが発生せず、電路形成領域
を十分確保できる半導体装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device which can alleviate the warpage of a package corner portion, does not generate a crack in a through-hole shoulder portion at the time of forming a cross-sectional electrode, and can sufficiently secure an electric path forming region. .

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に係る発明の半導体装置は、絶縁パッケー
ジと,この絶縁パッケージに載置されて樹脂で封止され
ている半導体素子と,上記絶縁パッケージの外周に形成
された断面電極と,上記絶縁パッケージ上に形成されて
上記半導体素子と断面電極とを電気的に接続する電路を
有する半導体装置において、上記断面電極はスリット状
に形成されており、上記断面電極の長さは、上記絶縁パ
ッケージのコーナー部に位置する断面電極が最長であ
り、一辺の中央に位置する断面電極が最短であり、上記
コーナー部と上記中央との間に位置する断面電極は上記
コーナー部から上記中央に向かう配列順に従って順次短
くなっていることを特徴としている。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: an insulating package; a semiconductor element mounted on the insulating package and sealed with a resin; In a semiconductor device having a cross-sectional electrode formed on the outer periphery of the insulating package and an electric path formed on the insulating package and electrically connecting the semiconductor element and the cross-sectional electrode, the cross-sectional electrode is formed in a slit shape. The length of the sectional electrode is such that the sectional electrode located at the corner of the insulating package is the longest, the sectional electrode located at the center of one side is the shortest, and the length of the sectional electrode is between the corner and the center. The cross-sectional electrodes located are sequentially shortened in the order of arrangement from the corners to the center.

【0008】上記構成によれば、断面電極はスリット状
に形成されている。したがって、絶縁パッケージのコー
ナー部に生じた反りは、マザーボード等に対する実装時
に上記スリット状の断面電極の変形によって緩和され
る。さらに、上記断面電極の長さは上記絶縁パッケージ
のコーナー部で最長になっている。したがって、上記実
装時における上記コーナー部での上記マザーボードとの
接続面積が大きくなる。こうして、上記絶縁パッケージ
のコーナー部の反りを緩和し、上記コーナー部での断面
電極の接続面積を大きくすることによって、上記コーナ
ー部での反りが矯正されて半田接続不良が防止される。
According to the above configuration, the sectional electrode is formed in a slit shape. Therefore, the warpage generated at the corner portion of the insulating package is reduced by the deformation of the slit-shaped cross-sectional electrode during mounting on a motherboard or the like. Further, the length of the cross-sectional electrode is the longest at the corner of the insulating package. Therefore, the connection area with the motherboard at the corner portion at the time of mounting is increased. Thus, the warpage at the corners of the insulating package is alleviated, and the connection area of the cross-sectional electrodes at the corners is increased, whereby the warpage at the corners is corrected and poor solder connection is prevented.

【0009】さらに、上記断面電極は、その長さが上記
絶縁パッケージの一辺の中央で最短になっている。した
がって、上記絶縁パッケージの上記一辺の中央部におけ
る電路の配線領域は狭くならず、上記電路の幅を狭くす
る必要がない。その結果、上記電路の幅が狭くなること
に起因する電流密度の低下や放熱性の低下を回避でき
る。
Further, the length of the sectional electrode is the shortest at the center of one side of the insulating package. Therefore, the wiring area of the electric circuit at the center of the one side of the insulating package does not become narrow, and it is not necessary to make the width of the electric circuit narrow. As a result, it is possible to avoid a decrease in current density and a decrease in heat dissipation due to a decrease in the width of the electric circuit.

【0010】また、請求項2に係る発明は、請求項1に
係る発明の半導体装置において、上記断面電極は、放射
状に配列されていることを特徴としている。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect of the present invention, the cross-sectional electrodes are radially arranged.

【0011】上記構成によれば、上記断面電極は放射状
に配列されているので、上記コーナー部の断面電極にお
ける上記電路との接続点が上記半導体素子側に寄ること
になる。そのために、上記コーナー部に位置する断面電
極に対する電路の長さが短くなる。
According to the above configuration, since the cross-sectional electrodes are arranged radially, a connection point of the cross-sectional electrode at the corner portion with the electric circuit is shifted toward the semiconductor element. Therefore, the length of the electric path for the cross-sectional electrode located at the corner portion is reduced.

【0012】また、請求項3に係る発明は、請求項1に
係る発明の半導体装置において、上記断面電極は、上記
絶縁パッケージの上面および下面における開口のエッジ
部にテーパが形成されていることを特徴としている。
According to a third aspect of the present invention, in the semiconductor device according to the first aspect of the present invention, the cross-sectional electrode is formed such that a taper is formed at an edge portion of an opening in an upper surface and a lower surface of the insulating package. Features.

【0013】上記構成によれば、上記断面電極における
開口のエッジ部にはテーパが形成されている。したがっ
て、断面電極形成時において、上記絶縁パッケージの外
周部を金型等で上記断面電極の先端部と共に切り落とす
場合に、上記断面電極のエッジ部に発生する応力が分散
されて上記エッジ部にクラックは発生しない。
According to the above configuration, the edge of the opening in the sectional electrode is tapered. Therefore, when the outer peripheral portion of the insulating package is cut off together with the tip of the cross-sectional electrode using a mold or the like during the formation of the cross-sectional electrode, the stress generated at the edge of the cross-sectional electrode is dispersed, and cracks are formed at the edge. Does not occur.

【0014】[0014]

【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。図1は本実施の形態の半導体
装置における平面図であり、図1(b)は図1(a)のB部拡
大図である。また、図2は、図1に示す半導体装置の斜
視図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. FIG. 1 is a plan view of a semiconductor device according to the present embodiment, and FIG. 1B is an enlarged view of a portion B in FIG. 1A. FIG. 2 is a perspective view of the semiconductor device shown in FIG.

【0015】本実施の形態における半導体装置は、絶縁
パッケージ21の外周部に銅等で形成されたスリット状
の断面電極22が放射状に設けられている。この断面電
極22の長さは、絶縁パッケージ21のコーナー部で最
長になり、4辺夫々の中央部で最短になっている。尚、
24は断面電極22と半導体素子25とを電気的に接続
する電路であり、36はワイヤボンディング用の金属線
であり、37は半導体素子25を封止する樹脂である。
In the semiconductor device according to the present embodiment, a slit-shaped cross-sectional electrode 22 made of copper or the like is radially provided on an outer peripheral portion of an insulating package 21. The length of the cross-sectional electrode 22 is the longest at the corner of the insulating package 21 and the shortest at the center of each of the four sides. still,
Reference numeral 24 denotes an electric path for electrically connecting the sectional electrode 22 to the semiconductor element 25, reference numeral 36 denotes a metal wire for wire bonding, and reference numeral 37 denotes a resin for sealing the semiconductor element 25.

【0016】このように、本実施の形態における半導体
装置においては、上記絶縁パッケージ21の外周部にス
リット状の断面電極22が放射状に配列されている。そ
のため、絶縁パッケージ21と樹脂37との線膨張係数
差によって絶縁パッケージ21のコーナー部に発生した
反りは、上記半導体装置をマザーボード等に実装する場
合にスリット状の断面電極22の変形によって緩和され
る。したがって、上記実装時に発生する上記コーナー部
でのマザーボードとの半田接続不良の発生を回避できる
のである。さらに、断面電極22を放射状に配列するこ
とによって、コーナー部の断面電極22の電路24との
接続点23が半導体素子25側に寄るために、コーナー
部の断面電極22に接続される電路24の長さを短くで
きる。
As described above, in the semiconductor device according to the present embodiment, the slit-shaped cross-sectional electrodes 22 are radially arranged on the outer peripheral portion of the insulating package 21. Therefore, the warpage generated at the corner of the insulating package 21 due to the difference in linear expansion coefficient between the insulating package 21 and the resin 37 is reduced by the deformation of the slit-shaped cross-sectional electrode 22 when the semiconductor device is mounted on a motherboard or the like. . Therefore, it is possible to avoid the occurrence of a poor solder connection with the motherboard at the corner portion, which occurs during the mounting. Further, by arranging the cross-sectional electrodes 22 radially, the connection point 23 of the corner cross-sectional electrode 22 with the electric circuit 24 is closer to the semiconductor element 25 side. Length can be shortened.

【0017】また、上記断面電極22の長さを、絶縁パ
ッケージ21のコーナー部では最長になり、各辺の中央
部では最短になり、上記コーナー部から中央部にかけて
は配列順に従って順次短くなるようにしている。したが
って、絶縁パッケージ21の各辺の中央部における電路
24の配線領域は広く、電路24の幅を狭くする必要が
ない。このことを、図3に従って説明する。
Further, the length of the cross-sectional electrode 22 is the longest at the corner of the insulating package 21, the shortest at the center of each side, and is gradually shortened from the corner to the center in the order of arrangement. I have to. Therefore, the wiring area of the electric circuit 24 at the center of each side of the insulating package 21 is wide, and it is not necessary to reduce the width of the electric circuit 24. This will be described with reference to FIG.

【0018】図3において、「C」で示すように従来の如
く総ての断面電極2を同じ長さにすると、辺26の中央
部の断面電極2aと半導体素子25との間隔aの中に、
「D」で示すように5本の電路4を配列する必要がある。
これに対して、「E」で示すように、辺26の中央部の断
面電極22aの長さをコーナー部の断面電極22の長さ
より短くした場合には、断面電極22aと半導体素子2
5との間隔bが間隔aよりも広くなる。したがって、
「F」で示すように間隔aよりも広い間隔b内に5本の電
路24を配列すればよく、電路24の幅を電路4の幅よ
りも広くできる。その結果、電路24の幅が狭くなるこ
とに起因する電流密度の低下や放熱性の低下を回避でき
るのである。尚、図3では、説明を簡単にするために断
面電極22を辺26に対して垂直に配列しているが、放
射状に配列されている場合にも同様である。
In FIG. 3, if all the cross-sectional electrodes 2 have the same length as in the prior art, as indicated by "C", the distance a between the cross-sectional electrode 2a at the center of the side 26 and the semiconductor element 25 becomes smaller. ,
As shown by "D", it is necessary to arrange five electric paths 4.
On the other hand, as shown by “E”, when the length of the cross-sectional electrode 22a at the center of the side 26 is shorter than the length of the cross-sectional electrode 22 at the corner, the cross-sectional electrode 22a and the semiconductor element 2
The distance b with respect to 5 is wider than the distance a. Therefore,
As shown by “F”, five electric circuits 24 may be arranged in the interval b wider than the interval a, and the width of the electric circuit 24 can be made wider than the width of the electric circuit 4. As a result, it is possible to avoid a decrease in current density and a decrease in heat dissipation due to a decrease in the width of the electric circuit 24. In FIG. 3, the cross-sectional electrodes 22 are arranged perpendicular to the side 26 for the sake of simplicity, but the same applies to the case where the cross-sectional electrodes 22 are arranged radially.

【0019】また、本実施の形態における半導体装置で
は、図4に示すように、断面電極22のスルーホールシ
ョルダー部31にはテーパを形成する。したがって、断
面電極形成時において絶縁パッケージ21の外周部を金
型等で切り落とす場合には、スルーホールショルダー部
31に発生する応力が分散されてスルーホールショルダ
ー部31にクラックが発生するのを防止できるのであ
る。
Further, in the semiconductor device according to the present embodiment, as shown in FIG. 4, the through-hole shoulder portion 31 of the cross-sectional electrode 22 is tapered. Therefore, when the outer peripheral portion of the insulating package 21 is cut off with a mold or the like at the time of forming the cross-sectional electrode, it is possible to prevent the stress generated in the through-hole shoulder portion 31 from being dispersed and to prevent the through-hole shoulder portion 31 from cracking. It is.

【0020】図5は、図1に示す半導体装置の製造工程
を示す。先ず、上記絶縁パッケージ21の外周となるべ
き位置に、放射状に且つコーナー部では最長であって各
辺の中央部では最短である長円形(レーストラック状)の
貫通孔が放射状に穿たれ、この貫通孔の内壁面に銅がメ
ッキされて金属電極が形成される。そして、絶縁パッケ
ージ21の外周に沿って金型等で上記貫通孔(金属電極)
の先端部が切り落とされて、図5(a)に示すように、絶
縁パッケージ21の外周部に銅の断面電極22が放射状
に形成される。そして更に、夫々の断面電極22からア
イランド部35の近傍まで電路24が形成される。
FIG. 5 shows a manufacturing process of the semiconductor device shown in FIG. First, at a position to be the outer periphery of the insulating package 21, an oblong (race track-shaped) through-hole is formed radially and radially and longest at a corner portion and shortest at a center portion of each side. Copper is plated on the inner wall surface of the through hole to form a metal electrode. Then, the through hole (metal electrode) is formed along the outer periphery of the insulating package 21 with a mold or the like.
5A is cut off, and as shown in FIG. 5A, a copper cross-sectional electrode 22 is formed radially on the outer peripheral portion of the insulating package 21. Further, the electric paths 24 are formed from the respective cross-sectional electrodes 22 to the vicinity of the island portions 35.

【0021】次に、図5(b)に示すように、上記絶縁パ
ッケージ21のアイランド部35に半導体素子25を例
えばペーストでダイボンドする。そうした後、図5(c)
に示すように、金ワイヤやアルミニウムワイヤや銅ワイ
ヤ等の金属線36によって、半導体素子25の接続端子
とこの接続端子に対応する電路24とに対してワイヤボ
ンディングを行う。次に、図5(d)に示すように、固形
タイプ樹脂のペレットあるいはエポキシ系液状樹脂等の
樹脂37で半導体素子25を封止して、本実施の形態の
半導体装置が完成する。
Next, as shown in FIG. 5B, the semiconductor element 25 is die-bonded to the island portion 35 of the insulating package 21 with, for example, a paste. After that, Fig. 5 (c)
As shown in (1), wire bonding is performed on the connection terminal of the semiconductor element 25 and the electric path 24 corresponding to the connection terminal by a metal wire 36 such as a gold wire, an aluminum wire, or a copper wire. Next, as shown in FIG. 5D, the semiconductor element 25 is sealed with a resin 37 such as a pellet of a solid type resin or an epoxy liquid resin to complete the semiconductor device of the present embodiment.

【0022】上述のようにして形成された半導体装置
は、外周部に断面電極22を有しているために、通常の
SMT(サーフェイス・マウント・テクノロジー)部品と同
様に、リフロー工程によるマザーボードへの実装が可能
となる。図6は、本実施の形態における半導体装置をマ
ザーボード41に実装した場合の断面電極22回りの拡
大斜視図である。一般に、絶縁パッケージ21と樹脂3
7との線膨張係数差によるパッケージの反りはパッケー
ジコーナー部43で最も大きく、各辺の中央に向かうほ
ど小さくなる。
Since the semiconductor device formed as described above has the cross-sectional electrode 22 on the outer peripheral portion, the semiconductor device is mounted on the motherboard by a reflow process in the same manner as a normal SMT (Surface Mount Technology) part. Implementation becomes possible. FIG. 6 is an enlarged perspective view around the cross-sectional electrode 22 when the semiconductor device according to the present embodiment is mounted on the motherboard 41. Generally, the insulating package 21 and the resin 3
The warpage of the package due to the difference in linear expansion coefficient from 7 is largest at the package corner 43 and becomes smaller toward the center of each side.

【0023】本実施の形態における半導体装置において
は、断面電極22はスリットの機能を有しており、その
長さが、パッケージコーナー部43で最長になり、各辺
の中央で最短になっている。したがって、パッケージコ
ーナー部43に発生する反りが、スリット状の断面電極
22の変形によって効果的に緩和される。また、パッケ
ージコーナー部43に向かうほど断面電極22の長さが
長いために、図6に見られるように、半田ミニスカス4
2を介したマザーボード41との接続面積も大きくな
る。以上のことから、上記マザーボード41に対する実
装時に絶縁パッケージ21のパッケージコーナー部43
での反りが矯正され、半田接続不良が発生しないのであ
る。
In the semiconductor device according to the present embodiment, the sectional electrode 22 has a slit function, and its length is the longest at the package corner 43 and the shortest at the center of each side. . Therefore, the warpage generated in the package corner 43 is effectively reduced by the deformation of the slit-shaped cross-sectional electrode 22. Further, since the length of the cross-sectional electrode 22 becomes longer toward the package corner 43, as shown in FIG.
2 and the connection area with the motherboard 41 via the second connector 2 also increases. From the above, the package corner portion 43 of the insulating package 21 at the time of mounting on the motherboard 41 is described.
Is corrected, and no solder connection failure occurs.

【0024】上述のように、上記絶縁パッケージ21の
外周部にはスリット状の断面電極22を放射状に設け、
断面電極22の長さを絶縁パッケージ21のコーナー部
で最長になり、4辺夫々の中央部で最短になるようにし
ている。したがって、マザーボード41に対する実装時
に、スリット状の断面電極22の変形によって、パッケ
ージコーナー部43の反りが効果的に緩和される。さら
に、パッケージコーナー部43では断面電極22の長さ
が長いので、マザーボード41と断面電極22との接続
面積が大きい。その結果、パッケージコーナー部43で
の絶縁パッケージ21の反りを矯正して半田接続不良を
防止できる。
As described above, a slit-shaped cross-sectional electrode 22 is radially provided on the outer peripheral portion of the insulating package 21.
The length of the sectional electrode 22 is set to be the longest at the corner of the insulating package 21 and the shortest at the center of each of the four sides. Therefore, the warpage of the package corner portion 43 is effectively reduced by the deformation of the slit-shaped cross-sectional electrode 22 during mounting on the motherboard 41. Further, since the length of the sectional electrode 22 is long at the package corner 43, the connection area between the motherboard 41 and the sectional electrode 22 is large. As a result, it is possible to correct the warpage of the insulating package 21 at the package corner 43 and prevent a poor solder connection.

【0025】また、上記断面電極22の長さは、上述の
ように、絶縁パッケージ21のコーナー部で最長にな
り、各辺の中央部で最短になっている。したがって、絶
縁パッケージ21の各辺の中央部における電路24の配
線領域は広く、電路24の幅を狭くする必要がない。そ
のために、電路24の幅が狭くなることに起因する電流
密度の低下や放熱性の低下を回避できる。
As described above, the length of the sectional electrode 22 is the longest at the corner of the insulating package 21 and the shortest at the center of each side. Therefore, the wiring area of the electric circuit 24 at the center of each side of the insulating package 21 is wide, and it is not necessary to reduce the width of the electric circuit 24. Therefore, it is possible to avoid a decrease in current density and a decrease in heat dissipation due to a decrease in the width of the electric circuit 24.

【0026】さらに、上記断面電極22におけるスルー
ホールショルダー部31にはテーパを形成している。し
たがって、断面電極形成時において絶縁パッケージ21
の外周部を金型等で切り落とす場合に、スルーホールシ
ョルダー部31に発生する応力が分散されてクラックが
発生しない。
Furthermore, the through-hole shoulder portion 31 of the cross-sectional electrode 22 is tapered. Therefore, when forming the cross-sectional electrode, the insulating package 21
When the outer peripheral portion is cut off with a mold or the like, the stress generated in the through-hole shoulder portion 31 is dispersed, and no crack occurs.

【0027】尚、上記実施の形態においては、断面電極
22を放射状に配列しているが、必ずしも放射状に配列
する必要はない。例えば、4辺の夫々に垂直方向に配列
してもパッケージコーナー部43での反りの緩和機能を
呈する。
Although the cross-sectional electrodes 22 are radially arranged in the above embodiment, they need not necessarily be radially arranged. For example, even if they are arranged in the vertical direction on each of the four sides, a function of alleviating the warpage at the package corner 43 is exhibited.

【0028】[0028]

【発明の効果】以上より明らかなように、請求項1に係
る発明の半導体装置は、絶縁パッケージの外周にはスリ
ット状の断面電極が形成されているので、マザーボード
等に対する実装時に、上記絶縁パッケージのコーナー部
の反りを緩和できる。また、上記断面電極の長さは上記
絶縁パッケージのコーナー部で最長になっているので、
上記実装時における上記コーナー部の断面電極の上記マ
ザーボードとの接続面積を大きくできる。その結果、上
記コーナー部の反りを無くすことができ、上記絶縁パッ
ケージの反りに起因する半田接続不良を防止できる。
As is clear from the above, in the semiconductor device according to the first aspect of the present invention, the slit-shaped cross-sectional electrodes are formed on the outer periphery of the insulating package. Of the corners can be reduced. Also, since the length of the cross-sectional electrode is the longest at the corner of the insulating package,
At the time of the mounting, the connection area of the cross-sectional electrode of the corner portion with the motherboard can be increased. As a result, it is possible to eliminate the warpage of the corner portion, and it is possible to prevent a poor solder connection due to the warpage of the insulating package.

【0029】さらに、上記断面電極の長さは、上記絶縁
パッケージのコーナー部に位置する断面電極が最長であ
り、一辺の中央に位置する断面電極が最小であり、上記
コーナー部と上記中央との間に位置する断面電極は上記
コーナー部から中央に向かう配列順に従って順次短くな
っているので、上記中央における電路の配線領域を広く
取ることができる。したがって、上記電路の幅を狭くす
る必要がなく、上記電路を狭くすることに起因する電流
密度の低下や放熱性の低下を回避できる。
Further, the length of the cross-sectional electrode is such that the cross-sectional electrode located at the corner of the insulating package is the longest, the cross-sectional electrode located at the center of one side is the shortest, and the length of the cross-sectional electrode is between the corner and the center. Since the cross-sectional electrodes located therebetween are sequentially shortened in the order of arrangement from the corner to the center, the wiring area of the electric path at the center can be widened. Therefore, it is not necessary to reduce the width of the electric circuit, and it is possible to avoid a decrease in current density and a decrease in heat dissipation due to the narrow electric circuit.

【0030】また、請求項2に係る発明の半導体装置に
おける上記断面電極は、放射状に配列されているので、
上記コーナー部の断面電極における上記電路との接続点
が上記半導体素子側に寄る。したがって、上記コーナー
部の断面電極に対する電路の長さを短くできる。
In the semiconductor device according to the second aspect of the present invention, the cross-sectional electrodes are radially arranged.
A connection point of the cross section electrode at the corner portion with the electric circuit is closer to the semiconductor element side. Therefore, the length of the electric path with respect to the cross-sectional electrode at the corner can be shortened.

【0031】また、請求項3に係る発明の半導体装置に
おける上記断面電極は、上記絶縁パッケージの上面およ
び下面における開口のエッジ部にテーパが形成されてい
るので、断面電極形成時において上記絶縁パッケージの
外周部を金型等で上記断面電極の先端部と共に切り落と
す場合に、上記断面電極のエッジ部に発生する応力が分
散される。したがって、上記金型等による切断時に上記
エッジ部にクラックが発生することがない。
In the semiconductor device according to the third aspect of the present invention, the cross-sectional electrodes are tapered at the edges of the openings on the upper surface and the lower surface of the insulating package. When the outer peripheral portion is cut off together with the tip of the sectional electrode by using a mold or the like, the stress generated at the edge of the sectional electrode is dispersed. Therefore, cracks do not occur at the edge portion when cutting with the mold or the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の半導体装置における平面図である。FIG. 1 is a plan view of a semiconductor device according to the present invention.

【図2】図1に示す半導体装置の斜視図である。FIG. 2 is a perspective view of the semiconductor device shown in FIG.

【図3】断面電極の長さをコーナー部で最長にした場合
に電路の幅を狭くする必要がなくなることの説明図であ
る。
FIG. 3 is an explanatory view showing that it is not necessary to reduce the width of an electric circuit when the length of a cross-sectional electrode is maximized at a corner portion.

【図4】図1における断面電極の横断面図である。FIG. 4 is a cross-sectional view of the cross-sectional electrode in FIG.

【図5】図1に示す半導体装置の製造工程を示す図であ
る。
FIG. 5 is a view illustrating a manufacturing process of the semiconductor device illustrated in FIG. 1;

【図6】図1に示す半導体装置をマザーボードに実装し
た場合の断面電極回りの拡大斜視図である。
FIG. 6 is an enlarged perspective view around a cross-sectional electrode when the semiconductor device shown in FIG. 1 is mounted on a motherboard.

【図7】従来の断面電極が形成された半導体装置の平面
図である。
FIG. 7 is a plan view of a conventional semiconductor device on which a cross-sectional electrode is formed.

【図8】図7における断面電極2の横断面図である。8 is a transverse sectional view of the sectional electrode 2 in FIG.

【符号の説明】[Explanation of symbols]

21…絶縁パッケージ、 22…断面電極、
24…電路、 25…半導体素
子、31…スルーホールショルダー部、 35…アイラ
ンド部、36…金属線、 37…樹
脂、41…マザーボード、 42…半田ミ
ニスカス部、43…パッケージコーナー部。
21: insulating package, 22: sectional electrode,
Reference numeral 24: electric circuit, 25: semiconductor element, 31: through-hole shoulder, 35: island, 36: metal wire, 37: resin, 41: motherboard, 42: solder mini-skas, 43: package corner.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 絶縁パッケージと、この絶縁パッケージ
に載置されて樹脂で封止されている半導体素子と、上記
絶縁パッケージの外周に形成された断面電極と、上記絶
縁パッケージ上に形成されて上記半導体素子と断面電極
とを電気的に接続する電路を有する半導体装置におい
て、 上記断面電極は、スリット状に形成されており、 上記断面電極の長さは、上記絶縁パッケージのコーナー
部に位置する断面電極が最長であり、一辺の中央に位置
する断面電極が最短であり、上記コーナー部と上記中央
との間に位置する断面電極は上記コーナー部から上記中
央に向かう配列順に従って順次短くなっていることを特
徴とする半導体装置。
An insulating package; a semiconductor element mounted on the insulating package and sealed with a resin; a cross-sectional electrode formed on an outer periphery of the insulating package; In a semiconductor device having an electric path for electrically connecting a semiconductor element and a cross-sectional electrode, the cross-sectional electrode is formed in a slit shape, and a length of the cross-sectional electrode is a cross-section positioned at a corner of the insulating package. The electrode is the longest, the cross-sectional electrode located at the center of one side is the shortest, and the cross-sectional electrodes located between the corner and the center are sequentially shortened according to the arrangement order from the corner to the center. A semiconductor device characterized by the above-mentioned.
【請求項2】 請求項1に記載の半導体装置において、 上記断面電極は、放射状に配列されていることを特徴と
する半導体装置。
2. The semiconductor device according to claim 1, wherein the cross-sectional electrodes are arranged radially.
【請求項3】 請求項1に記載の半導体装置において、 上記断面電極は、上記絶縁パッケージの上面および下面
における開口のエッジ部に、テーパが形成されているこ
とを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein the cross-sectional electrode has a taper at an edge portion of an opening on an upper surface and a lower surface of the insulating package.
JP12945897A 1997-05-20 1997-05-20 Semiconductor device Pending JPH10321753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12945897A JPH10321753A (en) 1997-05-20 1997-05-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12945897A JPH10321753A (en) 1997-05-20 1997-05-20 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH10321753A true JPH10321753A (en) 1998-12-04

Family

ID=15009997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12945897A Pending JPH10321753A (en) 1997-05-20 1997-05-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH10321753A (en)

Similar Documents

Publication Publication Date Title
US7183630B1 (en) Lead frame with plated end leads
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
JPH09260550A (en) Semiconductor device
JP7210868B2 (en) semiconductor equipment
JP2002118221A (en) Semiconductor device and lead frame used for the semiconductor device
US20080308927A1 (en) Semiconductor device with heat sink plate
US20230395483A1 (en) Semiconductor device
JP2000012732A (en) Structure of bga-type semiconductor device
US6833512B2 (en) Substrate board structure
JP7173487B2 (en) semiconductor equipment
JP2000058739A (en) Semiconductor device and lead frame for using manufacture thereof
JP2001035961A (en) Semiconductor and manufacture thereof
JPH10321753A (en) Semiconductor device
JP2001203301A (en) Resin sealed semiconductor device and manufacturing method thereof
JP4329187B2 (en) Semiconductor element
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
JP4439143B2 (en) Resin-sealed semiconductor device
JPH0547836A (en) Mounting structure of semiconductor device
JP2000340732A (en) Lead frame for semiconductor device and semiconductor device using the same
JPH09199631A (en) Structure and fabrication method of semiconductor device
JP2596399B2 (en) Semiconductor device
JP3693509B2 (en) Semiconductor device
JP2005093559A (en) Semiconductor package and method of manufacturing same
JP2023028770A (en) Lead frame and electronic component
JP3164084B2 (en) Semiconductor device frame