JPH10321487A - Ｉｉｉ−ｖ族化合物半導体ウェハ - Google Patents
Ｉｉｉ−ｖ族化合物半導体ウェハInfo
- Publication number
- JPH10321487A JPH10321487A JP9132033A JP13203397A JPH10321487A JP H10321487 A JPH10321487 A JP H10321487A JP 9132033 A JP9132033 A JP 9132033A JP 13203397 A JP13203397 A JP 13203397A JP H10321487 A JPH10321487 A JP H10321487A
- Authority
- JP
- Japan
- Prior art keywords
- iii
- wafer
- compound semiconductor
- semiconductor wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 230000003746 surface roughness Effects 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 claims description 24
- 230000002159 abnormal effect Effects 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 claims 15
- 238000000034 method Methods 0.000 abstract description 27
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 8
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 26
- 238000006243 chemical reaction Methods 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 229910021617 Indium monochloride Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- APHGZSBLRQFRCA-UHFFFAOYSA-M indium(1+);chloride Chemical compound [In]Cl APHGZSBLRQFRCA-UHFFFAOYSA-M 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 デバイスプロセスで割れが生じにくいＩＩＩ
−Ｖ族化合物半導体ウェハを提供する。 【解決手段】 ＩＩＩ−Ｖ族化合物半導体からなるウェ
ハ２１は、断面がほぼ半径Ｒの円弧形状を有するように
外周端部が面取りされた、ＩＩＩ−Ｖ族化合物からなる
基板２２と、基板２２上に形成されたＩＩＩ−Ｖ族化合
物層からなるエピタキシャル層２６とを備える。ウェハ
２２の外周端縁から距離Ｌだけ離れた位置までの部分が
除去されており、距離Ｌが式Ｒ≦Ｌ≦３Ｒの関係を満足
する。
−Ｖ族化合物半導体ウェハを提供する。 【解決手段】 ＩＩＩ−Ｖ族化合物半導体からなるウェ
ハ２１は、断面がほぼ半径Ｒの円弧形状を有するように
外周端部が面取りされた、ＩＩＩ−Ｖ族化合物からなる
基板２２と、基板２２上に形成されたＩＩＩ−Ｖ族化合
物層からなるエピタキシャル層２６とを備える。ウェハ
２２の外周端縁から距離Ｌだけ離れた位置までの部分が
除去されており、距離Ｌが式Ｒ≦Ｌ≦３Ｒの関係を満足
する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＩＩ−Ｖ族化
合物半導体ウェハに関し、特に、気相エピタキシャル成
長法により成長したエピタキシャル層を有するＩＩＩ−
Ｖ族化合物半導体ウェハに関するものである。
合物半導体ウェハに関し、特に、気相エピタキシャル成
長法により成長したエピタキシャル層を有するＩＩＩ−
Ｖ族化合物半導体ウェハに関するものである。
【０００２】
【従来の技術】近年、光通信の発達によりフォトダイオ
ードなどの生産量が増加している。フォトダイオードと
して、たとえば、インジウム−リン（以下、ＩｎＰと称
する）基板の上にクロライド気相成長法によりエピタキ
シャル層を成長した、ＩｎＰフォトダイオード（以下、
ｐｉｎ−ＰＤと称する）が実用化されている。
ードなどの生産量が増加している。フォトダイオードと
して、たとえば、インジウム−リン（以下、ＩｎＰと称
する）基板の上にクロライド気相成長法によりエピタキ
シャル層を成長した、ＩｎＰフォトダイオード（以下、
ｐｉｎ−ＰＤと称する）が実用化されている。
【０００３】ｐｉｎ−ＰＤを製造する場合には、ＩｎＰ
インゴットを輪切りにしてチャンファー加工、研磨加工
を施しＩｎＰ基板を形成する。次に、この基板上にＩＩ
Ｉ−Ｖ族化合物層をエピタキシャル成長させたＩｎＰウ
ェハ上にＺｎ拡散層や保護膜などを形成する。このよう
な製造工程においては、通常は直径２インチで成長させ
たＩｎＰウェハを矩形に切出し、その後Ｚｎ拡散層など
を形成するデバイスプロセスに投入しているが、最近で
は、コストダウンを図るために直径２インチの円形のウ
ェハのままデバイスプロセスを行なう場合が多い。
インゴットを輪切りにしてチャンファー加工、研磨加工
を施しＩｎＰ基板を形成する。次に、この基板上にＩＩ
Ｉ−Ｖ族化合物層をエピタキシャル成長させたＩｎＰウ
ェハ上にＺｎ拡散層や保護膜などを形成する。このよう
な製造工程においては、通常は直径２インチで成長させ
たＩｎＰウェハを矩形に切出し、その後Ｚｎ拡散層など
を形成するデバイスプロセスに投入しているが、最近で
は、コストダウンを図るために直径２インチの円形のウ
ェハのままデバイスプロセスを行なう場合が多い。
【０００４】ＩｎＰウェハはデバイスプロセスにおいて
ピンセットでつかまれたり、機械で挟まれて搬送される
ことが多いため、ウェハの端部が欠けたり割れたりする
ことがある。これを防止するため、従来より、基板の端
部に面取り部を形成することが行なわれる。たとえば実
開昭５８−１０３１４４号公報には、ＧａＡｓ基板の端
部に所定の面取り部を形成して鏡面研磨時のひっかき傷
や、工程移動の際の欠けを防止する技術が記載されてい
る。
ピンセットでつかまれたり、機械で挟まれて搬送される
ことが多いため、ウェハの端部が欠けたり割れたりする
ことがある。これを防止するため、従来より、基板の端
部に面取り部を形成することが行なわれる。たとえば実
開昭５８−１０３１４４号公報には、ＧａＡｓ基板の端
部に所定の面取り部を形成して鏡面研磨時のひっかき傷
や、工程移動の際の欠けを防止する技術が記載されてい
る。
【０００５】また、特開平６−６１２０１号公報では、
シリコン基板の端部に所定の面取り部を形成してエッジ
クラウンの発生を防止する技術が開示されている。
シリコン基板の端部に所定の面取り部を形成してエッジ
クラウンの発生を防止する技術が開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、面取り
部を形成したＩｎＰ基板上にエピタキシャル層を成長さ
せたウェハをデバイスプロセスに投入した場合には、不
純物導入のための拡散工程、保護膜形成のための熱ＣＶ
Ｄ工程、異物除去のための超音波洗浄工程などでウェハ
に割れが発生するという問題が生じている。
部を形成したＩｎＰ基板上にエピタキシャル層を成長さ
せたウェハをデバイスプロセスに投入した場合には、不
純物導入のための拡散工程、保護膜形成のための熱ＣＶ
Ｄ工程、異物除去のための超音波洗浄工程などでウェハ
に割れが発生するという問題が生じている。
【０００７】そこで、この発明は、このような問題を解
決するためになされたものであり、デバイスプロセスで
割れが生じにくいＩＩＩ−Ｖ族化合物半導体ウェハを提
供することである。
決するためになされたものであり、デバイスプロセスで
割れが生じにくいＩＩＩ−Ｖ族化合物半導体ウェハを提
供することである。
【０００８】
【課題を解決するための手段】この発明の１つの局面に
従ったＩＩＩ−Ｖ族化合物半導体ウェハは、断面がほぼ
半径Ｒの円弧形状を有するように外周縁部が面取りされ
た、ＩＩＩ−Ｖ族化合物からなる半導体基板と、この基
板上に形成されたＩＩＩ−Ｖ族化合物層とを備える。Ｉ
ＩＩ−Ｖ族化合物半導体ウェハの外周端縁から距離Ｌだ
け離れた位置までの部分が除去されており、距離Ｌが式
Ｒ≦Ｌ≦３Ｒを満足する。
従ったＩＩＩ−Ｖ族化合物半導体ウェハは、断面がほぼ
半径Ｒの円弧形状を有するように外周縁部が面取りされ
た、ＩＩＩ−Ｖ族化合物からなる半導体基板と、この基
板上に形成されたＩＩＩ−Ｖ族化合物層とを備える。Ｉ
ＩＩ−Ｖ族化合物半導体ウェハの外周端縁から距離Ｌだ
け離れた位置までの部分が除去されており、距離Ｌが式
Ｒ≦Ｌ≦３Ｒを満足する。
【０００９】また、ＩＩＩ−Ｖ族化合物層は、基板の主
表面にほぼ平行な面として（１００）面を有するように
形成されていることが好ましい。
表面にほぼ平行な面として（１００）面を有するように
形成されていることが好ましい。
【００１０】さらに、除去されて形成されたＩＩＩ−Ｖ
族化合物半導体ウェハの外周端縁の表面粗さＲｍａｘが
２μｍ以下であることが好ましい。
族化合物半導体ウェハの外周端縁の表面粗さＲｍａｘが
２μｍ以下であることが好ましい。
【００１１】この発明の別の局面に従ったＩＩＩ−Ｖ族
化合物半導体ウェハは、ＩＩＩ−Ｖ族化合物からなる半
導体基板と、この半導体基板上に形成されたＩＩＩ−Ｖ
族化合物層とを備える。ＩＩＩ−Ｖ族化合物半導体ウェ
ハの外周縁部でエピタキシャル異常成長部が除去されて
いる。ここで、エピタキシャル異常成長部とは、ＩＩＩ
−Ｖ族化合物層において、相対的に厚さが厚くなってい
る部分をいう。
化合物半導体ウェハは、ＩＩＩ−Ｖ族化合物からなる半
導体基板と、この半導体基板上に形成されたＩＩＩ−Ｖ
族化合物層とを備える。ＩＩＩ−Ｖ族化合物半導体ウェ
ハの外周縁部でエピタキシャル異常成長部が除去されて
いる。ここで、エピタキシャル異常成長部とは、ＩＩＩ
−Ｖ族化合物層において、相対的に厚さが厚くなってい
る部分をいう。
【００１２】また、ＩＩＩ−Ｖ族化合物半導体ウェハの
外周端縁からの距離が０．１ｍｍまでの部分では半導体
基板が露出していることが好ましい。
外周端縁からの距離が０．１ｍｍまでの部分では半導体
基板が露出していることが好ましい。
【００１３】また、断面がほぼ半径ｒの円弧形状を有す
るようにＩＩＩ−Ｖ族化合物半導体ウェハの外周縁部が
面取りされており、半径ｒは０．１ｍｍ以上であること
が好ましい。
るようにＩＩＩ−Ｖ族化合物半導体ウェハの外周縁部が
面取りされており、半径ｒは０．１ｍｍ以上であること
が好ましい。
【００１４】
【発明の実施の形態】発明者らは、上述したデバイスプ
ロセス中でのウェハの割れの発生を防止するために、ま
ず割れの原因の究明を行なった。その結果、ＩｎＰ基板
上にＩｎＧａＡｓエピタキシャル層を成長させたウェハ
においては、ウェハの周辺部の特定面方位部分でエピタ
キシャル層が異常に高速成長し、この部分で特にウェハ
の割れが多発することを見出した。
ロセス中でのウェハの割れの発生を防止するために、ま
ず割れの原因の究明を行なった。その結果、ＩｎＰ基板
上にＩｎＧａＡｓエピタキシャル層を成長させたウェハ
においては、ウェハの周辺部の特定面方位部分でエピタ
キシャル層が異常に高速成長し、この部分で特にウェハ
の割れが多発することを見出した。
【００１５】図１は、ＩｎＰ基板上に成長したＩｎＧａ
Ａｓエピタキシャル層を示す断面図である。図１を参照
して、ＩｎＰ基板１の表面にＩＩＩ−Ｖ族化合物層とし
てのＩｎＧａＡｓエピタキシャル層２が形成されてい
る。矢印（１００）、矢印（１１１）、矢印（０１１）
は、それぞれ、ＩｎＰ基板１の（１００）面、（１１
１）面、（０１１）面を示す。ＩｎＰ基板１の外周縁部
は半径Ｒの円弧形状である。ＩｎＧａＡｓエピタキシャ
ル層２のうち部分２Ｘでは異常な高速成長のため層が厚
くなっている。また、部分２Ｙでは、逆に、ＩｎＧａＡ
ｓエピタキシャル層の厚みが薄くなっている。このよう
に、エピタキシャル層２の厚さが部分的に異なるウェハ
をデバイスプロセスに投入すると、ＩｎＰ基板１とＩｎ
ＧａＡｓエピタキシャル層２の熱膨張係数が大きく異な
るため、デバイスプロセス中の熱サイクルにより大きな
応力が発生し、厚さが厚い部分２Ｘにクラックが生じ、
ウェハの割れの原因となることがわかった。
Ａｓエピタキシャル層を示す断面図である。図１を参照
して、ＩｎＰ基板１の表面にＩＩＩ−Ｖ族化合物層とし
てのＩｎＧａＡｓエピタキシャル層２が形成されてい
る。矢印（１００）、矢印（１１１）、矢印（０１１）
は、それぞれ、ＩｎＰ基板１の（１００）面、（１１
１）面、（０１１）面を示す。ＩｎＰ基板１の外周縁部
は半径Ｒの円弧形状である。ＩｎＧａＡｓエピタキシャ
ル層２のうち部分２Ｘでは異常な高速成長のため層が厚
くなっている。また、部分２Ｙでは、逆に、ＩｎＧａＡ
ｓエピタキシャル層の厚みが薄くなっている。このよう
に、エピタキシャル層２の厚さが部分的に異なるウェハ
をデバイスプロセスに投入すると、ＩｎＰ基板１とＩｎ
ＧａＡｓエピタキシャル層２の熱膨張係数が大きく異な
るため、デバイスプロセス中の熱サイクルにより大きな
応力が発生し、厚さが厚い部分２Ｘにクラックが生じ、
ウェハの割れの原因となることがわかった。
【００１６】以上のことから、この発明では、（１１
１）面付近で異常成長を起こしたウェハの端部をエピタ
キシャル成長後に点線３で示す位置まで除去することに
より異常成長部をなくしているため、デバイスプロセス
中で割れが生じにくいＩＩＩ−Ｖ族化合物半導体ウェハ
１０を得ることができる。
１）面付近で異常成長を起こしたウェハの端部をエピタ
キシャル成長後に点線３で示す位置まで除去することに
より異常成長部をなくしているため、デバイスプロセス
中で割れが生じにくいＩＩＩ−Ｖ族化合物半導体ウェハ
１０を得ることができる。
【００１７】また、実験を重ねた結果、基板の断面がほ
ぼ半径Ｒの円弧形状を有するように外周縁部が面取りさ
れたウェハ１０では、外周端縁からの距離が０〜Ｒの部
分において、特に、異常成長部が発生しやすいことを発
見した。したがって、ウェハの端縁から少なくとも距離
Ｒの部分を取除けば、異常成長部は除去される。一方、
ウェハを除去する量が小さいほどＩｎＰ基板を有効に活
用できるため、除去量は小さいほどよい。しかしなが
ら、現在の設備での位置決め精度は、現在よく使用して
いる基板の半径Ｒ（＝０．２５ｍｍ）にほぼ等しいた
め、除去量には±Ｒのばらつきがある。したがって、除
去量の上限値を３Ｒとすれば、最悪の場合でもウェハの
端縁から距離Ｒの部分を除去することができる。
ぼ半径Ｒの円弧形状を有するように外周縁部が面取りさ
れたウェハ１０では、外周端縁からの距離が０〜Ｒの部
分において、特に、異常成長部が発生しやすいことを発
見した。したがって、ウェハの端縁から少なくとも距離
Ｒの部分を取除けば、異常成長部は除去される。一方、
ウェハを除去する量が小さいほどＩｎＰ基板を有効に活
用できるため、除去量は小さいほどよい。しかしなが
ら、現在の設備での位置決め精度は、現在よく使用して
いる基板の半径Ｒ（＝０．２５ｍｍ）にほぼ等しいた
め、除去量には±Ｒのばらつきがある。したがって、除
去量の上限値を３Ｒとすれば、最悪の場合でもウェハの
端縁から距離Ｒの部分を除去することができる。
【００１８】また、ＩＩＩ−Ｖ族化合物層としてのＩｎ
ＧａＡｓエピタキシャル層２は、ＩｎＰ基板１の主表面
にほぼ平行な面として（１００）面を有するように形成
されていれば、異常成長する部分２Ｘが（１１１）面と
なり、上述の条件を満たす可能性が高くなるので好まし
い。
ＧａＡｓエピタキシャル層２は、ＩｎＰ基板１の主表面
にほぼ平行な面として（１００）面を有するように形成
されていれば、異常成長する部分２Ｘが（１１１）面と
なり、上述の条件を満たす可能性が高くなるので好まし
い。
【００１９】また、除去されて形成されたＩＩＩ−Ｖ族
化合物半導体ウェハの外周端縁３の表面粗さＲｍａｘが
２μｍ以下であれば、ウェハの割れにつながる起点が存
在しないためさらに好ましい。
化合物半導体ウェハの外周端縁３の表面粗さＲｍａｘが
２μｍ以下であれば、ウェハの割れにつながる起点が存
在しないためさらに好ましい。
【００２０】この発明に従ったＩＩＩ−Ｖ族化合物半導
体ウェハにおいては、図１に示すように、ウェハの外周
端縁部でエピタキシャル異常成長部２Ｘが除去されてい
るため、デバイスプロセス中で割れが生じにくくなる。
体ウェハにおいては、図１に示すように、ウェハの外周
端縁部でエピタキシャル異常成長部２Ｘが除去されてい
るため、デバイスプロセス中で割れが生じにくくなる。
【００２１】また、ウェハ１０の外周端縁からの距離が
０．１ｍｍまでの部分でＩｎＰ基板１が露出していれば
デバイスプロセス中で割れが生じにくいことがわかっ
た。
０．１ｍｍまでの部分でＩｎＰ基板１が露出していれば
デバイスプロセス中で割れが生じにくいことがわかっ
た。
【００２２】また、断面がほぼ半径ｒの円弧形状を有す
るようにウェハ１０の外周縁部が面取りされており、ｒ
は０．１ｍｍ以上であることが好ましい。ここで、ｒを
０．１ｍｍ以上としたのは、現在半径が０．１ｍｍ未満
の面取り用の砥石がないためであり、もしそのような砥
石ができたとしても、砥石を構成するダイヤの粒径が約
０．０５μｍであるため、十分な加工精度が得られず加
工面の平坦性に問題があるからである。さらに、半径が
０．１ｍｍ未満の面取り加工をしたとしても、このよう
な面取りではウェハの端部が尖ったものとなるため、ウ
ェハ研磨中やデバイスプロセス中で、ウェハの端部が欠
けやすくなるという問題があるからである。
るようにウェハ１０の外周縁部が面取りされており、ｒ
は０．１ｍｍ以上であることが好ましい。ここで、ｒを
０．１ｍｍ以上としたのは、現在半径が０．１ｍｍ未満
の面取り用の砥石がないためであり、もしそのような砥
石ができたとしても、砥石を構成するダイヤの粒径が約
０．０５μｍであるため、十分な加工精度が得られず加
工面の平坦性に問題があるからである。さらに、半径が
０．１ｍｍ未満の面取り加工をしたとしても、このよう
な面取りではウェハの端部が尖ったものとなるため、ウ
ェハ研磨中やデバイスプロセス中で、ウェハの端部が欠
けやすくなるという問題があるからである。
【００２３】
【実施例】以下、この発明の実施例について、図面を参
照して説明する。図２は、気相エピタキシャル成長装置
を示す模式図である。図３はこの発明に従って製造した
ウェハの断面を示す図である。図４は、図３中のＩＶで
囲んだ部分の拡大断面図である。図２を参照して、気相
エピタキシャル成長装置１１は、反応器１２と、駆動手
段１３と、ヒータ１４ａ、１４ｂと、ソースボード１
５、１６、１７と、ソース容器１８、１９、２０とを備
える。反応器１２内にインジウム（Ｉｎ）が入ったソー
スボード１５、１７と、ガリウム（Ｇａ）が入ったソー
スボード１６とが設けられる。駆動装置１３は基板２２
を矢印で示す方向に回転させるために設けられる。Ａｓ
Ｃｌ3 が入ったソース容器１８、１９と、ＰＣｌ3 が入
ったソース容器２０には、それぞれ、配管１０１〜１０
３を介して水素が送り込まれる。ソース容器１８はソー
スボード１５と、ソース容器１９はソースボード１６
と、ソース容器２０はソースボード１７と配管１０４〜
１０６を介してそれぞれ接続される。ヒータ１４ａ、１
４ｂが反応器１２を加熱する。
照して説明する。図２は、気相エピタキシャル成長装置
を示す模式図である。図３はこの発明に従って製造した
ウェハの断面を示す図である。図４は、図３中のＩＶで
囲んだ部分の拡大断面図である。図２を参照して、気相
エピタキシャル成長装置１１は、反応器１２と、駆動手
段１３と、ヒータ１４ａ、１４ｂと、ソースボード１
５、１６、１７と、ソース容器１８、１９、２０とを備
える。反応器１２内にインジウム（Ｉｎ）が入ったソー
スボード１５、１７と、ガリウム（Ｇａ）が入ったソー
スボード１６とが設けられる。駆動装置１３は基板２２
を矢印で示す方向に回転させるために設けられる。Ａｓ
Ｃｌ3 が入ったソース容器１８、１９と、ＰＣｌ3 が入
ったソース容器２０には、それぞれ、配管１０１〜１０
３を介して水素が送り込まれる。ソース容器１８はソー
スボード１５と、ソース容器１９はソースボード１６
と、ソース容器２０はソースボード１７と配管１０４〜
１０６を介してそれぞれ接続される。ヒータ１４ａ、１
４ｂが反応器１２を加熱する。
【００２４】このような装置を用いて、まず、ヒータ１
４ａ、１４ｂの出力を調整して反応器１２内に図２の
（Ｂ）で示すような温度分布を形成した。次に、イオウ
がドープされたＩｎＰからなる基板２２を駆動手段１３
にセットした。基板２２の直径は５１ｍｍであり、厚さ
は４５０μｍとした。図３で示すように、基板２２の端
部断面の半径Ｒを０．２５ｍｍとした。駆動手段１３に
より基板２２を図２中の下側へ回転させて移動させた。
この状態でソース容器２０に配管１０３を介して水素ガ
スを送り込むことにより、ソース容器２０では以下の
（１）で示す化学反応を起こした。
４ａ、１４ｂの出力を調整して反応器１２内に図２の
（Ｂ）で示すような温度分布を形成した。次に、イオウ
がドープされたＩｎＰからなる基板２２を駆動手段１３
にセットした。基板２２の直径は５１ｍｍであり、厚さ
は４５０μｍとした。図３で示すように、基板２２の端
部断面の半径Ｒを０．２５ｍｍとした。駆動手段１３に
より基板２２を図２中の下側へ回転させて移動させた。
この状態でソース容器２０に配管１０３を介して水素ガ
スを送り込むことにより、ソース容器２０では以下の
（１）で示す化学反応を起こした。
【００２５】
【化１】
【００２６】上述の（１）で示す反応により生じたＰ4
とＨＣｌがソースボード１７へ送り込まれ、以下の
（２）で示す化学反応が起きた。
とＨＣｌがソースボード１７へ送り込まれ、以下の
（２）で示す化学反応が起きた。
【００２７】
【化２】
【００２８】ソースボード１７へ送り込まれたＰ4 と、
上述の（２）で示す反応により生じたＩｎＣｌとＨ2 が
基板２２上で以下の（３）で示す化学反応を起こした。
上述の（２）で示す反応により生じたＩｎＣｌとＨ2 が
基板２２上で以下の（３）で示す化学反応を起こした。
【００２９】
【化３】
【００３０】（３）で示す式より、図４で示すように基
板２２上に厚さ約２μｍのＩｎＰバッファ層２３を成長
させた。
板２２上に厚さ約２μｍのＩｎＰバッファ層２３を成長
させた。
【００３１】次に駆動手段１３を用いて基板２２を図２
中の上側へ回転させて移動させ、ソース容器１８へ配管
１０１、１０２を介して水素ガスを送り込むことによ
り、ソース容器１８、１９では以下の（４）で示す反応
を起こさせた。
中の上側へ回転させて移動させ、ソース容器１８へ配管
１０１、１０２を介して水素ガスを送り込むことによ
り、ソース容器１８、１９では以下の（４）で示す反応
を起こさせた。
【００３２】
【化４】
【００３３】上述の（４）で示した反応により生じたＡ
ｓ4 とＨＣｌが配管１０４を介してソースボード１５へ
送り込まれ、以下の（５）で示す化学反応が起きた。
ｓ4 とＨＣｌが配管１０４を介してソースボード１５へ
送り込まれ、以下の（５）で示す化学反応が起きた。
【００３４】
【化５】
【００３５】また、上述の（４）で示した反応により生
じたＡｓ4 とＨＣｌが配管１０５を介してソースボード
１６へ送り込まれることにより、以下の（６）で示す化
学反応が起きた。
じたＡｓ4 とＨＣｌが配管１０５を介してソースボード
１６へ送り込まれることにより、以下の（６）で示す化
学反応が起きた。
【００３６】
【化６】
【００３７】ソースボード１５へ送り込まれたＡｓ4
と、ソースボード１５で生じたＩｎＣｌと、ソースボー
ド１６で生じたＧａＣｌと、ソースボード１５、１６で
生じたＨ2 以下の（７）で示す化学反応を起こした。
と、ソースボード１５で生じたＩｎＣｌと、ソースボー
ド１６で生じたＧａＣｌと、ソースボード１５、１６で
生じたＨ2 以下の（７）で示す化学反応を起こした。
【００３８】
【化７】
【００３９】（７）で示す式より、図４で示すように基
板２２上に厚さ３μｍのＩｎＧａＡｓ受光層２４を形成
した。
板２２上に厚さ３μｍのＩｎＧａＡｓ受光層２４を形成
した。
【００４０】駆動手段１３を用いて基板２２を図２中の
下側へ移動させてバッファタンク２０に水素ガスを送り
込むことにより、図４で示すように基板２２上に厚さ約
１．５μｍのＩｎＰ窓層２５を形成した。これにより、
図３で示すように、基板２２上にＩＩＩ−Ｖ族化合物層
としてのエピタキシャル層２６が形成されたウェハ２１
をクロライドＶＰＥ法により製造した。
下側へ移動させてバッファタンク２０に水素ガスを送り
込むことにより、図４で示すように基板２２上に厚さ約
１．５μｍのＩｎＰ窓層２５を形成した。これにより、
図３で示すように、基板２２上にＩＩＩ−Ｖ族化合物層
としてのエピタキシャル層２６が形成されたウェハ２１
をクロライドＶＰＥ法により製造した。
【００４１】次に、ウェハ２１を反応器１２から取出
し、ウェハ２１の面のうちエピタキシャル層２６が成長
していない面２７を真空吸引して保持した。粒度♯８０
０で円弧半径０．２５ｍｍの図５で示すダイヤモンド砥
石を図３の矢印２８で示す方向からウェハ２１に接触さ
せ、ウェハ２１の端縁からの距離が０．４ｍｍの部分、
すなわち図３中のＡで示す部分までを除去した。また、
仕上げ加工時の負荷低減と異常成長部を完全に除去する
ためにウェハ２１のエッジからの距離が０．１ｍｍ以上
０．２ｍｍ以下の部分に面取りを施し、ウェハ２１のエ
ッジをＢで示す形状とした。
し、ウェハ２１の面のうちエピタキシャル層２６が成長
していない面２７を真空吸引して保持した。粒度♯８０
０で円弧半径０．２５ｍｍの図５で示すダイヤモンド砥
石を図３の矢印２８で示す方向からウェハ２１に接触さ
せ、ウェハ２１の端縁からの距離が０．４ｍｍの部分、
すなわち図３中のＡで示す部分までを除去した。また、
仕上げ加工時の負荷低減と異常成長部を完全に除去する
ためにウェハ２１のエッジからの距離が０．１ｍｍ以上
０．２ｍｍ以下の部分に面取りを施し、ウェハ２１のエ
ッジをＢで示す形状とした。
【００４２】次に、粒度♯２０００、円弧半径０．２５
ｍｍのダイヤモンド砥石を用いてウェハ２１のエッジか
らの距離が０．１ｍｍの部分を除去し、ウェハ２１のエ
ッジをＣで示す形状とした。また、ウェハ２１のエッジ
からの距離が０．２〜０．２５ｍｍの部分の面取りを行
ないウェハ２１のエッジをＤで示す形状とした。ウェハ
２１の端面の表面粗さＲｍａｘが２．０μｍ以下とな
り、ウェハ２１の直径が５０ｍｍとなり、本発明による
ウェハが完成した。以上のようにして製造したウェハを
デバイスプロセスに投入したところ、従来発生していた
割れの発生率が約１／５となった。
ｍｍのダイヤモンド砥石を用いてウェハ２１のエッジか
らの距離が０．１ｍｍの部分を除去し、ウェハ２１のエ
ッジをＣで示す形状とした。また、ウェハ２１のエッジ
からの距離が０．２〜０．２５ｍｍの部分の面取りを行
ないウェハ２１のエッジをＤで示す形状とした。ウェハ
２１の端面の表面粗さＲｍａｘが２．０μｍ以下とな
り、ウェハ２１の直径が５０ｍｍとなり、本発明による
ウェハが完成した。以上のようにして製造したウェハを
デバイスプロセスに投入したところ、従来発生していた
割れの発生率が約１／５となった。
【００４３】図６は上述のような工程で製造したウェハ
の平面図である。図７は図６中のＶＩＩ−ＶＩＩ線に沿
ってみたへき開断面図である。図８は、異常成長部を除
去していないウェハの図６で示す部分に相当するへき開
断面図である。図７で示すこの発明のウェハ１０１は、
基板１０３とエピタキシャル層１０４により構成され、
ウェハの外周部１０２での異常成長部が除去できている
ことがわかる。また、図７で示す本発明のウェハ１０１
では、外周部１０２に歪がないため、多数の線状の傷が
発生していないことがわかる。一方、異常成長部を除去
していない図８で示すウェハ２０１は、基板２０３とエ
ピタキシャル層２０４により構成され、外周部２０２の
歪により生ずる多数の線状の傷２０５が発生しているこ
とがわかる。また、ウェハ２０１では、異常成長部で
は、平坦部に比べてエピタキシャル膜が約３倍の厚さと
なっている。このことからも、本発明では、異常成長部
を除去することによりウェハの周辺部の歪が有効に除去
されていることがわかる。
の平面図である。図７は図６中のＶＩＩ−ＶＩＩ線に沿
ってみたへき開断面図である。図８は、異常成長部を除
去していないウェハの図６で示す部分に相当するへき開
断面図である。図７で示すこの発明のウェハ１０１は、
基板１０３とエピタキシャル層１０４により構成され、
ウェハの外周部１０２での異常成長部が除去できている
ことがわかる。また、図７で示す本発明のウェハ１０１
では、外周部１０２に歪がないため、多数の線状の傷が
発生していないことがわかる。一方、異常成長部を除去
していない図８で示すウェハ２０１は、基板２０３とエ
ピタキシャル層２０４により構成され、外周部２０２の
歪により生ずる多数の線状の傷２０５が発生しているこ
とがわかる。また、ウェハ２０１では、異常成長部で
は、平坦部に比べてエピタキシャル膜が約３倍の厚さと
なっている。このことからも、本発明では、異常成長部
を除去することによりウェハの周辺部の歪が有効に除去
されていることがわかる。
【００４４】以上、この発明の実施例について説明した
が、この実施例についてはさまざまに変形が可能であ
る。まず、最初に準備する基板の直径は５１ｍｍとした
が、これは、基板の直径が５０ｍｍよりも小さくなると
５０ｍｍ用にセットされたデバイスプロセス工程で装置
がウェハをつかみ損ねるなどの問題を回避するためであ
る。そのため、ハンドリングでウェハを搬送する場合に
は、基板の径を５１ｍｍとする必要はない。
が、この実施例についてはさまざまに変形が可能であ
る。まず、最初に準備する基板の直径は５１ｍｍとした
が、これは、基板の直径が５０ｍｍよりも小さくなると
５０ｍｍ用にセットされたデバイスプロセス工程で装置
がウェハをつかみ損ねるなどの問題を回避するためであ
る。そのため、ハンドリングでウェハを搬送する場合に
は、基板の径を５１ｍｍとする必要はない。
【００４５】また、エピタキシャル成長をさせるために
用いたクロライドＶＰＥ法は、エピタキシャル層を高速
成長できるという点でｐｉｎ−ＰＤのような比較的厚い
エピタキシャル層を必要とする製品には有利であるが、
厚いエピタキシャル層を必要としない場合には有機金属
気相成長法によりエピタキシャル層を製造してもよい。
また、この発明は、エピタキシャル層の成長速度の面方
位依存性を持ったエピタキシャル成長法、すなわち、ハ
イドライド法、有機金属法などのすべての成長法に適用
することができる。
用いたクロライドＶＰＥ法は、エピタキシャル層を高速
成長できるという点でｐｉｎ−ＰＤのような比較的厚い
エピタキシャル層を必要とする製品には有利であるが、
厚いエピタキシャル層を必要としない場合には有機金属
気相成長法によりエピタキシャル層を製造してもよい。
また、この発明は、エピタキシャル層の成長速度の面方
位依存性を持ったエピタキシャル成長法、すなわち、ハ
イドライド法、有機金属法などのすべての成長法に適用
することができる。
【００４６】さらに、ウェハの面取りを行なうには、加
工精度を向上させるため２種類の粒度を有し、一体化し
た砥石を使うことが望ましい。また、ウェハの端部を除
去する際にはエピタキシャル層と砥石が接触するが、砥
石と接触したエピタキシャル層は砥石と接触した後洗浄
することが好ましい。また、エピタキシャル層の端部以
外をレジストまたはテープなどで保護し、端部を除去し
た後このレジストやテープなどを除去してもよい。 ま
た、基板として、ＩｎＰのみならず、結晶構造が同一で
ある他のＩＩＩ−Ｖ族化合物を用いてもよい。今回開示
された実施例および実施の形態はすべての点で例示であ
って制限的なものではないと考えられるべきである。本
発明の範囲は上記した説明ではなくて特許請求の範囲に
よって示され、特許請求の範囲と均等の意味および範囲
内でのすべての変更が含まれることが意図される。
工精度を向上させるため２種類の粒度を有し、一体化し
た砥石を使うことが望ましい。また、ウェハの端部を除
去する際にはエピタキシャル層と砥石が接触するが、砥
石と接触したエピタキシャル層は砥石と接触した後洗浄
することが好ましい。また、エピタキシャル層の端部以
外をレジストまたはテープなどで保護し、端部を除去し
た後このレジストやテープなどを除去してもよい。 ま
た、基板として、ＩｎＰのみならず、結晶構造が同一で
ある他のＩＩＩ−Ｖ族化合物を用いてもよい。今回開示
された実施例および実施の形態はすべての点で例示であ
って制限的なものではないと考えられるべきである。本
発明の範囲は上記した説明ではなくて特許請求の範囲に
よって示され、特許請求の範囲と均等の意味および範囲
内でのすべての変更が含まれることが意図される。
【００４７】
【発明の効果】この発明によれば、エピタキシャル層の
異常成長部がなくなり、プロセス中における割れが少な
いＩＩＩ−Ｖ族化合物半導体ウェハが得られる。その結
果、このウェハを使用することにより、素子を製造する
際のプロセスでの歩留りが向上するという効果が得られ
る。
異常成長部がなくなり、プロセス中における割れが少な
いＩＩＩ−Ｖ族化合物半導体ウェハが得られる。その結
果、このウェハを使用することにより、素子を製造する
際のプロセスでの歩留りが向上するという効果が得られ
る。
【図１】異常成長したエピタキシャル層を示す断面図で
ある。
ある。
【図２】気相エピタキシャル成長装置を示す図であり、
（Ａ）は装置の構成を示す模式図であり、（Ｂ）は反応
器内の温度分布を示す図である。
（Ａ）は装置の構成を示す模式図であり、（Ｂ）は反応
器内の温度分布を示す図である。
【図３】研磨されたウェハを示す断面図である。
【図４】図３中のＩＶで示す部分の拡大断面図である。
【図５】ウェハの端面を研磨するのに用いた砥石の断面
図である。
図である。
【図６】この発明により得られたウェハの平面図であ
る。
る。
【図７】図６中のＶＩＩ−ＶＩＩ線に沿ってみたへき開
断面図である。
断面図である。
【図８】従来のウェハのへき開断面図である。
１ ＩｎＰ基板 ２ ＩｎＧａＡｓエピタキシャル層 ２１ ウェハ ２２ 基板 ２３ ＩｎＰバッファ層 ２４ ＩｎＧａＡｓ受光層 ２５ ＩｎＰ窓層 ２６ エピタキシャル層
Claims (6)
- 【請求項１】 断面がほぼ半径Ｒの円弧形状を有するよ
うに外周縁部が面取りされた、ＩＩＩ−Ｖ族化合物から
なる半導体基板と、この基板上に形成されたＩＩＩ−Ｖ
族化合物層とを備えたＩＩＩ−Ｖ族化合物半導体ウェハ
において、 前記ＩＩＩ−Ｖ族化合物半導体ウェハ上の外周端縁から
距離Ｌだけ離れた位置までの部分が除去されており、 距離Ｌが式Ｒ≦Ｌ≦３Ｒを満足することを特徴とする、
ＩＩＩ−Ｖ族化合物半導体ウェハ。 - 【請求項２】 前記ＩＩＩ−Ｖ族化合物層は、前記基板
の主表面にほぼ平行な面として（１００）面を有するよ
うに形成されていることを特徴とする、請求項１に記載
のＩＩＩ−Ｖ族化合物半導体ウェハ。 - 【請求項３】 除去されて形成された前記ＩＩＩ−Ｖ族
化合物半導体ウェハの外周端縁の表面粗さＲｍａｘが２
μｍ以下であることを特徴とする、請求項１または２に
記載のＩＩＩ−Ｖ族化合物半導体ウェハ。 - 【請求項４】 ＩＩＩ−Ｖ族化合物からなる半導体基板
と、この半導体基板上に形成されたＩＩＩ−Ｖ族化合物
層とを備えたＩＩＩ−Ｖ族化合物半導体ウェハにおい
て、 前記ＩＩＩ−Ｖ族化合物半導体ウェハの外周縁部でエピ
タキシャル異常成長部が除去されていることを特徴とす
る、ＩＩＩ−Ｖ族化合物半導体ウェハ。 - 【請求項５】 前記ＩＩＩ−Ｖ族化合物半導体ウェハの
外周端縁からの距離が０．１ｍｍまでの部分では前記半
導体基板が露出していることを特徴とする、請求項４に
記載のＩＩＩ−Ｖ族化合物半導体ウェハ。 - 【請求項６】 断面がほぼ半径ｒの円弧形状を有するよ
うに前記ＩＩＩ−Ｖ族化合物半導体ウェハの外周縁部が
面取りされており、前記半径ｒは０．１ｍｍ以上である
ことを特徴とする、請求項４に記載のＩＩＩ−Ｖ族化合
物半導体ウェハ。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13203397A JP3368799B2 (ja) | 1997-05-22 | 1997-05-22 | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 |
| EP98107445A EP0884771B1 (en) | 1997-05-22 | 1998-04-23 | Group III-V compound semiconductor wafer |
| TW087106250A TW504746B (en) | 1997-05-22 | 1998-04-23 | Method of manufacturing a group III-V compound semiconductor wafer |
| DE69838566T DE69838566T2 (de) | 1997-05-22 | 1998-04-23 | III-V-Verbindungshalbleiter-Scheibe |
| DK98107445T DK0884771T3 (da) | 1997-05-22 | 1998-04-23 | Gruppe III-V-forbindelse halvleder-wafer |
| SG1998000854A SG67498A1 (en) | 1997-05-22 | 1998-04-23 | Group iii-v compound semiconductor wafer |
| CN98109520A CN1090382C (zh) | 1997-05-22 | 1998-05-22 | Iii－v族化合物半导体晶片 |
| KR10-1998-0018444A KR100415868B1 (ko) | 1997-05-22 | 1998-05-22 | Ⅲ-ⅴ족화합물반도체웨이퍼 |
| HK99100997A HK1015952A1 (en) | 1997-05-22 | 1999-03-11 | Group iii-v compound semiconductor wafer |
| US09/588,847 US6294019B1 (en) | 1997-05-22 | 2000-06-06 | Method of making group III-V compound semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13203397A JP3368799B2 (ja) | 1997-05-22 | 1997-05-22 | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321487A true JPH10321487A (ja) | 1998-12-04 |
| JP3368799B2 JP3368799B2 (ja) | 2003-01-20 |
Family
ID=15071936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13203397A Expired - Fee Related JP3368799B2 (ja) | 1997-05-22 | 1997-05-22 | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6294019B1 (ja) |
| EP (1) | EP0884771B1 (ja) |
| JP (1) | JP3368799B2 (ja) |
| KR (1) | KR100415868B1 (ja) |
| CN (1) | CN1090382C (ja) |
| DE (1) | DE69838566T2 (ja) |
| DK (1) | DK0884771T3 (ja) |
| HK (1) | HK1015952A1 (ja) |
| SG (1) | SG67498A1 (ja) |
| TW (1) | TW504746B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203071A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | Ｉｉｉ−ｖ族化合物半導体単結晶基板 |
| US7217640B2 (en) | 2003-05-16 | 2007-05-15 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2016028009A (ja) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| JP2022098256A (ja) * | 2020-12-21 | 2022-07-01 | Ｊｘ金属株式会社 | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ |
| WO2023171536A1 (ja) * | 2022-03-10 | 2023-09-14 | 信越半導体株式会社 | Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003091476A1 (ja) * | 2002-04-23 | 2005-09-02 | 株式会社日鉱マテリアルズ | 無電解めっき方法及び金属めっき層が形成された半導体ウエハー |
| US7258931B2 (en) * | 2002-08-29 | 2007-08-21 | Samsung Electronics Co., Ltd. | Semiconductor wafers having asymmetric edge profiles that facilitate high yield processing by inhibiting particulate contamination |
| DE10302611B4 (de) * | 2003-01-23 | 2011-07-07 | Siltronic AG, 81737 | Polierte Halbleiterscheibe und Verfahren zu deren Herstellung und Anordnung bestehend aus einer Halbleiterscheibe und einem Schild |
| JP3534115B1 (ja) * | 2003-04-02 | 2004-06-07 | 住友電気工業株式会社 | エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法 |
| JP2005026413A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体ウエハ、半導体素子およびその製造方法 |
| JP4974051B2 (ja) * | 2007-02-01 | 2012-07-11 | 住友電気工業株式会社 | 半導体素子の製造方法 |
| WO2009060913A1 (ja) * | 2007-11-08 | 2009-05-14 | Sumco Corporation | エピタキシャルウェーハの製造方法 |
| JP5507888B2 (ja) * | 2009-05-20 | 2014-05-28 | 信越化学工業株式会社 | 単結晶ダイヤモンド層成長用基板及び単結晶ダイヤモンド基板の製造方法 |
| KR101456112B1 (ko) | 2010-07-12 | 2014-11-04 | 오티스 엘리베이터 컴파니 | 속도 및 위치 검출 시스템 |
| TWI473283B (zh) * | 2011-09-21 | 2015-02-11 | Nat Univ Tsing Hua | 晶片 |
| CN107658211A (zh) * | 2017-09-15 | 2018-02-02 | 厦门三安光电有限公司 | 一种半导体晶片的制作方法 |
| CN109849204B (zh) * | 2019-01-25 | 2021-05-18 | 云南蓝晶科技有限公司 | 一种蓝宝石晶片的倒边加工方法 |
| US20220208549A1 (en) * | 2020-01-29 | 2022-06-30 | Jx Nippon Mining & Metals Corporation | Indium phosphide substrate |
| EP4170700A4 (en) * | 2021-09-07 | 2024-01-03 | JX Nippon Mining & Metals Corporation | INDIUM PHOSPHIDE SUBSTRATE |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4054010A (en) * | 1976-01-20 | 1977-10-18 | Headway Research, Inc. | Apparatus for grinding edges of planar workpieces |
| JPS5425185A (en) | 1977-07-27 | 1979-02-24 | Matsushita Electric Ind Co Ltd | Semiconductor laser device and its manufacture |
| FR2493604A1 (fr) * | 1980-10-31 | 1982-05-07 | Thomson Csf | Transistors a effet de champ a grille ultra courte |
| JPS58103144A (ja) | 1981-12-15 | 1983-06-20 | Matsushita Electronics Corp | 半導体装置 |
| US5225235A (en) * | 1987-05-18 | 1993-07-06 | Osaka Titanium Co., Ltd. | Semiconductor wafer and manufacturing method therefor |
| US4925809A (en) * | 1987-05-23 | 1990-05-15 | Osaka Titanium Co., Ltd. | Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor |
| JP2645478B2 (ja) | 1988-10-07 | 1997-08-25 | 富士通株式会社 | 半導体装置の製造方法 |
| EP0416128B1 (en) * | 1989-03-17 | 1995-05-24 | Sumitomo Electric Industries Limited | Wafer of compound semiconductor |
| DE4033683A1 (de) | 1989-11-30 | 1991-06-06 | Motorola Inc | Verfahren zur herstellung von wafern mit einer epitaxialen schicht |
| DE4033283A1 (de) * | 1990-10-19 | 1992-04-23 | Swf Auto Electric Gmbh | Scheibenwischeranlage, insbesondere fuer kraftfahrzeuge |
| JPH05160052A (ja) | 1991-12-04 | 1993-06-25 | Sharp Corp | エピタキシャルウェハーの製造方法 |
| JPH05259016A (ja) * | 1992-03-12 | 1993-10-08 | Mitsubishi Electric Corp | ウエハ作製用基板及び半導体ウエハの製造方法 |
| JP2825048B2 (ja) | 1992-08-10 | 1998-11-18 | 信越半導体株式会社 | 半導体シリコン基板 |
| JP2759594B2 (ja) * | 1993-01-30 | 1998-05-28 | 信越半導体株式会社 | エピタキシャル基板の製造方法 |
| JP2827885B2 (ja) * | 1994-02-12 | 1998-11-25 | 信越半導体株式会社 | 半導体単結晶基板およびその製造方法 |
| US5532173A (en) | 1994-07-14 | 1996-07-02 | The United States Of America As Represented By The Secretary Of The Air Force | FET optical receiver using backside illumination, indium materials species |
| JPH08162420A (ja) | 1994-12-08 | 1996-06-21 | Sharp Corp | エピタキシャルウエハの製造方法 |
-
1997
- 1997-05-22 JP JP13203397A patent/JP3368799B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-23 EP EP98107445A patent/EP0884771B1/en not_active Expired - Lifetime
- 1998-04-23 TW TW087106250A patent/TW504746B/zh not_active IP Right Cessation
- 1998-04-23 DE DE69838566T patent/DE69838566T2/de not_active Expired - Fee Related
- 1998-04-23 SG SG1998000854A patent/SG67498A1/en unknown
- 1998-04-23 DK DK98107445T patent/DK0884771T3/da active
- 1998-05-22 CN CN98109520A patent/CN1090382C/zh not_active Expired - Fee Related
- 1998-05-22 KR KR10-1998-0018444A patent/KR100415868B1/ko not_active IP Right Cessation
-
1999
- 1999-03-11 HK HK99100997A patent/HK1015952A1/xx not_active IP Right Cessation
-
2000
- 2000-06-06 US US09/588,847 patent/US6294019B1/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7217640B2 (en) | 2003-05-16 | 2007-05-15 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US7638858B2 (en) | 2003-05-16 | 2009-12-29 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2006203071A (ja) * | 2005-01-21 | 2006-08-03 | Sumitomo Electric Ind Ltd | Ｉｉｉ−ｖ族化合物半導体単結晶基板 |
| US9691608B2 (en) | 2013-05-29 | 2017-06-27 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device |
| JP2016028009A (ja) * | 2015-09-02 | 2016-02-25 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| JP2022098256A (ja) * | 2020-12-21 | 2022-07-01 | Ｊｘ金属株式会社 | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ |
| WO2023171536A1 (ja) * | 2022-03-10 | 2023-09-14 | 信越半導体株式会社 | Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法 |
| JP2023132225A (ja) * | 2022-03-10 | 2023-09-22 | 信越半導体株式会社 | Ｉｉｉ族窒化物半導体ウエーハ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980087276A (ko) | 1998-12-05 |
| HK1015952A1 (en) | 1999-10-22 |
| DE69838566T2 (de) | 2008-02-07 |
| JP3368799B2 (ja) | 2003-01-20 |
| EP0884771A3 (en) | 1999-12-15 |
| EP0884771B1 (en) | 2007-10-17 |
| SG67498A1 (en) | 1999-09-21 |
| TW504746B (en) | 2002-10-01 |
| DE69838566D1 (de) | 2007-11-29 |
| DK0884771T3 (da) | 2008-02-25 |
| CN1090382C (zh) | 2002-09-04 |
| KR100415868B1 (ko) | 2004-05-31 |
| CN1201998A (zh) | 1998-12-16 |
| US6294019B1 (en) | 2001-09-25 |
| EP0884771A2 (en) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3368799B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウェハおよびその製造方法 | |
| US7531428B2 (en) | Recycling the reconditioned substrates for fabricating compound material wafers | |
| EP1528591B1 (en) | Method of manufacturing gallium nitride substrate for semiconductors, and gallium nitride semiconductor substrate | |
| KR100805469B1 (ko) | 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 | |
| US6815309B2 (en) | Support-integrated donor wafers for repeated thin donor layer separation | |
| US8261730B2 (en) | In-situ wafer processing system and method | |
| US8486835B2 (en) | Czochralski growth of randomly oriented polysilicon and use of randomly oriented polysilicon dummy wafers | |
| US8133318B2 (en) | Epitaxially coated silicon wafer with 110 orientation and method for producing it | |
| JP5125098B2 (ja) | 窒化物半導体自立基板の製造方法 | |
| US8287649B2 (en) | Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same | |
| JP2008028259A (ja) | 単結晶ＧａＮ基板の製造方法 | |
| CN113207308A (zh) | 磷化铟基板、半导体外延晶片以及磷化铟基板的制造方法 | |
| US20190221435A1 (en) | Method of manufacturing bonded wafer | |
| US20060281283A1 (en) | Silicon epitaxial wafer, and silicon epitaxial wafer manufacturing method | |
| US20110232564A1 (en) | Method of growing gallium nitride crystal and method of manufacturing gallium nitride crystal | |
| JP5518566B2 (ja) | 窒化物半導体自立基板の製造方法 | |
| US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
| TW200302513A (en) | Epitaxial growth method | |
| CN111095487A (zh) | 外延晶片的制造方法 | |
| CN100401483C (zh) | 单晶硅基片的表面处理方法和硅外延片的制造方法 | |
| JP2836551B2 (ja) | Ｉｉｉ−ｖ族化合物半導体ウエハ | |
| US12065759B2 (en) | Indium phosphide substrate | |
| JP2003197547A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| Laureyn et al. | Large diameter germanium wafers for CPV applications | |
| Zawal | The importance of minority carrier lifetime in silicon semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071115 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101115 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111115 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121115 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131115 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |