JPH1031954A - Field emitting element and its manufacture - Google Patents
Field emitting element and its manufactureInfo
- Publication number
- JPH1031954A JPH1031954A JP20099296A JP20099296A JPH1031954A JP H1031954 A JPH1031954 A JP H1031954A JP 20099296 A JP20099296 A JP 20099296A JP 20099296 A JP20099296 A JP 20099296A JP H1031954 A JPH1031954 A JP H1031954A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cathode
- emitter
- stripe
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は平面状のエミッタラ
インを有する電界放出素子、およびその製造方法に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission device having a planar emitter line and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出（Field Emission）と云い、このような
原理で電子を放出する素子を電界放出素子、あるいは電
界放出カソードと呼んでいる。近年、半導体加工技術を
駆使して、ミクロンサイズの電界放出カソードからなる
アレイを用いて、面放出型の電界放出カソードを作成す
ることが可能となり、このような電界放出カソードを用
いた画像表示装置（ＦＥＤ表示装置）の研究開発が行わ
れている。2. Description of the Related Art An electric field applied to a metal or semiconductor surface is 10
At about 9 [V / m], electrons pass through the barrier and emit electrons in a vacuum even at room temperature due to the tunnel effect.
This is called field emission, and an element that emits electrons based on such a principle is called a field emission element or a field emission cathode. In recent years, it has become possible to create a surface emission type field emission cathode using an array of micron size field emission cathodes by making full use of semiconductor processing technology, and an image display apparatus using such a field emission cathode (FED display devices) are being researched and developed.
【０００３】図７に半導体加工技術により作成されたス
ピント（Spindt）型と呼ばれる電界放出カソード（ＦＥ
Ｃ）を用いたＦＥＤ表示装置の概略を示す。この図７に
示すように、ＦＥＣはガラス等の基板Ｓの上にアルミニ
ウム等の金属からなるカソード電極Ｋが蒸着により形成
されており、このカソード電極Ｋ上にモリブデン等の金
属からなるコーン状のエミッタＥが形成されている。カ
ソード電極Ｋ上のエミッタＥが形成されていない部分に
は二酸化シリコン（SiO2）からなる絶縁層Ｉが形成さ
れ、さらにその上にはゲートＧＴが形成されており、ゲ
ートＧＴ及び絶縁層Ｉに設けられた丸い開口部の中に上
記コーン状のエミッタＥが位置している。すなわち、こ
のコーン状のエミッタＥの先端部分がゲートＧＴに設け
られた開口部から臨む構成とされている。FIG. 7 shows a field emission cathode (FEDT) called a Spindt type manufactured by a semiconductor processing technique.
The outline of the FED display device using C) is shown. As shown in FIG. 7, in the FEC, a cathode electrode K made of a metal such as aluminum is formed on a substrate S such as a glass by vapor deposition, and a cone-shaped cone made of a metal such as molybdenum is formed on the cathode electrode K. An emitter E is formed. An insulating layer I made of silicon dioxide (SiO 2 ) is formed on a portion of the cathode electrode K where the emitter E is not formed, and a gate GT is further formed thereon. The cone-shaped emitter E is located in the provided round opening. That is, the tip of the cone-shaped emitter E faces the opening provided in the gate GT.
【０００４】このコーン状のエミッタＥのエミッタ間の
ピッチは、１０ミクロン以下で製作することができ、数
万から数１０万個のエミッタＥを１枚の基板Ｓ上に設け
ることができる。さらに、ゲートＧＴとエミッタＥのコ
ーンの先端との距離をサブミクロンとすることができる
ため、ゲートＧＴとエミッタＥ（カソード電極Ｃ）間と
に僅か数１０ボルトのゲート・エミッタ間電圧ＶGEを印
加することにより、電子をエミッタＥから放出すること
ができる。この電界放出された電子はゲートＧＴ上に離
隔して配置された正の電圧ＶA が印加されているアノー
ドＡにより補集される。[0004] The pitch between the emitters of the cone-shaped emitter E can be manufactured at 10 µm or less, and tens of thousands to hundreds of thousands of emitters E can be provided on one substrate S. Further, since the distance between the gate GT and the tip of the cone of the emitter E can be made submicron, a gate-emitter voltage V GE of only several tens of volts is applied between the gate GT and the emitter E (cathode electrode C). By applying the voltage, electrons can be emitted from the emitter E. The field-emitted electrons are collected by the anode A to which the positive voltage VA applied to the gate GT is applied.
【０００５】この場合、コーン状のエミッタＥの１つか
ら得られるエミッション電流は約１マイクロアンペアと
小さい電流であるため、多数のエミッタＥをアレイ化す
ることにより所望の大きさのエミッション電流が得られ
るＦＥＣとしている。この場合、アノードＡは放出され
た電子を捕集し、アノードＡに蛍光体を設けておくとエ
ミッタＥから電界放出された電子が捕集されるアノード
Ａの蛍光体の部分を発光させることが出来る。このよう
な原理を利用することにより、ＦＥＣを用いた画像表示
装置、即ちＦＥＤ表示装置が実現されている。In this case, since the emission current obtained from one of the cone-shaped emitters E is a small current of about 1 microamp, an emission current of a desired magnitude can be obtained by arraying a large number of emitters E. FEC. In this case, the anode A collects the emitted electrons, and if a phosphor is provided on the anode A, the phosphor portion of the anode A, from which the electrons emitted from the emitter E are collected, can emit light. I can do it. By utilizing such a principle, an image display device using FEC, that is, an FED display device has been realized.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、スピン
ト型の電界放出素子は、図７に示されているように絶縁
層Ｉに形成した開口部内にコーン状のエミッタＥを形成
させていることから、製造工程が複雑となり、このた
め、製造装置のコストが高くなると共に、スループット
をあげることができなかった。従って、製品コストが高
くなるという問題点があった。そこで、本発明は製造工
程を簡易にすることができる電界放出素子を提供するこ
と、およびその製造方法を提供することを目的としてい
る。However, in the Spindt-type field emission device, the cone-shaped emitter E is formed in the opening formed in the insulating layer I as shown in FIG. The manufacturing process becomes complicated, which increases the cost of the manufacturing apparatus and increases the throughput. Therefore, there is a problem that the product cost is increased. Therefore, an object of the present invention is to provide a field emission device capable of simplifying a manufacturing process, and to provide a manufacturing method thereof.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出素子は、カソード基板に形成され
た複数本のストライプ状の溝内に、カソードライン、抵
抗層、およびエミッタ層が順次積層されて形成されてお
り、前記ストライプ状の溝と溝との間の前記カソード基
板の表面に、ゲートラインが形成されているものであ
る。In order to achieve the above object, a field emission device according to the present invention comprises a cathode line, a resistance layer, and an emitter layer in a plurality of stripe-shaped grooves formed in a cathode substrate. Are sequentially laminated, and a gate line is formed on the surface of the cathode substrate between the stripe-shaped grooves.
【０００８】また、本発明の電界放出素子の製造方法
は、カソード基板にフォトレジストを塗布してパターニ
ングすることにより、複数本のストライプ状の溝を形成
する第１工程、該第１工程後に、前記ストライプ状の溝
と溝との間の前記カソード基板の表面から前記溝の壁面
にかけてのみにリフトオフ層を形成する第２工程、該第
２工程後の前記カソード基板に、垂直方向からカソード
材料層を形成する第３工程、該第３工程後の前記カソー
ド基板に、垂直方向から抵抗材料層を形成する第４工
程、該第４工程後の前記カソード基板の表面を研磨し
て、前記ストライプ状の溝と溝との間の前記カソード基
板の表面に形成された前記抵抗材料層、カソード材料
層、前記リフトオフ層、およびフォトレジストを取り除
く第５工程、該第５工程後のカソード基板に、垂直方向
からエミッタ材料層を形成して、前記溝内に積層して形
成されたカソードラインおよび抵抗層上にエミッタ層を
形成すると共に、前記ストライプ状の溝と溝との間の前
記カソード基板の表面にゲートラインを同時に形成する
第６工程からなる。The method of manufacturing a field emission device according to the present invention comprises a first step of forming a plurality of stripe-shaped grooves by applying a photoresist on a cathode substrate and patterning the same, and after the first step, A second step of forming a lift-off layer only from the surface of the cathode substrate to the wall surface of the groove between the stripe-shaped grooves, and forming a cathode material layer on the cathode substrate after the second step from a vertical direction. A fourth step of forming a resistive material layer on the cathode substrate after the third step from the vertical direction, and polishing the surface of the cathode substrate after the fourth step to form the stripe shape. Removing the resistive material layer, the cathode material layer, the lift-off layer, and the photoresist formed on the surface of the cathode substrate between the grooves, and after the fifth step On the cathode substrate, an emitter material layer is formed in a vertical direction, and an emitter layer is formed on the cathode line and the resistance layer formed by laminating in the groove, and between the stripe-shaped groove and the groove. A sixth step of simultaneously forming a gate line on the surface of the cathode substrate.
【０００９】さらに、本発明の他の電界放出素子の製造
方法は、カソード基板にフォトレジストを塗布してパタ
ーニングすることにより、複数本のストライプ状の溝を
形成する第１工程、該第１工程後に、前記ストライプ状
の溝と溝との間の前記カソード基板の表面から前記溝の
壁面にかけてのみにリフトオフ層を形成する第２工程、
該第２工程後の前記カソード基板に、垂直方向からカソ
ード材料層を形成する第３工程、該第３工程後の前記カ
ソード基板に、垂直方向から抵抗材料層を形成する第４
工程、該第４工程後の前記カソード基板に、垂直方向か
らエミッタ材料層を形成する第５工程、該第５工程後に
前記リフトオフ層を除去して、前記ストライプ状の溝と
溝との間の前記カソード基板の表面に形成された前記エ
ミッタ材料層、前記抵抗材料層、およびカソード材料層
を取り除くと共に、前記フォトレジストを取り除く第６
工程、該第６工程後に前記ストライプ状の溝と溝との間
の前記カソード基板の表面にゲートラインを形成する第
７工程からなる。この場合、前記ストライプ状の溝内に
積層されて形成された前記カソードライン、前記抵抗
層、前記エミッタ層の各高さを合計した高さが、前記ス
トライプ状の溝の深さより低くされている。Further, in another method of manufacturing a field emission device according to the present invention, a first step of forming a plurality of stripe-shaped grooves by applying a photoresist on a cathode substrate and patterning the same is provided. A second step of forming a lift-off layer only from the surface of the cathode substrate to the wall surface of the groove between the stripe-shaped grooves,
A third step of forming a cathode material layer from the vertical direction on the cathode substrate after the second step, and a fourth step of forming a resistive material layer from the vertical direction on the cathode substrate after the third step.
A fifth step of forming an emitter material layer from the vertical direction on the cathode substrate after the fourth step, and removing the lift-off layer after the fifth step to remove a gap between the stripe-shaped grooves. A sixth step of removing the photoresist while removing the emitter material layer, the resistance material layer, and the cathode material layer formed on the surface of the cathode substrate.
And a seventh step of forming a gate line on the surface of the cathode substrate between the stripe-shaped grooves after the sixth step. In this case, the total height of the cathode line, the resistance layer, and the emitter layer formed by being stacked in the stripe-shaped groove is lower than the depth of the stripe-shaped groove. .
【００１０】このような本発明によれば、カソード基板
にストライプ状の溝を形成し、この溝内に従来のコーン
状のエミッタに替えて平面状のエミッタラインを形成す
るようにしたので、その製造工程を簡易にすることがで
きる。従って、低価格の電界放出素子とすることがで
き、大面積の表示装置等に応用することができるように
なる。また、本発明の電界放出素子の製造方法は、設備
コストを低減することができると共に、スループットを
飛躍的に向上することができ、量産性に優れた製造方法
となる。According to the present invention, a stripe-shaped groove is formed in the cathode substrate, and a planar emitter line is formed in this groove instead of the conventional cone-shaped emitter. The manufacturing process can be simplified. Therefore, a low-cost field emission device can be obtained, and it can be applied to a large-area display device and the like. Further, the manufacturing method of the field emission device of the present invention can reduce the equipment cost, can dramatically improve the throughput, and is a manufacturing method excellent in mass productivity.
【００１１】[0011]
【発明の実施の形態】本発明の電界放出素子の実施の形
態の構成例を図１および図２に示す。図１は、本発明の
電界放出素子の斜視図であり、図２はその一部を拡大し
て示す断面図である。図１において、電界放出素子が形
成されているガラスあるいはセラミックのカソード基板
１には、エッチング等によりストライプ状の溝が多数本
形成されている。この溝内には平面状のエミッタライン
２がそれぞれ形成されている。また、ストライプ状の溝
と溝との間のカソード基板１上にはゲートライン６が形
成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIGS. 1 and 2 show a configuration example of a field emission device according to an embodiment of the present invention. FIG. 1 is a perspective view of a field emission device of the present invention, and FIG. 2 is a cross-sectional view showing a part of the field emission device in an enlarged manner. In FIG. 1, a large number of stripe-shaped grooves are formed by etching or the like on a glass or ceramic cathode substrate 1 on which field emission devices are formed. Planar emitter lines 2 are respectively formed in the grooves. A gate line 6 is formed on the cathode substrate 1 between the stripe-shaped grooves.
【００１２】ストライプ状の溝の断面の構成を拡大して
図２に示すが、溝内には一番下にカソードライン５が形
成され、その上に抵抗層４、さらにその上にエミッタ層
３が形成されている。また、エミッタ層３を形成するに
当たっては、その材料内に角を有する粒子を混合した
り、表面に粒子膜を形成することにより、エミッタ層３
の表面から多数の突起が突出されているようにする。ま
た、エミッタ層３が形成されているストライプ状の溝と
溝との間のカソード基板１の表面上には、ゲートライン
６が形成されている。このような構成の電界放出素子に
おいて、カソードライン５とゲートライン６との間に電
圧を印加し、エミッタ層３とゲートライン６間の電界が
１０9 ［Ｖ／ｍ］程度になるようにするとトンネル効果
により、エミッタライン２から電子が真空中に放出され
る。この際に、抵抗層４の作用により安定した電子放出
が各エミッタライン２から行われる。FIG. 2 is an enlarged view of the cross-sectional structure of the stripe-shaped groove. In the groove, a cathode line 5 is formed at the bottom, a resistance layer 4 is formed thereon, and an emitter layer 3 is formed thereon. Are formed. In forming the emitter layer 3, the material having the corners may be mixed in the material or a particle film may be formed on the surface to form the emitter layer 3.
Many protrusions are projected from the surface of the. In addition, a gate line 6 is formed on the surface of the cathode substrate 1 between the stripe-shaped grooves on which the emitter layers 3 are formed. In the field emission device having such a configuration, when a voltage is applied between the cathode line 5 and the gate line 6 so that the electric field between the emitter layer 3 and the gate line 6 becomes about 10 9 [V / m]. Electrons are emitted from the emitter line 2 into a vacuum due to the tunnel effect. At this time, stable electron emission is performed from each emitter line 2 by the action of the resistance layer 4.
【００１３】ここで、エミッタ層３とカソードライン５
との間に抵抗層４を設ける理由を説明すると、エミッタ
層３ゲートライン６との間隔はサブミクロンという極め
て接近した間隔とされていると共に、多数本のエミッタ
ライン２の長さはその幅に比べてきわめて長いものとさ
れている。すると、製造の過程において塵埃等によりエ
ミッタ層３とゲートライン６とが短絡してしまったり、
各エミッタライン２のエミッタ層３とゲートライン６と
の間隔や、エミッタライン２の長さ方向においてエミッ
タ層３の表面とゲートライン６との間隔が一様になら
ず、異なることがある。例えば、ゲートライン６とエミ
ッタライン２間が短絡していると、カソードライン５と
ゲートライン６とが短絡したことになるため、そのエミ
ッタライン２に電圧が印加されなくなり動作不能のライ
ンを有する電界放出素子となってしまう。Here, the emitter layer 3 and the cathode line 5
The reason why the resistive layer 4 is provided between the gate electrode 6 and the emitter layer 3 is as follows. The distance between the emitter layer 3 and the gate line 6 is very close to submicron, and the length of many emitter lines 2 is smaller than the width. It is considered to be extremely long. Then, during the manufacturing process, the emitter layer 3 and the gate line 6 are short-circuited due to dust or the like,
The distance between the emitter layer 3 and the gate line 6 of each emitter line 2 and the distance between the surface of the emitter layer 3 and the gate line 6 in the length direction of the emitter line 2 may not be uniform and may be different. For example, if the gate line 6 and the emitter line 2 are short-circuited, it means that the cathode line 5 and the gate line 6 are short-circuited. It becomes an emission element.
【００１４】また、電界放出素子の初期の動作時に局部
的な脱ガスが生じ、このガスによりエミッタライン２と
ゲートライン６あるいはアノード間が放電を起こすこと
があり、このため大電流がカソードライン５に流れてカ
ソードライン５が破壊されることがあった。さらに、エ
ミッタ層３の表面とゲートライン６との間隔が一様でな
いと、多数本のエミッタライン２のうち電子の放出され
やすいエミッタライン２が存在することがあり、このエ
ミッタライン２から集中して放出された電子により、画
面上に異常に明るいラインが発生することもある。Further, local degassing occurs during the initial operation of the field emission device, and this gas may cause a discharge between the emitter line 2 and the gate line 6 or the anode. And the cathode line 5 was broken. Furthermore, if the distance between the surface of the emitter layer 3 and the gate line 6 is not uniform, there may be an emitter line 2 from which electrons are easily emitted out of a large number of emitter lines 2, and the emitter line 2 is concentrated from the emitter line 2. An abnormally bright line may be generated on the screen due to the emitted electrons.
【００１５】そこで、カソードライン５とエミッタライ
ン２との間に抵抗層４を形成すると、エミッタライン２
の中の一つが形状の不均一性から異常に多い電子を放出
し始めた場合、ゲートライン６とカソードライン５間に
は抵抗層４による電圧降下が生じるようになる。この電
圧降下により、異常に多い電流を放出しようとするエミ
ッタライン２の印加電圧が放出電流に応じて下げられる
ために、電子放出が抑制され、各エミッタライン２から
安定した電子放出を行えるようになる。また、１本のエ
ミッタライン２において局部的に電流が上昇する場合も
同様に動作する。さらに、上記放電が生じても抵抗層４
によりカソードライン５が溶断されることを防止するこ
とができる。このように、抵抗層４を設けることによ
り、電界放出素子の製造上の歩留りの向上、および安定
な動作を確保することができるようになる。Therefore, when the resistance layer 4 is formed between the cathode line 5 and the emitter line 2, the emitter line 2
If one of them starts emitting abnormally large electrons due to the non-uniform shape, a voltage drop occurs between the gate line 6 and the cathode line 5 due to the resistance layer 4. Due to this voltage drop, the applied voltage of the emitter line 2 which intends to emit an abnormally large current is reduced in accordance with the emission current, so that electron emission is suppressed and stable electron emission from each emitter line 2 can be performed. Become. The same operation is performed when the current locally increases in one emitter line 2. Furthermore, even if the discharge occurs, the resistance layer 4
Thus, it is possible to prevent the cathode line 5 from being blown. By providing the resistive layer 4 in this manner, it is possible to improve the production yield of the field emission device and secure a stable operation.
【００１６】図１および図２に示す本発明の電界放出素
子は、表示装置の電子源、プリンタの光源の電子源、Ｏ
ＣＲの光源の電子源等として用いることができる。図２
に示す電界放出素子の製造方法を概略説明すると、ま
ず、カソード基板１にエッチング等により多数本のスト
ライプ状の溝を形成する。ついで、この溝内にカソード
ライン５を形成し、その上に抵抗層４を蒸着あるいは厚
膜パターニングで形成し、その上にエミッタ層３を形成
する。最後に、溝と溝との間のカソード基板１の表面に
ゲートライン６を形成する。このとき、エミッタ層３の
表面とゲートライン５との間隔は、例えば１μｍ〜２μ
ｍの間隔とされる。The field emission device according to the present invention shown in FIGS. 1 and 2 includes an electron source for a display device, an electron source for a light source for a printer,
It can be used as an electron source of a CR light source. FIG.
The method of manufacturing the field emission device shown in FIG. 1 will be briefly described. First, a large number of stripe-shaped grooves are formed in the cathode substrate 1 by etching or the like. Next, a cathode line 5 is formed in the groove, a resistance layer 4 is formed thereon by vapor deposition or thick film patterning, and an emitter layer 3 is formed thereon. Finally, a gate line 6 is formed on the surface of the cathode substrate 1 between the grooves. At this time, the distance between the surface of the emitter layer 3 and the gate line 5 is, for example, 1 μm to 2 μm.
m intervals.
【００１７】エミッタ層３の材料としては、仕事関数の
低いＢａＯ，ＳｒＯ，ＣａＯ，Ｙ2Ｏ3 ，ＹＢ6 ，Ｇｄ
Ｂ6 ，ＬａＢ6 ，Ｇｄ2 Ｏ3 ，ＣｅＢ6 ，Ｎｄ2 Ｏ3 ，
ＴｈＯ2 ，ＰｒＢ6 ，ＮｄＢ6 ，Ｌａ2 Ｏ3 ，ＺｒＣ，
ＥｕＢ6 ，ＴａＣ，ＺｒＯ2，ＺｒＢ2 ，ＴｉＣ等を用
い、ファインセラミックスとして焼結成膜させるか、ま
たは、炭酸塩等の形で塗布し、真空中でレーザーアニー
ルまたはハロゲンランプ等による赤外線加熱等により熱
分解させて酸化粒子膜の形成を行うことにより、エミッ
タ層３を形成する。または、Ｍｏ，Ｔｉ，Ｚｒ，Ａｕ，
Ｗ，Ｃｕ，Ａｌ等を蒸着することにより、エミッタ層３
を形成してもよい。また、エミッタ層３の材料内に導電
性処理した微少なダイヤモンドを混合するようにしても
よい。ダイヤモンドのように鋭い角を有している粒子を
混合すると、成膜後のエミッタ層３の表面から突起が突
出することになり、電子を放出されやすくすることがで
きる。さらに、ＣＶＤ法で形成されるダイヤモンドライ
クカーボンによりエミッタ層３を形成するようにしても
よい。さらに、Ｃ６０のようなナノカーボンまたは金属
の酸化物、炭化物、窒化物等の超微粒子をペースト状に
して塗布形成してもよい。The materials of the emitter layer 3 include BaO, SrO, CaO, Y 2 O 3 , YB 6 , and Gd having a low work function.
B 6 , LaB 6 , Gd 2 O 3 , CeB 6 , Nd 2 O 3 ,
ThO 2 , PrB 6 , NdB 6 , La 2 O 3 , ZrC,
Using EuB 6 , TaC, ZrO 2 , ZrB 2 , TiC, etc., sintering film as fine ceramics, or coating in the form of carbonate, etc., by laser annealing in vacuum or infrared heating by halogen lamp etc. The emitter layer 3 is formed by thermal decomposition to form an oxide particle film. Or Mo, Ti, Zr, Au,
By depositing W, Cu, Al, etc., the emitter layer 3 is formed.
May be formed. Further, minute diamond that has been subjected to a conductive treatment may be mixed into the material of the emitter layer 3. When particles having sharp corners such as diamond are mixed, projections protrude from the surface of the emitter layer 3 after film formation, so that electrons can be easily emitted. Further, the emitter layer 3 may be formed of diamond-like carbon formed by a CVD method. Further, ultrafine particles of nanocarbon or metal oxide, carbide, nitride or the like such as C60 may be applied in a paste form.
【００１８】次に、抵抗層４の形成方法について説明す
る。導電性物質、粘結剤、抵抗値調整用添加剤、粘度調
整用添加物、および溶剤を均一に混合して、抵抗層４を
形成するカソードライン５上に塗布する。ついで、乾
燥、焼き付け、焼成することにより抵抗層４を形成す
る。導電性物質としては、貴金属系（Ｐｄ，Ｒｕ，Ａｇ
およびそれらの酸化物）や卑金属系（Ｓｎ，Ｔａ，Ｍ
ｏ、およびそれらの酸化物ＳｎＯ2 ，Ｔａ2 Ｏ5 、ある
いは窒素化物ＴａＮ、ケイ化物ＭｏＳｉ2 ，ＮｂＳｉ
2 ，ＴａＳｉ2 等）の微粉末をグレーズ化したものが用
いられる。なお、卑金属系の材料は、還元性雰囲気で焼
成する。また、これ以外に炭素系の材料を用いてもよ
い。Next, a method for forming the resistance layer 4 will be described. The conductive material, the binder, the additive for adjusting the resistance value, the additive for adjusting the viscosity, and the solvent are uniformly mixed and applied onto the cathode line 5 forming the resistance layer 4. Next, the resistance layer 4 is formed by drying, baking, and baking. As the conductive material, noble metal (Pd, Ru, Ag)
And their oxides) and base metal (Sn, Ta, M
o and their oxides SnO 2 , Ta 2 O 5 , or nitrides TaN, silicides MoSi 2 , NbSi
2 , TaSi 2 or the like) is used. The base metal material is fired in a reducing atmosphere. Alternatively, a carbon-based material may be used.
【００１９】例として、ＲｕＯ2 ，Ａｇ，Ｐｄの場合、
焼成温度は８５０℃、炭素コンポジットでは８００℃が
通例である。ガラス基板が使用されている場合は、可能
な温度である４８０℃程度の基板温度上昇に抑えるよう
に、抵抗材料を薄く塗布形成し、赤外線ランプアニール
またはレーザアニール等を行うことにより抵抗層４を形
成する。また、形成される抵抗層４の抵抗値は、１０4
〜１０5 Ω／□とする。なお、抵抗層４としてＳｎＯ2
等を用いれば透明とすることができるので、表示装置に
適用したときに、カソード側からの表示観察も可能とな
る。この場合、カソードライン５はＩＴＯ等の透明電極
とする。As an example, in the case of RuO 2 , Ag, Pd,
The firing temperature is typically 850 ° C. and 800 ° C. for carbon composites. When a glass substrate is used, a resistive material is thinly applied and formed so as to suppress the substrate temperature from rising to about 480 ° C., which is a possible temperature, and the resistive layer 4 is formed by performing infrared lamp annealing or laser annealing. Form. The resistance value of the formed resistance layer 4 is 10 4
~10 5 Ω / □ to. Note that SnO 2 is used as the resistance layer 4.
By using such a method, it can be made transparent, so that when applied to a display device, display observation from the cathode side is also possible. In this case, the cathode line 5 is a transparent electrode such as ITO.
【００２０】次に、本発明の電界放出素子を作成する製
造方法の第１の実施の形態を図３および図４に示す。た
だし、図３および図４においては１本のエミッタライン
を形成する工程を示している。まず、図３（ａ）に示す
ようにガラスあるいはセラミックのカソード基板１にフ
ォトレジスト１０を塗布して、フォトレジスト１０をパ
ターニングし、ついでエッチングすることにより多数本
のストライプ状溝７をカソード基板１の一表面に形成す
る。ついで、カソード基板１を回転させながら斜め蒸
着、あるいは回転させながら斜め方向からスプレー塗布
により、図３（ａ）に示すようにリフトオフ層１１をフ
ォトレジスト１０上に形成する。このとき、リフトオフ
層１１はストライプ状溝７の底面には付着されず、その
壁面を覆うように付着する。Next, FIGS. 3 and 4 show a first embodiment of a method of manufacturing a field emission device according to the present invention. However, FIGS. 3 and 4 show a process of forming one emitter line. First, as shown in FIG. 3A, a photoresist 10 is applied to a glass or ceramic cathode substrate 1, the photoresist 10 is patterned, and then etched to form a large number of stripe-shaped grooves 7 in the cathode substrate 1. Formed on one surface. Next, as shown in FIG. 3A, a lift-off layer 11 is formed on the photoresist 10 by oblique deposition while rotating the cathode substrate 1 or spray coating from an oblique direction while rotating. At this time, the lift-off layer 11 is not attached to the bottom surface of the stripe-shaped groove 7, but is attached so as to cover the wall surface.
【００２１】ついで、同図（ｂ）に示すようにリフトオ
フ層１１上に、カソード材料層５ー１を正蒸着により形
成する。すると、ストライプ状溝７の底面にカソード材
料が蒸着されてカソードライン５が形成される。さら
に、同図（ｃ）に示すようにカソード材料層５ー１上に
抵抗材料層４ー１を正蒸着により形成する。すると、ス
トライプ状溝７の底面に形成されたカソードライン５上
に抵抗材料が蒸着されて抵抗層４が形成される。この場
合、この抵抗層４の最上面の高さが、カソード基板１の
表面の高さにほぼ一致するようにする。あるいは、抵抗
層４の最上面が、カソード基板１の表面から突出する高
さとする。Next, as shown in FIG. 2B, a cathode material layer 5-1 is formed on the lift-off layer 11 by forward evaporation. Then, a cathode material is deposited on the bottom surface of the stripe-shaped groove 7 to form the cathode line 5. Further, as shown in FIG. 3C, a resistance material layer 4-1 is formed on the cathode material layer 5-1 by forward evaporation. Then, a resistance material is deposited on the cathode line 5 formed on the bottom surface of the stripe-shaped groove 7 to form the resistance layer 4. In this case, the height of the uppermost surface of the resistance layer 4 is made to substantially match the height of the surface of the cathode substrate 1. Alternatively, the uppermost surface of the resistance layer 4 has a height protruding from the surface of the cathode substrate 1.
【００２２】この状態において、カソード基板１の表面
を平滑研磨して、カソード基板１の表面が露出するよう
にする。すると、ストライプ状溝７内に形成されている
カソードライン５、抵抗層４、および、ストライプ状溝
７の壁面に形成されたリフトオフ層１１以外の層が除去
される。すなわち、ストライプ状溝７とストライプ状溝
７との間のカソード基板１の表面にはなにも形成されて
いない状態となる。ついで、図４（ａ）に示すように抵
抗層４上にエミッタ層３を、ストライプ状溝７とストラ
イプ状溝７との間のカソード基板１の表面上にゲートラ
イン６を同時に一工程で形成する。このエミッタ層３お
よびゲートライン６の形成方法としては、前記したエミ
ッタ層３の材料を厚膜印刷する方法、スプレー塗布する
方法、あるいは、スパッタ蒸着法、電子ビーム蒸着法、
プラズマ蒸着法のいずれかを採用すればよい。In this state, the surface of the cathode substrate 1 is polished smoothly so that the surface of the cathode substrate 1 is exposed. Then, layers other than the cathode line 5, the resistance layer 4 formed in the stripe-shaped groove 7, and the lift-off layer 11 formed on the wall surface of the stripe-shaped groove 7 are removed. That is, nothing is formed on the surface of the cathode substrate 1 between the stripe-shaped grooves 7. Then, as shown in FIG. 4A, an emitter layer 3 is formed on the resistance layer 4 and a gate line 6 is simultaneously formed on the surface of the cathode substrate 1 between the stripe-shaped grooves 7 in one step. I do. The method of forming the emitter layer 3 and the gate line 6 includes a method of printing the material of the emitter layer 3 as a thick film, a method of spray coating, a sputtering evaporation method, an electron beam evaporation method,
Any of the plasma deposition methods may be employed.
【００２３】この場合、ストライプ状溝７の壁面に形成
されたリフトオフ層１１を残すのは、エミッタ層３およ
びゲートライン６を形成するための材料がストライプ状
溝７の壁面等に付着して、エミッタ層３とゲートライン
６とが短絡するのを防止するためである。なお、エミッ
タ層３およびゲートライン６を形成する前に、抵抗層４
とリフトオフ層１１の隙間に粘度を低くしたレジストを
充填するようにすると、さらに、その効果が上がる。そ
して、最後にストライプ状溝７の壁面に付着されている
リフトオフ層を除去すると、図４（ｂ）に示すような電
界放出素子を作製することができる。なお、図示されて
いないが、このようにして作製されたエミッタライン２
はカソード基板１上に多数本形成されている。In this case, the lift-off layer 11 formed on the wall surface of the stripe-shaped groove 7 is left because the material for forming the emitter layer 3 and the gate line 6 adheres to the wall surface of the stripe-shaped groove 7 and the like. This is to prevent the emitter layer 3 and the gate line 6 from being short-circuited. Before forming the emitter layer 3 and the gate line 6, the resistance layer 4
The effect is further enhanced by filling the gap between the lift-off layer 11 and the resist with reduced viscosity. Finally, when the lift-off layer attached to the wall surface of the stripe-shaped groove 7 is removed, a field emission device as shown in FIG. 4B can be manufactured. Although not shown, the emitter line 2 manufactured in this manner is
Are formed on the cathode substrate 1 in large numbers.
【００２４】次に、本発明の電界放出素子を作成する製
造方法の第２の実施の形態を図５および図６に示す。た
だし、図５および図６においては１本のエミッタライン
を形成する工程を示している。まず、図５（ａ）に示す
ようにガラスあるいはセラミックのカソード基板１にフ
ォトレジスト１０を塗布して、フォトレジスト１０をパ
ターニングし、ついでエッチングすることにより多数本
のストライプ状溝７をカソード基板１の一表面に形成す
る。ついで、図３（ｂ）に示すようにカソード基板１を
回転させながら斜め蒸着、あるいは回転させながら斜め
方向からスプレー塗布によりリフトオフ層１１をフォト
レジスト１０上に形成する。このとき、リフトオフ層１
１はストライプ状溝７の底面には付着されず、その壁面
を覆うように付着する。Next, a second embodiment of the method of manufacturing the field emission device of the present invention is shown in FIGS. However, FIGS. 5 and 6 show a process of forming one emitter line. First, as shown in FIG. 5A, a photoresist 10 is applied to a glass or ceramic cathode substrate 1, the photoresist 10 is patterned, and then etched to form a large number of stripe-shaped grooves 7 in the cathode substrate 1. Formed on one surface. Next, as shown in FIG. 3B, a lift-off layer 11 is formed on the photoresist 10 by oblique deposition while rotating the cathode substrate 1 or by spray coating from an oblique direction while rotating. At this time, the lift-off layer 1
1 is not attached to the bottom surface of the stripe-shaped groove 7, but is attached so as to cover the wall surface.
【００２５】ついで、同図（ｃ）に示すようにリフトオ
フ層１１上に、カソード材料層５ー１を正蒸着により形
成する。すると、ストライプ状溝７の底面にカソード材
料が蒸着されてカソードライン５が形成される。さら
に、図６（ａ）に示すようにカソード材料層５ー１上に
抵抗材料層４ー１を形成する。すると、ストライプ状溝
７の底面に形成されたカソードライン５上に抵抗材料が
蒸着されて抵抗層４が形成される。抵抗層３の形成方法
は、アモルファスシリコンのスパッタ蒸着法あるいはプ
ラズマ蒸着法、または、厚膜抵抗層材料のスプレー塗布
による方法のいずれかを採用すればよい。さらに、図６
（ａ）に示すように抵抗層４ー１上にエミッタ材料層３
ー１を形成する。エミッタ層３の形成方法としては、前
記したエミッタ層３の材料を溶液状にしてスプレー塗布
する方法、あるいは、スパッタ蒸着法、電子ビーム蒸着
法、プラズマ蒸着法のいずれかを採用すればよい。Next, as shown in FIG. 1C, a cathode material layer 5-1 is formed on the lift-off layer 11 by forward evaporation. Then, a cathode material is deposited on the bottom surface of the stripe-shaped groove 7 to form the cathode line 5. Further, as shown in FIG. 6A, a resistance material layer 4-1 is formed on the cathode material layer 5-1. Then, a resistance material is deposited on the cathode line 5 formed on the bottom surface of the stripe-shaped groove 7 to form the resistance layer 4. The method of forming the resistance layer 3 may be any one of a sputter deposition method or a plasma deposition method of amorphous silicon, and a method of spray coating a thick film resistance layer material. Further, FIG.
As shown in (a), the emitter material layer 3 is formed on the resistance layer 4-1.
-1 is formed. The method for forming the emitter layer 3 may be a method of spray-coating the material of the emitter layer 3 in the form of a solution, or any of a sputter deposition method, an electron beam deposition method, and a plasma deposition method.
【００２６】抵抗層４上にエミッタ層３が形成された場
合、エミッタ層３の最上面の高さが、カソード基板１の
表面の高さを越えないようにする。ついで、リフトオフ
層１１を除去すると共に、フォトレジスト１０を除去す
ると、ストライプ状溝７とストライプ状溝７との間のカ
ソード基板１の表面が露出するようになる。すなわち、
ストライプ状溝７内に形成されているカソードライン
５、抵抗層４、および、エミッタ層３以外の層が除去さ
れる。ついで、図６（ｂ）に示すように露出しているス
トライプ状溝７とストライプ状溝７との間のカソード基
板１の表面にゲートライン６を印刷等により厚膜形成す
る。When the emitter layer 3 is formed on the resistance layer 4, the height of the uppermost surface of the emitter layer 3 does not exceed the height of the surface of the cathode substrate 1. Next, when the lift-off layer 11 is removed and the photoresist 10 is removed, the surface of the cathode substrate 1 between the stripe-shaped grooves 7 is exposed. That is,
Layers other than the cathode line 5, the resistance layer 4, and the emitter layer 3 formed in the stripe-shaped groove 7 are removed. Next, as shown in FIG. 6B, a thick gate line 6 is formed on the surface of the cathode substrate 1 between the exposed stripe-shaped grooves 7 by printing or the like.
【００２７】なお、ストライプ状溝７の壁面にリフトオ
フ層１１を形成するのは、カソードライン５、抵抗層４
およびエミッタ層３を形成するための材料がストライプ
状溝７内の壁面等に付着して、エミッタ層３とゲートラ
イン６とが短絡するのを防止するためである。これによ
り、図６（ｂ）に示すような電界放出素子を作製するこ
とができる。なお、図示されていないが、このようにし
て作製されたエミッタライン２はカソード基板１上に多
数本形成されている。前記図３から図６で説明した電界
放出素子において、各ラインの端子の取り出しは、各電
極へのワイヤボンディングにより行うか、あるいは、ガ
ラスストライプのエッチングの端子部にテーパをつけて
端子を蒸着形成することにより行う。Note that the lift-off layer 11 is formed on the wall surface of the stripe-shaped groove 7 because the cathode line 5 and the resistance layer 4
This is also to prevent the material for forming the emitter layer 3 from adhering to the wall surface or the like in the stripe-shaped groove 7 and short-circuiting the emitter layer 3 and the gate line 6. Thus, a field emission device as shown in FIG. 6B can be manufactured. Although not shown, a large number of the emitter lines 2 thus formed are formed on the cathode substrate 1. In the field emission device described with reference to FIGS. 3 to 6, the terminal of each line is taken out by wire bonding to each electrode, or the terminal is formed by tapering the terminal portion of the glass stripe etching. It is done by doing.
【００２８】[0028]
【発明の効果】以上説明したように本発明の電界放出素
子は、カソード基板にストライプ状の溝を形成し、この
溝内に従来のコーン状のエミッタに替えて平面状のエミ
ッタラインを形成する構成としたので、その製造工程を
簡易にすることができる。従って、低価格の電界放出素
子とすることができ、大面積の表示装置等に応用するこ
とができるようになる。また、本発明の電界放出素子の
製造方法は、設備コストを低減することができると共
に、スループットを飛躍的に向上することができ、量産
性に優れた製造方法とすることができる。As described above, in the field emission device of the present invention, a stripe-shaped groove is formed in the cathode substrate, and a planar emitter line is formed in this groove in place of the conventional cone-shaped emitter. With the configuration, the manufacturing process can be simplified. Therefore, a low-cost field emission device can be obtained, and it can be applied to a large-area display device and the like. In addition, the manufacturing method of the field emission device of the present invention can reduce the equipment cost, can dramatically improve the throughput, and can be a manufacturing method excellent in mass productivity.
【図１】本発明の電界放出素子の実施の形態の一構成を
示す斜視図である。FIG. 1 is a perspective view showing a configuration of an embodiment of a field emission device of the present invention.
【図２】本発明の電界放出素子の実施の形態の一構成の
一部拡大した断面を示す図である。FIG. 2 is a diagram showing a partially enlarged cross section of one configuration of an embodiment of the field emission device of the present invention.
【図３】本発明の電界放出素子の製造方法の第１の実施
の形態を説明するための図である。FIG. 3 is a diagram illustrating a first embodiment of a method for manufacturing a field emission device according to the present invention.
【図４】本発明の電界放出素子の製造方法の第１の実施
の形態を説明するための図である。FIG. 4 is a view for explaining a first embodiment of a method for manufacturing a field emission device according to the present invention.
【図５】本発明の電界放出素子の製造方法の第２の実施
の形態を説明するための図である。FIG. 5 is a drawing for explaining a second embodiment of the method for manufacturing a field emission device of the present invention.
【図６】本発明の電界放出素子の製造方法の第２の実施
の形態を説明するための図である。FIG. 6 is a view for explaining a second embodiment of the method for manufacturing a field emission device according to the present invention.
【図７】従来の電界放出素子の構造を示すための図であ
る。FIG. 7 is a view showing a structure of a conventional field emission device.
１ カソード基板 ２ エミッタライン ３ エミッタ層 ３−１ エミッタ材料層 ４ 抵抗層 ４−１ 抵抗材料層 ５ カソードライン ５−１ カソード材料層 ６ ゲートライン ７ ストライプ状溝 １０ フォトレジスト １１ リフトオフ層 DESCRIPTION OF SYMBOLS 1 Cathode substrate 2 Emitter line 3 Emitter layer 3-1 Emitter material layer 4 Resistance layer 4-1 Resistance material layer 5 Cathode line 5-1 Cathode material layer 6 Gate line 7 Stripe groove 10 Photoresist 11 Lift-off layer
Claims (4)
ライプ状の溝内に、カソードライン、抵抗層、およびエ
ミッタ層が順次積層されて形成されており、 前記ストライプ状の溝と溝との間の前記カソード基板の
表面に、ゲートラインが形成されていることを特徴とす
る電界放出素子。1. A cathode line, a resistance layer, and an emitter layer are sequentially laminated and formed in a plurality of stripe-shaped grooves formed on a cathode substrate. A field emission device wherein a gate line is formed on a surface of the cathode substrate.
てパターニングすることにより、複数本のストライプ状
の溝を形成する第１工程、 該第１工程後に、前記ストライプ状の溝と溝との間の前
記カソード基板の表面から前記溝の壁面にかけてのみに
リフトオフ層を形成する第２工程、 該第２工程後の前記カソード基板に、垂直方向からカソ
ード材料層を形成する第３工程、 該第３工程後の前記カソード基板に、垂直方向から抵抗
材料層を形成する第４工程、 該第４工程後の前記カソード基板の表面を研磨して、前
記ストライプ状の溝と溝との間の前記カソード基板の表
面に形成された前記抵抗材料層、カソード材料層、前記
リフトオフ層、およびフォトレジストを取り除く第５工
程、 該第５工程後のカソード基板に、垂直方向からエミッタ
材料層を形成して、前記溝内に積層して形成されたカソ
ードラインおよび抵抗層上にエミッタ層を形成すると共
に、前記ストライプ状の溝と溝との間の前記カソード基
板の表面にゲートラインを同時に形成する第６工程から
なることを特徴とする電界放出素子の製造方法。2. A first step of forming a plurality of stripe-shaped grooves by applying a photoresist on a cathode substrate and patterning the same, and after the first step, a step between the stripe-shaped grooves is performed. A second step of forming a lift-off layer only from the surface of the cathode substrate to the wall surface of the groove; a third step of forming a cathode material layer from the vertical direction on the cathode substrate after the second step; A fourth step of forming a resistive material layer from the vertical direction on the cathode substrate after the polishing, polishing the surface of the cathode substrate after the fourth step, and forming the cathode substrate between the stripe-shaped grooves. A fifth step of removing the resistive material layer, the cathode material layer, the lift-off layer, and the photoresist formed on the surface of the cathode substrate; Forming a material layer, forming an emitter layer on the cathode line and the resistance layer formed by laminating in the groove, and forming a gate line on the surface of the cathode substrate between the stripe-shaped grooves. A method of manufacturing a field emission device, comprising: a sixth step of simultaneously forming the steps.
てパターニングすることにより、複数本のストライプ状
の溝を形成する第１工程、 該第１工程後に、前記ストライプ状の溝と溝との間の前
記カソード基板の表面から前記溝の壁面にかけてのみに
リフトオフ層を形成する第２工程、 該第２工程後の前記カソード基板に、垂直方向からカソ
ード材料層を形成する第３工程、 該第３工程後の前記カソード基板に、垂直方向から抵抗
材料層を形成する第４工程、 該第４工程後の前記カソード基板に、垂直方向からエミ
ッタ材料層を形成する第５工程、 該第５工程後に前記リフトオフ層を除去して、前記スト
ライプ状の溝と溝との間の前記カソード基板の表面に形
成された前記エミッタ材料層、前記抵抗材料層、および
カソード材料層を取り除くと共に、前記フォトレジスト
を取り除く第６工程、 該第６工程後に前記ストライプ状の溝と溝との間の前記
カソード基板の表面にゲートラインを形成する第７工程
からなることを特徴とする電界放出素子の製造方法。3. A first step of forming a plurality of stripe-shaped grooves by applying a photoresist on the cathode substrate and patterning the same, and after the first step, a step between the stripe-shaped grooves is performed. A second step of forming a lift-off layer only from the surface of the cathode substrate to the wall surface of the groove; a third step of forming a cathode material layer from the vertical direction on the cathode substrate after the second step; A fourth step of forming a resistive material layer from the vertical direction on the cathode substrate after the fifth step; a fifth step of forming an emitter material layer from the vertical direction on the cathode substrate after the fourth step; Removing the lift-off layer to remove the emitter material layer, the resistance material layer, and the cathode material layer formed on the surface of the cathode substrate between the stripe-shaped grooves; A sixth step of removing the photoresist; and a seventh step of forming a gate line on the surface of the cathode substrate between the stripe-shaped grooves after the sixth step. Device manufacturing method.
成された前記カソードライン、前記抵抗層、前記エミッ
タ層の各高さを合計した高さが、前記ストライプ状の溝
の深さより低くされていることを特徴とする請求項３記
載の電界放出素子の製造方法。4. A total height of the cathode line, the resistance layer, and the emitter layer, which are formed in the stripe-shaped groove, is made lower than the depth of the stripe-shaped groove. The method for manufacturing a field emission device according to claim 3, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20099296A JP3836539B2 (en) | 1996-07-12 | 1996-07-12 | Field emission device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20099296A JP3836539B2 (en) | 1996-07-12 | 1996-07-12 | Field emission device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1031954A true JPH1031954A (en) | 1998-02-03 |
| JP3836539B2 JP3836539B2 (en) | 2006-10-25 |
Family
ID=16433714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20099296A Expired - Fee Related JP3836539B2 (en) | 1996-07-12 | 1996-07-12 | Field emission device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3836539B2 (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296879B1 (en) * | 1999-06-18 | 2001-07-12 | 김순택 | Manufacturing method of field emission display |
| JP2002056770A (en) * | 2000-08-08 | 2002-02-22 | Futaba Corp | Electric field emission cathode and its manufacturing method |
| WO2003009327A1 (en) * | 2001-07-17 | 2003-01-30 | Nec Corporation | Field emission type cold cathode and production method therefor and flat image device provided with field emission type cold cathode |
| JP2003507873A (en) * | 1999-08-21 | 2003-02-25 | プリンタブル フィールド エミッターズ リミテッド | Field emitters and devices |
| JP2003509808A (en) * | 1999-09-09 | 2003-03-11 | コミツサリア タ レネルジー アトミーク | Apparatus for generating modulated electric field and its application to field emission flat screen |
| US6563260B1 (en) | 1999-03-15 | 2003-05-13 | Kabushiki Kaisha Toshiba | Electron emission element having resistance layer of particular particles |
| WO2001093294A3 (en) * | 2000-06-01 | 2003-05-30 | Complete Substrate Solutions L | Visual display |
| KR100413815B1 (en) * | 2002-01-22 | 2004-01-03 | 삼성에스디아이 주식회사 | Carbon nano tube field emitter device in triode structure and its fabricating method |
| JP2004207239A (en) * | 2002-12-20 | 2004-07-22 | Samsung Sdi Co Ltd | Field emission device and its manufacturing method |
| JP2005158747A (en) * | 2003-11-24 | 2005-06-16 | Samsung Sdi Co Ltd | Electron emission element |
| JP2005518636A (en) * | 2002-02-19 | 2005-06-23 | コミツサリア タ レネルジー アトミーク | Emissive display cathode structure |
| JP2005243641A (en) * | 2004-02-25 | 2005-09-08 | Samsung Sdi Co Ltd | Electron emission element and its manufacturing method |
| JP2007317389A (en) * | 2006-05-23 | 2007-12-06 | Asahi Glass Co Ltd | Ink for field electron emission element and method of manufacturing field electron emission element using it |
| JP2011510431A (en) * | 2007-07-26 | 2011-03-31 | シーイービーティー・カンパニー・リミティッド | Electron emission source with nanostructured chip and electron column using the same |
-
1996
- 1996-07-12 JP JP20099296A patent/JP3836539B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563260B1 (en) | 1999-03-15 | 2003-05-13 | Kabushiki Kaisha Toshiba | Electron emission element having resistance layer of particular particles |
| KR100296879B1 (en) * | 1999-06-18 | 2001-07-12 | 김순택 | Manufacturing method of field emission display |
| JP2003507873A (en) * | 1999-08-21 | 2003-02-25 | プリンタブル フィールド エミッターズ リミテッド | Field emitters and devices |
| JP2003509808A (en) * | 1999-09-09 | 2003-03-11 | コミツサリア タ レネルジー アトミーク | Apparatus for generating modulated electric field and its application to field emission flat screen |
| WO2001093294A3 (en) * | 2000-06-01 | 2003-05-30 | Complete Substrate Solutions L | Visual display |
| JP2002056770A (en) * | 2000-08-08 | 2002-02-22 | Futaba Corp | Electric field emission cathode and its manufacturing method |
| WO2003009327A1 (en) * | 2001-07-17 | 2003-01-30 | Nec Corporation | Field emission type cold cathode and production method therefor and flat image device provided with field emission type cold cathode |
| KR100413815B1 (en) * | 2002-01-22 | 2004-01-03 | 삼성에스디아이 주식회사 | Carbon nano tube field emitter device in triode structure and its fabricating method |
| JP2005518636A (en) * | 2002-02-19 | 2005-06-23 | コミツサリア タ レネルジー アトミーク | Emissive display cathode structure |
| JP2011103303A (en) * | 2002-02-19 | 2011-05-26 | Commissariat A L'energie Atomique & Aux Energies Alternatives | Cathode structure of emission display |
| JP2004207239A (en) * | 2002-12-20 | 2004-07-22 | Samsung Sdi Co Ltd | Field emission device and its manufacturing method |
| JP2005158747A (en) * | 2003-11-24 | 2005-06-16 | Samsung Sdi Co Ltd | Electron emission element |
| JP2005243641A (en) * | 2004-02-25 | 2005-09-08 | Samsung Sdi Co Ltd | Electron emission element and its manufacturing method |
| JP4651084B2 (en) * | 2004-02-25 | 2011-03-16 | 三星エスディアイ株式会社 | Method for manufacturing electron-emitting device |
| JP2007317389A (en) * | 2006-05-23 | 2007-12-06 | Asahi Glass Co Ltd | Ink for field electron emission element and method of manufacturing field electron emission element using it |
| JP2011510431A (en) * | 2007-07-26 | 2011-03-31 | シーイービーティー・カンパニー・リミティッド | Electron emission source with nanostructured chip and electron column using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3836539B2 (en) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652418B2 (en) | Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device | |
| US5534743A (en) | Field emission display devices, and field emission electron beam source and isolation structure components therefor | |
| JP3836539B2 (en) | Field emission device and manufacturing method thereof | |
| CN100435262C (en) | Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image display device | |
| JP3999276B2 (en) | Charge dissipation type field emission device | |
| KR20010056153A (en) | Field emission display device and its fabrication method | |
| JP2002150922A (en) | Electron emitting device, cold cathode field electron emitting device and manufacturing method therefor, and cold cathode field electron emitting display device and method of its manufacture | |
| JP4298156B2 (en) | Electron emission apparatus and image forming apparatus | |
| JPH09219144A (en) | Electric field emitting cathode and its manufacture | |
| JP3060928B2 (en) | Field emission cathode and method of manufacturing the same | |
| JP3066573B2 (en) | Field emission display device | |
| JPH07122179A (en) | Field emitting cathode and manufacture of field emitting cathode | |
| US20050275336A1 (en) | Field emission device and method for making same | |
| JP2005166643A (en) | Electron emission element and its manufacturing method | |
| JP3156903B2 (en) | Field emission type electron source | |
| JP3546606B2 (en) | Method of manufacturing field emission device | |
| JPH07249368A (en) | Field-emission element and its manufacture | |
| JP2006066376A (en) | Electron emission device | |
| JPH07302540A (en) | Image formation device and its manufacture | |
| KR100318392B1 (en) | Manufacturing method of filed emission display device | |
| JP2009302003A (en) | Electron emitting element and image display device | |
| JP3760878B2 (en) | Method for producing cathode | |
| JP2002056770A (en) | Electric field emission cathode and its manufacturing method | |
| KR100303546B1 (en) | Field emission display and manufacturing method of the same | |
| JP2004241292A (en) | Cold cathode field electron emission display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040223 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |