JPH07122179A - Field emitting cathode and manufacture of field emitting cathode - Google Patents
Field emitting cathode and manufacture of field emitting cathodeInfo
- Publication number
- JPH07122179A JPH07122179A JP28726493A JP28726493A JPH07122179A JP H07122179 A JPH07122179 A JP H07122179A JP 28726493 A JP28726493 A JP 28726493A JP 28726493 A JP28726493 A JP 28726493A JP H07122179 A JPH07122179 A JP H07122179A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- electrode layer
- mask
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はコールドカソードとして
知られている電界放出カソードに係るものであり、特に
集束電極を有する電界放出カソード及びその製造方法に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission cathode known as a cold cathode, and more particularly to a field emission cathode having a focusing electrode and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】金属または半導体表面の印加電界を１０
9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出カソード（Field Emission Cathode）、あるいは電界
放出素子と呼んでいる。2. Description of the Related Art The applied electric field on the surface of a metal or semiconductor is reduced to 10
At about 9 [V / m], electrons pass through the barrier due to the tunnel effect, and the electrons are emitted in vacuum even at room temperature. This is called field emission, and the cathode that emits electrons based on this principle is called a field emission cathode or field emission element.
【０００３】近年、半導体微細加工技術を駆使して、ミ
クロンサイズの電界放出カソードからなる面放出型の電
界放出カソードを作製することが可能となっており、電
界放出カソードを基板上に多数個形成したものは、その
各エミッタから放出された電子を蛍光面に照射すること
によって平面型の表示装置や各種の電子装置を構成する
電子供給手段として期待されている。In recent years, it has become possible to fabricate a surface emission type field emission cathode composed of a micron size field emission cathode by making full use of semiconductor fine processing technology, and a large number of field emission cathodes are formed on a substrate. These devices are expected to serve as an electron supply unit that constitutes a flat display device and various electronic devices by irradiating the phosphor screen with electrons emitted from the respective emitters.
【０００４】このような電界放出カソードの一例とし
て、スピント(Spindt)型と呼ばれる電界放出カソード
（以下、ＦＥＣと記す）の斜視図を図９に示す。この図
において、基板１１１上にカソード電極１１２が形成さ
れており、このカソード電極１１２の上に絶縁層１１３
及びゲート電極１１４が順次形成されている。そして、
ゲート電極１１４と絶縁層１１３とに形成された開口部
１１６内にエミッタコーン１１５が形成され、このエミ
ッタコーン１１５の先端部分が開口部１１６から臨んで
いる。このＦＥＣにおいては、微細加工技術を用いるこ
とによりエミッタコーン１１５とゲート電極１１４との
距離をサブミクロンとすることができるため、エミッタ
コーン１１５とゲート電極１１４間に僅か数十ボルトの
電圧を印加することにより、エミッタコーン１１５から
電子を放出させることができるようになる。As an example of such a field emission cathode, FIG. 9 shows a perspective view of a field emission cathode called a Spindt type (hereinafter referred to as FEC). In this figure, a cathode electrode 112 is formed on a substrate 111, and an insulating layer 113 is formed on the cathode electrode 112.
And a gate electrode 114 are sequentially formed. And
An emitter cone 115 is formed in an opening 116 formed in the gate electrode 114 and the insulating layer 113, and a tip portion of the emitter cone 115 faces the opening 116. In this FEC, since the distance between the emitter cone 115 and the gate electrode 114 can be made submicron by using a fine processing technique, a voltage of only several tens of volts is applied between the emitter cone 115 and the gate electrode 114. As a result, electrons can be emitted from the emitter cone 115.
【０００５】したがって、図９に示すように、上記のＦ
ＥＣがアレイ状に多数個形成されている基板１１１の上
方に蛍光材料が塗布されているアノード基板１１７を配
置し、電圧ＶGE、ＶA を印加すると放出された電子によ
って蛍光材を発光させることができ、表示装置とするこ
とができる。Therefore, as shown in FIG.
An anode substrate 117 coated with a fluorescent material is arranged above a substrate 111 on which a large number of ECs are formed in an array, and when the voltages V GE and V A are applied, the fluorescent material is caused to emit light by the emitted electrons. And can be used as a display device.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、図９に
示すＦＥＣにおける電子の放出角度は、一般にエミッタ
コーンとゲート電極との相対位置関係、ゲート印加電圧
及びエミッタコーンの先端曲率半径によって変化し、集
束性を上げることが困難であるという問題点があった。
また、アノード電圧が高電圧（数十ｋＶ）の場合、その
影響がエミッタコーンに対して大きいため、カソード電
極とアノード電極間にある程度のギャップが必要であっ
た。However, the electron emission angle in the FEC shown in FIG. 9 generally varies depending on the relative positional relationship between the emitter cone and the gate electrode, the gate applied voltage and the radius of curvature of the tip of the emitter cone, and the focusing There was a problem that it was difficult to improve the sex.
Further, when the anode voltage is a high voltage (several tens of kV), the influence is great on the emitter cone, so that a certain gap is required between the cathode electrode and the anode electrode.
【０００７】これを解決するために、図１０に示すよう
な集束電極を有するＦＥＣが本件出願人によって、特願
平５−１９１８４８号として出願されている。この図１
０に示すＦＥＣは、ガラス等の基板１０１の上にカソー
ド電極１０２の導体がスパッタにより形成され、このカ
ソード電極１０２の一部あるいは全部の上に抵抗層１０
３が形成されている。この抵抗層１０３の上には第１絶
縁層１０４及びゲート電極１０５がスパッタ等により形
成され、さらにその上に第２絶縁層１０６及び集束電極
１０７がスパッタ等により形成されている。In order to solve this, an FEC having a focusing electrode as shown in FIG. 10 has been filed by the applicant of the present application as Japanese Patent Application No. 5-191848. This Figure 1
In the FEC shown in FIG. 0, the conductor of the cathode electrode 102 is formed by sputtering on the substrate 101 such as glass, and the resistance layer 10 is formed on a part or all of the cathode electrode 102.
3 is formed. A first insulating layer 104 and a gate electrode 105 are formed on the resistance layer 103 by sputtering or the like, and a second insulating layer 106 and a focusing electrode 107 are formed thereon by sputtering or the like.
【０００８】また、第１絶縁層１０４及びゲート電極１
０５に形成された第２開口部１０９の中にはエミッタコ
ーン１０８が形成されている。そして、第２絶縁層１０
６と集束電極１０７には第１開口部１１０が形成されて
おり、エミッタ１０８から放出された電子はこの第１開
口部１１０を通り、集束電極により集束されて上方へ放
出されるようにされている。この第２絶縁層１０６と集
束電極１０７に形成された第１開口部１１０の径Ｄ2
は、図示するようにエミッタコーン１０８が形成されて
いる第２開口部１０９の径Ｄ1 の１．２〜２．０倍と一
回り大きく形成されている。これは、集束性を向上する
ためである。Further, the first insulating layer 104 and the gate electrode 1
An emitter cone 108 is formed in the second opening 109 formed in 05. Then, the second insulating layer 10
6 and the focusing electrode 107 have a first opening 110 formed therein, so that the electrons emitted from the emitter 108 pass through the first opening 110, are focused by the focusing electrode, and are emitted upward. There is. The diameter D 2 of the first opening 110 formed in the second insulating layer 106 and the focusing electrode 107.
Is 1.2 to 2.0 times larger than the diameter D 1 of the second opening 109 in which the emitter cone 108 is formed, as shown in FIG. This is to improve the focusing property.
【０００９】ところが、このＦＥＣは図示するように、
径の異なる第１開口部及び第２開口部を有していること
から、その製造方法が複雑になるという問題点があっ
た。そこで、本発明は集束電極を有する電界放出カソー
ドをなるべく容易に製造することを目的としている。さ
らに、本発明は集束電極を有する他の構成の電界放出カ
ソード及びその製造方法を提供することを目的としてい
る。However, this FEC is, as shown in the figure,
Since the first opening and the second opening having different diameters are included, there is a problem that the manufacturing method is complicated. Then, this invention aims at manufacturing a field emission cathode which has a focusing electrode as easily as possible. Another object of the present invention is to provide a field emission cathode having another structure having a focusing electrode and a manufacturing method thereof.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明の電界放出カソードの製造方法においては、
径の小さい第２開口部を形成するために、予めリング状
のマスクをゲート電極上に形成するようにしたものであ
る。さらに、本発明の電界放出カソードは複数のエミッ
タコーンが形成されるブロック毎に集束電極を設けるよ
うにしたものである。In order to achieve the above object, in the method for manufacturing a field emission cathode of the present invention,
In order to form the second opening having a small diameter, a ring-shaped mask is previously formed on the gate electrode. Further, the field emission cathode of the present invention has a focusing electrode provided for each block in which a plurality of emitter cones are formed.
【００１１】[0011]
【作用】本発明の製造方法によれば、集束電極を有する
電界放出カソードを容易に製造することができる。ま
た、複数のエミッタコーンからなるブロック毎に集束電
極を設けるようにすると、さらに容易に製造することが
できるようになる。本発明の集束電極を有する電界放出
カソードによれば、エミッタから放出された電子の広が
りを集束電極の径程度に押さえられるため、アノード電
極をカソード電極に近づける必要がなくなる。このた
め、アノード・カソード間の耐電圧を低下させることな
くクロストークを防止できる。従って、本発明の集束電
極を有する電界放出カソードを画像表示装置に用いる
と、高精細かつ高輝度の画像を得ることが出来るように
なる。According to the manufacturing method of the present invention, a field emission cathode having a focusing electrode can be easily manufactured. Further, if the focusing electrode is provided for each block composed of a plurality of emitter cones, the manufacturing can be further facilitated. According to the field emission cathode having the focusing electrode of the present invention, the spread of the electrons emitted from the emitter can be suppressed to about the diameter of the focusing electrode, so that it is not necessary to bring the anode electrode close to the cathode electrode. Therefore, crosstalk can be prevented without lowering the withstand voltage between the anode and the cathode. Therefore, when the field emission cathode having the focusing electrode of the present invention is used in an image display device, it becomes possible to obtain an image with high definition and high brightness.
【００１２】[0012]
【実施例】図１ないし図３に、本発明の第１実施例の集
束電極を有する電界放出カソードの製造方法を示すが、
この製造方法によって作成される電界放出カソードは、
ほぼ図１０に示す構成となる。まず、ガラス等の絶縁基
板１の上にスパッタ法によりカソード電極層２の導体膜
を成膜し、さらに均一な抵抗層３をカソード電極２上の
全面に形成する。この抵抗層３の上には第１絶縁層４と
ゲート電極層５の導体膜を積層する。なお、第１絶縁層
４は、例えばスパッタ法あるいはＳｉＨ4 とＮ2 Ｏ及び
Ｎ2 をガス種として使用してプラズマＣＶＤ法により作
製したＳｉＯ2 膜により成膜されている。この第１絶縁
層４の厚さは例えば約１．０ミクロンとされている。1 to 3, there is shown a method of manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
The field emission cathode produced by this manufacturing method is
The configuration is almost as shown in FIG. First, a conductor film of the cathode electrode layer 2 is formed on an insulating substrate 1 made of glass or the like by a sputtering method, and a uniform resistance layer 3 is formed on the entire surface of the cathode electrode 2. A conductor film of a first insulating layer 4 and a gate electrode layer 5 is laminated on the resistance layer 3. The first insulating layer 4 is formed by, for example, a sputtering method or a SiO 2 film formed by a plasma CVD method using SiH 4 and N 2 O and N 2 as gas species. The thickness of the first insulating layer 4 is, for example, about 1.0 micron.
【００１３】また、ゲート電極層５の導体膜の材料とし
てはＴｉ，Ｃｒ，Ｎｂ，Ｍｏ，Ｗ等のいずれかを使用し
て、この材料をスパッタ法等により例えば約０．４ミク
ロンの厚さで第１絶縁層４の上に、図１（ａ）に示すよ
うに成膜されている。このゲート電極層５の上に、第１
絶縁層４及びゲート電極層５を加工する際に使用するエ
ッチャントに対し耐性のある材料からなるマスク層６
を、同図（ｂ）に示すように物理蒸着法（ＰＶＤ法）あ
るいは化学蒸着法（ＣＶＤ法）により形成する。このマ
スク層６の材料は、例えば、ゲート電極５がＮｂの場合
はＳＦ6 等を用いたドライエッチング法により、第１絶
縁層４がＳｉＯ2 の場合はＣＨＦ3 等を用いたドライエ
ッチング法により加工し、アルミニウムをマスク材とし
て用いる。Further, any one of Ti, Cr, Nb, Mo, W, etc. is used as the material of the conductor film of the gate electrode layer 5, and this material is sputtered or the like to have a thickness of, for example, about 0.4 μm. Then, it is formed on the first insulating layer 4 as shown in FIG. On the gate electrode layer 5, the first
A mask layer 6 made of a material having resistance to an etchant used when processing the insulating layer 4 and the gate electrode layer 5.
Are formed by a physical vapor deposition method (PVD method) or a chemical vapor deposition method (CVD method) as shown in FIG. The material of the mask layer 6 is, for example, a dry etching method using SF 6 or the like when the gate electrode 5 is Nb, and a dry etching method using CHF 3 or the like when the first insulating layer 4 is SiO 2. It is processed and aluminum is used as a mask material.
【００１４】このマスク層６の上にはレジスト層７が塗
布されパターニングされた後、エッチングすることによ
り同図（ｃ）に示すようにリング状のレジスト層７とす
る。次いで、基板１の上方からＣｌ2 ，ＢＣｌ3 等を用
いてドライエッチングすることにより、マスク層６は同
図（ｄ）に示すようにリング状マスク８に加工されるよ
うになる。そして、基板１の上から第２絶縁層９及び集
束電極層１０を、前記第１絶縁層４及びゲート電極層５
と同様な方法により、図２（ａ）に示すように積層す
る。次に、この集束電極層１０上にレジスト層１１を塗
布し、フォトリソグラフィ法及びエッチング法により、
前記リング状マスクの外径に合わせて開口を設け、基板
１の上からＳＦ6 等を用いて集束電極層１０をドライエ
ッチングし、さらにＣＨＦ3 等を用いて第２絶縁層９を
ドライエッチングすることにより、集束電極層１０及び
第２絶縁層９に第１開口部１２が、同図（ｂ）に示すよ
うに形成される。この第１開口部１２の開口径は約１．
５μｍ程度とされている。A resist layer 7 is applied and patterned on the mask layer 6 and then etched to form a ring-shaped resist layer 7 as shown in FIG. Then, by dry etching from above the substrate 1 using Cl 2 , BCl 3 or the like, the mask layer 6 is processed into a ring-shaped mask 8 as shown in FIG. Then, the second insulating layer 9 and the focusing electrode layer 10 are provided on the substrate 1 and the first insulating layer 4 and the gate electrode layer 5 are provided.
By the same method as described above, the layers are laminated as shown in FIG. Next, a resist layer 11 is applied on this focusing electrode layer 10 and then by photolithography and etching.
An opening is provided in accordance with the outer diameter of the ring-shaped mask, the focusing electrode layer 10 is dry-etched from above the substrate 1 using SF 6 or the like, and the second insulating layer 9 is dry-etched using CHF 3 or the like. As a result, the first opening 12 is formed in the focusing electrode layer 10 and the second insulating layer 9 as shown in FIG. The opening diameter of the first opening 12 is about 1.
It is about 5 μm.
【００１５】このとき、第１開口部１０の底部にはエッ
チングの選択性によりリング状マスク８及びゲート電極
層５の導体膜の表面が露出される。次に、この露出した
リング状マスク８をマスクとして、ゲート電極層５がＮ
ｂの場合ＳＦ6 等を用いてドライエッチングし、さらに
第１絶縁層４がＳｉＯ2 の場合ＣＨＦ3 を用いてドライ
エッチングすることにより、同図（ｃ）に示すように第
２開口部１３がゲート電極層５及び第１絶縁層４に形成
される。そして、従来のスピント型のＦＥＣと同様に剥
離層１４を、レジスト層１１の上平面及び第１開口部１
２の側面に斜め蒸着により被着させ、第１開口部１２の
開口面積を第２開口部１３の開口面積とほぼ同じとす
る。次に、剥離層１４の上からモリブデン（Ｍｏ）等の
エミッタ材料を電子ビーム蒸着（ＥＢ蒸着）等により、
基板１に対し垂直方向から正蒸着を行う。すると、エミ
ッタ材料層１５が剥離層１４の上に形成されるに伴い、
開口部１３内の抵抗層３上に円錐状のエミッタコーン１
６が、図３（ａ）に示すように形成される。At this time, the surfaces of the ring-shaped mask 8 and the conductor film of the gate electrode layer 5 are exposed at the bottom of the first opening 10 due to etching selectivity. Next, with the exposed ring-shaped mask 8 as a mask, the gate electrode layer 5 is N
In the case of b, dry etching is performed using SF 6 or the like, and when the first insulating layer 4 is SiO 2 , dry etching is performed using CHF 3 , so that the second opening 13 is formed as shown in FIG. It is formed on the gate electrode layer 5 and the first insulating layer 4. Then, similar to the conventional Spindt-type FEC, the peeling layer 14 is formed on the upper surface of the resist layer 11 and the first opening 1.
The side surface of the second opening 13 is deposited by oblique vapor deposition so that the opening area of the first opening 12 is substantially the same as the opening area of the second opening 13. Next, an emitter material such as molybdenum (Mo) is deposited on the release layer 14 by electron beam evaporation (EB evaporation) or the like.
Positive vapor deposition is performed on the substrate 1 from the vertical direction. Then, as the emitter material layer 15 is formed on the release layer 14,
A cone-shaped emitter cone 1 is formed on the resistance layer 3 in the opening 13.
6 is formed as shown in FIG.
【００１６】そして、基板１をリン酸中に浸し、剥離層
１４と共にエミッタ材料層１３を共に除去すると共に、
レジスト層１１も除去する。これにより、同図（ｂ）に
示すような集束電極を有するＦＥＣを得ることができ
る。このＦＥＣを上面から見ると図５に示すように、集
束電極層１０に形成されて第１開口部１２内にリング状
マスク８とエミッタコーン１６を臨くことができる。こ
の基板１上には数万から数１０万個のエミッタを同時に
作製することができ、集束性に優れたＦＥＣとすること
ができるため、表示装置に用いて好適なものとなる。ま
た、前記リング状マスク８の外径と第１開口部１２の径
とは必ずしも一致させる必要はなく、図４に示すように
リング状マスク８の外形を大きくして、第１開口部１２
を形成してもよい。このようにすると、第１開口部１２
の位置合わせの精度を幾分下げることができる。Then, the substrate 1 is dipped in phosphoric acid to remove both the release layer 14 and the emitter material layer 13, and
The resist layer 11 is also removed. This makes it possible to obtain an FEC having a focusing electrode as shown in FIG. When this FEC is viewed from above, as shown in FIG. 5, the ring-shaped mask 8 and the emitter cone 16 can be exposed in the first opening 12 formed in the focusing electrode layer 10. Since tens of thousands to hundreds of thousands of emitters can be formed on the substrate 1 at the same time, and an FEC excellent in focusing property can be obtained, it is suitable for use in a display device. Further, the outer diameter of the ring-shaped mask 8 and the diameter of the first opening portion 12 do not necessarily have to be the same, and the outer shape of the ring-shaped mask 8 is enlarged as shown in FIG.
May be formed. In this way, the first opening 12
The alignment accuracy of can be somewhat reduced.
【００１７】ところで、集束電極層１０に設けた第１開
口部１２の径をゲート電極５に設けた第２開口部１３の
径より大きくするのは、第１開口部の径Ｄ2 の第２開口
部１３の径Ｄ1 に対する条件を変えると、エミッタコー
ン１６から放出された電子の軌跡がかなり変化し、径Ｄ
2 が径Ｄ1 の１．２倍から２倍に設定した時に無効電流
が少なくなると共に、クロストークが発生しない良好な
特性が得られるためである。なお、集束電極層１０とゲ
ート電極層５との距離を変化させてもエミッタコーン１
６から放出された電子の軌跡が変化することから、この
距離も変えるようにして無効電流をより減らし、より多
くの電子を集束電極層１０により上方に向かわせるよう
にしてもよい。By the way, the reason why the diameter of the first opening 12 provided in the focusing electrode layer 10 is made larger than the diameter of the second opening 13 provided in the gate electrode 5 is the second diameter D 2 of the first opening. When the condition for the diameter D 1 of the opening 13 is changed, the trajectory of the electrons emitted from the emitter cone 16 changes significantly, and the diameter D 1
This is because when 2 is set to 1.2 times to 2 times the diameter D 1 , the reactive current decreases and good characteristics that crosstalk does not occur can be obtained. Even if the distance between the focusing electrode layer 10 and the gate electrode layer 5 is changed, the emitter cone 1
Since the trajectory of the electrons emitted from 6 changes, this distance may also be changed to reduce the reactive current and cause more electrons to be directed upward by the focusing electrode layer 10.
【００１８】ところで、カソード電極層２の上に抵抗層
３を設ける理由は次の通りである。一般的なＦＥＣにお
いてはコーン状のエミッタの先端とゲートとの距離がサ
ブミクロンという極めて短い距離とされていると共に、
数万個のエミッタが一枚の基板上に設けられるため、製
造の過程において塵埃等によりエミッタとゲートとが短
絡してしまうことがある。ゲートとエミッタとのひとつ
でも短絡していると、カソードとゲートとが短絡したこ
とになるため、すべてのエミッタに電圧が印加されなく
なり動作不能のＦＥＣとなってしまう欠点があった。The reason why the resistance layer 3 is provided on the cathode electrode layer 2 is as follows. In a general FEC, the distance between the tip of the cone-shaped emitter and the gate is a very short distance of submicron, and
Since tens of thousands of emitters are provided on one substrate, the emitter and the gate may be short-circuited due to dust or the like during the manufacturing process. If even one of the gate and the emitter is short-circuited, it means that the cathode and the gate are short-circuited, so that no voltage is applied to all the emitters, resulting in inoperable FEC.
【００１９】また、ＦＥＣの初期の動作時に局部的な脱
ガスが生じ、このガスによりエミッタとゲートあるいは
アノード間が放電を起こすことがあり、このため大電流
がカソードに流れてカソードを破壊することがあった。
さらに、多数のエミッタのうち電子の放出しやすいエミ
ッタから集中して電子が放出されやすいため、そのエミ
ッタに電流が集中することになり、画面上に異常に明る
いスポットが発生することがあった。これらの欠点を防
ぐために、エミッタの下全面あるいは直下のみに抵抗を
設けるようにしている。In addition, local degassing may occur during the initial operation of the FEC, and this gas may cause discharge between the emitter and the gate or the anode, which causes a large current to flow into the cathode and destroy the cathode. was there.
Furthermore, among many emitters, electrons are likely to be concentrated and emitted from the ones where electrons are likely to be emitted, so that current is concentrated on the emitters, which may cause an abnormally bright spot on the screen. In order to prevent these drawbacks, a resistor is provided only on the entire lower surface of the emitter or just below the emitter.
【００２０】すなわち、前記したように抵抗層３の上に
エミッタコーン１６を形成すると、エミッタコーン１６
の放出電子が多くなると、電流に応じて抵抗層３での電
圧降下が大きくなるために、エミッタコーン１６とゲー
ト電極層５間の印加電圧が低下し、エミッタコーン１６
の電子放出を抑制する方向になり、エミッタコーン１６
の電子放出の暴走を食い止めることによってエミッタコ
ーン１６の破壊が抑えられる。That is, when the emitter cone 16 is formed on the resistance layer 3 as described above, the emitter cone 16
When the number of emitted electrons of the emitter cone 16 increases, the voltage drop in the resistance layer 3 increases in accordance with the current, so that the applied voltage between the emitter cone 16 and the gate electrode layer 5 decreases, and the emitter cone 16
To reduce the electron emission of the emitter cone 16
The destruction of the emitter cone 16 is suppressed by stopping the runaway of the electron emission of.
【００２１】さらに、あるエミッタに電流が集中した場
合はそのエミッタの下に設けられている抵抗層での電圧
降下が大きくなるため、そのエミッタ電位が上昇し、こ
のためゲート・エミッタ間の電圧が下降し、電流の集中
を防止することができるようになる。したがって、抵抗
をエミッタとカソードとの間に設けることにより、ＦＥ
Ｃの製造上の歩留りが向上したり、安定な動作を行わせ
たりすることができるようになる。Further, when the current is concentrated on a certain emitter, the voltage drop in the resistance layer provided under the emitter becomes large, so that the emitter potential rises, so that the voltage between the gate and the emitter is increased. It becomes possible to prevent the electric current from concentrating as it descends. Therefore, by providing a resistor between the emitter and the cathode,
The yield in manufacturing C can be improved, and stable operation can be performed.
【００２２】次に、本発明に係る電界放出カソードの第
２実施例の構成を図６及び図７に示す。これらの図に示
す電界放出カソードは、複数のエミッタコーンの形成さ
れたブロック毎に集束電極を設けるようにしたものであ
る。図６はＦＥＣの断面を示しており、ガラス等の絶縁
基板２１の上にカソード電極層２２の導体膜がスパッタ
法等により形成され、このカソード電極層２２の一部あ
るいは全部の上に抵抗層２３が形成されている。この抵
抗層２３の上には第１絶縁層２４及びゲート電極層２５
がスパッタ法等により形成され、さらにその上に第２絶
縁層２６及び集束電極層２７がスパッタ法等により形成
されている。The construction of the second embodiment of the field emission cathode according to the present invention is shown in FIGS. 6 and 7. The field emission cathode shown in these figures is such that a focusing electrode is provided for each block in which a plurality of emitter cones are formed. FIG. 6 shows a cross section of the FEC. A conductive film of the cathode electrode layer 22 is formed on the insulating substrate 21 such as glass by a sputtering method or the like, and a resistance layer is formed on a part or the whole of the cathode electrode layer 22. 23 is formed. A first insulating layer 24 and a gate electrode layer 25 are formed on the resistance layer 23.
Is formed by a sputtering method or the like, and the second insulating layer 26 and the focusing electrode layer 27 are further formed thereon by a sputtering method or the like.
【００２３】また、第２絶縁層２６と集束電極層２７に
は長方形状の第１開口部３０が形成されており、この第
１開口部３０の底部に形成されているマスク層２８には
複数の第２開口部３１が、抵抗層２３に達するよう形成
されている。この第１絶縁層２４及びゲート電極２５に
形成された複数の第２開口部３１の中にはエミッタコー
ン２９がそれぞれ形成されており、複数のエミッタコー
ン２９から放出された電子は第１開口部３０の周囲に形
成されている集束電極層２７により集束されて、図示す
るように上方へ放出されている。そこで、図示するよう
に集束電極層２７上に蛍光体層３２を塗布したアノード
電極３３を設けるようにすると、アノード電極３３に捕
集された電子により蛍光体層３２が発光され、表示装置
とすることができる。このように、この実施例において
は、第１開口部３０により複数のエミッタコーン２９か
らなるブロックが構成されている。Further, a rectangular first opening 30 is formed in the second insulating layer 26 and the focusing electrode layer 27, and a plurality of mask layers 28 are formed in the bottom of the first opening 30. Second opening 31 is formed so as to reach the resistance layer 23. An emitter cone 29 is formed in each of the plurality of second openings 31 formed in the first insulating layer 24 and the gate electrode 25, and electrons emitted from the plurality of emitter cones 29 are stored in the first opening. It is focused by the focusing electrode layer 27 formed around 30 and emitted upward as shown. Therefore, as shown in the figure, when the anode electrode 33 in which the phosphor layer 32 is applied is provided on the focusing electrode layer 27, the phosphor layer 32 emits light by the electrons collected by the anode electrode 33, and the display device is obtained. be able to. Thus, in this embodiment, the first opening 30 constitutes a block composed of a plurality of emitter cones 29.
【００２４】図７は図６に示すＦＥＣの斜視図であり、
集束電極層２７は第１開口部３０が形成されることによ
り格子状に形成され、この格子の中のマスク層２８に複
数の第２開口部３１が設けられており、この第２開口部
３１からエミッタコーン２９の先端が臨んでいるのが分
かる。このようなＦＥＣにおいては、集束電極層２７に
より区切られた、１ブロック内の複数のエミッタコーン
２９から放出される電子の軌道は、そのブロックを取り
囲んでいる集束電極層２７により上方に向かうよう修正
されるようになるため、電子の集束度を効率的に向上す
ることができる。また、集束電極はエミッタコーンの各
々に設ける場合に比べ、ブロック毎に設けるようにした
ので格子状の集束電極層２７の寸法が大きくなるため、
製造を容易に行うことができる。FIG. 7 is a perspective view of the FEC shown in FIG.
The focusing electrode layer 27 is formed in a grid shape by forming the first openings 30, and the mask layer 28 in the grid is provided with a plurality of second openings 31. The second openings 31 are provided. From this, it can be seen that the tip of the emitter cone 29 is facing. In such an FEC, the trajectories of electrons emitted from a plurality of emitter cones 29 in one block, which are divided by the focusing electrode layer 27, are corrected so that they are directed upward by the focusing electrode layer 27 surrounding the block. As a result, the electron focusing degree can be efficiently improved. Further, since the focusing electrode is provided for each block as compared with the case where it is provided for each of the emitter cones, the size of the lattice-shaped focusing electrode layer 27 becomes large.
It can be easily manufactured.
【００２５】なお、このような構成のＦＥＣは前記図１
ないし図３に示す製造方法において、集束電極層および
第２絶縁層を複数のエミッタコーンからなるブロックに
区切れるようエッチングを行うようにして、ブロックに
対応する第１開口部を設けることにより、前記第１実施
例の製造方法と同様に製造することができる。この製造
方法の概略を述べると、絶縁基板２１上にカソード電極
層２２、第１絶縁層２４、ゲート電極層２５，マスク層
２８を順次成膜し、絶縁基板２１の表面に第１レジスト
層を形成し、この第１レジスト層を島状にパターニング
すると共に、この島状の中に複数のホールをパターニン
グした後、エッチングを行い上記マスク層２８を多数の
ホールの形成された島状とする第１の工程。The FEC having such a structure is shown in FIG.
3 to 3, the focusing electrode layer and the second insulating layer are etched so as to be divided into blocks composed of a plurality of emitter cones, and the first openings corresponding to the blocks are provided, whereby It can be manufactured in the same manner as the manufacturing method of the first embodiment. An outline of this manufacturing method will be described. The cathode electrode layer 22, the first insulating layer 24, the gate electrode layer 25, and the mask layer 28 are sequentially formed on the insulating substrate 21, and the first resist layer is formed on the surface of the insulating substrate 21. After forming the first resist layer and patterning the first resist layer into an island shape, and patterning a plurality of holes in the island shape, etching is performed to form the mask layer 28 into an island shape having a large number of holes. Step 1.
【００２６】第１の工程により得られた島状の上記マス
ク層２８の上方より第２絶縁層２６と集束電極層２７を
順次成膜した後、その上に第２レジスト層を形成し、こ
の第２レジスト層に、少なくとも島状のマスク層の外周
辺に一致するような開口をパターニングした後、異方性
エッチングにより集束電極層２７、第２絶縁層２６に第
１開口部３０を形成すると共に、この第１の開口部３０
の底部にマスク層２８及びゲート電極層２５とを露出さ
せる第２工程と、マスク層２８をマスクとして、ゲート
電極層２５及び第１絶縁層２４に異方性エッチングを施
し、複数の第２開口部３１を形成する第３の工程と、絶
縁基板２１の表面に剥離層を形成した後、エミッタ電極
材料を正蒸着して、複数の上記第２開口部３１内にエミ
ッタコーン２９を形成すると共に、剥離層を除去する第
４工程とにより上記第２実施例の電界放出カソードを製
造することができる。A second insulating layer 26 and a focusing electrode layer 27 are sequentially formed from above the island-shaped mask layer 28 obtained in the first step, and then a second resist layer is formed thereon. After patterning an opening in the second resist layer so as to correspond to at least the outer periphery of the island-shaped mask layer, the focusing electrode layer 27 and the first opening 30 are formed in the second insulating layer 26 by anisotropic etching. Together with this first opening 30
A second step of exposing the mask layer 28 and the gate electrode layer 25 to the bottom of the substrate, and anisotropic etching is performed on the gate electrode layer 25 and the first insulating layer 24 using the mask layer 28 as a mask to form a plurality of second openings. In the third step of forming the portion 31, and after forming the release layer on the surface of the insulating substrate 21, the emitter electrode material is positively vapor-deposited to form the emitter cones 29 in the plurality of the second openings 31. The field emission cathode of the second embodiment can be manufactured by the fourth step of removing the peeling layer.
【００２７】次に、集束電極を有する電界放出カソード
の第３実施例の製造方法を図８を参照しながら説明す
る。まず、（ａ）に示すようにガラス等の絶縁基板４１
上に、カソード電極層４２，抵抗層４３，第絶縁層４
４，ゲート電極層４５，マスク層４６，第２絶縁層４
７，集束電極層４８を前記第１実施例を同様の方法で順
次積層する。次に、集束電極層４８上にレジスト層４９
を塗布し、フォトリソグラフィ法およびエッチング法に
より開口部をレジスト層４９に形成し、集束電極層４８
がＮｂの場合は基板４１の上からＳＦ6 等を用いて集束
電極層４８をドライエッチングし、第２絶縁層４７がＳ
ｉＯ2 の場合はさらにＣＨＦ3 等を用いて第２絶縁層４
７をドライエッチングすることにより、集束電極層４８
及び第２絶縁層４７に第１開口部５０が、同図（ｂ）に
示すように形成される。なお、この第１開口部５０の径
は最終開口径より若干小さめに設定しておく。Next, a method of manufacturing the third embodiment of the field emission cathode having the focusing electrode will be described with reference to FIG. First, as shown in (a), an insulating substrate 41 made of glass or the like is used.
On top, the cathode electrode layer 42, the resistance layer 43, the insulating layer 4
4, gate electrode layer 45, mask layer 46, second insulating layer 4
7. The focusing electrode layer 48 is sequentially laminated in the same manner as in the first embodiment. Next, a resist layer 49 is formed on the focusing electrode layer 48.
Is applied, an opening is formed in the resist layer 49 by photolithography and etching, and the focusing electrode layer 48 is formed.
When Nb is Nb, the focusing electrode layer 48 is dry-etched from above the substrate 41 using SF 6 or the like, and the second insulating layer 47 becomes S.
In the case of iO 2 , CHF 3 or the like is further used to form the second insulating layer 4
7 is dry-etched to form the focusing electrode layer 48.
Also, the first opening 50 is formed in the second insulating layer 47 as shown in FIG. The diameter of the first opening 50 is set to be slightly smaller than the final opening diameter.
【００２８】次いで、等方性エッチングによりアルミニ
ウム製のマスク層４６をエッチングすると、マスク層４
８に開口部が設けられると共に、第１開口部５０の側面
もエッチングされることにより第１開口部５０の径が若
干広がるようになる。そして、開口の形成されたマスク
層４６をマスクとして、ゲート電極層がＮｂ等の場合は
ゲート電極層４５をＳＦ6 等を用いてドライエッチング
し、さらに第１絶縁層４４がＳｉＯ2 の場合は第１絶縁
層４４をＣＨＦ3 等を用いてドライエッチングすること
により、同図（ｃ）に示すように第１開口部５０に連接
して、第１開口部５０より径の小さい第２開口部５１が
抵抗層４３に達するように形成される。Then, the mask layer 46 made of aluminum is etched by isotropic etching, whereby the mask layer 4 is formed.
8 is provided with an opening, and the side surface of the first opening 50 is also etched, so that the diameter of the first opening 50 is slightly increased. Then, when the gate electrode layer is Nb or the like, the gate electrode layer 45 is dry-etched using SF 6 or the like using the mask layer 46 having the openings formed therein as a mask, and when the first insulating layer 44 is SiO 2 or the like. By dry-etching the first insulating layer 44 using CHF 3 or the like, the second opening portion having a diameter smaller than that of the first opening portion 50 is connected to the first opening portion 50 as shown in FIG. 51 is formed so as to reach the resistance layer 43.
【００２９】そして、従来のスピント型のＦＥＣと同様
に剥離層を、レジスト層４９の上平面及び第１開口部５
０の側面に斜め蒸着により被着させ、第１開口部５０の
開口面積を第２開口部５１の開口面積とほぼ同じとす
る。次に、剥離層の上からモリブデン（Ｍｏ）等のエミ
ッタ材料を電子ビーム蒸着（ＥＢ蒸着）等により、基板
４１に対し垂直方向から正蒸着を行う。すると、エミッ
タ材料層が剥離層の上に形成されるに伴い、第２開口部
５１内の抵抗層４３上にコーン状のエミッタ５２が形成
される。そして、剥離層およびレジスト層４９を除去す
ることにより同図（ｄ）に示すＦＥＣを製造することが
できる。この製造方法によれば、マスク層のエッチング
と同時に第１開口部を形成するようにしたため、セルフ
アラインメントを行うことが可能になると共に、工程数
を削減することができる。Then, as in the conventional Spindt-type FEC, a peeling layer is formed on the upper surface of the resist layer 49 and the first opening 5.
The side surface of No. 0 is deposited by oblique vapor deposition so that the opening area of the first opening 50 is substantially the same as the opening area of the second opening 51. Next, an emitter material such as molybdenum (Mo) is positively vapor-deposited on the substrate 41 from the direction perpendicular to the substrate 41 by electron beam vapor deposition (EB vapor deposition) or the like. Then, as the emitter material layer is formed on the peeling layer, the cone-shaped emitter 52 is formed on the resistance layer 43 in the second opening 51. Then, by removing the peeling layer and the resist layer 49, it is possible to manufacture the FEC shown in FIG. According to this manufacturing method, since the first opening is formed at the same time as the etching of the mask layer, self-alignment can be performed and the number of steps can be reduced.
【００３０】[0030]
【発明の効果】本発明の電界放出カソードの製造方法に
よれば、集束電極を有する電界放出カソードを容易に製
造することができる。また、複数のエミッタコーンから
なるブロック毎に集束電極を設けるようにすると、さら
に容易に製造することができるようになる。また、本発
明の集束電極を有する電界放出カソードによれば、エミ
ッタから放出された電子の広がりを集束電極の径程度に
押さえられるため、アノード電極をカソード電極に近づ
ける必要がなくなる。このため、アノード・カソード間
の耐電圧を低下させることなくクロストークを防止する
ことができる。従って、本発明の集束電極を有する電界
放出カソードを画像表示装置に用いると、高精細かつ高
輝度の画像を得ることが出来るようになる。According to the method of manufacturing a field emission cathode of the present invention, a field emission cathode having a focusing electrode can be easily manufactured. Further, if the focusing electrode is provided for each block composed of a plurality of emitter cones, the manufacturing can be further facilitated. Further, according to the field emission cathode having the focusing electrode of the present invention, the spread of the electrons emitted from the emitter can be suppressed to about the diameter of the focusing electrode, so that it is not necessary to bring the anode electrode close to the cathode electrode. Therefore, crosstalk can be prevented without lowering the withstand voltage between the anode and the cathode. Therefore, when the field emission cathode having the focusing electrode of the present invention is used in an image display device, it becomes possible to obtain an image with high definition and high brightness.
【図１】本発明の集束電極を有する電界放出カソードの
第１実施例の製造方法を示す図である。FIG. 1 is a diagram showing a method of manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
【図２】本発明の集束電極を有する電界放出カソードの
第１実施例の製造方法を示す図である。FIG. 2 is a diagram showing a method of manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
【図３】本発明の集束電極を有する電界放出カソードの
第１実施例の製造方法を示す図である。FIG. 3 is a diagram showing a method of manufacturing a field emission cathode having a focusing electrode according to a first embodiment of the present invention.
【図４】本発明の第１実施例の変形例を示す図である。FIG. 4 is a diagram showing a modification of the first embodiment of the present invention.
【図５】本発明の第１実施例の上面図である。FIG. 5 is a top view of the first embodiment of the present invention.
【図６】本発明の第２実施例を示す図である。FIG. 6 is a diagram showing a second embodiment of the present invention.
【図７】本発明の第２実施例の斜視図である。FIG. 7 is a perspective view of a second embodiment of the present invention.
【図８】本発明の第３実施例の製造方法を示す図であ
る。FIG. 8 is a diagram showing a manufacturing method according to the third embodiment of the present invention.
【図９】従来の電界放出カソードの斜視図である。FIG. 9 is a perspective view of a conventional field emission cathode.
【図１０】従来の集束電極を有する電界放出カソードの
断面図である。FIG. 10 is a cross-sectional view of a field emission cathode having a conventional focusing electrode.
１，２１，４１，１１１，１０１ 基板 ２，２２，４２，１１２，１０２ カソード電極層 ３，２３，４３，１０３ 抵抗層 ４，２４，４４，１０４ 第１絶縁層 ５，２５，４５，１１４，１０５ ゲート電極層 ６，２８，４６ マスク層 ７，１１，４９ レジスト層 ８ リング状マスク ９，２６，４７，１０６ 第２絶縁層 １０，２７，４８，１０７ 集束電極層 １２，３０，５０，１１０ 第１開口部 １３，３１，５１，１０９ 第２開口部 １４ 剥離層 １５ エミッタ材料層 １６，２９，５２，１１５，１０８ エミッタコーン ３２ 蛍光体層 ３３，１１７ アノード電極 １１３ 絶縁層 1, 21, 41, 111, 101 substrate 2, 22, 42, 112, 102 cathode electrode layer 3, 23, 43, 103 resistance layer 4, 24, 44, 104 first insulating layer 5, 25, 45, 114, 105 gate electrode layer 6, 28, 46 mask layer 7, 11, 49 resist layer 8 ring-shaped mask 9, 26, 47, 106 second insulating layer 10, 27, 48, 107 focusing electrode layer 12, 30, 50, 110 1st opening part 13,31,51,109 2nd opening part 14 Exfoliation layer 15 Emitter material layer 16,29,52,115,108 Emitter cone 32 Phosphor layer 33,117 Anode electrode 113 Insulating layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷口 昌照 千葉県茂原市大芝629 双葉電子工業株式 会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masateru Taniguchi 629 Oshiba, Mobara-shi, Chiba Futaba Electronics Co., Ltd.
Claims (5)
層、第１絶縁層、ゲート電極層，マスク層を順次成膜し
た積層基板に対して、 上記積層基板の表面に第１レジスト層を形成し、この第
１レジスト層をリング状にパターニングした後、エッチ
ングを行い上記マスク層をリング状とする第１の工程
と、 該第１の工程により得られたリング状の上記マスク層の
上方より第２絶縁層と集束電極層を順次成膜した後、そ
の上に第２レジスト層を形成し、この第２レジスト層
に、少なくともリング状の上記マスク層の周辺部が含ま
れるような開口部をパターニングした後、異方性エッチ
ングにより上記集束電極層、上記第２絶縁層に第１開口
部を形成すると共に、この第１開口部の底部に上記マス
ク層及び上記ゲート電極層を露出させる第２工程と、 上記マスク層でマスクされていない上記ゲート電極層及
び上記第１絶縁層の部分に異方性エッチングを施し、第
２開口部を形成する第３の工程と、 上記基板の表面に剥離層を形成した後、エミッタ電極材
料を正蒸着して、上記第２開口部内にコーン状のエミッ
タを形成すると共に、上記剥離層を除去する第４の工程
とからなることを特徴とする電界放出カソードの製造方
法。1. A first resist layer is formed on a surface of a laminated substrate, wherein a cathode electrode layer, a first insulating layer, a gate electrode layer and a mask layer are sequentially formed on an insulating substrate. After patterning the first resist layer in a ring shape, etching is performed to form the mask layer in a ring shape, and a first step is performed from above the ring-shaped mask layer obtained in the first step. After the second insulating layer and the focusing electrode layer are sequentially formed, a second resist layer is formed on the insulating layer and the focusing electrode layer, and an opening is formed in the second resist layer so as to include at least the peripheral portion of the ring-shaped mask layer. After patterning, a first opening is formed in the focusing electrode layer and the second insulating layer by anisotropic etching, and the mask layer and the gate electrode layer are exposed at the bottom of the first opening. Process and A third step of anisotropically etching the gate electrode layer and the first insulating layer that are not masked by the mask layer to form a second opening, and forming a release layer on the surface of the substrate. Then, the emitter electrode material is positively vapor-deposited to form a cone-shaped emitter in the second opening and a fourth step of removing the peeling layer is performed. Method.
１絶縁層，ゲート電極層，マスク層，第２絶縁層，集束
電極層が順次成膜されており、上記集束電極層及び第２
絶縁層に第１開口部が形成されることにより、上記集束
電極層及び上記第２絶縁層が格子状とされ、上記第１開
口部の底面を構成する上記ゲート電極層及び上記第１絶
縁層に、上記マスク層をマスクとして形成された複数の
第２開口部の中にそれぞれコーン状のエミッタが形成さ
れていることを特徴とする電界放出カソード。2. A cathode electrode layer, a first insulating layer, a gate electrode layer, a mask layer, a second insulating layer, and a focusing electrode layer are sequentially formed on at least a substrate, and the focusing electrode layer and the second
By forming the first opening in the insulating layer, the focusing electrode layer and the second insulating layer have a lattice shape, and the gate electrode layer and the first insulating layer that form the bottom surface of the first opening are formed. And a cone-shaped emitter is formed in each of the plurality of second openings formed by using the mask layer as a mask.
層、第１絶縁層、ゲート電極層，マスク層を順次成膜し
た積層基板に対して、 上記積層基板の表面に第１レジスト層を形成し、この第
１レジスト層を島状にパターニングすると共に、この島
状の中に複数のホールをパターニングした後、エッチン
グを行い上記マスク層を多数のホールの形成された島状
とする第１の工程と、 該第１の工程により得られた島状の上記マスク層の上方
より第２絶縁層と集束電極層を順次成膜した後、その上
に第２レジスト層を形成し、この第２レジスト層に、少
なくとも島状の上記マスク層の周辺部が含まれるような
開口部をパターニングした後、異方性エッチングにより
上記集束電極層、上記第２絶縁層に第１開口部を形成す
ると共に、この第１の開口部の底部に上記マスク層及び
上記ゲート電極層とを露出させる第２工程と、 上記マスク層をマスクとして、上記ゲート電極層及び上
記第１絶縁層に異方性エッチングを施し、複数の第２開
口部を形成する第３の工程と、 上記基板の表面に剥離層を形成した後、エミッタ電極材
料を正蒸着して、上記複数の上記第２開口部内にコーン
状のエミッタを形成すると共に、上記剥離層を除去する
第４工程とからなることを特徴とする電界放出カソード
の製造方法。3. A first resist layer is formed on the surface of the laminated substrate, at least for a laminated substrate in which a cathode electrode layer, a first insulating layer, a gate electrode layer, and a mask layer are sequentially formed on an insulating substrate. A first step of patterning the first resist layer into an island shape, patterning a plurality of holes in the island shape, and then etching the mask layer into an island shape having a large number of holes formed therein. And a second insulating layer and a focusing electrode layer are sequentially formed from above the island-shaped mask layer obtained in the first step, and then a second resist layer is formed on the second insulating layer and the focusing electrode layer. In the layer, after patterning an opening so that at least the peripheral portion of the mask layer is included, anisotropic etching is performed to form the first opening in the focusing electrode layer and the second insulating layer, and This first opening A second step of exposing the mask layer and the gate electrode layer to the bottom, and anisotropic etching of the gate electrode layer and the first insulating layer using the mask layer as a mask to form a plurality of second openings. And a peeling layer is formed on the surface of the substrate, the emitter electrode material is vapor-deposited to form cone-shaped emitters in the plurality of second openings, and the peeling is performed. And a fourth step of removing the layer.
成膜する工程を含むことを特徴とする請求項１あるいは
３記載の電界放出カソードの製造方法。4. The method for manufacturing a field emission cathode according to claim 1, further comprising a step of forming a resistance layer between the substrate and the cathode electrode layer.
形成されていることを特徴とする請求項２記載の電界放
出カソード。5. The field emission cathode according to claim 2, wherein a resistance layer is formed between the substrate and the cathode electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28726493A JP3246137B2 (en) | 1993-10-25 | 1993-10-25 | Field emission cathode and method of manufacturing field emission cathode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28726493A JP3246137B2 (en) | 1993-10-25 | 1993-10-25 | Field emission cathode and method of manufacturing field emission cathode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07122179A true JPH07122179A (en) | 1995-05-12 |
| JP3246137B2 JP3246137B2 (en) | 2002-01-15 |
Family
ID=17715155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28726493A Expired - Fee Related JP3246137B2 (en) | 1993-10-25 | 1993-10-25 | Field emission cathode and method of manufacturing field emission cathode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246137B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6036565A (en) * | 1996-04-26 | 2000-03-14 | Nec Corporation | Method of fabricating a field emmision cold cathode |
| KR100307192B1 (en) * | 1997-01-08 | 2001-10-19 | 니시무로 아츠시 | Method for manufacturing field emission cathode |
| KR100375224B1 (en) * | 2001-01-02 | 2003-03-08 | 엘지전자 주식회사 | Method for manufacturing of electrode of field emission display |
| JP2005116500A (en) * | 2003-10-09 | 2005-04-28 | Samsung Sdi Co Ltd | Field emission display device and its manufacturing method |
| EP1600996A2 (en) * | 2004-04-29 | 2005-11-30 | Samsung SDI Co., Ltd. | Cathode substrate for electron emission device, electron emission device,and method of manufacturing the same |
| US7074102B2 (en) | 2003-06-16 | 2006-07-11 | Canon Kabushiki Kaisha | Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image display device |
| EP1696452A1 (en) * | 2005-02-28 | 2006-08-30 | Samsung SDI Co., Ltd. | Electron emission device and method for manufacturing the same |
| KR100747251B1 (en) * | 2005-09-06 | 2007-08-07 | 엘지전자 주식회사 | Field Emission Display Apparatus and Making Method Thereof |
| CN106098512A (en) * | 2016-07-07 | 2016-11-09 | 金陵科技学院 | The active display of oblique straight parallel fork gate mouth word point triangle top-type cathode construction |
| CN106098513A (en) * | 2016-07-07 | 2016-11-09 | 金陵科技学院 | The active display of the straight pentagonal pyramid cathode construction of slanted half-circle gate point |
| CN114496764A (en) * | 2022-04-01 | 2022-05-13 | 深圳市时代速信科技有限公司 | Semiconductor device and preparation method thereof |
-
1993
- 1993-10-25 JP JP28726493A patent/JP3246137B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6036565A (en) * | 1996-04-26 | 2000-03-14 | Nec Corporation | Method of fabricating a field emmision cold cathode |
| KR100307192B1 (en) * | 1997-01-08 | 2001-10-19 | 니시무로 아츠시 | Method for manufacturing field emission cathode |
| KR100375224B1 (en) * | 2001-01-02 | 2003-03-08 | 엘지전자 주식회사 | Method for manufacturing of electrode of field emission display |
| US7074102B2 (en) | 2003-06-16 | 2006-07-11 | Canon Kabushiki Kaisha | Method of manufacturing electron-emitting device, method of manufacturing electron source, and method of manufacturing image display device |
| JP2005116500A (en) * | 2003-10-09 | 2005-04-28 | Samsung Sdi Co Ltd | Field emission display device and its manufacturing method |
| EP1600996A3 (en) * | 2004-04-29 | 2006-03-22 | Samsung SDI Co., Ltd. | Cathode substrate for electron emission device, electron emission device,and method of manufacturing the same |
| EP1600996A2 (en) * | 2004-04-29 | 2005-11-30 | Samsung SDI Co., Ltd. | Cathode substrate for electron emission device, electron emission device,and method of manufacturing the same |
| EP1696452A1 (en) * | 2005-02-28 | 2006-08-30 | Samsung SDI Co., Ltd. | Electron emission device and method for manufacturing the same |
| KR100747251B1 (en) * | 2005-09-06 | 2007-08-07 | 엘지전자 주식회사 | Field Emission Display Apparatus and Making Method Thereof |
| CN106098512A (en) * | 2016-07-07 | 2016-11-09 | 金陵科技学院 | The active display of oblique straight parallel fork gate mouth word point triangle top-type cathode construction |
| CN106098513A (en) * | 2016-07-07 | 2016-11-09 | 金陵科技学院 | The active display of the straight pentagonal pyramid cathode construction of slanted half-circle gate point |
| CN106098513B (en) * | 2016-07-07 | 2017-08-29 | 金陵科技学院 | The active display and its manufacture craft of the straight pentagonal pyramid cathode construction of slanted half-circle gate point |
| CN114496764A (en) * | 2022-04-01 | 2022-05-13 | 深圳市时代速信科技有限公司 | Semiconductor device and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3246137B2 (en) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100403060B1 (en) | Patterned resistor suitable for electron-emitting device, and associated fabrication method | |
| EP0985220B1 (en) | Fabrication of electron-emitting device having ladder-like emitter electrode | |
| EP0513777A2 (en) | Multiple electrode field electron emission device and process for manufacturing it | |
| JPH05242794A (en) | Field emission device with integrated electrostatic field lens | |
| JPH0729484A (en) | Field emission cathode having focusing electrode, and its manufacture | |
| JP3895796B2 (en) | Multi-chip field effect electron-emitting device manufacturing method | |
| JP3999276B2 (en) | Charge dissipation type field emission device | |
| US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
| KR100235212B1 (en) | A field emission cathode and maunfacture thereof | |
| JP3246137B2 (en) | Field emission cathode and method of manufacturing field emission cathode | |
| WO1999040600A2 (en) | Gate electrode structure for field emission devices and method of making | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| US7741768B2 (en) | Field emission device with increased current of emitted electrons | |
| JPH08236014A (en) | Field emission type electron gun | |
| KR20010024571A (en) | Undercutting technique for creating coating in spaced-apart segments | |
| JP2737618B2 (en) | Field emission type electron source | |
| JP2001351512A (en) | Manufacturing method for field emission cathode | |
| JP3052845B2 (en) | Method of manufacturing field emission cathode having focusing electrode | |
| JP2743794B2 (en) | Field emission cathode and method of manufacturing field emission cathode | |
| JP3235652B2 (en) | Field emission cold cathode and method of manufacturing the same | |
| JP2003203554A (en) | Electron emitting element | |
| US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
| JP2000348601A (en) | Electron emitting source and manufacture thereof, and display device using electron emitting source | |
| JPH04284325A (en) | Electric field emission type cathode device | |
| JPH0714500A (en) | Field emission cathode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |