JPH10303926A

JPH10303926A - 回線モニタ装置

Info

Publication number: JPH10303926A
Application number: JP12035997A
Authority: JP
Inventors: Hikari Seki; 光関
Original assignee: Ando Electric Co Ltd
Current assignee: Ando Electric Co Ltd
Priority date: 1997-04-23
Filing date: 1997-04-23
Publication date: 1998-11-13
Anticipated expiration: 2017-04-23
Also published as: JP2877137B2

Abstract

(57)【要約】【課題】上位レイヤプロトコルによるリアルタイムな
解析や画面表示を行う場合に、Ｔ側受信フレームとＲ側
受信フレーム同志の受信順序を高速に判別できる回線モ
ニタ装置を提供する。【解決手段】回線処理部２のＴ側回線モニタ回路２ａ
はＴ線５をモニタし、Ｒ側回線モニタ回路２ｂはＲ線６
をモニタし、ＰＤＵフレームフォーマットに変換する。
受信を完了したＰＤＵフレームはＴ側回線モニタ回路２
ａとＲ側回線モニタ回路２ｂとを独立してＤＭＡ転送に
より共通処理部３の共通メモリ３ａのＴ側とＲ側に分割
した空間に転送して書き込む。の書き込まれたＰＤＵフ
レームデータを共通処理部３内の解析用ＣＰＵ３ｂで読
み出して、リアルタイムで解析し、本体部４の本体部Ｃ
ＰＵ４ａでＰＤＵフレームデータのプロトコルをリアル
タイムに解析する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信回線に接続
し、回線の上り／下りの双方向でオンラインモニタを行
う回線モニタ装置に関する。

【０００２】

【従来の技術】例えば、公衆ネットワーク上の非同期転
送モード（ＡＴＭ）回線のプロトコルの診断、解析にお
いては最小構成単位であるセルフォーマットでのオンラ
イン記録以外に、より上位レイヤであるＡＡＬレイヤ単
位、すなわちプロトコル・データ・ユニット（以下、Ｐ
ＤＵという）フォーマットによるオンラインモニタが行
われる場合がある。一般に、モニタ対象とする通信回線
はＴ線とＲ線すなわち上り下りの２系統から構成される
双方向通信であり、オンラインモニタ動作の実行時には
回線を構成するＴ側と、Ｒ側の双方について同時にモニ
タし、解析する必要がある。通常、高速通信回線のオン
ラインモニタでは、Ｔ側とＲ側で同一の回路を個別に並
列動作させることによりモニタ回路を構成している。

【０００３】いま、オンラインモニタ中の、Ｔ側回線部
またはＲ側回線部どちらか片方のモニタ回路のみに着目
してＡＴＭ回線のＰＤＵフレームフォーマットによるオ
ンラインモニタ動作の場合を例に説明すると、以下のよ
うに動作する。被測定回線より取得したセルから、ＡＡ
Ｌレイヤのフレームフォーマット（ＰＤＵ）を組立、再
生する操作をＰＤＵフレーム組立回路にて行う。

【０００４】一般に、ＰＤＵフレーム組立回路は市販の
通信用ＬＳＩなどが使用され、その際には、専属のＣＰ
Ｕを設けて通信用ＬＳＩ並びに周辺関連部の制御を行わ
せている。このＣＰＵは、システムソフトウェアによる
プロトコル診断やリアルタイムデータ処理を行う解析用
ＣＰＵと区別するために回線部ＣＰＵと称している。Ａ
ＡＬレイヤのＰＤＵ（フレームフォーマット）組立は、
ＰＤＵフレーム組立回路の周辺に設ける回線部メモリ
（ワーク用のメモリ）を使用し、オンラインモニタ中に
は回線部メモリ上にＰＤＵフレームが組み立てられる。

【０００５】ＰＤＵフレーム記録回路によって回線部メ
モリ上に組み立てられた、ＡＴＭアダプテーションレイ
ヤ（ＡＡＬ）のＰＤＵフレームは、１ＰＤＵ分が受信完
了してフレームとして仕上がる毎に共通部メモリに対し
順次ＤＭＡ転送される。共通部メモリは、解析用ＣＰＵ
から見てＴ側書き込み結果とＲ側書き込み結果の専用領
域を連続空間上に割り当てられて読み出すことができる
共有メモリである。解析用ＣＰＵは、転送先の共通部メ
モリにあるＴ側とＲ側のリアルタイムなＰＤＵフレーム
情報をオンラインモニタ中に参照する。以上のように、
プロトコルアナライザが、被測定回線から取り込んだデ
ータをＰＤＵなどのフレームフォーマットに変換してデ
ータリスト画面などの表示器に表示し、上位レイヤプロ
トコルに基づく翻訳表示やトリガ判定等のリアルタイム
解析動作、および受信フレームのリアルタイムな画面表
示を行う動作をフレーム形式によるオンラインモニタと
いう。

【０００６】ところで、モニタ実行中にＰＤＵなどのフ
レーム形式によるオンライン表示やオンライン解析を行
う場合、各ＰＤＵフレームを受信し終わり、組み立てが
完了した時間、すなわちＤＭＡ転送が発生した時間につ
いて、特に、Ｔ側とＲ側のＰＤＵフレーム記録データ間
同志での相対的な前後関係を把握する作業が、解析用Ｃ
ＰＵに必要である。これは、プロトコルアナライザがＰ
ＤＵフレームフォーマットなどの上位レイヤプロトコル
によるリアルタイム解析や画面表示などを行う場合、Ｔ
側受信フレームとＲ側受信フレーム同志の受信順序の判
別が必要であり、そのためには参照する受信フレームデ
ータには何らかの受信順序の識別情報が不可欠であるた
めである。

【０００７】上述の受信順序の識別情報は、例えば解析
用ＣＰＵが記録済みのフレーム群の中から、最も古い時
間に受信されたフレームを識別する場合、あるいは、Ｒ
側とＴ側の相互間で行われる上位レイヤプロトコルによ
る管理手順のやり取りについて各フレームを参照しなが
ら時系列的な解析を行う場合、あるいは、データリスト
画面でＴ側受信フレームとＲ側受信フレームを併せてリ
アルタイム表示を行う際に、画面上のＴ側フレームとＲ
側フレームの表示する相対的な位置関係を、実際に受信
した前後関係と一致させる場合などに活用される。受信
順序の識別のために、用いられる手段としてＴ側とＲ側
の各回線モニタ回路からのＤＭＡ転送の際に、ＰＤＵフ
レームデータ部の前または後にヘッダまたはテイラー形
式の付加情報部を設け、この付加情報部にタイムスタン
プによる絶対時刻の情報を格納する方式がある。

【０００８】各回線部では、ＤＭＡ（Direct Memory Ac
cess) 転送が行われる時点の絶対時刻をタイムスタンプ
データとして付加情報部に格納しＰＤＵフレームデータ
部と相前後してＤＭＡ転送する。このようにして共通部
メモリに記録されたＴ側からとＲ側からの双方のＰＤＵ
フレーム同士は解析用ＣＰＵにより付加情報部の個別の
タイムスタンプ同士を比較することにより、すべての受
信フレームについて受信順序を確実に識別できる。タイ
ムスタンプ情報の構成例としては、充分な分解能をもつ
秒未満タイマすなわちｔｉｃ成分と、１９７０年１月１
日起点の秒以上タイマ、すなわちｓｅｃ成分のフィール
ドを併せた、例えば５６ビット〜６４ビット相当のビッ
ト構成が考えられる。

【０００９】

【発明が解決しようとする課題】しかし、各ＰＤＵフレ
ーム記録内容から絶対時刻を読み取り、比較することで
各ＰＤＵフレーム記録の時間軸上の相対位置関係を割り
出す方法では、解析用ＣＰＵの処理ステップ数が多くか
かり過ぎ、モニタ実行中のオンライン解析、表示動作等
の性能が制限されてしまう課題がある。また、新たに追
加したタイムスタンプ情報を格納するために、Ｔ側、Ｒ
側の各回線モニタ回路で行う毎回のフレームデータのＤ
ＭＡ転送時に、ＤＭＡ転送対象のフレームデータ本体部
の先頭または末尾に併せて書き込む付加情報部の５６〜
６４ビットもの追加は、共通部メモリの有効利用の観点
からすればフレームデータ本体の格納効率の相対的な低
下であり好ましくない。

【００１０】さらに、タイムスタンプタイマの運用に
は、システムソフトウェアにより、モニタ開始時または
電源投入時などに秒以上の絶対時刻、たとえばＯＳのタ
イマ値などをロードする必要がある。ハードウェア上で
は、このタイムスタンプ情報のために必要な５６ビット
〜６４ビット幅のタイムスタンプカウンタは、Ｔ側回線
部とＲ側回線部の双方で用意するとなると２個必要であ
る。

【００１１】しかしながら、別々に記録された、Ｔ側デ
ータ、Ｒ側データを併せて読み出し、打刻値のみを頼り
に時間的な前後関係を判定する解析用ＣＰＵの動作から
すれば、Ｔ側回線部とＲ側回線部の両タイムスタンプカ
ウンタは、モニタ開始までにハードウェアによる同期操
作で確実に時刻合わせを行い、モニタ中はＴ側とＲ側双
方のカウンタが同時にカウントアップするように保証す
るカウントアップ動作の同期化手段が必要である。ま
た、逆に、このタイムスタンプカウンタをＴ側回線部と
Ｒ側回線部で同一資源を共用しようとすれば、タイムス
タンプカウンタは１個で済む代わりに、Ｔ側とＲ側の各
回線部ＣＰＵにて受信が行われる度に行わなければなら
ないタイムスタンプカウンタ値の読み出し操作が、Ｔ側
回線部ＣＰＵとＲ側回線部ＣＰＵで同時となってしまう
ことがある。

【００１２】このときの競合対策として、回線部ＣＰＵ
同士で何らかのタイムスタンプ読み出しの競合制御手段
を設けねばならない。このように、ハードウェアにおい
ては少なくとも１個以上の５６ビット〜６４ビット幅の
絶対時刻の参照用のタイムスタンプカウンタ、およびそ
の周辺制御回路とが新たに必要であり、ハードウェアの
複雑化と規模増大化の問題があった。

【００１３】一方、ソフトウェアでは、Ｔ側およびＲ側
の回線部ＣＰＵのソフトウェアは、フレーム転送の度に
タイムスタンプタイマ値を読み出す操作と、ＤＭＡ転送
部に相前後して転送する付加情報部フィールドへの時刻
情報の書き込む操作手順が増えてしまう。解析用ＣＰＵ
のソフトウェアは記録済みのＴ側、Ｒ側フレームデータ
の各付加情報フィールド部にある５６ビット〜６４ビッ
ト幅のタイムスタンプを読み出して絶対時刻同士の大小
比較の判定動作を行わないと、各フレーム毎にＤＭＡ転
送が行われた時間の前後関係を識別できない。

【００１４】しかるに、ＣＰＵによる比較判定をソフト
ウェアで行う場合、少なくともデータバス幅の３２ビッ
ト以下同士の比較にしなければ、効率的な処理ができな
い。このようにソフトウェアにおいては、Ｔ側とＲ側の
両回線部ＣＰＵならびに共通部の解析用ＣＰＵの負担が
増え、それぞれの処理ステップ数の増大がＤＭＡ転送効
率、すなわちフレーム単位での記録効率ならびにフレー
ム単位でのオンライン解析効率とを、ともに低下させて
しまう課題があった。

【００１５】本発明は、上記従来の課題を解決するため
になされたもので、モニタ回線のＴ側、Ｒ側双方向で独
立にプロトコルアナライザがＰＤＵフレームフォーマッ
トなどの上位レイヤプロトコルによるリアルタイムな解
析や画像表示などを行う場合に、受信済みフレームのＴ
側とＲ側の全てについて、フレーム受信順序の前後関係
について高速に判定できる回線モニタ装置を提供するこ
とを目的とする。

【００１６】

【課題を解決するための手段】この目的を達成するた
め、この発明の回線モニタ装置は、双方向通信の被モニ
タ対象のＴ線５とＲ線６に接続して上位レイヤプロトコ
ル単位によるオンラインモニタするためのＴ側回線モニ
タ回路２ａとＲ側回線モニタ回路２ｂとを有する回線処
理部２と、Ｔ側回線モニタ回路２ａとＲ側回線モニタ回
路２ｂに共通して接続され、オンライン中の前記上位レ
イヤプロトコルをリアルタイムに行解するための共通部
メモリ３ａを有する共通処理部３と、Ｔ側回線モニタ回
路２ａとＲ側回線モニタ回路２ｂとにそれぞれ設けら
れ、前記上位レイヤプロトコルのフレーム構成の組立を
行う組立手段と、Ｔ側回線モニタ回路２ａとＲ側回線モ
ニタ回路２ｂとにそれぞれ設けられ、前記組立手段の前
記上位レイヤプロトコルのフレーム構造の組立作業を行
うエリアを有する回線部メモリ２ａ６・２ｂ６と、Ｔ側
回線モニタ回路２２ａとＲ側回線モニタ回路２ｂとにそ
れぞれ設けられ、前記上位レイヤプロトコルによる各フ
レーム単位の受信完了順に回線部メモリ２ａ６・２ｂ６
からこの各フレーム単位を前記共通部メモリ３ａに転送
するためのＤＭＡ転送制御回路２ａ１０・２ｂ１０と、
Ｔ側回線モニタ回路２ａとＲ側回線モニタ回路２ｂとに
それぞれ設けられ、前記組立手段によるフレーム組立作
業およびＤＭＡ転送制御回路２ａ１０・２ｂ１０による
前記転送動作を制御するための回線部ＣＰＵ２ａ１２・
２ｂ１２と、Ｔ側回線モニタ回路２ａとＲ側回線モニタ
回路２ｂとにそれぞれ設けられてペア運用し、Ｔ側回線
モニタ回路２ａとＲ側回線モニタ回路２ｂの前記上位レ
イヤプロトコルの転送発生事象についてカウントアップ
を行うとともに、互いに相手側もカウント値を更新し合
うことができるシーケンスカウンタ回路２ａ２・２ｂ２
と、共通処理部３に設けられ、Ｔ側回線モニタ回路２ａ
とＲ側回線モニタ回路２ｂから転送された前記上位レイ
ヤプロトコルのフレームデータを読み出してフレームフ
ォーマットによるリアルタイム解析、画面表示などの制
御を行うための解析用ＣＰＵ３ｂとを備えることを特徴
とする。

【００１７】

【発明の実施の形態】次に、この発明のモニタ回線装置
の実施の形態を図面に基づき説明する。図１は、この発
明の一実施の形態の構成を示すブロック図である。図１
に示すように、この発明の実施の形態による回線モニタ
装置１は、回線処理部２と共通処理部３と本体部４から
構成されている。回線処理部２は、被測定回線のＴ線を
モニタするＴ側回線モニタ回路２ａおよび被測定回線の
Ｒ線をモニタするＲ側回線モニタ回路２ｂを有する。

【００１８】Ｔ側回線モニタ回路２ａは被測定回線のＴ
線５に伝送されるＴ側回線データ５ａからセルを抽出す
るセル抽出回路２ａ１とシーケンスカウンタ回路２ａ２
を有している。同様に、Ｒ側回線モニタ回路２ｂは被測
定回線のＲ線６に伝送されるＲ側回線データ６ａからセ
ルを抽出するセル抽出回路２ｂ１とシーケンスカウンタ
回路２ｂ２を有している。

【００１９】共通処理部３は、主に共通部メモリ３ａと
解析用ＣＰＵ３ｂから構成されている。本体部４は、本
体部ＣＰＵ４ａ、操作盤４ｂ、ディスプレイ装置４ｃ、
本体部メモリ４ｄ、解析用メモリ４ｅ、ＲＯＭ（リード
オンリーメモリ）４ｆ、ハードディスク装置４ｇ、フロ
ッピーディスク装置４ｈなどから構成されている。

【００２０】次に、図１の回線モニタ装置１の実施の形
態の動作について説明する。図１において、二重線の矢
印はデータの流れを示している。回線処理部２のＴ側モ
ニタ回路２ａは被測定回線のＴ線５をモニタし、同様に
回線処理部２のＲ側モニタ回路２ｂは被測定回線のＲ線
６をモニタしている。Ｔ側回線モニタ回路２ａおよびＲ
側回線モニタ回路２ｂでは、回線のＴ側回線データ５
ａ，Ｒ側回線データ６ａからセルをそれぞれセル抽出回
路２ａ１・２ｂ１で抽出し、ＰＤＵフレームフォーマッ
トに変換する動作を行う。受信を完了したＰＤＵフレー
ムはＤＭＡ転送により、Ｔ側回線モニタ回路２ａ、Ｒ側
回線モニタ回路２ｂから転送データバス２ａ３・２ｂ３
を通して共通部メモリ３ａへ転送される。

【００２１】共通処理部３の共通部メモリ３ａに対する
ＤＭＡ転送動作は、Ｔ側回線モニタ回路２ａ、Ｒ側回線
モニタ回路２ｂそれぞれが独立して動作する。共通部メ
モリ３ａは、Ｔ側回線モニタ回路２ａからのＤＭＡ転送
と、Ｒ側回線モニタ回路２ｂからのＤＭＡ転送の受信部
を分割してあるためＴ側とＲ側のフレームデータの書き
込み動作を同時に行うことができる。共通処理部３の解
析用ＣＰＵ３ｂは共通部メモリ３ａから解析用ＣＰＵデ
ータバス３ｃを通して転送されるＴ側またはＲ側のフレ
ームデータを読み出し、解析用メモリ４ｅを用いてリア
ルタイム解析動作を行う。

【００２２】その際は、共通部メモリ３ａ上の各フレー
ムデータ先頭部に付加されている、シーケンスカウンタ
番号を参照することで、フレームの到着順序を効率良く
判定する。本体部４内のＣＰＵ４ａでは、周辺資源によ
りフレームデータのリアルタイムなディスプレイ表示動
作、トリガ条件判定のためのリアルタイム監視、上位レ
イヤ翻訳などのプロトコル解析動作を実行する。

【００２３】図２は、実施の形態における回線モニタ装
置１の回線処理部２と共通処理部３の詳細な構成例を示
すブロック図である。以下に、回線処理部２を構成する
Ｔ側回線モニタ回路２ａまたはＲ側回線モニタ回路２ｂ
の構成と動作を説明する。図２において、セル抽出回路
２ａ１・２ｂ１はモニタ対象である回線上の信号から、
クロックとデータを抽出しセルと呼ばれるＡＴＭ層のデ
ータフォーマットを抽出するために用いるものであり、
それぞれセルデータバス２ａ４・２ｂ４を介して、フレ
ーム構造の組立手段としてのＰＤＵフレーム組立回路２
ａ５・２ｂ５に接続される。

【００２４】セル抽出回路２ａ１・２ｂ１は市販のフレ
ーマ機能を有するＩＣ（IntegratedCircuit :集積回
路）で実現している。セル抽出回路２ａ１・２ｂ１は１
つのセルを受信する度にセルの内容をセルデータバス２
ａ４・２ｂ４を介してＰＤＵフレーム組立回路２ａ５・
２ｂ５へ出力する。上述のセルとは、１単位が５３バイ
トのデータ長であり、５バイトのヘッダ情報と、それに
続く４８バイトのペイロード情報から構成されるＡＴＭ
プロトコルの基本単位である。ヘッダ情報にはポインタ
やＨＥＣ（Header Error Control: ヘッダエラーコント
ロール）情報などの管理情報が含まれ、ペイロード情報
は純粋なデータが格納されている。

【００２５】ＰＤＵフレーム組立回路２ａ５・２ｂ５は
セルデータバス２ａ４・２ｂ４から送られてくる毎回の
セルのヘッダ情報を判別し、上位レイヤ・プロトコルで
あるＡＴＭアダプテーション・レイヤ（ＡＡＬ）プロト
コル・データ・ユニット（ＰＤＵ）の形式への組み立て
る機能を有している。この実施の形態では、ＰＤＵフレ
ーム組立回路２ａ５・２ｂ５は市販の通信用ＬＳＩによ
り実現している。ＰＤＵフレーム組立回路２ａ５・２ｂ
５は、受信セルのヘッダ部を読み取り、ＡＴＭ上位レイ
ヤであるＡＡＬレイヤのフォーマットにしたがい、ＰＤ
Ｕ（プロトコル・データ・ユニット）と呼ばれるフレー
ムデータを組み立てる動作を行う。

【００２６】ＰＤＵフレーム組立回路２ａ５・２ｂ５
は、フレーム組立作業を行うための領域として回線部メ
モリ２ａ６・２ｂ６を使用する。ＰＤＵフレーム組立回
路２ａ５・２ｂ５による、フレーム組立作業は、回線部
メモリ２ａ６・２ｂ６をアクセスするための、回線部メ
モリ書き込みアドレスバス２ａ７・２ｂ７および回線部
メモリ２ａ６・２ｂ６に接続されたペイロードデータバ
ス２ａ８・２ｂ８を介して行われる。

【００２７】組み立てる動作とは、ＰＤＵフレーム組立
回路２ａ５・２ｂ５において、有効なセル受信の度にそ
のセルに含まれるヘッダ部の情報を読み取り、ヘッダ部
を除いたセルのペイロードと称する部分を、判別したＰ
ＤＵフレーム毎に分類しては回線部メモリ２ａ６・２ｂ
６の組み立て途中の各ＰＤＵ位置に格納していく操作を
いう。なお、ＰＤＵフレーム組立回路２ａ５・２ｂ５か
らは、回線部メモリアクセス中信号線２ａ９・２ｂ９
を、ＤＭＡ転送制御回路２ａ１０・２ｂ１０および回線
部メモリ２ａ６・２ｂ６のアドレスセレクタ制御入力に
接続している。

【００２８】ところで、この実施の形態のＤＭＡ転送制
御回路２ａ１０・２ｂ１０は、図２では図示を省略して
あるが、回線部メモリ２ａ６・２ｂ６上の現行読み出し
位置を格納する転送元アドレスレジスタ（１）と共通部
メモリ３ａ上の現行書き込み位置を格納する転送先アド
レスレジスタ（２）と現行の転送ワードカウント残数を
格納するための転送ワードカウント数レジスタ（３）お
よび転送動作を開始させるための制御ビット含むコント
ロールレジスタ（４）とを備えている。回線部ＣＰＵ２
ａ１２・２ｂ１２は、回線部ＣＰＵアドレスバス２ａ１
３・２ｂ１３、回線部ＣＰＵデータバス２ａ１４・２ｂ
１４を介してＤＭＡ転送制御回路２ａ１０・２ｂ１０内
部の上記転送元アドレスレジスタ（１）、転送先アドレ
スレジスタ（２）、転送ワードカウント数レジスタ
（３）に必要事項を書き込み、最後にコントロールレジ
スタ（４）に転送命令を書き込む。

【００２９】これにより、ＤＭＡ転送制御回路２ａ１０
・２ｂ１０は依頼されたＰＤＵフレームデータのＤＭＡ
転送を開始する。転送中は転送元アドレスレジスタ
（１）、転送先アドレスレジスタ（２）の各アドレスレ
ジスタは１ワード分を転送する度に各々の現行値を１ワ
ードづつ加算する。また、転送ワードカウント数レジス
タ（３）は１ワード転送する度に１カウントづつ減算す
る。転送命令を受けたＤＭＡ転送制御回路２ａ１０・２
ｂ１０は、書き込まれた転送ワードカウント数レジスタ
（３）の残ワード数が「０」になるまでＤＭＡ転送を続
ける。

【００３０】一方、前述した回線部メモリアクセス中信
号は、ＰＤＵ組み立てのためペイロードデータバス２ａ
８・２ｂ８を介して回線部メモリ２ａ６・２ｂ６にペイ
ロード情報を書き込むための作業期間をレベルハイにて
示す信号である。これはＤＭＡ転送制御回路２ａ１０・
２ｂ１０内部において、ＤＭＡ転送のための回線部メモ
リからのＰＤＵフレームデータ読み出し作業を一時的に
中断または禁止するために使用される。すなわち、ＤＭ
Ａ転送制御回路２ａ１０・２ｂ１０では、ＤＭＡ転送中
に回線部メモリアクセス中信号２ａ９・２ｂ９の受信を
開始すると直ちにＤＭＡ転送制御回路２ａ１０・２ｂ１
０の内部の転送元アドレスレジスタ（１）、転送先アド
レスレジスタ（２）および転送ワードカウント数レジス
タ（３）の値の更新を凍結する。すなわち、ＤＭＡ転送
制御回路２ａ１０・２ｂ１０内部のコントロールレジス
タ（４）の値の加算、または減算動作を一時中断する。

【００３１】また、同時にこの回線部メモリアクセス中
信号２ａ９・２ｂ９は回線部メモリ書き込みアドレスバ
ス２ａ７・２ｂ７のセレクタの制御入力を「０」から
「１」にして、回線部メモリ２ａ６・２ｂ６に入力され
るアドレスをＤＭＡ転送制御回路２ａ１０・２ｂ１０か
らの転送元アドレスバスから、ＰＤＵフレーム組立回路
２ａ５・２ｂ５からの回線部メモリ書き込みアドレスバ
ス２ａ７・２ｂ７に切り替える。すなわち、この実施の
形態では、回線部メモリ２ａ６・２ｂ６の使用権に関し
ては書き込み手であるＰＤＵフレーム組立回路２ａ５・
２ｂ５側に高い優先順位を与えている。

【００３２】ＰＤＵフレーム組立回路２ａ５・２ｂ５か
らの、回線部メモリアクセス中信号２ａ９・２ｂ９がハ
イからローに戻ると、ＤＭＡ転送制御回路２ａ１０・２
ｂ１０では、内部のコントロールレジスタ（４）の値の
凍結が解除され、ＤＭＡ転送が再開される。ＤＭＡ転送
動作は、現行の転送ワードカウント数の残り数値が
「１」以上である限り続行される。転送を続行し、やが
て転送ワードカウント数の減算結果が「０」になると、
１ＰＤＵ分の２次バッファメモリへの記録が完了したこ
とになる。

【００３３】回線部ＣＰＵ２ａ１２・２ｂ１２の割り込
み入力端子には、ＰＤＵフレーム組立回路２ａ５・２ｂ
５からの転送要求割り込み線２ａ１５・２ｂ１５が接続
されている。ＰＤＵフレーム組立回路２ａ５・２ｂ５か
らは、１つのＰＤＵフレーム組立の完了する毎に１回の
転送要求割り込み信号が発行される。転送要求は、１回
のＰＤＵフレーム転送に対して１回発行される。

【００３４】転送要求割り込み信号を受けた回線部ＣＰ
Ｕ２ａ１２・２ｂ１２では、その時点で回線部メモリ２
ａ６、２ｂ６上で１つのＰＤＵフレーム組立、すなわち
フレーム受信が完了し、共通部メモリ３ａへの転送準備
ができたことを知り、回線部ＣＰＵアドレスバス２ａ１
３・２ｂ１３および回線部ＣＰＵデータバス２ａ１４・
２ｂ１４とを介して、ＰＤＵフレーム組立回路２ａ５・
２ｂ５から対応するＰＤＵフレームデータの回線部メモ
リ２ａ６・２ｂ６上での先頭アドレスと総データ長とを
取得する。これにより、回線部ＣＰＵは対応するＰＤＵ
フレームデータの転送元である回線部メモリ２ａ６・２
ｂ６上での読み出し開始ポインタ位置と、必要な転送ワ
ードカウント数とを入手する。

【００３５】また、回線部ＣＰＵ２ａ１２・２ｂ１２で
は転送先である共通部メモリ３ａ上での現在の書き込み
開始ポインタ位置を自己管理している。これは現時点の
転送先ポインタの位置は、最初の書き込み位置を起点に
すれば、毎回の書き込み転送の度に転送ワードカウント
分を毎回加算して、更新しているためである。同時に回
線部ＣＰＵ２ａ１２・２ｂ１２では、次の新たな転送要
求の割り込みをマスクする。このマスクは現在受け付け
た分の転送要求に基づくＰＤＵフレームＤＭＡ転送動作
を完了する時点までは解除されない。

【００３６】一方、回線部ＣＰＵ２ａ１２・２ｂ１２の
別の割り込み入力端子には、ＤＭＡ転送制御回路から出
力されるＤＭＡ転送終了信号線２ａ１６・２ｂ１６が、
接続されている。これは、ＤＭＡ転送制御回路２ａ１０
・２ｂ１０では、回線部メモリ２ａ６・２ｂ６から共通
部メモリ３ａに１ＰＤＵ分のＤＭＡ転送作業を完了した
ことを、転送依頼元である回線部ＣＰＵ２ａ１２・２ｂ
１２に対して、通知するための手段として用いるためで
ある。これにより、回線部ＣＰＵ２ａ１２・２ｂ１２は
仕掛かり中のＰＤＵ転送作業がＤＭＡ転送制御回路２ａ
１０、２ｂ１０にて終了したことを知り、ＤＭＡ転送制
御回路２ａ１０・２ｂ１０のポートをアクセスすること
で、ＤＭＡ転送終了信号をクリアする。

【００３７】次に、回線部ＣＰＵ２ａ１２・２ｂ１２
は、ＰＤＵフレーム組立回路２ａ５・２ｂ５からの転送
要求割り込み入力マスクを解除する。これによりＰＤＵ
フレーム組立回路２ａ５・２ｂ５からの新たな完成ＰＤ
Ｕフレーム転送依頼の受付が可能になる。このように回
線部ＣＰＵ２ａ１２、２ｂ１２では、一旦ＰＤＵフレー
ム組立回路２ａ５・２ｂ５から１つのＰＤＵフレーム転
送を受け付けると、ＤＭＡ転送制御回路２ａ１０、２ｂ
１０からのＤＭＡ転送終了割り込みを受けるまでの期間
はＰＤＵフレーム組立回路２ａ５・２ｂ５からの新たな
転送要求を受け付けないようにしている。このように回
線部ＣＰＵ２ａ１２・２ｂ１２は、ＤＭＡ転送終了割り
込みクリアを終え、さらにマスクしていたＰＤＵ組立回
路２ａ５・２ｂ５からの転送要求割り込みを解除するこ
とで、次の転送要求の受付を開始する。

【００３８】一方、ＤＭＡ転送によるＰＤＵフレーム書
き込みと回線部ＣＰＵ２ａ１２・２ｂ１２による読み出
しの競合制御を、この実施の形態では、アービタ回路２
ａ１８・２ｂ１８により行っている。ＤＭＡ転送制御回
路２ａ１０、２ｂ１０から出力されるＤＭＡ転送中信号
はＤＭＡ転送中信号線２ａ１７・２ｂ１７、アービタ回
路２ａ１８・２ｂ１８および共通部メモリ３ａのアドレ
スセレクタ制御入力に接続している。ＤＭＡ転送中信号
は、回線部ＣＰＵ２ａ１２・２ｂ１２からのＤＭＡ転送
命令を受けてから、ＤＭＡ転送終了割り込みを発行する
まで、すなわちＤＭＡ転送制御回路２ａ１０、２ｂ１０
内の転送ワードカウント数レジスタ（３）の残ワード数
が「０」転送になるまでの期間をレベルハイにて示す信
号である。

【００３９】これは共通部メモリ３ａの転送アドレスバ
ス２ａ２５・２ｂ２５のセレクタの制御入力を「０」か
ら「１」に固定し、共通部メモリ３ａのアクセスをＤＭ
Ａ転送制御回路２ａ１０・２ｂ１０からの転送先アドレ
スバス２ａ１９・２ｂ１９を通してＤＦＦ２ａ２６・２
ｂ２６に保持する。また、同時にこのＤＭＡ転送中信号
はアービタ回路２ａ１８・２ｂ１８に入力され、解析用
ＣＰＵ３ｂからの読み出しサイクルとの調停機能に活用
される。アービタ回路２ａ１８・２ｂ１８では、ＤＭＡ
転送制御回路２ａ１０・２ｂ１０による共通部メモリ３
ａに対するＤＭＡ転送が開始されたとき、すなわちＤＭ
Ａ転送中信号線２ａ１７・２ｂ１７に転送されるＤＭＡ
転送中信号がハイに移行したときに、解析用ＣＰＵ３ｂ
による読み出しバスサイクルの途中であった場合は直ち
に解析用ＣＰＵ３ｂに対してウエイトを発行し、解析用
ＣＰＵ３ｂの読み出しバスサイクルを強制的に延長させ
る。

【００４０】また、共通部メモリに対するＤＭＡ転送中
に、解析用ＣＰＵ３ｂによる読み出しバスサイクルが始
まった場合、ＤＭＡ転送中信号がハイである期間、同様
に解析用ＣＰＵ３ｂに対して直ちにウエイトを発行して
バスサイクルを強制的に延長させる。すなわち、解析用
ＣＰＵ３ｂのバスサイクルよりもＤＭＡ転送の書き込み
の動作に高い優先権を与えている。共通処理部３の解析
用ＣＰＵ３ｂでは、共通部メモリ３ａのＴ側領域、Ｒ側
領域とをそれぞれ交互に参照してＰＤＵフレームデータ
読み出し、解析を行っている。

【００４１】以上のように、被測定回線の受信セル信号
をもとに、ＰＤＵに組み立ててフレーム単位としてフォ
ーマット変換し、ＰＤＵとして完成した順に共通部メモ
リ３ａなどの記憶媒体に次々に転送し、リアルタイムに
解析していく動作を、ＰＤＵフレームモードでのオンラ
インモニタ動作という。オンラインモニタ動作は上述し
た動作がＴ側回線モニタ回路２ａとＲ側回線モニタ回路
２ｂの双方で並列に実行して実施される。ところで、こ
の発明では、共通部メモリ３ａ上の各ＰＤＵフレームデ
ータは付加情報部を持ち、ＤＭＡ転送順に割り付けられ
た、シーケンスカウンタ番号が付与されている。

【００４２】以下に、シーケンスカウンタ回路２ａ２・
２ｂ２の実施の形態について説明する。この実施の形態
でのシーケンスカウンタ回路２ａ２・２ｂ２は、図２に
おいて入力端子に、カウントアップ要求信号、−（バ
ー）ＯＥ１信号、、ＲＵＮ／−（バー）ＳＴＯＰ信号、
ＣＮＴ＿ＩＮ信号、およびカウンタクロックＴ、カウン
タクロックＲが接続されている。同様に出力端子から
は、ＣＮＴ＿ＯＵＴ、およびヘッダバスが出力されてい
る。カウンタクロックＴ、カウンタクロックＲは図２に
示すようにシステムクロックを１／２分周して得られる
信号であり、Ｔ側回線モニタ回路２ａ側とＲ側回線モニ
タ回路２ｂ側でそれぞれ逆位相のカウンタクロックを供
給していることを特徴とする。このカウンタクロック
は、Ｔ側とＲ側のシーケンスカウンタの動作を交互に行
い、同一カウントアップを回避する目的で供給される。

【００４３】この実施の形態では、カウンタクロックは
シーケンスカウンタ回路２ａ２・２ｂ２の直接の動作ク
ロックとして機能しているが、Ｔ側、Ｒ側相互に逆位相
のカウンタクロックを両シーケンスカウンタ回路２ａ２
・２ｂ２の動作イネーブル信号として使用し、直接の駆
動動作は２倍速のシステムクロックを使用する形態でも
可能である。カウンタアップ要求信号２ａ２０・２ｂ２
０は、回線部ＣＰＵ２ａ１２・２ｂ１２からＤＭＡ転送
制御回路２ａ１０・２ｂ１０に対して１ＰＤＵフレーム
の転送命令の受付時にレベルハイに変化する。

【００４４】カウンタアップ要求信号は、遅くともＤＭ
Ａ転送が開始される３カウンタクロック前までにレベル
ハイに移行し、現行の転送動作が終了するまでにレベル
ローに復帰すれば良い。また、少なくともカウンタクロ
ックの１周期分以上の間レベルハイであることが必要で
ある。

【００４５】カウンタアップ要求信号は、この実施の形
態では、ＤＭＡ転送制御回路２ａ１０・２ｂ１０にて、
ＤＭＡ転送命令のために回線部ＣＰＵ２ａ１２・２ｂ１
２が行うＤＭＡ転送制御回路２ａ１０・２ｂ１０の内部
レジスタ群に対する書き込み操作に伴なって発生するバ
スサイクルを利用して生成しているが、ＰＤＵフレーム
組立回路２ａ５・２ｂ５からの転送要求割り込み信号な
どを利用しても良い。ＲＵＮ／−（バー）ＳＴＯＰ信号
は回線モニタ装置１内部の状態を示すための信号であ
り、オンラインモニタ動作の実行中であることをレベル
ハイで示し、オンラインモニタ動作が停止中であること
をレベルローで示す。ＲＵＮ／−（バー）ＳＴＯＰ信号
は、Ｔ側回線モニタ回路２ａとＲ側回線モニタ回路２ｂ
の双方のシーケンスカウンタ回路２ａ２・２ｂ２に供給
されている。

【００４６】ＣＮＴ＿ＩＮ入力信号およびＣＮＴ＿ＯＵ
Ｔ出力信号は、Ｔ側シーケンスカウンタ回路２ａ２と、
Ｒ側シーケンスカウンタ回路２ｂ２で相互に入力端子と
出力端子とを接続することを特徴とする。すなわち、自
分側のＣＮＴ＿ＯＵＴ出力信号を、互いに相手側のＣＮ
Ｔ＿ＩＮ入力端子に接続し合うように構成する。

【００４７】ヘッダバス２ａ２３・２ｂ２３は、図２に
示すように回線部メモリ２ａ６・２ｂ６からの読み出し
データが出力されるフレームバス２ａ２４・２ｂ２４と
接続されている。ヘッダバス２ａ２３・２ｂ２３とフレ
ームバス２ａ２４・２ｂ２４はデータバスであり、共通
部メモリ３ａに書き込むための転送データバスを構成す
る。ヘッダバス２ａ２３・２ｂ２３は、シーケンスカウ
ンタ回路２ａ２・２ｂ２からのシーケンスカウント値を
ＤＦＦ２ａ３０・２ｂ３０を介して共通部メモリ３ａに
送出するために使用し、フレームバス２ａ２４・２ｂ２
４は回線部メモリ２ａ６・２ｂ６から読み出したＰＤＵ
フレームデータ内容を、１ワードずつＤＦＦ２ａ３０・
２ｂ３０を介して共通部メモリ３ａに送出するために使
用する。上述のヘッダバス２ａ２３・２ｂ２３とフレー
ムバス２ａ２４・２ｂ２４は、ヘッダバス２ａ２３・２
ｂ２３上に現れるシーケンスカウンタ出力期間とフレー
ムバス２ａ２４・２ｂ２４上に現れる回線部メモリ２ａ
６・２ｂ６から読み出したフレームデータの転送時間を
分けているため相互に接続している。

【００４８】−（バー）ＯＥ１入力信号は、ＤＭＡ転送
制御回路２ａ１０・２ｂ１０から供給されるアウトプッ
トイネーブルであり、−（バー）ＯＥ１信号がレベルロ
ーのとき、シーケンスカウンタ回路２ａ２・２ｂ２内部
のカウント値がヘッダバス２ａ２３・２ｂ２３上に出力
される。なお、−（バー）ＯＥ１信号がレベルハイのと
きはヘッダバス２ａ２３・２ｂ２３はハイ・インピーダ
ンス状態となる。

【００４９】図３は図２におけるシーケンスカウンタ２
ａ２側のｂ２の一実施の形態の構成を示すブロック図で
ある。ＲＵＮ／−（バー）ＳＴＯＰ信号は、回線モニタ
装置１がオンラインモニタ動作中であることを示す状態
信号であり、カウンタ本体であるカウンタＣＮＴのリセ
ット端子に接続されている。ＲＵＮ／−（バー）ＳＴＯ
Ｐ信号はレベルハイのときカウンタＣＮＴのリセットを
解除する。同様に、レベルローのときはカウンタＣＮＴ
の出力を「０」に初期化する機能をもつ。これはオンラ
インモニタ開始直後に常に「１」番からカウントアップ
するための初期化操作である。

【００５０】カウンタＣＮＴは、転送データのバス幅す
なわちヘッダバス幅に合わせて８ビット、１６ビットま
たは３２ビットなどで構成される。カウンタＣＮＴはＲ
ＵＮ／−（バー）ＳＴＯＰ信号がレベルハイである間、
カウントアップ要求信号入力の度に加算され、カウント
値の満了、すなわち最大値に達すると次回値は「０」番
に戻してカウントする。カウントアップ要求信号は、第
１段目のデータフリップフロップ２０１にてサンプルさ
れ、続いて直後の第２段目のデータフリップフロップ２
０２でサンプルされる。

【００５１】ＣＮＴ＿ＯＵＴ信号は第１番目のフリップ
フロップ２０１の出力と第２段目のデータフリップフロ
ップ２０２の反転出力とでＡＮＤ回路２０３でＡＮＤを
とって生成する。したがって、ＣＮＴ＿ＯＵＴ信号は１
カウンタクロック周期の期間レベルハイとなる。この信
号はカウンタＣＮＴのカウントイネーブル端子にＯＲゲ
ート２０４を介して入力され、ＣＮＴ＿ＯＵＴ出力信号
がレベルハイに変化した次のカウンタクロックにてカウ
ンタＣＮＴの値を加算する。また同時に、ＣＮＴ＿ＯＵ
Ｔ出力信号は相手側のシーケンスカウンタのＣＮＴ＿Ｉ
Ｎ入力端子に接続されている。

【００５２】一方、ＣＮＴ＿ＩＮ入力端子から入力され
る信号は、相手方シーケンスカウンタからのＣＮＴ＿Ｏ
ＵＴ出力信号であるので、必ず受け手である自分側のカ
ウンタクロックの逆相、すなわち立ち下がりエッジに同
期して入力される１カウンタクロック周期の期間レベル
ハイの信号である。したがって、ＣＮＴ＿ＩＮ入力信号
は、自分側のカウンタクロックにてデータフリップフロ
ップ２０５を介して受信する。

【００５３】ＣＮＴ＿ＩＮ入力信号をデータフリップフ
ロック２０５にて同期化した信号はＣＮＴ＿ＯＵＴ出力
信号と同様に、カウンタＣＮＴのカウンタイネーブル端
子にＯＲゲート２０４を介して入力され、この信号がレ
ベルハイに変化した次のカウンタクロックにてカウンタ
ＣＮＴの値を加算する。カウンタＣＮＴの加算動作は、
カウントアップ要求に伴う自分側のＣＮＴ＿ＯＵＴ出力
信号または相手方カウントアップ要求であるＣＮＴ＿Ｉ
Ｎ入力信号のデータフリップフロップ２０５の出力のど
ちらか片方のみしか受信しない場合は、カウンタＣＮＴ
のカウント値を、＋１だけ加算する。

【００５４】この場合、もしも、カウントアップ要求に
伴う自分側のＣＮＴ＿ＯＵＴ出力信号と、相手方カウン
トアップ要求であるＣＮＴ＿ＩＮ入力信号のデータフリ
ップフロップ出力を両方同時に受信した場合はカウンタ
ＣＮＴのカウント値を、＋２加算する。また、もしも、
カウントアップ要求に伴う自分側のＣＮＴ＿ＯＵＴ出力
信号と、相手方カウントアップ要求であるＣＮＴ＿ＩＮ
入力信号のデータフリップフロップ２０５の出力をどち
らも受信しない場合はカウンタＣＮＴのカウント値を保
持する（図３中の＋０として示す）。

【００５５】カウンタＣＮＴの後段のＤＦＦ２０６はデ
ータフリップフロップ群であり、カウンタＣＮＴのビッ
ト幅と同一のビット幅を持ち、カウンタＣＮＴのカウン
ト値をラッチするために使用する。ＤＦＦ２０６のラッ
チタイミングはＣＮＴ＿ＯＵＴ出力信号をデータフリッ
プフロップ２０７にて１段シフトしたタイミングにて行
う。したがって、加算動作が行われた直後のカウントク
ロックにてラッチされる。上述のデータフリップフロッ
プ群のＤＦＦ２０６の出力は、カウンタ値ラッチバスを
構成している。

【００５６】カウンタ値ラッチバス２０８のアウトプッ
トイネーブルである入力信号−（バー）ＯＥ１がレベル
ローのとき、ヘッダバス２０９上にカウンタ値ラッチバ
ス出力が現れる。−（バー）ＯＥ１はレベルハイである
ときはヘッダバス２０９はハイ・インピーダンス状態に
なり、外部で接続されているフレームバスの送信を妨げ
ないようにしている。

【００５７】次に、図４〜図１０を用いて図３に示すシ
ーケンスカウンタ回路の動作を説明する。図５はＴ側回
線モニタ回路２ａにて、ＤＭＡ転送が発生した場合であ
る。図５（ａ）のカウンタクロックのＴ側サンプリング
点にてＤＭＡ転送、すなわちカウントアップ要求を検出
し、図５（ｂ）のＣＮＴ＿ＯＵＴ出力信号（Ｔ）を生成
している。同時に、ＣＮＴ＿ＯＵＴ出力信号（Ｔ）は相
手方のＣＮＴ＿ＩＮ入力信号（Ｒ）に入力され、Ｒ側の
ＣＮＴ値を更新させている。図５の例では、図５（ｇ）
のカウンタ値ラッチバス（Ｔ）上の値１０１番がＴ側で
のＤＭＡ転送フレームデータに付与される。なお、図５
（ｂ）〜図５（ｇ）はＴ側のカウンタＣＮＴの入出力関
係の信号を示し、図５（ｈ）〜図５（ｍ）はＲ側のカウ
ンタＣＮＴの入出力関係の信号を示す。

【００５８】図６はＲ側回線モニタ回路２ｂにてＤＭＡ
転送が発生した場合である。図６（ａ）のカウンタクロ
ックのＲ側サンプリング点にてＤＭＡ転送、すなわちカ
ウントアップ要求を検出し、図６（ｈ）のＣＮＴ＿ＯＵ
Ｔ出力信号（Ｒ）を生成している。同時にＣＮＴ＿ＯＵ
Ｔ出力信号（Ｒ）は図６（ｃ）の相手方のＣＮＴ＿ＩＮ
入力信号（Ｔ）に入力され、Ｔ側のカウンタＣＮＴ値を
更新させている。図６の例ではカウンタ値ラッチバス
（Ｒ）上の値１０１番がＲ側でのＤＭＡ転送フレームデ
ータに付与される。図６においても、図６（ｂ）〜図６
（ｇ）はＴ側のカウンタＣＮＴの入出力関係を示す。

【００５９】図７はＴ側回線モニタ回路２ａおよびＲ側
回線モニタ回路２ｂにて、ＤＭＡ転送が同時に発生した
場合である。図７では、図７（ｂ）〜図７（ｇ）がカウ
ンタＣＮＴの入出力関係の信号を示し、図７（ｈ）〜図
７（ｍ）がＲ側のカウンタＣＮＴの入出力関係の信号を
示しており、図７（ａ）のカウンタクロックのＴ側サン
プリングとＲ側サンプリングでタイミング上、Ｔ側クロ
ックが先に図７（ｂ）のＣＮＴ＿ＯＵＴ出力信号（Ｔ）
を発行したため図７（ｆ）に示すようにＴ側がシーケン
ス番号の「１０１」番を先に獲得している。一方、Ｒ側
ではＴ側からの図７（ｂ）のＣＮＴ＿ＯＵＴ出力信号
（Ｔ）、すなわち図７（ｉ）のＣＮＴ＿ＩＮ入力信号
（Ｒ）が先に入力されたため、自分側のカウントアップ
タイミング動作と重なり、シーケンス番号「１０２」番
が割り当てられる。

【００６０】図７の例では、図７（ｇ）のカウンタ値ラ
ッチバス（Ｔ）上の値「１０１」番がＴ側でのＤＭＡ転
送フレームデータに付与され、図７（ｍ）のカウンタ値
ラッチバス（Ｒ）上の値「１０２」番がＲ側でのＤＭＡ
転送フレームデータに付与される。さらに、Ｔ側、Ｒ側
どちらのシーケンスカウンタの現行値すなわちカウンタ
ＣＮＴのカウント値はともに「１０２」番に更新され
る。

【００６１】図８はＴ側回線モニタ回路２ａおよびＲ側
回線モニタ回路２ｂにて、ＤＭＡ転送が同時に発生した
場合である。図８（ｂ）〜図８（ｇ）がＴ側カウンタＣ
ＮＴの入出力関係の信号を示し、図８（ｈ）〜図８
（ｍ）がＲ側カウンタＣＮＴの入出力間駅の信号を示
し、図８ではカウンタクロックのＴ側サンプリングとＲ
側サンプリングでタイミング上、Ｒ側クロックが先にＣ
ＮＴ＿ＯＵＴ出力信号（Ｒ）を発行したためＲ側がシー
ケンス番号の「１０１」番を先に獲得している。

【００６２】一方、Ｔ側では図８（ｈ）のＲ側からのＣ
ＮＴ＿ＯＵＴ出力信号（Ｒ）、すなわち図８（ｃ）のＣ
ＮＴ＿ＩＮ入力信号（Ｔ）が先に入力されたため、自分
側のカウントアップタイミング動作と重なり、シーケン
ス番号「１０２」番が割り当てられる。図８の例では、
図８（ｍ）のカウンタ値ラッチバス（Ｒ）上の値「１０
１」番がＲ側でのＤＭＡ転送フレームデータに付与さ
れ、図８（ｇ）のカウンタ値ラッチバス（Ｔ）上の値１
０２番がＴ側でのＤＭＡ転送フレームデータに付与され
る。さらに、Ｔ側、Ｒ側どちらのシーケンスカウンタの
現行値、すなわちカウンタＣＮＴの値もともに「１０
２」番に更新される。

【００６３】図４は図８の状態でのＴ側でのＤＭＡ転送
の動作タイミング例である。図４において、図４（ｃ）
の−（バー）ＯＥ１は図４（ｇ）のヘッダバスのアウト
プットイネーブル、図４（ｄ）の−（バー）ＯＥ２は回
線部メモリからの読み出しイネーブルであり、ともに図
２にて示すようにＤＭＡ転送制御回路２ａ１０・２ｂ１
０からシステムクロックに同期して供給されている。こ
の実施の形態では、回線部メモリ２ａ６・２ｂ６はＤＲ
ＡＭを使用している。図２においては図示は省略してあ
るが、−（バー）ＯＥ２は回線部メモリ２ａ６・２ｂ６
に対するアウトプットイネーブル制御端子に接続されて
いる。また、同様に図４（ｅ）の転送元ＣＡＳは、ＤＭ
Ａ転送制御回路からＤＲＡＭである回線部メモリのＣＡ
Ｓ入力に対して供給されている。なお、説明の簡略化の
ために図４では他のＤＲＡＭ制御信号は省略している。

【００６４】転送先カラムアドレスおよび転送先アドレ
ス信号はＤＭＡ転送制御回路２ａ１０・２ｂ１０から出
力されている。転送先カラムアドレスは回線部メモリ２
ａ６・２ｂ６上での読み出しポインタ、転送先アドレス
信号は共通部メモリ３ａ上での書き込みポインタ位置を
それぞれ示している。図４に示す例では、転送先である
回線部メモリ３ａの下位アドレス、すなわちカラムアド
レスのＦ０番地からＦＡ番地までのＰＤＵフレームデー
タをＤＲＡＭの高速ページモードにて連続アクセスして
いる。

【００６５】図４（ｈ）のフレームデータバス上の読み
出しデータは各カラムアドレスに対応する、ＡＡＨから
ＦＥＨのフレームデータ内容が、読み出されている。図
４（ｉ）の転送データバスは、１システムクロック分出
力される−（バー）ＯＥ１信号により送出されるヘッダ
データバス上のカウンタ値データと、上述のフレームデ
ータバス上のフレームデータ出力をデータフリップフロ
ップにてシステムクロックにて切り直した出力である。
図４に示すように、転送データバスではカウンタ値を先
頭にして連続したフレームデータがシステムクロックに
同期して、転送されている。

【００６６】一方、図４（ｊ）の転送先アドレスは図４
（ｆ）の転送元アドレスと同様にＤＭＡ転送制御回路２
ａ１０・２ｂ１０から出力されており、図４に示す例で
は共通部メモリ３ａの「０」番地から「Ｂ」番地までを
書き込みアドレスに指定している。図４（ｋ）の転送ア
ドレスバスは図４（ｉ）の転送データバスと同様に、上
述の図４（ｊ）の転送先アドレスの出力をデータフリッ
プフロップにて切り直した出力である。転送アドレスバ
スと転送データバスは、共に図４（ａ）のシステムクロ
ックに同期して同一タイミングで共通部メモリ３ａに転
送される。

【００６７】図９は図８に示した動作を行い、同時に発
生したＴ側とＲ側のＤＭＡ転送をともに終了させた直後
の共通部メモリ３ａの状態を示している。図９におい
て、Ｔ側領域では図４にて図示したＤＭＡ転送が行われ
た直後であるので、共通部メモリ３ａのＴ側書き込み専
用部の先頭には、シーケンスカウント値１０２番が付与
されたフレームデータが格納されている。一方、Ｒ側書
き込み専用部には図８にて示したように、シーケンスカ
ウンタ値「１０１」番が付与されたフレームデータが格
納されている。

【００６８】次回に付与されるシーケンスカウント番号
の「１０３」番がＴ側またはＲ側どちらのフレームデー
タになるかは回線から受信されるＰＤＵフレームデータ
の到着順序に決定付けられる。ただし、Ｔ側とＲ側の転
送タイミング要求が全く同時であった場合にのみ、サン
プリングされるカウンタクロックのタイミングに依存す
る。

【００６９】図１０は、図９に示した共通部メモリ３ａ
の状態となるまでを時間経過で示している。共通部メモ
リ３ａ上のシーケンスカウント値はすでに「１０２」番
まで達しており、オンラインモニタ動作を開始してから
すでに通算でＴ側とＲ側を合計して１０２個のＰＤＵフ
レームデータを記録したことが知れるが、図９との関連
上、「１」番目から「９７」番までの記録動作は割愛し
てある。

【００７０】なお、上記の実施の形態における回線処理
部２の理解を容易にするために、その特徴を次のように
要約する。回路処理部２は、たとえば、ＡＴＭプロトコ
ルアナライザなどの回線処理に適用した場合には、Ｔ側
回線モニタ回路２ａと、Ｒ側回線モニタ回路２ｂにそれ
ぞれ設けて同時にカウントアップするシーケンスカウン
タ回路２ａ２・２ｂ２により、回線部ＣＰＵ２ａ１２・
２ｂ１２にそれぞれＤＭＡ転送命令を実行する際に、互
いにシーケンスカウンタ回路２ａ２・２ｂ２がカウント
アップする。

【００７１】しかも、このＤＭＡ転送命令の実行ごとに
シーケンスカウンタ回路２ａ２・２ｂ２のカウント値を
必ず割り付けることを保証するために、カウントアップ
タイミングの競合を回避させている。さらに、Ｔ側回線
モニタ回路２ａと、Ｒ側回線モニタ回路２ｂからそれぞ
れＤＭＡ転送ごとに、シーケンスカウンタ回路２ａ２・
２ｂ２のシーケンスカウント値をフレームデータに相前
後して共通部メモリ３ａに転送するようにしている。

【００７２】

【発明の効果】以上のように、この発明の回線モニタ装
置によれば、回線処理部のＴ側回線モニタ回路とＲ側回
線モニタ回路とでそれぞれＴ線、Ｒ線をモニタして上位
レイヤプロトコルのフレーム構造の組立を行って共通処
理部の共通部メモリのＴ側とＲ側空間に競合を回避させ
て転送して書き込み、書き込まれたフレームデータを解
析用ＣＰＵで読み出して、フレームフォマットによるリ
アルタイム解析、画面表示などを行うようにしたので、
Ｔ側およびＲ側回線モニタ回路での最小構成の追加ハー
ドウェアで、かつ回線部ＣＰＵのソフトウェアの負担を
全く増加させることなく、プロトコルアナライザがＰＤ
Ｕフレームフォーマットなどの、上位レイヤプロトコル
によるリアルタイムな解析や画面表示などを行う場合、
Ｔ側受信フレームとＲ側受信フレームどうしの受信順序
を高速に判別できる。

【図面の簡単な説明】

【図１】この発明の回線モニタ装置の一実施の形態の構
成を示すブロック図である。

【図２】図１の回線モニタ装置の回線処理部と共通処理
部の詳細な構成を示すブロック図である。

【図３】図２におけるシーケンスカウンタ回路の一実施
の形態の構成を示すブロック図である。

【図４】図２におけるＴ側回線モニタ回路側のＤＭＡ転
送の動作を説明するためのタミングチャートである。

【図５】図２におけるＴ側回線モニタ回路側のＤＭＡ転
送が発生した場合の動作を説明するためのタイミングチ
ャートである。

【図６】図２におけるＲ側回線モニタ回路側のＤＭＡ転
送が発生した場合の動作を説明するためのタイミングチ
ャートである。

【図７】図２におけるＴ側回線モニタ回路側とＲ側回線
モニタ回路側が同時にＤＭＡ転送が発生した場合にＴ側
回線モニタ回路側のシーケンス番号「１０１」を先に獲
得した場合の動作を説明するためのタイミングチャート
である。

【図８】図２におけるＴ側回線モニタ回路側とＲ側回線
モニタ回路側が同時にＤＭＡ転送が発生した場合にＲ側
回線モニタ回路側のシーケンス番号「１０１」を先に獲
得した場合の動作を説明するためのタイミングチャート
である。

【図９】図２におけるＴ側回線モニタ回路側とＲ側回線
モニタ回路側で同時に発生したＤＭＡ転送をともに終了
させた直後の共通部メモリの状態を示す説明図である。

【図１０】図９に示した共通部メモリの状態となるまで
の時間経過を示すタイミングチャートである。

【符号の説明】

１回線モニタ装置２回線処理部２ａＴ側回線モニタ回路２ａ１セル抽出回路２ｂ１セル抽出回路２ａ２シーケンスカウンタ回路２ｂ２シーケンスカウンタ回路２ａ５ＰＤＵフレーム組立回路２ｂ５ＰＤＵフレーム組立回路２ａ６回線部メモリ２ｂ６回線部メモリ２ａ１０ＤＭＡ転送制御回路２ｂ１０ＤＭＡ転送制御回路２ａ１２回線部ＣＰＵ２ｂ１２回線部ＣＰＵ２ｂＲ側回線モニタ回路３共通処理部３ａ共通部メモリ３ｂ解析用ＣＰＵ４本体部４ａ本体部ＣＰＵ４ｂ操作盤４ｃディスプレイ装置４ｄ本体部メモリ４ｅ解析用メモリ４ｆＲＯＭ４ｇハードディスク装置４ｈフロッピーディスク装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｌ 29/14 Ｈ０４Ｑ 3/00 Ｈ０４Ｑ 3/00 Ｈ０４Ｌ 13/00 ３１３

Claims

【特許請求の範囲】

【請求項１】双方向通信の被モニタ対象のＴ線(5) と
Ｒ線(6) に接続して上位レイヤプロトコル単位によるオ
ンラインモニタするためのＴ側回線モニタ回路(2a)とＲ
側回線モニタ回路(2b)とを有する回線処理部(2) と、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)に共
通して接続され、オンライン中の前記上位レイヤプロト
コルをリアルタイムに解析する共通部メモリ(3a)を有す
る共通処理部(3) と、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)とに
それぞれ設けられ、前記上位レイヤプロトコルのフレー
ム構成の組立を行う組立手段と、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)とに
それぞれ設けられ、前記組立手段の前記上位レイヤプロ
トコルのフレーム構造の組立作業を行うエリアを有する
回線部メモリ(2a6) ・(2b6) と、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)とに
それぞれ設けられ、前記上位レイヤプロトコルによる各
フレーム単位の受信完了順に回線部メモリ(2a6) ・(2b
6) から各フレーム単位を前記共通部メモリ(3a)に転送
するためのＤＭＡ転送制御回路(2a10)・(2b10) と、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)とに
それぞれ設けられ、前記組立手段によるフレーム組立作
業およびＤＭＡ転送制御回路(2a10)・(2b10)による前記
転送動作を制御するための回線部ＣＰＵ(2a12)・(2b12)
と、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)とに
それぞれ設けられてペア運用し、Ｔ側回線モニタ回路(2
a)とＲ側回線モニタ回路(2b)の上位レイヤプロトコルの
転送発生事象についてカウントアップするとともに、互
いに相手側もカウント値を更新し合うシーケンスカウン
タ回路(2a2) ・(2b2) と、共通処理部(3) に設けられ、Ｔ側回線モニタ回路(2a)と
Ｒ側回線モニタ回路(2b)から転送された前記上位レイヤ
プロトコルのフレームデータを読み出してフレームフォ
ーマットによるリアルタイム解析、画面表示などの制御
を行うための解析用ＣＰＵ(3b)とを備えることを特徴と
する回線モニタ装置。
【請求項２】回線部メモリ(2a6) ・(2b6) は、前記上
位レイヤプロトコルのフレームデータの転送のための読
み出しとフレーム組立作業のための書き込みの重なりを
回避することを特徴とする請求項１記載の回線モニタ装
置。
【請求項３】シーケンスカウンタ回路(2a2) ・(2b2)
は、回線処理部(2)で発生した共通部メモリ(3a)への転
送事象のすべての取りこぼしがないように転送事象の発
生時間の前後関係順に連続してカウントアップすること
を特徴とする請求項１記載の回線モニタ装置。
【請求項４】シーケンスカウンタ回路(2a2) ・(2b2)
は、回線処理部(2)で発生した共通部メモリ(3a)への転
送事象のすべてに対して、各転送事象の発生ごとに固有
のカウント値が割り付けられることを保証するためにＴ
側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)と間で
のカウントアップタイミングの競合を回避することを特
徴とする請求項１記載の回線モニタ装置。
【請求項５】共通部メモリ(3a)は、Ｔ側回線モニタ回
路(2a)とＲ側回線モニタ回路(2b)から転送されてくる前
記上位レイヤプロトコルのフレーム単位のデータを書き
込む際に各Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回
路(2b)にて付加されたフレームデータの先頭部または末
尾部にヘッダ形式またはティラー形式による付加情報部
を併せて書き込むことを特徴とする請求項１記載の回線
モニタ装置。
【請求項６】解析用ＣＰＵ(3b)は、Ｔ側回線モニタ回
路(2a)またはＲ側回線モニタ回路(2b)から転送されてく
る書き込み済みのＴ側回線モニタ回路(2a)のフレームデ
ータとＲ側回線モニタ回路(2b)のフレームデータの双方
について参照可能であることを特徴とする請求項１記載
の回線モニタ装置。
【請求項７】共通部メモリ(3a)は、Ｔ側回線モニタ回
路(2a)とＲ側回線モニタ回路(2b)から見てＴ側フレーム
格納領域とＲ側フレーム格納領域とをそれぞれ専用空間
としてＴ側回線モニタ回路(2a)とＲ側回線モニタ回路(2
b)から転送される前記フレームのデータの転送先を分割
してＴ側回線モニタ回路(2a)からの前記上位レイヤプロ
トコルのフレームの書き込みとＲ側回線モニタ回路(2b)
の前記上位レイヤプロトコルのフレームの書き込みが競
合しないようにし、かつ前記専用空間の対応する側のＴ
側回線モニタ回路(2a)側とＲ側回線モニタ回路(2b)側に
てエンドレスに使用することを特徴とする請求項１記載
の回線モニタ装置。
【請求項８】共通部メモリ(3a)は、解析用ＣＰＵ(3b)
から見るとＴ側フレーム格納領域とＲ側フレーム格納領
域の両専用空間が連続して配置され、最上位アドレスビ
ットにてＴ側領域とＲ側領域が識別できることを特徴と
する請求項１記載の回線モニタ装置。
【請求項９】共通部メモリ(3a)は、Ｔ側回線モニタ回
路(2a)とＲ側回線モニタ回路(2b)から転送されてくる前
記上位レイヤプロトコルのフレームのための書き込み動
作と前記解析用ＣＰＵ(3b)からの読み出し動作との競合
を回避することを特徴とする請求項１記載の回線モニタ
装置。
【請求項１０】ＤＭＡ転送制御回路(2a10)・(2b10)
は、Ｔ側回線モニタ回路(2a)とＲ側回線モニタ回路(2b)
において、それぞれ自己の属するシーケンスカウンタ回
路(2a2) ・(2b2) の現在のカウント値を前記付加情報部
に自動的に付加して共通部メモリ(3a)に対して転送する
フレームデータと相前後して転送することを特徴とする
請求項５記載の回線モニタ装置。