JPH10303774A - 衛星受信機における周波数オフセット誤差をデジタルトラッキングし且つ補償するためのシステムおよび方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ＤＢＳ受信において、改良されたシステムを
提供する。 【解決手段】高周波信号を受信し、周波数オフセット誤
差を有するベースバンド信号に変換するチューナ２０２
と、補償信号を生成するデモジュレータ／デコーダ２０
４とを含むＤＢＳ受信機前段部であって、デモジュレー
タ／デコーダは、ベースバンド信号をオーバーサンプリ
ングされたディジタルベースバンド信号に変換するＡ／
Ｄ変換器であって、シンボル期間あたり２回より多くサ
ンプリングされるＡ／Ｄ変換器と；オーバーサンプリン
グディジタルベースバンド信号に、オフセット誤差が打
ち消された信号を形成する複合乗算器と；サンプリング
速度を、シンボル期間あたり２サンプリングに低減する
デシメーションブロックと；を含むディジタルでの周波
数オフセット補償を行うＤＢＳ受信機前段部。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタルビデオ
放送標準（“人工衛星によるディジタルマルチプログラ
ムテレビジョンのためのベースライン変調／チャンネル
コーディングシステム仕様書”、欧州放送連盟、１９９
４年１月）にしたがって送信されるような信号の受信お
よびデコーディングのための装置に関する。この様な信
号は、妨害信号に対して誤差修正を行うために衛星通信
システムにおいて通常使用される。より特に、本発明
は、可変速度ＱＰＳＫ／ＢＰＳＫデモジュレーターおよ
び連結的に接続された Vitervi/Reed-Solomon デコーダ
を備えた装置に関する。

【０００２】

【従来の技術】ディジタル放送衛星（Digital broadcas
t satellite ：以下，ＤＢＳ）通信システムは、送信ラ
インおよびルーティングスイッチの回路網の予備設定を
必要とせずに高信頼性で広域にわたる送信が可能であ
る。しかしながら、人工衛星を製作しそして軌道上に位
置せしめる費用は文字通り天文学的であるため、かかる
システムの経済的実用性はＤＢＳ受信システムの広範な
利用が可能となることにかかっている。したがって費用
の抑制と同時にＤＢＳ受信システムの特性を最大化する
ための改善は、新たなＤＢＳ技術のために重要な役割を
果たすことになる。図１はＤＢＳシステム１００の作動
状態を示す説明図である。サービスプロバイダー１０２
は、人工衛星１０４を利用してユ−ザーアンテナ１０６
に対して信号の放送を行う。このような方法により、ユ
ーザーアンテナ１０６はＫｕ帯（１２ＧＨｚ）の搬送波
上に変調された符号化ディジタルデータ群を受信する。
ユーザーアンテナ１０６は、ＤＢＳ受信機１１０に対し
て受信信号１０８を与えるためのダウンコンバータ（Ｌ
ＮＢとして公知）を備えている。受信信号１０８は、変
調信号搬送波をＫｕ帯からＬ帯（１〜２ＧＨｚ）にシフ
トさせることによって得られる。ＤＢＳ受信機１１０
は、ディジタルデータ群の復調およびデコードを行う前
段と、提供されるサービス、例えばディジタル有線プロ
グラム放送、を提供するためにディジタルデータ群を処
理する後段とから構成される。ＤＢＳ受信機１１０は、
図示するようにテレビジョン受信機１１２の上に載置さ
れるので、口語では機上ボックスと呼ばれる。

【０００３】ＤＢＳシステム１００において、ディジタ
ル信号変調は二相位相偏移変調（ＢＰＳＫ）または４相
位相偏移変調式（ＱＰＳＫ）が代表的である。信号は大
気中を通過しそして多様な干渉に遭遇する。その結果、
受信信号は送信信号から転訛されたものとなる。衛星送
信チャンネルの出力制限の結果、信号転訛に起因するデ
ィジタルデータ誤りの可能性は無視できない。信号の信
号出力対雑音出力の比（ＳＮＲ）を最大にするために、
等化処理（equalization）が利用される。しかしなが
ら、高信頼性での高速データ衛星通信を行うためには、
誤り訂正符号化が必要となる。上記標準によって保護さ
れた誤り訂正符号化技術は、連結状符号化技術である。

【０００４】ＤＢＳ受信機によって取り扱われなければ
ならないその他の問題点は、周波数ドリフトである。例
えば、周波数ドリフトの一つの原因は、廉価なＬＮＢに
よって生起する出力信号の搬送波周波数が周囲温度によ
って最大±５ＭＨｚドリフトすることによる。ドリフト
のその他の発生原因は、ダウンコンバータ内にあり、お
そらく基準周波数源もドリフトする。

【０００５】図２は、ＤＢＳ受信機の前段部(front en
d）２００の構成例を示すブロック図である。前段部２
００は、チューナ２０２およびデモジュレータ／デコー
ダ２０４から構成される。チューナ２０２は、信号１０
８を直交位相ベースバンド信号に変換する。デモジュレ
ータ／デコーダ２０は、直交位相ベースバンド信号をデ
ィジタル形状に変換し、その後出力データ群２３８を生
成するためのディジタル等化処理およびデコーディング
を行う。後述するように、デモジュレータ／デコーダ２
０は、タイミングおよび利得の制御のためのフィードバ
ック信号の生成をも行う。

【０００６】チューナ２０２は、周波数シンセサイザ２
１６（典型的には電圧制御発振器ＶＣＯから構成され
る）、アナログ乗算器２０６、中間周波バンドパスフィ
ルタ２０８、利得制御増幅器２１０、Ｉ／Ｑダウンコン
バータ２１２、およびローパスフィルタ２１４から構成
される。周波数シンセサイザ２１６は、受信信号に対し
て“同調させる”べく外部マイクロプロセッサ２３６に
よって設定される。同調された周波数シンセサイザは、
所望の受信信号の周波数から固定値（典型的には４８０
ＭＨｚ）オフセットされた周波数の信号を発生する。こ
の固定値は、乗算器２０６が周波数シンセサイザからの
信号と受信信号とを乗算した際に得られる生成信号の周
波数となる。

【０００７】乗算器２０６は、受信周波数を、中間周波
信号における中間周波数（典型的には４８０ＭＨｚ）へ
と効果的にシフトさせるために受信信号１０８と周波数
シンセサイザ２１６からの出力信号とを乗算する。この
乗算器２０６の出力として生成される信号は、所望中間
周波数とその他の望ましくない派生信号との和信号とし
て表わすことができる。この生成信号は、望ましくない
周波数成分を除去（これによって望ましくない派生信号
も除去）するための中間周波数バンドパスフィルタ２０
８に供給され、中間周波数のみが通過する。

【０００８】バンドパスフィルタ２０８からの出力は、
中間周波数信号の振幅を調整するための利得制御増幅器
２１０に供給される。利得制御増幅器２１０は、一定の
最大振幅出力信号を与えるように設定される適合的利得
を有している。調整メカニズムは、デモジュレータ／デ
コーダ２０４によって与えられる負帰還信号に応じて作
用するループフィルタ２３４の働きによる。ループフィ
ルタ２３４の効果は、出力信号の最大振幅が目標レベル
以下である場合に利得制御増幅器２１０の利得を増大さ
せ、そして最大振幅が目標レベルを超過した場合に利得
を低減するものである。

【０００９】利得制御増幅器２１０の出力は、中間周波
数から直交位相ベースバンド信号に変換するためのＩ／
Ｑダウンコンバータ２１２に供給される。変換は、固定
周波数発振器２１８からの出力を利用する、前段階での
周波数変換と同様に行うことができるが、２つのベース
バンド信号が必要となる。２つのベースバンド信号は、
中間周波信号の同相成分(I:in-phase)と直交位相成分
(Q:quadrature-phase)を表わす。ローパスフィルタ２１
４は、望ましくない周波数成分を除去する際に用いられ
るベースバンドフィルタと同様の様式が用いられる。こ
のようにして、チューナ２０２は、受信信号１０８を直
交位相ベースバンド信号に変換する。

【００１０】デモジュレータ／デコーダ２０４は、アナ
ログ−ディジタル変換器（ＡＤＣ）２２０、デシメーシ
ョン（decimation）ブロック２２２、マッチド（matche
d ）フィルタ２２４、デコード論理回路２２６、および
タイミング、搬送波および利得誤差ブロック２３０を含
む。ＡＤＣ２２０は、直交位相ベースバンド信号を、電
圧制御発振器（ＶＣＯ）２２８からの信号によって決定
されるサンプリング速度およびサンプリング位相を持つ
ディジタル形態に変換する。ディジタルベースバンド信
号は、デシメーションブロック２２２によってシンボル
期間あたり２サンプルの割合でデシメートされる（すな
わち、各サンプル間隔から所定サンプル数を除去するこ
とによってサンプル速度が低減される）。デシメーショ
ンブロック２２４は、ＡＤＣ２２０によるオーバーサン
プリングを許容する。オーバーサンプリングは、シンボ
ル速度よりも高速でアナログ信号のサンプリングを実行
するものである。このような手法は、いくつかのフィル
タ動作がアナログ領域からディジタル領域へ移行するこ
とを許容する。一般的に、単純なアナログフィルタのみ
でも足りる。複雑なフィルタ動作のために、ディジタル
フィルタは極めて容易に製作および調整ができる。オー
バーサンプリングおよびディジタル領域におけるマッチ
ドフィルタの使用によって、実質的に複雑な構造の簡易
化が達成される。さらに、オーバーサンプリングの利用
は、信号−雑音比（Ｓ／Ｎ）を極端に損なうことなし
に、アナログ−ディジタル（Ａ／Ｄ）変換に使用される
アナログフィルタの許容限界の緩和を可能にする。

【００１１】デシメーションブロック２２２の出力は、
マッチドフィルタ２２４を通過し、ディジタルベースバ
ンド信号のＳ／Ｎ比を実質的に最大とする。これを達成
するために、マッチドフィルタ２２４のパルス応答は、
１シンボルに対応する信号の形状の時間反転となるよう
に設計される。その結果、パルス応答はシンボル信号に
マッチする。通常のシンボル信号形状の１つは、コサイ
ンの平方根である。

【００１２】マッチドフィルタ２２４の出力として供給
される信号は、デコード論理回路２２６によって処理さ
れ、誤差訂正を行い実質上送信データ群が再生される。
この受信データ群は、出力信号２３８として供給され
る。この方法においては、デモジュレータ／デコーダ２
０４は、直交位相ベースバンド信号をディジタル形態に
変更し、次いで出力データ群２３８を生成するためにデ
ィジタル等化処理（イコライジング）およびデコーディ
ングが行われる。

【００１３】マッチドフィルタ２２４の出力として供給
される信号は、タイミング、般送波および利得誤差ブロ
ック２３０によって処理され、信号内に存在する誤差状
態の見積もりが行われる。第１の見積りは、利得誤差に
関するものであり、この見積もり量は、上述のようにル
ープフィルタ２３４へ渡される。第２の見積もりはサン
プリング位相誤差に関するものであり、そしてこの見積
もり量は、ループフィルタ２３２へ渡される。ループフ
ィルタ２３２は、ＡＤＣ２２０のサンプリング位相およ
び周波数を調整するように作動する。第３の見積もり量
は、搬送波周波数オフセット誤差について形成される。
この見積もり量は、外部マイクロプロセッサ２３６によ
って周期的にサンプリングされ、そして周波数シンセサ
イザ２１６の設定を調節するために使用される。このよ
うにして、デモジュレータ／デコーダ２０４は、タイミ
ングおよび利得制御のためにチューナ２０２に対する帰
還信号を供給する。

【００１４】図３は、ＤＢＳ受信機の前段部３００の第
２の構成を示すブロック図である。前段部２００におい
て直接対応する要素は同一の参照符号を付している。固
定周波数の発振器２１８は、中間周波数（ＩＦ）ＶＣＯ
３１８に置換されている。ＩＦ ＶＣＯ３１８は、可変
周波数の信号をＩ／Ｑダウンコンバータ２１２に供給す
るが、この可変周波数は、タイミング、般送波および利
得誤差ブロック３３０によって与えられる帰還（フィー
ドバック）信号上に作動するループフィルタ３１９で調
節される。このような手法は限定された量の周波数ドリ
フトの連続的モニタリングおよび補償を可能とする。大
きなドリフトは、マイクロプロセッサ２３６の介在によ
って補償されなければならない。このことはバンドパス
フィルタ２０８が通過帯域の範囲を超えるドリフトの信
号にも効果を有することから真実である。

【００１５】

【発明が解決しようとする課題】ここに示したＤＢＳ受
信機前段部の二つの構成は、受信されたデータ群内のＤ
ＢＳ信号を変換するために既に知られている手段であ
る。改良された構成が求められている。特に、周波数ド
リフトをトラッキングするために外部マイクロプロセッ
サの介在を要しない構成がコスト低減と共に必要とされ
る。また、受信された信号からベースバンド形態に直接
変換できるチューナの構成がより経済的である。ＤＢＳ
のために直接変換する可能性を形成することは、しかし
ながら、Ｉ／Ｑ角度誤差を訂正するための新たな方法が
必要となり、そして周波数ドリフトをトラッキングする
ための新たな方法も必要となる。さらに、付加コストが
不要であるかまたは僅かである改良されたシステム構成
に関する技術が望ましい。

【００１６】

【課題を解決するための手段】上に概要を示した問題点
は、受信された信号をベースバンド形態に直接変換し、
そして周波数ドリフトおよびＩ／Ｑ角度誤差をトラッキ
ングしそして低減する新しい技術を備えた高性能を保持
するＤＢＳ受信機前段部によって大部分解決される。こ
のＤＢＳ受信機前段部は、チューナおよびデモジュレー
タ／デコーダから構成される。このチューナは、高周波
信号を受信しそして周波数オフセット誤差を有するベー
スバンド信号に変換する。一つの実施態様では、ＤＢＳ
受信機前段部は、外部マイクロプロセッサの仲介なし
に、周波数オフセット誤差を減ずるようにチューナの同
調周波数調整を行う機能を有するデモジュレータ／デコ
ーダを備えている。このチューナは、所望の受信バンド
への同調が設定されるチューニング周波数シンセサイザ
を包含する。この設定は、外部マイクロプロセッサのた
めに仲介するデモジュレータ／デコーダによって行われ
る。この構成において、デモジュレータ／デコーダは、
周波数オフセット誤差を補償するためのチューニング周
波数を任意に調整することができる。帰還ループから外
部マイクロプロセッサを除外することによって、周波数
オフセット誤差はより迅速にかつより正確に補償され
る。

【００１７】他の実施態様によれば、ＤＢＳ受信機前段
部は、ベースバンド信号を受信し、そして周波数オフセ
ット誤差を打ち消すための補償信号を発生するデモジュ
レータ／デコーダを備えている。このデモジュレータ／
デコーダは、周波数オフセット誤差をディジタル的に補
償する特性を有する。このデモジュレータ／デコーダ
は、ベースバンド信号をオーバーサンプリング（シンボ
ル期間あたり２サンプルより多い速度でサンプリングす
る）し、そしてディジタル形態に変換するＡ／Ｄコンバ
ータを包含する。デモジュレータ／デコーダは、またオ
ーバーサンプリングされたディジタルベースバンド信号
に補償信号を乗算して、オフセット誤差が打ち消された
信号を発生する複合乗算器を備えている。この複合乗算
器の後ろには、オフセット誤差が打ち消された信号のサ
ンプリング速度をシンボル期間あたり２サンプルに低減
するデシメーションブロックが続く。この実施態様は、
増大された周波数オフセットトラッキング範囲を有し、
チューナおよびＬＮＢにおける余裕のある許容度での使
用が可能となる。

【００１８】さらに他の実施態様によれば、ＤＢＳ受信
機前段部は、Ｉ／Ｑ角度誤差訂正および不均衡振幅訂正
をディジタル的に実行するデモジュレータ／デコーダを
備えている。チューナは、高周波数信号を同相成分およ
び直交位相成分を有するベースバンド信号に変換する。
望ましくは、これら成分は９０度分離されているが、実
際には角度誤差が発生する。デモジュレータ／デコーダ
は角度誤差を訂正するための適合的イコライザ（等化
器）を備えている。イコライザを設けることによりチュ
ーナおよびＬＮＢにおける許容度に余裕が生ずる。

【００１９】さらにまた他の実施態様によれば、ＤＢＳ
受信機前段部は、チャンネル切り替えに亘って、周波数
オフセット誤差トラッキングを保持できるデモジュレー
タ／デコーダを備えている。このデモジュレータ／デコ
ーダは、ベースバンド信号を受信し、そして周波数オフ
セット誤差を打ち消すための補償信号を発生する。これ
には、周波数オフセット誤差を示す値を発生する素子が
用いられる。周波数オフセット誤差は選択されたチャン
ネルには依存しないので、チャンネル切り替えの間も周
波数オフセット誤差の値を維持しておくことにより、迅
速なタイミングの捕捉が可能となる。この構成により、
迅速なチャンネル捕捉が可能となる。

【００２０】

【発明の実施の態様】添付された図４は、ＤＢＳ受信機
前段部４００のブロック図を示す。図２および図４を比
較すると、外部マイクロプロセッサ２３６が選択された
受信バンドのための週波数シンセサイザ２１６に接続さ
れているＤＢＳ受信機前段部２００とは異なり、ＤＢＳ
受信機前段部４００は、デモジュレータ／デコーダ２０
４からの設定を周波数シンセサイザ２１６に供給する。
付加的論理回路は、デモジュレータ／デコーダ２０４に
付加され、外部マイクロプロセッサ４３６が所望の受信
バンドを選択することを許容するが、マイクロプロセッ
サの役割を替える利点がある。受信信号１０８は、チュ
ーナ２０２の出力内の周波数オフセット誤差をもたらす
周波数ドリフトを受ける。最適の性能のために、周波数
オフセット誤差は迅速かつ正確に除去されなければなら
ない。ＤＢＳ受信機前段部２００において、周波数オフ
セット誤差の補償は外部マイクロプロセッサ２３６によ
ってのみ供給することができた。周波数シンセサイザ２
１６の設定のための正確な訂正を決定するために、外部
マイクロプロセッサ２３６は、それ自体を定期的に中断
しなければならず、そして周波数オフセット誤差の評価
のためにデモジュレータ／デコーダ２０４をポール（po
ll）しなければならない。このことは、周波数オフセッ
トの帰還誤差訂正の遅れをもたらすことに留意する必要
がある。

【００２１】ＤＢＳ受信機前段部４００において、タイ
ミング、搬送波および利得誤差ブロック４３０は外部マ
イクロプロセッサの仲介を要することなく周波数シンセ
サイザ２１６に接続される。タイミング、搬送波および
利得誤差ブロック４３０は、外部マイクロプロセッサ４
３６から受信バンド設定を受け入れるように構成され、
そしてその後は、設定および調整はデモジュレータ／デ
コーダ２０４によってのみ制御される。タイミング、搬
送波および利得制御ブロック４３０は、周波数シンセサ
イザ２１６の設定を直接制御する。周波数オフセット誤
差帰還ループは、従来のＤＢＳ受信機前段部の構成にお
いて生起するような遅延を生ずることなしに行われる。

【００２２】図３においてＤＢＳ受信機前段部３００
は、周波数オフセット誤差訂正の第２の手段を示すもの
である。中間周波数（ＩＦ）段を有するこの前段部にお
いては、限定された大きさの周波数オフセット誤差は、
ＩＦからのダウンコンバートに用いられるＩＦ ＶＣＯ
３１８の設定の変更によって補償することができる。タ
イミング、搬送波および利得誤差ブロック３３０は、Ｉ
Ｆ ＶＣＯ３１８の設定を調整するためにループフィル
タ３１９において使用される帰還信号を供給する。この
方法において訂正することのできる周波数オフセット誤
差の量は、必要なローパスフィルタ２０８の存在によっ
て限定される。周波数オフセット誤差が、バンドパスフ
ィルタによって除去すべき受信バンド内のある周波数よ
りも十分大きくなると、歪はもはやＩＦ ＶＣＯ３１８
の調整によっては訂正不能となる。そのため、この帰還
路に加えて外部マイクロプロセッサの働きによって達成
される先の帰還方法が未だ必要となる。

【００２３】図５によれば、ＤＢＳ受信機前段部５００
が示されている。前段部５００は、チューナ５０２およ
びデモジュレータ／デコーダ５０４から構成される。図
２と図５とを比較すると、チューナ２０２と異なり、チ
ューナ５０２は受信信号１０８を直接ベースバンドにダ
ウンコンバートする（すなわち、ＩＦ段が存在しな
い）。任意的な増幅器５０８は、受信信号１０８をバッ
ファおよび増幅し、それはＩ／Ｑダウンコンバータ５１
０による直交位相ベースバンド成分に直接変換される。
周波数シンセサイザ５１８は、受信される信号に対して
同調される。Ｉ／Ｑダウンコンバータ５１０は、周波数
シンセサイザ５１８からの出力信号に受信信号１０８を
乗算し、受信信号１０８の変調周波数を効果的にシフト
させ、ベースバンド信号中において実質的にゼロとす
る。利得制御増幅器５１２は、ベースバンド信号の大き
さを調整して、一定の最大振幅出力信号を供給するため
に使用される適当な利得を有する。Ｉ／Ｑダウンコンバ
ータ５１０の出力において発生する信号は、所望のベー
スバンド信号とその他の不所望の派生信号との和であ
る。生成される信号は、不所望の周波数成分の除去（及
びそれにより、望ましくない派生信号の除去）のために
ローパスフィルタ２１４に供給され、ベースバンド信号
のみが残存する。このベースバンド信号は、２成分に分
割され、受信信号１０８の同相（Ｉ）である信号成分、
および直交位相（Ｑ）を表わす信号成分となる。

【００２４】周波数シンセサイザ５１８は、デモジュレ
ータ／デコーダ５０４の信号を受けて作動するループフ
ィルタ５１９の手段により設定される。このフィルタ
は、所望の受信バンドための“正しい”値となるように
初期設定されており、その後定期的にデモジュレータ／
デコーダ５０４により調整されて所望の受信信号の実際
の周波数バンドを追跡（トラッキング）し、周波数ドリ
フトを補償する。利得制御増幅器５１２は、デモジュレ
ータ／デコーダ５０４によって供給される負帰還信号に
より作動するループフィルタ２３４により制御される。
このループフィルタの効果は、出力信号の最大振幅が目
標レベルよりも低下した場合には、利得制御増幅器５１
２の利得を増大させ、そして最大振幅が目標レベルを超
える場合には利得を減ずるというものである。

【００２５】デモジュレータ／デコーダ５０４は、アナ
ログ／ディジタル変換器（ＡＤＣ）２２０、複合乗算器
５２２、任意的な角度誤差イコライザー５３０、デシメ
ーションブロック５２４、間挿手段ブロック５２６、マ
ッチドフィルタ５２８、出力制御回路５３２、デコード
論理回路２２６、タイミングおよび利得誤差ブロック５
３８、および搬送周波数誤差ブロック５４０を含む。Ａ
ＤＣ２２０は直交位相ベースバンド信号を、外部発振器
５３３からの信号によって決定されるサンプリング速度
およびサンプリング位相を有するディジタル形式に変換
する。後述するように、外部発振器はベースバンド信号
をオーバーサンプリングする（例えば、最も高い周波数
成分の２倍より速くサンプリング）ように設定される。

【００２６】ディジタルベースバンド信号は、任意的イ
コライザ５３０を通過する。任意的イコライザ５３０
は、Ｉ／Ｑ角度誤差およびＩ／Ｑ振幅不均衡を訂正する
ように設計される。理想的には、ＩおよびＱ成分は位相
差９０度である受信信号成分を示す。チューナおよびそ
の後続の回路が理想状態ではない場合、ＩおよびＱ成分
はもはや９０度位相差とはならず、従って、信号の品位
低下をもたらす。さらに、Ｉ／Ｑ成分のための分離され
た２経路は、品位低下を惹起する振幅不均衡をもたら
す。この角度誤差および振幅不均衡は、適合する限定パ
ルス応答（ＦＩＲ）フィルタの使用によって訂正可能で
ある。このＦＩＲフィルタは、他成分に相対的に１成分
の増幅度および位相を調整する。また、角度誤差イコラ
イザーの付加により、直接のダウンコンバート用チュー
ナの使用によって生ずる品位低下の問題も解決される。
ディジタルベースバンド信号は、複合乗算器５２２に
よって、数的に制御可能な発振器（ＮＣＯ）５３４の出
力信号と乗算される。ＮＣＯ５３４は、周波数オフセッ
ト誤差を打ち消すような信号を供給するように設定され
る。重要な特徴は、信号がオーバーサンプリングされな
がら、オフセット誤差を打ち消すことによって得られ
る。周波数オフセット誤差がトラッキングされ及び補償
る範囲は、Ｎ・ｆx ／２である。ここで、Ｎはシンボル
あたりのサンプル数、及びｆx はシンボル速度である。
Ｎの範囲が１６以上であれば、トラッキング範囲はナイ
キストサンプリング（Ｎ＝１）に比して非常に拡大され
る。直接ベースバンドへのダウンコンバートを行うチュ
ーナ（例えばチューナ５０３ー２）はベースバンド信号
における大きな周波数オフセット誤差を被ることから、
デモジュレータ／デコーダが拡大されたトラッキング範
囲を有することは、コスト効果が大きいところの直接ダ
ウンコンバート用チューナの使用を可能とする。

【００２７】複合乗算器５２２の出力におけるオフセッ
ト誤差が打ち消された信号は、ダウンサンプリングの準
備としてディジタルベースバンド信号をローパスフィル
タするところのデシメーションブロック５２４を通過す
る。インターポーレータ５２６は、次いでシンボルあた
り２サンプリングにサンプリング速度を減じ、ループフ
ィルタ５３６からのフィードバックに応じてサンプリン
グ時間を調節する。ダウンサンプリングされた信号は、
ディジタルベースバンド信号のＳ／Ｎ比が実質上最大と
なるように設計されたマッチドフィルタ５２８に加えら
れる。この目的を達成するために、マッチドフィルタ５
２８のパルス応答は、１シンボルに対応する信号形状の
時間反転に設計される。したがって、パルス応答はシン
ボル信号にマッチングする。普通のシンボル信号の形状
の１つはコサインの平方根である。 デコーディング段
の前に、信号のサンプリング速度は、シンボル速度に等
しく選ばれる。これはシンボルあたり１サンプルのみが
通過するような出力制御ブロック５３２によって達成さ
れる。得られるサンプリングシーケンスは、誤差訂正お
よび送信されたデータ群を実質的に再生するためにデコ
ード論理回路２２６によって処理される。この受信デー
タ群は出力信号２３８として供給される。

【００２８】マッチドフィルタ５２８の出力において得
られる信号は、等化処理された信号に存在する誤差状態
を見積もるためにタイミングおよび利得誤差ブロック５
３８によって処理される。一つの見積もりは、利得誤差
に関するものであり、そしてこの見積もり量は、上述の
ように、ループフィルタ２３４に渡され、それについて
は前述した。第２の見積もりは、サンプリングの位相誤
差に関するものであり、そしてこの見積もり量はループ
フィルタ５３６に渡される。ループフィルタ５３６は、
インターポーレータ間挿ブロック５２６のサンプリング
位相を調整するために作動する。

【００２９】出力制御ブロック５３２供給される信号に
基づき、もう１つの見積もりは、周波数オフセット誤差
について、搬送波周波数誤差ブロック５４０によって形
成される。二つの周波数オフセット訂正モードが採用さ
れる。高速のシンボル速度（すなわち、所望の受信帯域
幅がローパスフィルタの帯域幅とほぼ同程度である場
合）には、周波数オフセットは、ループフィルタ５１９
が周波数シンセサイザ５１８の設定を「バンプ（ｂｕｍ
ｐ）」することによって訂正される。このシンボル速度
において、タイミングループはロックされたままであ
り、そして品位は譲歩されない。定速のシンボル速度
（すなわち、所望の受信帯域幅がローパスフィルタの帯
域幅よりも十分に狭い場合）、受信信号はローパスフィ
ルタ内でドリフトが許容され、そして周波数オフセット
誤差の見積もりが、ＮＣＯ５３４の設定を調整するため
にループフィルタ５４２によって処理される。

【００３０】次いで図６には、ループフィルタ６００の
ブロック図が示されている。ループフィルタ６００は誤
差信号６０２を帰還信号６０４に変換する。誤差信号６
０２は、スケール係数μ倍され（６０６）、そして積分
される（６０８）。また、誤差信号６０２は、第２のス
ケール係数λ倍され（６１０）そして帰還信号６０４を
形成するために積分器６０８の出力と加算される（６１
２）。フィードバック制御理論の詳細は、多くの標準的
教科書に見出だすことが可能であろう。

【００３１】図７は、ループフィルタ５４２のブロック
図を示すものである。ループフィルタ５４２は、ループ
フィルタ６００とほとんど同様に作動するが、付加的入
力を備えている。スイープ入力７０４は、積分器７０６
の入力に印加される（７０２）。スイープ入力をゼロ以
外の一定値に設定することによって、フィードバック信
号６０４はＮＣＯ５３４設定範囲を「スキャン」させら
れる。スイープ入力７０４は、ＤＢＳ受信機前段部５０
０の初期信号取得動作の間に使用することができる。

【００３２】積分器７０６は、各クロックサイクルにお
いて、レジスタの内容に入力を加えてレジスタの内容を
その出力値として提供することにより作動する。理想的
作動状態では、レジスタ内容が周波数オフセット誤差の
値を表わす。この値は所望の受信信号の関数ではないの
で、レジスタの内容はチャンネル切り替えの間、不当に
変更されないことが望ましい。定状状態性能への迅速な
復帰は、位相ロックがループフィルタ５３６によって達
成されるまで、レジスタの内容を凍結することによって
達成される。この場合、断定入力(asserting input) ７
０８は積分器７０６のレジスタへの入力信号の加算を停
止させる。その他の実施態様においては、レジスタの内
容をチャンネル切り替え以前に読み出しておき、チャン
ネル切り替え後にレジスタに書き込むものである。この
場合、入力７０８は記憶されている値へとレジスタの初
期化を行う。この手段は、ほぼ同様の効果を有するが、
周波数オフセット誤差に対応するフィードバック信号の
設定が所望受信バンドの関数であるときに、計算値への
初期化を許容する自由度が加わる。

【００３３】

【発明の効果】要約すれば、ＤＢＳ受信機の実施例は、
（１）周波数ドリフトのトラッキングを行うための外部
マイクロプロセッサの仲介を必要としない、（２）受信
信号からベースバンドの形態に直接変換可能である、
（３）デモジュレータ／デコーダ内の周波数オフセット
誤差のためのディジタル的トラッキングおよび補償がで
きる、（４）ディジタルイコラザを使用することによっ
てＩ／Ｑ角度誤差を訂正する、そして（５）チャンネル
切り替えに亘り、周波数オフセット誤差の見積もり量が
保持される。このような個々の特徴のそれぞれまたは組
み合わせは、ＤＢＳ受信機前段部の特性を改善しおよび
／または実施コストを低減する様に作用する。

【図面の簡単な説明】

【図１】 ＤＢＳ受信機を含むＤＢＳシステムの高位置
からの図である。

【図２】 外部マイクロプロセッサを使用することによ
り周波数オフセット誤差の補償を行うＤＢＳ受信機前段
部の実施態様のブロック図である。

【図３】 Ｉ／Ｑダウンコンバータの入力周波数を調整
することにより周波数オフセット誤差の補償を行うこと
ができるＤＢＳ受信機前段部の実施態様のブロック図で
ある。

【図４】 外部マイクロプロセッサの仲介無しに、周波
数オフセット誤差の補償を行うことができるＤＢＳ受信
機前段部の実施態様のブロック図である。

【図５】 ベースバンドへの直接的なタウンコンバート
を行い、周波数オフセット誤差の補償をディジタル的に
行い、そして角度誤差訂正を行うことができるＤＳＢ受
信機前段部の実施態様のブロック図であり；

【図６】 タイミング誤差を使用することにより周波数
または位相誤差の見積もりを行うことができるループフ
ィルタのブロック図である。

【図７】 スイープ挙動および凍結挙動を制御するため
の付加的入力を備えたループフィルタのブロック図であ
る。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ７９７，１１３ (32)優先日 1997年２月10日 (33)優先権主張国 米国（ＵＳ） (72)発明者 ケーテ，クリストファー アール. アメリカ合衆国，カリフォルニア州 95050，サンタ クララ，ボハノン ドラ イブ 2316

Claims (44)

【特許請求の範囲】
1. 【請求項１】 高周波信号を受信し、そして該高周波信
   号を周波数オフセット誤差を有するベースバンド信号に
   変換するように構成されたチューナ；及び前記ベースバ
   ンド信号を受信するように接続され、且つ前記周波数オ
   フセット誤差を打ち消すための補償信号を生成するよう
   に構成されているデモジュレータ／デコーダ；を含むデ
   ィジタルでの周波数オフセット補償を行うＤＢＳ受信機
   前段部であって、 前記デモジュレータ／デコーダが、 前記ベースバンド信号をオーバーサンプリングされたデ
   ィジタルベースバンド信号に変換するように接続された
   Ａ／Ｄ変換器であって、ここで前記オーバーサンプリン
   グされたディジタルベースバンド信号は、シンボル期間
   あたり２回より多いサンプリング速度でサンプリングさ
   れるところのＡ／Ｄ変換器と；前記オーバーサンプリン
   グディジタルベースバンド信号に、前記補償信号を乗算
   して、オフセット誤差が打ち消された信号を形成するよ
   うに接続された複合乗算器と；前記オフセット誤差が打
   ち消された信号のサンプリング速度を、シンボル期間あ
   たり２サンプリングに低減するように接続されたデシメ
   ーションブロックと；を含む、 ディジタルでの周波数オフセット補償を行うＤＢＳ受信
   機前段部。
2. 【請求項２】 デモジュレータ／デコーダが、さらに、
   前記ベースバンド信号をディジタルデータ信号に変換す
   るように構成された請求項１記載のＤＢＳ受信機前段
   部。
3. 【請求項３】 デモジュレータ／デコーダが、さらに、 前記オフセット誤差が打ち消された信号を受信するよう
   に接続され、且つ、タイミング誤差信号を応答的に生成
   するように構成されたタイミング誤差検出器と；前記タ
   イミング誤差信号を受信するように接続され、且つ、周
   波数オフセット誤差を示す値を応答的に生成するように
   構成された第１のループフィルタと；前記周波数オフセ
   ット誤差を表わす値を受信するように接続され、且つ前
   記補償信号を応答的に生成する発振器と；を含む請求項
   １記載のＤＢＳ受信機前段部。
4. 【請求項４】 デモジュレータ／デコーダが、さらに、 位相誤差信号を受信するように接続され、且つ位相調整
   信号を応答的に生成する第２のループフィルタと；前記
   オフセット誤差が打ち消された信号を受信するように接
   続され、且つ、前記位相調整信号を受信するようにも接
   続され、さらに、前記オフセット誤差が打ち消された信
   号を応答的にインターポーレートするように構成された
   インターポーレータと；前記インターポーレートされた
   信号を受信するように接続され、且つ、前記インターポ
   ーレートされた信号の信号／雑音比を実質的に最大化す
   るように構成されたマッチドフィルタと；前記マッチド
   フィルタで処理された信号を受信するように接続され、
   且つ前記マッチドフィルタで処理された信号を出力デー
   タ群に転換するように構成されたデコーダと；を含む請
   求項１記載のＤＢＳ受信機前段部。
5. 【請求項５】 前記チューナが、さらに、 所望の受信バンドを示す値を受信するように接続され、
   且つ同調周波数を有する発振信号を応答的に生成する周
   波数シンセサイザと；前記高周波数信号を受信するよう
   に接続され、ならびに前記発振信号を受信するように接
   続され、且つ、前記高周波数信号に前記発振信号を乗算
   して前記ベースバンド信号を生成するように構成された
   Ｉ／Ｑコンバータと；前記ベースバンド信号を受信する
   ように接続され、且つ、前記生成信号の内の、予め定め
   られた周波数を越える総ての周波数をブロックするよう
   に構成されたフィルタと；を含む請求項１記載のＤＢＳ
   受信機前段部。
6. 【請求項６】 チューナが、さらに、 前記生成信号を受信するように前記フィルタと継続的に
   接続され、且つ、帰還信号に応答して増幅係数を変更
   し、さらに前記増幅係数を前記生成信号に適用するよう
   に構成された利得制御増幅器と；利得誤差信号を受信す
   るように接続され、前記利得誤差信号を前記帰還信号に
   変換するように構成された第２のループフィルタと；を
   含む請求項５記載のＤＢＳ受信機前段部。
7. 【請求項７】 ベースバンド信号における周波数オフセ
   ット誤差をトラッキングし及び補償するための方法であ
   って、 前記ベースバンド信号を、シンボル期間あたり２回より
   多くサンプリングを行うところのオーバーサンプリング
   されたディジタルベースバンド信号に転換し；前記オー
   バーサンプリングされたディジタルベースバンド信号に
   補償信号を乗算してオフセット誤差が打ち消された信号
   を生成し；前記オーバーサンプリングされたディジタル
   ベースバンド信号からタイミング誤差信号を生成し；前
   記タイミング誤差信号を，周波数オフセット誤差値に変
   換し；発振器に対して前記周波数オフセット誤差値を設
   定して前記補償信号を生成する；各ステップを含むトラ
   ッキングし及び補償する方法。
8. 【請求項８】 オフセット誤差が打ち消された信号をシ
   ンボルあたり２サンプリング速度となるようにデシメー
   トし；位相誤差信号を位相調整信号に変換し；前記デシ
   メートされたオフセット誤差が打ち消された信号を前記
   位相調整信号に応じてインターポーレートし；前記イン
   ターポーレートされた信号を、信号／雑音（Ｓ／Ｎ）比
   を最大とするようにフィルタし；前記フィルタされた信
   号から前記位相誤差信号を生成し；前記フィルタ処理さ
   れた信号をデコードして出力データ信号群を生成する；
   各ステップを含む請求項７記載のベースバンド信号にお
   ける周波数オフセット誤差をトラッキングしそして補償
   するための方法。
9. 【請求項９】 高周波信号を受信し、そして前記高周波
   信号を、同相成分および直角成分からなり、これら成分
   が角度誤差を有するところのベースバンド信号に変換す
   るように構成されたチューナ；及び前記ベースバンド信
   号を受信するように接続され、且つ前記角度誤差を打ち
   消すように構成され、さらに前記ベースバンド信号をデ
   ィジタルデータ信号に変換するように構成されたデモジ
   ュレータ／デコーダ；を含むディジタル角度誤差補償機
   能を備えたＤＢＳ受信機前段部。
10. 【請求項１０】 デモジュレータ／デコーダが、 前記べースバンド信号を受信するように接続され、且
    つ、前記ベースバンド信号成分の角度誤差を低減するよ
    うに構成されているイコライザーを含む請求項９記載の
    ＤＢＳ受信機前段部。
11. 【請求項１１】 デモジュレータ／デコーダが、 前記べースバンド信号を受信するように接続され、且つ
    前記ベースバンド信号成分の振幅不均衡を低減するよう
    に構成されたイコライザを含む請求項９記載のＤＢＳ受
    信機前段部。
12. 【請求項１２】 イコライザが、適合的ディジタルフィ
    ルタであり、且つ、 イコライザ入力値を受信するように接続され、且つ、遅
    延された入力値であるところの出力値を生成する遅延要
    素と；二つの調整可能な係数であって、入力値および出
    力値が各々二つのうちの一つの係数が乗算されるところ
    の係数値と；前記乗算された値を加算してイコライザ出
    力値を生成するように構成された加算器と；を含む請求
    項１０記載のＤＢＳ受信機前段部。
13. 【請求項１３】 デモジュレータ／デコーダが、さら
    に、 前記ベースバンド信号を受信するように接続され、且
    つ、前記ベースバンド信号をディジタルベースバンド信
    号に変換するように構成されたＡ／Ｄ変換器と；前記デ
    ィジタルベースバンド信号を受信するように接続され、
    且つ、前記ディジタルベースバンド信号のＳ／Ｎ比を最
    大化するように構成されたマッチドフィルタと；前記マ
    ッチドフィルタ処理された信号を受信するように接続さ
    れ、且つ応答的に出力データ群を生成するデコーダと；
    を含む請求項１０記載のＤＢＳ受信機前段部。
14. 【請求項１４】 デモジュレータ／デコーダが、 前記ベースバンド信号をディジタルベースバンド信号に
    変換するように接続されたＡ／Ｄ変換器と；前記べース
    バンド信号に補償信号を乗算してオフセット誤差が打ち
    消された信号を生成するように接続された複合乗算器
    と；周波数オフセット値に対応して前記補償信号を生成
    するように構成された発振器と；タイミング誤差信号を
    受信し、且つ前記周波数オフセット値を応答的に更新す
    るように接続されたループフィルタと；を含む請求項１
    ０記載のＤＢＳ受信機前段部。
15. 【請求項１５】 デモジュレータ／デコーダが、 位相誤差信号を受信し、及び位相調整信号を応答的に生
    成するように接続された第２のループフィルタと；オフ
    セット誤差が打ち消された信号を受信するように接続さ
    れ、また前記位相調整信号をも受信するように接続さ
    れ、且つ前記オフセット誤差が打ち消された信号を応答
    的にインターポーレートするように構成されたインター
    ポーレータと；前記インターポーレートされた信号を受
    信するように接続され、且つ前記インターポーレートさ
    れた信号の信号／雑音比を実質的に最大化するように構
    成されたマッチドフィルタと；前記マッチドフィルタ処
    理された信号を受信する様に接続され、且つ前記マッチ
    ドフィルタ処理された信号を出力データ群に変換するよ
    うに構成されたデコーダと；を含む請求項１４記載のＤ
    ＢＳ受信機前段部。
16. 【請求項１６】 デモジュレータ／デコーダが、さら
    に、前記マッチドフィルタ処理された信号を受信するよ
    うに接続され、且つ前記タイミング誤差信号を応答的に
    生成するタイミング誤差検出手段を含む請求項１５記載
    のＤＢＳ受信機前段部。
17. 【請求項１７】 デモジュレータ／デコーダが、さら
    に、前記マッチドフィルタ処理された信号を受信するよ
    うに接続され、且つ前記位相誤差信号を応答的に生成す
    る位相誤差検出手段を含む請求項１５記載のＤＢＳ受信
    機前段部。
18. 【請求項１８】 チューナが；高周波数信号を受信する
    ように接続され、さらに発振信号を受信するように接続
    され、且つ前記高周波数信号に前記発振信号を乗算して
    積の信号を生成するように構成された乗算器と；前記積
    の信号を受信するように接続され、且つ前記積の信号の
    みを通過するように構成された第１のフィルタと；を含
    む請求項１０記載のＤＢＳ受信機前段部。
19. 【請求項１９】 チューナが、さらに、 前記積の信号を受信するために、前記第１のフィルタを
    継続的に接続され、且つ、フィードバック信号に対応し
    て増幅度の係数を変更することができ、さらに前記増幅
    度の係数を前記積の信号に適用するように構成された利
    得制御増幅器と；利得誤差信号を受信するように接続さ
    れ、且つ前記利得誤差信号を前記帰還信号に変換するよ
    うに構成されたループフィルタと；を含む請求項１８記
    載のＤＢＳ受信機前段部。
20. 【請求項２０】 チューナが、さらに、 前記第１のフィルタからフィルタ処理された信号を受信
    するように接続され、且つ前記フィルタ処理信号をベー
    スバンド信号に変換するように構成されたＩ／Ｑダウン
    コンバータと；前記ベースバンド信号を受信するように
    接続され、且つ、前記ベースバンド信号の中の、予め定
    められた周波数以上の総ての周波数をブロックするよう
    に構成された第２のフィルタと；を含む請求項１８記載
    のＤＢＳ受信機前段部。
21. 【請求項２１】 ベースバンド信号からＩ／Ｑ角度誤差
    を除去する方法であって、 前記ベースバンド信号を２つの入力成分を有するディジ
    タルベースバンド信号に変換し、前記それぞれの入力成
    分は、シンボル期間あたり少なくとも一回サンプリング
    されており；前記入力成分の第１の部分に第１の係数を
    乗算してスケールされた成分を形成し；前記スケールさ
    れた成分を入力成分の第２の成分に加算する；各ステッ
    プを含むＩ／Ｑ角度誤差を除去する方法。
22. 【請求項２２】 前記スケール成分を加算する以前に、
    第２の入力成分に第２の係数を乗算するステップをさら
    に含む請求項２１記載の方法。
23. 【請求項２３】 出力信号として２つの出力成分を出力
    するステップをさらに含み、前記出力成分の第１成分
    が、変更されていないところの前記入力係数のの１つで
    あり、そして前記出力成分の第２の成分が前記入力成分
    の重み付けされた和である、請求項２１記載の方法。
24. 【請求項２４】 前記第１の係数が実質上角度誤差の負
    のタンジェント（正接）であり、そして前記第２の係数
    が、実質的に角度誤差のセカント（正割）である請求項
    ２２記載の方法。
25. 【請求項２５】 高速チャンネルスイッチングＤＢＳ受
    信機前段部であって、 高周波数信号を受信し、及び前記高周波数信号をベース
    バンド信号に変換するように構成されたチューナであっ
    て、前記ベースバンド信号には周波数オフセット誤差が
    含まれているところのチューナ；及び前記ベースバンド
    信号を受信するように接続され、且つ前記周波数オフセ
    ット信号を打ち消すための補償信号を応答的に生成する
    ように構成されており、さらに周波数オフセット誤差を
    表わす値を生成するための素子を包含しており、さらに
    チャンネル切り替えの間前記値を凍結しておくように構
    成されたデモジュレータ／デコーダ；を含むＤＢＳ受信
    機前段部。
26. 【請求項２６】 デモジュレータ／デコーダが、さら
    に、前記ベースバンド信号をディジタルデータ信号に変
    換するように構成された請求項２５記載のＤＢＳ受信機
    前段部。
27. 【請求項２７】 デモジュレータ／デコーダが、 前記ベースバンド信号をディジタルベースバンド信号へ
    変換するように接続されたＡ／Ｄ変換器と；前記ディジ
    タルベースバンド信号に前記補償信号を乗算してオフセ
    ット誤差が打ち消された信号を生成するように構成され
    た複合乗算器と；前記オフセット誤差が打ち消された信
    号を受信するように接続され、且つ周波数オフセット誤
    差を示す値を応答的に更新するように構成されたタイミ
    ング誤差検出手段と；を含む請求項２５記載のＤＢＳ受
    信機。
28. 【請求項２８】 デモジュレータ／デコーダが、さら
    に、 前記タイミング誤差検出器からの更新された信号を受信
    するように接続され、且つ、周波数オフセット誤差を表
    わす値を応答的に生成するように構成され、さらにチャ
    ンネル切り替えの間周波数オフセット誤差を表わす値を
    凍結するように構成された第１のループフィルタと；周
    波数オフセット誤差を表わす値を受信するように接続さ
    れ、且つ前記補償信号を応答的に生成する発振器と；を
    含む請求項２７記載のＤＢＳ受信機。
29. 【請求項２９】 デモジュレータ／デコーダが、さら
    に、 位相誤差信号を受信するように接続され、且つ位相調整
    信号を応答的に生成する第二のループフィルタと；前記
    オフセット誤差が打ち消された信号を受信するように接
    続され、さらに前記位相調整信号を受信するように接続
    され、且つ、前記オフセット誤差が打ち消された信号を
    応答的にインターポーレートするように構成されたイン
    ターポーレータと；前記インターポーレートされた信号
    を受信するように接続され、前記インターポーレートさ
    れた信号の信号／雑音比を実質的に最大化するように構
    成されたマッチドフィルタと；前記マッチドフィルタで
    処理された信号を受信するように接続され、且つ前記マ
    ッチドフィルタで処理された信号を出力データ群に変換
    するように構成されたデコーダと；を含む請求項２７記
    載のＤＢＳ受信機前段部。
30. 【請求項３０】 デモジュレータ／デコーダが、 前記ベースバンド信号をディジタルベースバンド信号に
    変換するように接続されたＡ／Ｄ変換器と；前記ディジ
    タルベースバンド信号を受信するように接続され、且つ
    前記ディジタルベースバンド信号の信号／雑音比を最大
    化するように構成されたマッチドフィルタと；前記マッ
    チドフィルタで処理された信号を受信するように接続さ
    れ、且つタイミング誤差信号を応答的に生成するように
    構成されたタイミング誤差検出器と；を含む請求項２５
    記載のＤＢＳ受信機前段部。
31. 【請求項３１】 デモジュレータ／デコーダが、さら
    に、 前記タイミング誤差信号を受信するように接続され、且
    つサンプリング周波数の値を応答的に生成するタイミン
    グループフィルタと；前記サンプリング周波数値を受信
    するように接続され、且つサンプリングクロックを前記
    Ａ／Ｄ変換器に応答的に供給する発振器と；を含む請求
    項３０記載のＤＢＳ受信機前段部。
32. 【請求項３２】 デモジュレータ／デコーダが、さら
    に、前記マッチドフィルタ処理された信号を出力データ
    群へ変換するデコーダを含む請求項３０記載のＤＢＳ受
    信機前段部。
33. 【請求項３３】 素子が、ループフィルタであって、 タイミング誤差信号を受信し、及び前記タイミング誤差
    信号をレジスタの内容に付加するように接続され、且
    つ、チャンネル切り替えの間は前記タイミング誤差信号
    の付加を中断するように構成された積分手段と；前記タ
    イミング誤差信号および前記レジスタの内容を受信する
    ように接続され、且つ前記タイミング誤差信号および前
    記レジスタの内容に重み付けした和を帰還信号として供
    給するように構成された加算手段と；を含むループフィ
    ルタである請求項２５記載のＤＢＳ受信機前段部。
34. 【請求項３４】 デモジュレータ／デモジュレータ／デ
    コーダが、さらに前記補償信号を生成するように構成さ
    れた発振器を含み、前記ループフィルタが前記発振器の
    周波数を制御するように接続されている請求項３３記載
    のＤＢＳ受信機前段部。
35. 【請求項３５】 第１の受信信号を含む第１の所望チャ
    ンネルを選択し；第１の受信信号をベースバンドへシフ
    トさせるための第１の周波数を発振器に設定し；シフト
    された第１の受信信号内に存在する周波数オフセット誤
    差の見積もり量を生成し；第２の受信信号を含んでいる
    第２の所望チャンネルを選択し；第２の受信信号をベー
    スバンドにシフトさせるために第２の周波数を発振器に
    設定し；シフトされた第１の受信信号についての周波数
    オフセット誤差の見積もり量を、シフトされた第２の受
    信信号に含まれる周波数オフセット誤差についての初期
    見積もり量として使用する；各ステップを含むＤＢＳ受
    信機前段部におけるチャンネルの高速スイッチング方
    法。
36. 【請求項３６】 前記見積もり量を周波数オフセット補
    償信号に変換し；前記周波数オフセット補償信号を前記
    第１および第２の受信信号に適用する；各ステップをさ
    らに含む請求項３５記載のＤＢＳ受信機前段部における
    チャンネルの高速スイッチング方法。
37. 【請求項３７】 高周波信号を受信し、及び前記高周波
    信号を周波数オフセット誤差を有するベースバンド信号
    に変換する様に構成され、且つダウンコンバートのため
    の周波数シンセサイザを含むチューナであって、前記周
    波数シンセサイザは所望受信バンドの値を表わす値を受
    信するように接続され、且つ同調周波数の発振信号を応
    答的に生成するように構成されている、チューナと；受
    信バンドの値を与えるために前記周波数シンセサイザに
    接続され、且つ、前記ベースバンド信号を受信するよう
    に接続され、さらに周波数オフセット誤差を低減するた
    めに受信バンド値を応答的に調整するように構成された
    デモジュレータ／デコーダと；を含む改善された周波数
    オフセット誤差修正機能を具備するＤＳＢ受信機前段
    部。
38. 【請求項３８】 チューナが、さらに、 前記高周波数信号を受信するように接続され、ならびに
    前記発振器信号を受信するように接続され、且つ前記高
    周波数信号に前記発振器周波数を乗算して積信号を生成
    するように構成された乗算器と；前記積信号を受信し、
    且つ前記積信号の周波数範囲のみを通過させるように構
    成された第１のフィルタと；を含む請求項３７記載のＤ
    ＢＳ受信機前段部。
39. 【請求項３９】 チューナが、さらに、 前記積信号を受信するように前記第１のフィルタと継続
    的に接続され、且つ、第１の帰還信号に応答して増幅度
    係数を変化させるように構成されており、さらに前記増
    幅度係数を前記積信号に適用するように構成された利得
    制御増幅器と；利得誤差信号を受信するように接続さ
    れ、且つ前記利得誤差信号を前記第１の帰還信号に変換
    するように構成された第１のループフィルタと；を含む
    請求項３８記載のＤＢＳ受信機前段部。
40. 【請求項４０】 チューナが、さらに、 前記第１のフィルタからのフィルタ処理された信号を受
    信するように接続され、且つ前記フィルタ処理された信
    号をベースバンド信号に変換するように構成されたＩ／
    Ｑダウンコンバータと；前記ベースバンド信号を受信す
    るように接続され、且つ、前記ベースバンド信号の中の
    予め定められた周波数より高い総ての周波数をブロック
    するように構成された第２のフィルタと；を含む請求項
    ３８記載のＤＢＳ受信機前段部。
41. 【請求項４１】 デモジュレータ／デコーダが、外部マ
    イクロプロセッサからチャンネル設定を受信し、及び前
    記受信バンド値を応答的に与えるように構成され、さら
    にイコライズされた信号を受信し及び周波数オフセット
    誤差を決定するように構成され、さらに前記受信バンド
    値を調整し及び周波数オフセット誤差を低減するように
    構成されたタイミング誤差回路を含む請求項３７記載の
    ＤＢＳ受信機前段部。
42. 【請求項４２】 デモジュレータ／デコーダが、 前記ベースバンド信号をディジタルベースバンド信号に
    変換するように接続されたＡ／Ｄ変換器と；前記ディジ
    タルベースバンドを受信するように接続され、且つ前記
    ディジタルベースバンド信号の信号／雑音比を最大化す
    るように構成されたマッチドフィルタと；マッチドフィ
    ルタ処理された信号を受信し、且つ出力データ群を応答
    的に生成するデコーダと；を含む請求項３７記載のＤＢ
    Ｓ受信機前段部。
43. 【請求項４３】 デモジュレータ／デコーダが、 前記ベースバンド信号をディジタルベースバンド信号に
    変換するように接続されたＡ／Ｄ変換器と；前記ディジ
    タルベースバンド信号に補償信号を乗算してオフセット
    誤差が打ち消された信号を生成するように接続された複
    合乗算器と；周波数オフセット値に応じて前記補償信号
    を生成するように構成された発振器と；前記タイミング
    誤差信号を受信し、且つ前記周波数オフセット値を応答
    的に更新するするように接続された第２のループフィル
    タと；を含む請求項３７記載のＤＢＳ受信機前段部。
44. 【請求項４４】 デモジュレータ／デコーダが、 位相誤差信号を受信し、且つ位相調整信号を応答的に生
    成するように接続された第３のループフィルタと；前記
    オフセット誤差が打ち消された信号を受信し、且つ位相
    調整信号を受信するように接続され、且つ前記オフセッ
    ト誤差が打ち消された信号を応答的にインターポーレー
    トするように構成されたインターポーレータと；前記イ
    ンターポーレートされた信号を受信するように構成さ
    れ、且つ前記インターポーレートされた信号の信号／雑
    音比を実質上最大化するように構成されたマッチドフィ
    ルタと；マッチドフィルタ処理された信号を受信するよ
    うに接続され、且つ前記マッチドフィルタ処理された信
    号を出力データ群に変換するように構成されたデコーダ
    と；を含む請求項４３記載のＤＢＳ受信機前段部。