JP4149567B2 - 衛星受信機システムのための一体型電圧調整器を有する電力削減チューナ・チップ - Google Patents
衛星受信機システムのための一体型電圧調整器を有する電力削減チューナ・チップ Download PDFInfo
- Publication number
- JP4149567B2 JP4149567B2 JP17162998A JP17162998A JP4149567B2 JP 4149567 B2 JP4149567 B2 JP 4149567B2 JP 17162998 A JP17162998 A JP 17162998A JP 17162998 A JP17162998 A JP 17162998A JP 4149567 B2 JP4149567 B2 JP 4149567B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- coupled
- chip
- tuner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/90—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client
- H04N21/61—Network physical structure; Signal processing
- H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
- H04N21/6143—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving transmission via a satellite
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- General Physics & Mathematics (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の属する技術分野】
本発明は、デジタル信号を受信してデコードする装置に関する。更に詳しくは、本発明は、セットトップ(set top)衛星受信機システムのためのフロント・エンドに関する。
【0002】
【従来の技術】
デジタル・ブロードキャスト衛星(DBS)通信システムは、伝送線とルーティング・スイッチとから構成される既存のネットワークを必要とせずに、情報の信頼できる長距離伝送を提供する。しかし、衛星を製造して軌道に乗せるのに要する費用は文字通り天文学的なものであるから、このシステムの経済的な実用性は、DBS受信機システムの広範囲な使用に大きく依存する。結果的には、DBS受信機システムの性能を最大化しながら費用を抑制することが、現在発展中であるDBS技術に対して、重要な役割を有する。
【0003】
図1には、動作中のDBSシステム100の一部分が示されている。サービス・プロバイダ102は、衛星104を用いて、信号をユーザ・ディッシュ106にブロードキャストする。このようにして、ユーザ・ディッシュ106は、Kuバンド(12GHz)における搬送波上に変調されている、エンコードされたデジタル・データ・ストリームを受信する。ユーザ・ディッシュ106は、受信信号108をDBS受信機110に提供するダウン・コンバータ(ロー・ノイズ・ブロック(LNB)とも称される)を有する。受信信号108は、変調された信号搬送波の周波数をKuバンドからLバンド(1−2GHz)にシフトすることによって、得られる。DBS受信機110は、デジタル・データ・ストリームを復調しデコードするフロント・エンドと、デジタル・データ・ストリームを処理し提供されるサービス、例えば、デジタル・ケーブル・プログラミングを実現するバック・エンドとを備えている。DBS受信機110は、日常的には、セットトップ・ボックスと称される。その理由は、図示されているように、DBS受信機110は、テレビ受像機112の上に置かれるのが通例であるからである。
【0004】
【発明が解決しようとする課題】
DBSシステム100では、デジタル信号変調は、バイナリであるか、又は、直角位相シフト・キーイング・タイプであるのが典型的である。信号は、大気中を通過するために、様々な形態の干渉を被る。従って、DBS受信機のフロント・エンドが直面する最初の問題は、受信する信号は送信された信号が変更されてしまったものであるということである。衛星の伝送チャネルに課せられる電力の制限のために、信号の変更に起因するデジタル・データのエラーの確率はかなり大きい。信号の信号電力対雑音電力比(SNR)を最大にするために、等価(イコライゼーション)が用いられる。しかし、高いデータ速度での衛星通信の信頼性を高めるためには、誤り訂正符号が必要となる。標準的である1994年1月の欧州放送連合(European Broadcasting Union)による「衛星によるデジタル・マルチプログラム・テレビジョンのためのベースライン変調/チャネル・コーディング・システムの仕様」が提案している誤り訂正コーディング方式は、連結型(concatenated)のコーディング方式である。
【0005】
DBS受信機のフロント・エンドが直面する第2の問題は、周波数ドリフトである。例えば、周波数ドリフトの原因は、経済的なLNBによって与えられる出力信号の搬送波周波数は、温度によって、プラスマイナス5MHz程度ドリフトする可能性があることである。
【0006】
図2には、DBS受信機のフロント・エンド200の1つの実現例が示されている。フロント・エンド200は、チューナ202と復調器/デコーダ204とを有する。チューナ202は、受信した信号108を、直角ベースバンド信号に変換する。復調器/デコーダ204は、直角ベースバンド信号をデジタル形式に変換し、次に、デジタル・イコライゼーション及びデコーディングを実行して、出力データ・ストリーム238を生じる。以下で論じるように、復調器/デコーダ204は、また、フィードバック信号を、タイミング及びゲイン制御のために、チューナ202に提供する。
【0007】
チューナ202は、周波数シンセサイザ216(典型的には、電圧制御された発振器を含む)と、アナログ増幅器206と、中間周波数バンドパス・フィルタ208と、ゲイン制御増幅器210と、I/Qダウンコンバータ212と、ローパス・フィルタ214と、を含む。周波数シンセサイザ216は、外部のマイクロプロセッサ236によって、受信した信号に「同調している」ように設定される。この同調した周波数シンセサイザは、信号に、固定された量だけ(典型的には、480MHz)所望の受信信号の周波数からオフセットされた周波数を与える。この固定された量は、乗算器206が周波数シンセサイザからの信号と受信信号とを乗算するときに結果的に生じる積信号の周波数である。
【0008】
乗算器206は、受信信号108と周波数シンセサイザ216からの出力信号とを乗算し、受信信号108の周波数を、効果的に、中間周波数信号における中間的な周波数(典型的には、480MHz)にシフトする。乗算器206の出力における積信号は、所望の中間周波数信号と他の所望ではない副産物的(byproduct)な信号との和として表現できる。積信号は、中間周波数バンドパス・フィルタ208に結合され、このフィルタは、不所望の周波数成分を除去し(そして、そうする際に、不所望の副産物的信号を除去する)、中間周波数信号だけを残す。
【0009】
バンドパス・フィルタ208からの出力は、中間周波数信号の振幅を調整するゲイン制御増幅器210に結合される。ゲイン制御増幅器210は、一定の最大(constant-maximum)の振幅出力信号を提供するように設定されている適応ゲインを有している。調整メカニズムは、復調器/デコーダ204によって提供される負帰還信号に作用するループ・フィルタ234である。ループ・フィルタ234の効果は、出力信号の最大振幅がターゲット・レベルよりも小さくなるときにゲイン制御増幅器210のゲインを増加させ、最大振幅がターゲット・レベルよりも大きくなるときにゲインを減少させることである。
【0010】
ゲイン制御増幅器210の出力は、中間周波数信号を直角ベースバンド信号に変換するI/Qダウンコンバータ212に結合される。この変換は、固定周波数発振器218からの出力を用いて、同様の態様で先の周波数変換にも行われるが、ベースバンドでは、2つの信号が必要である。2つのベースバンド信号は、中間周波数信号の同相(in-phase=I)及び直角位相(quadrature-phase=Q)成分を表している。ローパス・フィルタ214が、ベースバンド・フィルタを用いて不所望の周波数成分を除去した方法と同じ態様で、用いられる。このようにして、チューナ202は、受信した信号(受信信号)108を直角ベースバンド信号に変換する。
【0011】
受信器フロント・エンドによって解決されるのが好ましい第3の問題は、チューナを構成するのに必要になる部品の数である。典型的には、チューナは、シンセサイザ要素と、発振器要素と、ループ・フィルタ部分(ディスクリート素子であることが多い)と、ローパス・フィルタ要素と、ミキサ用の集積回路と、中間周波数バンドパス・フィルタと、I/Qダウンコンバータと、RF(無線周波数)シールディングのための金属製エンクロージャと、非常にクリーンな電力を提供する電圧調整器(図示せず)と、を用いて構成されている。部品数を削減すれば、コストの削減に有利であるし、信頼性も向上できる。
【0012】
受信機フロント・エンドによって解決されなければならない第4の問題は、RFノイズに対するチューナの感度である。ノイズ制御は、典型的には、電圧調整器と金属製エンクロージャとによって提供される。RFノイズを更に減少させるこれ以外のノイズ制御機構も、チューナの性能を効果的に向上させる。
【0013】
図2を参照すると、チューナ202の次には、復調器/デコーダ204が設けられている。復調器/デコーダ204は、アナログ・デジタル・コンバータ(ADC)220と、デシメーション・ブロック222と、整合フィルタ224と、デコード・ロジック226と、タイミング、キャリア及びゲイン・エラー・ブロック222と、を含む。ADC220は、直角ベースバンド信号を、電圧制御発振器(VCO)228からの信号によって決定されるサンプリング速度及びサンプリング位相とにおいて、デジタル形式に変換する。デジタル・ベースバンド信号は、デシメーション・ブロック222によって(すなわち、サンプリング速度は、それぞれのタイミング間隔から一定数のサンプルをドロップさせることによって減少する)シンボル間隔当たり2サンプルの割合で、デシメートされる。デシメーション・ブロック224は、ADC220によるオーバ・サンプリングを許容する。オーバ・サンプリング(over sampling)とは、アナログ信号を、シンボル速度よりも高速でサンプリングすることである。このオーバ・サンプリングによって、あるフィルタリング動作を、アナログ領域からデジタル領域に移転させることができる。一般に、単純なアナログ・フィルタだけが、実際的である。複雑なフィルタリング動作については、デジタル・フィルタの方が、実現及び調整がはるかに容易である。デジタル領域においてオーバ・サンプリングを行い整合フィルタ動作を実行することによって、実質的な実現の際の複雑さは減少させることができる。更に、オーバ・サンプリングを用いることにより、信号対雑音(SN)比を著しく損なうことなく、アナログ・デジタル変換プロセスにおいて用いられるアナログ・フィルタのトレランス(tolerance)を緩和させることができる。
【0014】
デシメーション・ブロック222の出力は、整合フィルタ224を通過するが、この整合フィルタ224は、デジタル・ベースバンド信号のSN比を実質的に最大化する。これを達成するためには、整合フィルタ224のインパルス応答は、ある信号に対応する信号の形状の時間反転として設計される。従って、インパルス応答は、シンボル信号に「整合」される。一般的なシンボル信号の1つとしては、平方根累乗されたコサイン(square root raised cosine)がある。
【0015】
整合フィルタ224の出力に提供される信号は、デコード・ロジック226によって処理され、誤り訂正がなされ、送信されたデータ・ストリームが実質的に回復される。この受信されたデータ・ストリームは、次に、出力信号238として提供される。このようにして、復調器/デコーダ204は、直角ベースバンド信号をデジタル形式に変換し、次に、デジタル・イコライゼーション及びデコーディングが実行され、出力データ・ストリーム238が生じる。
【0016】
整合フィルタ224の出力において提供される信号は、タイミング、キャリア及びゲイン・エラー・ブロック230によって処理されて、信号において存在するエラー条件の評価を決定する。1つの評価はゲイン・エラーに対するものであり、この評価は、上述したループ・フィルタ234に送られる。第2の評価は、サンプリング位相エラーに対するものであって、この評価は、ループ・フィルタ232に送られる。ループ・フィルタ232は、ADC220のサンプリング位相及び周波数を調整するように動作する。第3の評価は、キャリア周波数オフセット・エラーに対して形成される。この評価は、外部のマイクロプロセッサ236によって周期的にサンプリングされ、周波数シンセサイザ216の設定を調節するのに用いられる。このようにして、復調器/デコーダ204は、タイミング及びゲイン制御のために、フィードバック信号をチューナ202に提供する。
【0017】
図3は、DBS受信機フロント・エンド300の第2の構成例を示している。フロント・エンド200に直接的な対応物が存在する構成要素は、同じ参照番号が付されている。固定周波数発振器218は、中間周波数(IF)VCO318に代わっている。中間周波数VCO318は、信号を、その可変周波数がタイミング及びゲイン・エラー・ブロック330によって提供されるフィードバック信号に作用するループ・フィルタ319によって調整されるI/Qダウンコンバータ212に提供する。このアプローチによれば、限定された大きさの周波数ドリフトを連続的にモニタし補償することが可能になる。大きなドリフトは、依然として、マイクロプロセッサ236が介入することによって、補償されなければならない。これは、バンドパス・フィルタ208は通過帯域のレンジの外にドリフトする信号に対して効果を有するからである。
【0018】
DBS受信機フロント・エンドの上述した2つの実現例は、DBS信号を受信データ・ストリームに変換する既に実現されている方法である。改良された実現例が望まれている。特に、周波数ドリフトをトラッキングするために外部マイクロプロセッサの介入を必要としない実現例であれば、コストを削減できるし、性能を向上させることができる。また、受信信号を直接的にベースバンド表現に変換するチューナの実現例があれば、更にコストの点で効率的である。しかし、DBSに対する直接的な変換を可能にするには、I/Q角度エラーを訂正する新たな方法が必要であり、また、周波数ドリフトをトラッキングする新たな方法も必要である。直接変換システムでは中間周波数フィルタリングは選択できないから、ローパス・フィルタに対して、より厳密な制御が行われなければならない。更に、コストの上昇がほとんど又は全くなしで、システム性能を向上させる技術が、どのようなものであっても、望まれる。
【0019】
【課題を解決するための手段】
上で概略を述べた問題は、大部分が、チューナ・チップと、復調器/デコーダ・チップとを有する改良されたDBS受信機フロント・エンド・アーキテクチャによって解消される。チューナ・チップは、オンチップ型の電圧調整器を組み入れることを許容する電力削減型の特徴を有する。チューナ・チップは、直接変換型のチューナであり、同調周波数がオンチップで発生され、電力が削減されたインターフェース信号を伴う。オンチップの電圧調整器は、チューナと周波数発生回路との非線形成分に一定の電力供給を提供し、位相ノイズを最小化する。
【0020】
一般的には、本発明は、チューナ・チップと復調器/デコーダ・チップとを含むDBS受信機フロント・エンドに関する。チューナ・チップは、オンチップ電圧調整器を含み、また同調発振器に加えて、電荷ポンプと、ダウンコンバータと、ローパス・フィルタとを含む。オンチップ電圧調整器は、同調発振器と電荷ポンプとへの安定的な電力供給を提供するように動作可能である。同調発振器は、調節可能な共振周波数を有するタンク回路に結合され、電荷ポンプは、タンク回路に結合され、共振周波数を制御する。ダウンコンバータは、同調発振器が提供する同調周波数を受け取り、受信信号を受け取り、同調周波数信号を受信信号と合成して、積信号を生じる。ローパス・フィルタは、この積信号をベースバンド信号に変換するように作用し、ベースバンド信号は、差動出力信号として提供される。
【0021】
フロント・エンド・アーキテクチャの有する特徴には、次のものが含まれる。すなわち、(1)フロント・エンドは、チューナ・チップと復調器/デコーダ・チップとによって、非常に少数のディスクリート素子のサポートによって実現されており、従って、実現のコスト及び複雑性を減少させている。(2)チューナ・チップは、直接型の変換を用いているので、電力消費が抑制される。(3)同調周波数シンセサイザは、復調器/デコーダ・チップ上のカウンタ・サブ回路と、チューナ・チップ上の位相検出及び発振器サブ回路とに分けられており、従って、チューナとの干渉を最小に保ちながら、部品数が削減されている。(4)位相検出器は外部的に構成可能な電荷ポンプ・ゲインを有しているので、一定の位相ロック・ループの動作が達成される。(5)発振器サブ回路は周波数ダブラ(doubler)を用いているので、複雑性を低く保ちながら、拡張された周波数合成レンジが得られる。(6)チューナは、精度よく構成可能なローパス・フィルタを有しているので、正確な隣接チャネルの除去が提供される。(7)チューナと復調器/デコーダとの間のインターフェース信号が縮小された振幅及び/又はスルー・レート(slew rate)で提供され、チューナとのデジタル・ノイズ干渉が最小化されている。(8)復調器/デコーダがI/Q振幅及び位相エラーに対するイコライゼーションを提供するので、直接変換システムの性能が向上する。(9)復調器/デコーダが、周波数オフセット・エラーに対する直接的な訂正を行うので、外部マイクロプロセッサからチューナへのバスが不要になる。(10)チューナ・チップからのピンが、受信信号に対するピンとそれ以外の高周波信号に対するピンとの間の離間を最大にするように設計されている。
【0022】
【発明の実施の態様】
本発明のこれ以外の目的及び効果は、以下の詳細な説明を添付の図面を参照して読むことによって明らかになるはずである。
【0023】
本発明は、様々な修正が可能であるし別の形式を有することもできるが、添付の図面においては、その特定の実施例を、例示的な図解によって示してある。しかし、添付の図面と詳細な説明とは、ここで開示されている特定の形式に本発明を限定する意図は有していない。むしろ逆に、本発明は、冒頭の特許請求の範囲によって定義される本発明の技術思想と技術的範囲との中の修正、均等、代替をすべて含む。
【0024】
図4には、DBS受信機フロント・エンド400のブロック図が示されている。DBS受信機フロント・エンド400は、2つの受信信号108A、108Bを受け取るように結合されたチューナ・チップ402を含む。チューナは、受信信号に作用して、その一方をベースバンド信号に変換し、このベースバンド信号は、復調器/デコーダ・チップ404によって処理され、信号からチャネル変調及び誤り訂正コーディングを取り除く。一般的にいって、チューナ・チップは、オンチップ電圧調整器の組み込みを効果的に許容する多数の電力削減の特徴を有している。後により詳細に説明するように、オンチップ電圧調整器は、電力をダウンコンバータと同調発振器とに提供して、チューナにおける位相ノイズを最小化する。
【0025】
先に説明したシステムと比較すると、多くの構成上の差異と新たな特徴とが、DBS受信機フロント・エンド400には存在している。これらには、(1)フロント・エンドは、非常に少数の支持ディスクリート素子を有する2つの集積回路(IC)として実現され、(2)チューナは、直接型の変換を用いて実現され、(3)同調周波数シンセサイザは、カウンタ・サブ回路と、位相検出及び発振器サブ回路とに分けられ、(4)位相検出器は、外部的に構成可能な電荷ポンプ・ゲインを有し、(5)発振器サブ回路は、周波数ダブラ(doubler)を用いており、(6)チューナは、精度よく構成可能なローパス・フィルタを有し、(7)チューナと復調器/デコーダとの間のインターフェース信号が縮小された振幅及び/又はスルー・レートで提供され、(8)復調器/デコーダが、I/Q振幅及び位相エラーに対するイコライゼーションを提供し、(9)復調器/デコーダが、周波数オフセット・エラーに対する直接的な訂正を行う。フロント・エンド(図6を参照)の更なる特徴として、受信信号に対するピンとそれ以外の高周波信号に対するピンとの間の離間が最大になっていることがある。これらの特徴のそれぞれを、以下で個別的に論じ、詳細について説明することにする。
【0026】
フロント・エンド400の第1の特徴は、部品数が少ないことである。フロント・エンド400は、チューナ・チップ402と、復調器/デコーダ・チップ404と、タイミング水晶406と、ループ・フィルタ410と、タンク回路412と、電力キャパシタ414とを含む。電力キャパシタ414は、チューナ・チップ402上の電圧調整器416に結合されている。チューナ・チップ402は、ほとんどのチューナと同じように、ミキサと周波数合成回路とに対して、最良の位相ノイズ性能を達成するために、非常にクリーンな電圧供給を要求する。過去においては、これは、ディスクリートな調整器(レギュレータ)素子を用いて達成されていた。コストの削減と電圧供給の汚染の低下とが、調整器をオンチップに配置することによって効果的に達成される。チューナと周波数合成回路とによって要求される電力量を調整する際には、熱が発生する。熱を発生する回路を伴うチップのための熱散逸は、費用がかかり、好適な方法よりも複雑であるパッケージング技術の使用を必要とする。しかし、次に論じるように、回路を再構成し、インターフェース信号駆動電力を減少させることによって、電力の要求は、好適なパッケージング技術を用いて熱散逸問題に対処できる程度まで、低下させることができる。
【0027】
フロント・エンド400の第2の特徴は、直接変換型のチューナ・アーキテクチャの実現である。チューナ・チップ402は、増幅器418と、I/Qダウンコンバータ420と、ローパス・フィルタ422と、ゲイン制御増幅器424とを含む。増幅器418は、受信信号108aと受信信号108bとのどちらか一方をバッファし増幅する。増幅器418は、入力選択信号419を用いて、受信信号108a、108bのどちらをI/Qダウンコンバータ420に送るべきかを決定する。I/Qダウンコンバータは、次に、送られた信号を、同相(I)ベースバンド信号成分と直角(Q)ベースバンド信号成分とに直接に変換する。周波数シンセサイザ426によって提供された同調信号425は、受信信号に「同調」される。同調信号425は、位相シフトネットワーク(PSN)428によってフィルタリングされて、90度の位相差を有する2つのバージョンの同調信号が生じる。ミキサ430、432は、送られた信号を、2つのバージョンの同調信号と合成し、送られた信号の変調周波数を、ベースバンド信号において実質的にゼロに効果的にシフトさせる。ベースバンド信号は、ミキサ430、432によってそれぞれ提供される同相及び直角位相のベースバンド信号成分から構成されている。ベースバンド信号の成分は、所望の信号と不所望の信号との和として表現することができる。ローパス・フィルタ422は、不所望な信号を除去して、所望のベースバンド信号成分だけを残すようにする。ゲイン制御増幅器424は、所望の信号成分の大きさを調節して一定最大の振幅出力信号(すなわち、出力信号の最大の振幅は、実質的に一定のレベルに維持される)を提供するのに用いられる適応ゲインを有する。出力信号は、復調器/デコーダ・チップ404に、差動出力形式で送られる。直接変換アーキテクチャとインターフェース信号の振幅の減少との両方が、チューナ・チップ402の電力要求の低下に寄与する。
【0028】
フロント・エンド400の第3の特徴は、周波数シンセサイザ426に関係する。図4に示されているように、周波数シンセサイザ426は、チューナ・チップ402と復調器/デコーダ・チップ404とに組み入れられている2つのサブ回路に分けられ、従って、部品を更に減少させる。カウンタ・サブ回路は、スワロー(swallow)カウンタ434と、プログラム・カウンタ436との2つのカウンタを含む。リセットされた後で、両方のカウンタは、プリスケーラ(prescaler)438からのクロック・パルスをカウントする。Aのクロック・パルスの後で、スワロー・カウンタ434は、プリスケーラ438のモードをトグルする。プログラム・カウンタ436の出力は、N個の入力パルスに対して1サイクルを完了するクロックであり、従って、約N/2個のパルスの後で、プログラム・カウンタ436は、その出力をトグルし、N個のパルスの後で、プログラム・カウンタ436は、その出力をトグルし、それ自身をリセットして、スワロー・カウンタ434をリセットする。これらのプログラマブル・カウンタを復調器/デコーダ上に配置することによって、周波数シンセサイザ426のデジタル回路の過半数を、高速スイッチング・デジタル回路に起因するような高周波干渉に敏感なチューナ・チップ402から、効果的に分離できる。
【0029】
周波数シンセサイザ426の位相検出器及び発振器サブ回路は、プリスケーラ438と、ジッタ削減要素440と、基準分割器442と、タイミング水晶406と、水晶発振器408と、ミキサ446と、電荷ポンプ448と、ループ・フィルタ410と、タンク回路412と、同調発振器450と、周波数ダブラ452と、を含む。同調信号425は、次のようにして、同調周波数に設定される。プリスケーラ438は、スワロー・カウンタ434がカウントしている間に、同調信号425の周波数を(M+1)のファクタだけ削減し、スワロー・カウンタ434が停止した後で、同調信号425の周波数をMのファクタだけ減少させる。ここで、Mは、所定の値である。減少された周波数信号は、次に、スワロー・カウンタ434と、プログラム・カウンタ436と、ジッタ削減要素440とに与えられる。スワロー・カウンタ434は、いくつの余分なパルスが飲み込まれる(スワローされる)べきかどうか、すなわち、ファクタMの代わりに、(M+1)のファクタの何倍が用いられるべきかどうかを決定するAにプログラム可能である。後に更に詳細に説明するが、これによって、同調信号において高い周波数解像度が提供される。プログラム・カウンタ436は、減少された周波数信号のいくつのサイクルがその出力であるフィードバック周波数信号437の1サイクルに対応するのかを決定するNにプログラム可能である。N個の減少された周波数信号のサイクルは、A・(M+1)個の同調信号のサイクルと、(N−A)・M個の同調信号のサイクルとから形成されるので、フィードバック周波数信号437のそれぞれのサイクルは、N・M+A個の同調信号のサイクルに対応する。これは、同調周波数を設定するのに用いられる乗算器である。
【0030】
フィードバック周波数信号は、ジッタ削減要素440を通過するが、ここで、変化(トランジション)は、プリスケーラ438によって提供される減少された周波数信号における変化に同期される。結果的な再タイミングされた信号は、基準分割器442によって提供される基準周波数信号と合成される。基準分割器442は、水晶発振器408の出力の周波数を所定の数で除算することによって、この信号を生じさせる。ミキシング動作の結果は、電荷ポンプ448の一部であるアクティブ・ローパス・フィルタを通過するときには、基準周波数信号と再タイミングされた信号との間の位相差を示す。電荷ポンプ448は、訂正電圧をループ・フィルタ410に与え、ループ・フィルタ410が、タンク回路412におけるバラクタ(varactor)の間のノードに印加される制御電圧を決定する。制御電圧は、バラクタの実効容量を、従って、タンク回路412の共振周波数を変動させる。タンク回路412の共振周波数が、同調発振器450の出力の周波数を決定する。周波数ダブラ452は、同調周波数信号に、ディセーブル・モードのときは同調発振器の出力の周波数を提供するが、しかし、イネーブル・モードのときには、周波数ダブラ452は、同調周波数信号に、同調周波数発振器450の出力の周波数の2倍を提供する。
【0031】
電荷ポンプ448の訂正電圧は、同調発振器450の出力の周波数を調節して、再タイミングされた信号と基準周波数信号との間の位相差を減少させるように作用する。周波数シンセサイザ426がステディ状態にある(すなわち、ループが「ロック」されている)ときには、再タイミング信号と基準周波数信号との間の周波数及び位相差は、実質的にゼロであり、同調周波数信号425は、FT=(N・M+A)・FRの周波数を有する。ここで、FRは基準周波数である。所望の同調周波数は、このようにして、復調器/デコーダ・チップ上のカウンタ434、436の設定によって決定される。これにより、システム・マイクロプロセッサとノイズに敏感なチューナ・チップとの間のバス接続が不要になるが、その理由は、システム・マイクロプロセッサは、復調器/デコーダ・チップと通信することによって、所望の受信を特定するからである。
【0032】
位相ロックの取得を助けるために、電荷ポンプ448は、一定の非ゼロの訂正電圧を位相ロックが検出されるまで提供することによって、周波数掃引を生じさせるように構成され得る。周波数シンセサイザの動作に関する詳細に関しては、1991年3月に、富士通マイクロエレクトロニクス社のフィールド・アプリケーション・エンジニアリング・デパートメントによって出版された富士通のアプリケーション・ノートである"Fujitsu Prescaler and Phase-Locked Loops for VHF and UHF Frequency Synthesis: A Tutorial with Selection Guides"を参照されたい。この文献は、本出願において援用する。
【0033】
フロント・エンド400の第4の特徴は、電荷ポンプに関する。電荷ポンプ448は、外部的に構成可能なゲインを有するが、このゲインは、デジタル入力454を用いて設定することができる。これらの入力は、ゲインを4つの値の中の1つに設定するのに用いられる。これらの値は、周波数合成レンジ全体での一定の位相ロック・ループの振る舞いを提供するように選択される。
【0034】
フロント・エンド400の第5の特徴は、周波数ダブラの使用に関する。直接変換型のDBS受信機フロント・エンドでは、同調周波数は、925から2150MHzのレンジをカバーしなければならない。同調発振器をこの周波数レンジを提供するように設計するのは、非常に困難である。周波数シンセサイザ・ループの安定性の限度内で同調発振器の電圧と周波数との関係の非線形性を維持するためには、同調発振器のレンジを、単一の周波数オクターブに限定することが望ましい。そして、このレンジは、ダブラを用いることを通じて、拡張することができる。同調発振器450は、537.5MHzから1075MHzまでのオクターブにおいて動作するように設計することができる。周波数ダブラ452をイネーブルすると、このレンジは、1075MHzから2150MHzまでのオクターブに変化する。周波数ダブラへのイネーブル信号は、このようにして、これらのオクターブの間の選択を可能にし、同調周波数レンジを、537.5MHzから2150MHzに拡張する。ダブラは、(a)拡張された同調レンジ(既に説明した)と、(b)タンク回路412と受信信号108a、108bとの間のよりよい分離とを提供するが、その理由は、タンク回路は、高周波オクターブにおける同調周波数の半分の周波数で動作するからである。
【0035】
フロント・エンド400の第6の特徴は、ローパス・フィルタ422の構成方法である。直接変換型のチューナにおいては、中間周波数フィルタは、存在しない。隣接のチャネルとノイズとを除去するフィルタリングのすべてが、ローパス・フィルタ422によって、ベースバンド信号上で実行される。結果的に、これらのフィルタの性能は重要であり、遮断周波数の厳密な制御が望まれる。復調器/デコーダ・チップ404は、プログラマブル分割器458を含み、この分割器は、水晶発振器408Bの出力を分割して、ローパス・フィルタ422の所望の遮断周波数を示す周波数をクロック信号に与える。チューナ・チップ402は、周波数・電圧コンバータを含み、これは、図示されている実施例では、ミキサ462とローパス・フィルタ(図示せず)とが後に続くジャイレータ・バンドパス・フィルタ(BPF)460の形式をとっている。バンドパス・フィルタ460は、クロック信号の位相をシフトさせ、位相シフトの量は、クロック信号の周波数によって決定される。位相シフトされた信号と元のクロック信号とは、ミキサ462によって合成され、結果として生じる信号は、ローパス・フィルタを通過した後では、位相シフトによって決定される電圧、すなわち、クロック信号の周波数を有する。電圧信号は、ローパス・フィルタ422の遮断周波数を調節するのに用いられる。周波数信号を用いることによって、ノイズに対する免疫が強化され、ローパス・フィルタの遮断周波数がより正確に設定される。
【0036】
フロント・エンド400の第7の特徴は、チューナ・チップ402と復調器/デコーダ・チップ404との間のインターフェース信号に関する。チューナ・チップ上のデジタル・ノイズ干渉を減少させるために、スワロー・カウンタ434と、プログラム・カウンタ436と、プリスケーラ438と、プログラマブル分割器458との出力は、電圧レベルが低下しスルー・レートを限定して、与えられる。デジタル信号の急峻で高速の変化によって、広帯域の干渉ノイズを生じさせる。これらの変化の振幅及び速度を減少させることによって、干渉ノイズの強度と周波数レンジとが大幅に低下する。例えば、100mVのピーク・ピーク電圧レベルの制限により、典型的な3Vのピーク・ピーク・デジタル信号と比較して、干渉ノイズの強度は、著しく低下する。スルー・レートは、変化(トランジション)振幅を減少させる(ピーク・ピーク電圧を低下させることによって)ことによって、及び/又は、変化(トランジション)時間を長くすることによって、減少する。変化時間は、デジタル信号の最小のサイクル時間のかなりの部分まで長くなり、干渉ノイズの帯域幅を著しく減少させることができる。ゲイン制御増幅器424の出力は、復調器/デコーダ404に、差動形式で提供され、高いSNRを維持しながら、信号振幅を減少させる。
【0037】
フロント・エンド400の第8の特徴は、低コストの直接変換型アーキテクチャによって導入される可能性のあるI/Q角度及び振幅エラーの訂正に関する。復調器/デコーダ・チップ404は、アナログ・デジタル・コンバータ(ADC)464と、オプショナルな角度エラー・イコライザ466と、コンプレックス乗算器468と、デシメーション・ブロック470と、補間ブロック472と、整合フィルタ474と、出力制御回路476と、デコード・ロジック226と、タイミング及びキャリア・エラー・ブロック478と、ゲイン・エラー・ブロック480とを含む。ADC464は、ベースバンド信号成分を、水晶発振器408Bからの信号によって決定されるサンプリング速度及びサンプリング位相で、デジタル形式に変換する。後に述べるように、外部発振器は、ベースバンド信号成分をオーバ・サンプリングする(すなわち、最も高い周波数成分の2倍よりも大きな速度でサンプリングする)ように設定される。
【0038】
デジタル・ベースバンド信号成分は、オプショナルなイコライザを通過することができる。オプショナルなイコライザ466は、I/Q角度エラーとI/Q振幅不均衡とを訂正するように設計されている。理想的には、I成分とQ成分とは、相互に90度だけ位相がずれた受信信号の一部をそれぞれ表す。チューナとそれ以降の回路とが理想的とはいえない場合には、I成分とQ成分とは、もはや、相互に90度だけ位相がずれているわけではなく、従って、性能を低下させるのに充分な程度の角度エラーを有する。更には、I/Q成分のための2つの別個の信号経路の結果として、性能を低下させ得る振幅の不均衡を生じさせる。この角度エラーと振幅不均衡とは、一方の成分の振幅及び位相を他方に対して調節する適応有限インパルス応答(FIR)フィルタを用いることによって訂正することができる。従って、角度エラー・イコライザを追加することにより、直接ダウン変換型のチューナの使用に起因して生じる性能低下の問題を回避できる。
【0039】
フロント・エンド400の第9の特徴は、復調器/デコーダ・チップ404による周波数オフセット・エラーの訂正に関する。デジタル・ベースバンド信号は、コンプレックス乗算器468を用いて、数値的に制御された発振器(NCO)482からの出力信号と乗算される。NCO482は、周波数オフセット・エラーをキャンセルする信号を提供するように設定されている。重要な効果が、信号がオーバ・サンプリングされる間にオフセット・エラーをキャンセルすることによって、得られる。周波数オフセット・エラーがその範囲に亘ってトラッキングされ補償されるレンジは、K・FX/2であり、ここで、Kは、シンボル当たりのサンプル数であり、FXは、シンボル速度である。Kのレンジを16以上まで許容することにより、トラッキング・レンジは、ナイキスト・サンプリング(K=1)と比較して、大幅に拡張される。ベースバンドへの直接のダウン変換を実行するチューナはベースバンド信号においてかなりの周波数オフセット・エラーを被るから、復調器/デコーダにおいて拡張されたトラッキング・レンジを有すると、よりコスト効率性がよい直接ダウン変換型のチューナの使用が実現可能になる。復調器/デコーダによる周波数オフセット・エラーの直接的な訂正は、周波数シンセサイザの外部マイクロプロセッサ制御によって導入された遅延を除去することによって、システム性能を強化することになる。
【0040】
コンプレックス乗算器468の出力におけるオフセット・エラーのキャンセルされた信号は、デジタル・ベースバンド信号をダウン・サンプリングに備えてローパス・フィルタ処理するデシメーション・ブロック470を通過する。補間器472は、次に、サンプリング速度をシンボル当たり2サンプルに低下させ、サンプリング時間は、ループ・フィルタ484からのフィードバックに従って調節される。ダウンサンプリングされた信号は、整合フィルタ474に結合されるが、この整合フィルタは、デジタル・ベースバンド信号のSN比を実質的に最大にするように設計されている。これを達成するためには、整合フィルタ474のインパルス応答は、ある信号に対応する信号の形状の時間反転となるように設計されている。従って、インパルス応答は、シンボル信号に「整合」している。一般的なシンボル信号の形状の1つに、平方根累乗されたコサインがある。
【0041】
デコード段の前に、信号のサンプリング速度は、シンボル速度と等しくされる。これは、シンボル当たりただ1つのサンプルを送る出力制御ブロック476によって達成される。結果的に生じるサンプル・シーケンスは、デコード・ロジック226によって処理され、誤り訂正が行われ、送信されたデータ・ストリームが、実質的に回復される。この受信データ・ストリームは、次に、デコードされた出力信号238として提供される。
【0042】
整合フィルタ474の出力において提供される信号は、ゲイン・エラー・ブロック480によって処理されて、イコライズ(等化)された信号における振幅エラーの評価が決定される。振幅エラー評価は、ループ・フィルタ490によって処理され、ループ・フィルタ490は、ゲイン制御増幅器424のゲインを調節する。整合フィルタ474の出力は、タイミング及びキャリア・エラー・ブロック478によって処理され、イコライズされた信号に存在するタイミング・エラー条件の評価が決定される。1つの評価は、サンプリング位相エラーに対するものであり、この評価は、ループ・フィルタ484に送られる。ループ・フィルタ484は、補間器472のサンプリング位相を調整するように動作する。別の評価は、同調信号の周波数オフセット・エラーに対するものであり、ループ・フィルタ486とオンボードのマイクロコントローラ488に与えられる。2つの周波数オフセット訂正モードを用いることができる。高いシンボル速度では(すなわち、所望の受信帯域幅がローパス・フィルタの帯域幅とほぼ同じ大きさであるときには)、周波数オフセットは、周波数シンセサイザ426の設定を「バンプする」マイクロコントローラ488によって制御される。この設定は、スワロー・カウンタの値Aを変更し、可能であれば、同じようにプログラム・カウンタの値Nも変更することによって調節される。これらのシンボル速度では、タイミング・ループはロックされたまま維持され、性能は妥協されない。低いシンボル速度では(すなわち、所望の受信帯域幅がローパス・フィルタの帯域幅よりも著しく小さいときには)、又は、周波数オフセット・エラーの値が小さいときには、受信信号は、ローパス・フィルタ内部でドリフトすることが許され、周波数オフセット・エラーの評価は、ループ・フィルタ486によって処理されて、NCO482の設定が調節され、NCO482がオフセット・エラーを補償する。
【0043】
次に図5を参照すると、周波数シンセサイザ426を更に分割するための別のアーキテクチャが示されている。ジッタ削減要素440と、基準分割器442と、ミキサ446とを含む位相検出部は、カウンタ434、436を備えている復調器/デコーダ・チップ504の上に配置されている。電荷ポンプ448と、ループ・フィルタ410と、タンク回路412と、同調発振器450と、周波数ダブラ452とを含む発信部は、プリスケーラ438を備えたチューナ・チップ502の上に維持されている。プリスケーラ438を除くと、すべてのデジタル回路は、このように、チューナ・チップ502から取り除かれ、チューナ・チップ502とのデジタル・ノイズ干渉は、著しく削減される。ミキサ446の出力との干渉によって、周波数シンセサイザの性能においてトレードオフが存在することが予想される。しかし、これは、ミキサ446の代わりにデジタル位相検出器を用いることによって、対処し得る。デジタル・ノイズ干渉を再び導入してしまうことを回避するには、デジタル位相検出器の出力は、限定された電圧レンジとスルー・レートとを要求することになろう。
【0044】
次に図6を参照すると、チューナ・チップ402からの例示的なピンが示されている。チューナ・チップ402は、正方形で、64ピンの表面実装パッケージとして製造されることが想定されており、ピン番号601から664が示されている。しかし、パッケージングのタイプは、任意のものを用いることができる。チューナ・チップ402からのピンは、受信信号に対する入力ピンがそれ以外の高周波入力又は出力信号のためのピンから最大限離間していることによって、区別される。こうして、受信信号入力線への高周波カップリングが著しく削減され、これによって、入力線へのRFの漏れを防止するための専用カプラが不要になる。最大限の離間幅は、基本的には、コーナーのピン(例えば、ピン664)を受信信号入力ピンとして設計し、チップの反対側のピンをタンク回路のピン(例えば、631、632)として設計することによって、達成される。これらのピンは、与えられている例と同様に、受信信号の入力ピンから対角線方向に反対側のコーナーの近くに位置することが好ましい。しかし、第2の受信信号の入力ピンが存在するときには、2つの受信信号入力ピンは、ほとんど2等辺3角形の2つの頂点を形成するように位置し、第3の頂点は、隣接するタンク回路のピン(例えば、受信信号ピン664、617と、タンク回路ピン640、641)である。これは、RFカップリングを最小にする最大の離間幅を提供する。この方針は、矩形のピンアウトを有するパッケージにも適用でき、その場合には、結果的に得られる3角形は、実質的にはほとんど2等辺となる。
【0045】
様々な理由により、コーナー・ピンが既に割り当てられており、高周波信号用のピンをパッケージのコーナーに隣接するように割り当てるのが実際的ではないこともあり得る。そのような場合には、高周波ピンの割り当て配分を「うまく」行う1つの方法として、次のものが与えられる。パッケージがN個のピンを有し、ピンはパッケージの周縁部に沿ってシーケンシャルな態様で番号が付され、M個の高周波信号源のためのピンが配分される必要があると仮定すると、ピンの番号は、次の式によって決定される。
【0046】
【数1】
Pi = round(iN/M)+C mod N, i = 1,....,M
ここで、Cは、チップの周縁部の周囲のピン配分をシフトし任意の高周波信号干渉をよりよく最小化する、又は、ピン割り当てを既に割り当てられているピンとよりよく適合させるように選択されるオフセット数である。複数のピンが関連している信号源は、典型的には、相互に隣接する関連ピンを有している。ここで、例えばピン601及びピン664のような、最初のピンと最後のピンとは隣接しているものと考える。これらの信号源に対しては、ただ1つのピン番号が、上述の式から決定され、隣接するピン番号は、関連ピンの残りに対して選択される。図6の64ピンのパッケージ上の2つの信号源に対しては、ピンは、対角線方向に対向している。3つの信号源の場合には、ピン621、643、664又はこれがシフトしたもの(例えば、660、617及びタンク回路ピン639、640)は、高周波信号源入力の「うまい」配分を与える。上述の式の受け入れ可能な変形例は、round(iN/M)の項を、例えば、次に示すような、上端(upper bound)又は下端(lower bound)項に代えることを含む。
【0047】
【数2】
ゲイン制御増幅器424のための調整メカニズムは、ゲイン・エラー・ブロック480が提供する負帰還信号に作用するループ・フィルタ490である。ループ・フィルタ490の効果は、出力信号の最大振幅が目標レベルよりも低くなるときにはゲイン制御増幅器424のゲインを増加させ、最大振幅が目標レベルを超えるときにはゲインを低下させることである。
【0048】
次に図7を参照すると、例示的なループ・フィルタ700のブロック図が、示されている。ループ・フィルタ700は、エラー信号702を帰還(フィードバック)信号704に変換する。エラー信号702は、スケール・ファクタμを乗算され(706)、積分される(708)。エラー信号702はまた、第2のスケール・ファクタλを乗算され(710)、積分器708の出力に加算され(712)て、帰還信号704が形成される。フィードバック制御理論の詳細は、多くの標準的な教科書に書かれている。
【0049】
まとめると、以上で、(1)フロント・エンドを、非常に少数のディスクリート素子のサポートによって2つの集積回路として実現し、(2)受信された信号をベースバンド表現に直接変換し、(3)同調周波数シンセサイザを、CMOS集積回路上のデジタル・カウンタと、バイポーラ集積回路上の発振器サブ回路とを用いて実現し、(4)(バイポーラ)チューナ集積回路上に、外部的に構成可能な電荷ポンプを提供し、(5)発振器サブ回路において、周波数ダブラを用い、(6)チューナ集積回路上に、精度よく構成可能であるローパス・フィルタを提供し、(7)チューナと復調器/デコーダとの間で、振幅とスルー・レートとが削減されたインターフェース信号を用い、(8)デジタル・イコライザを用いて、I/Q振幅及び位相エラーを訂正し、(9)復調器/デコーダにおける周波数オフセット・エラーをデジタル的にトラッキングして補償し(10)受信信号に対するピンと局所的な発振器タンク回路との間の離間を最大にするような、DBS受信機の実施例について説明した。これらの特性は、それぞれが、個別的に、又は、組み合わされて、DBS受信機フロント・エンドの性能を向上させ、及び/又は、実現コストを減少させるように作用する。
【0050】
当業者にとっては、以上の開示を完全に理解すれば、多くの改変及び修正が明らかであろう。従って、冒頭の特許請求の範囲は、これらの改変及び修正のすべてを含むものとして解釈されることが意図されている。
【図面の簡単な説明】
【図1】DBS受信機を有するDBSシステムの全体図である。
【図2】外部プロセッサを用いて周波数オフセット・エラーを補償するDBS受信機フロント・エンドの実施例のブロック図である。
【図3】I/Qダウンコンバータの入力周波数を調節することによって周波数オフセット・エラーを補償することができるDBS受信機フロント・エンドの実施例のブロック図である。
【図4】本発明によるDBS受信機フロント・エンドの実施例のブロック図である。
【図5】本発明による第2のDBS受信機フロント・エンドの実施例のブロック図である。
【図6】チューナ・チップのピン・ダイアグラムである。
【図7】タイミング・エラーを周波数又は位相エラーの評価に変換するのに用いられるループ・フィルタのブロック図である。
Claims (8)
- DBS受信機フロント・エンドであって、
チューナ・チップであって、
調節可能な共振周波数を有するタンク回路に結合された同調発振器と、
前記タンク回路の前記共振周波数を制御するように結合された電荷ポンプと、
前記同調発振器と前記電荷ポンプとに電源を提供するオンチップ電圧調整器と、
同調周波数信号を前記同調発振器から受け取るように結合され、受信信号を受け取り前記受信信号を前記同調周波数信号と合成して積信号を生じるように構成されたダウンコンバータと、
前記積信号をベースバンド信号に変換するように結合されたローパス・フィルタと、
を含むチューナ・チップと、
前記ベースバンド信号を前記チューナ・チップから受け取るように動作可能に結合され、前記ベースバンド信号をデコードされた信号を変換するように構成された復調器/デコーダ・チップと、
を備えており、前記チューナ・チップは、前記ローパス・フィルタに結合され前記ベースバンド信号を受け取るゲイン制御増幅器を更に備え、前記ゲイン制御増幅器は、一定最大値( constant-maximum )のベースバンド信号を差動形式で提供するように構成され、前記復調器/デコーダ・チップは、前記チューナ・チップに結合され前記一定最大値のベースバンド信号を受け取り、
前記チューナ・チップの直接変換アーキテクチャと前記ゲイン制御増幅器が前記ベースバンド信号を受け取り前記一定最大値ベースバンド信号を差動形式で提供する際の振幅減少とにより前記チューナ・チップの電力要求が低下するため、前記オンチップ電圧調整器は前記同調発振器と前記電荷ポンプとに安定的な電源を提供するように動作可能であることを特徴とするDBS受信機フロント・エンド。 - 請求項1記載のDBS受信機フロント・エンドにおいて、前記ダウンコンバータは、
前記同調周波数信号をゼロ位相信号と90度位相信号とに変換する位相シフト・ネットワークと、
前記ゼロ位相信号を前記受信信号と合成して同相信号を提供するように結合された第1のミキサと、
前記90度位相信号を前記受信信号と合成して直角位相信号を提供するように結合された第2のミキサであって、前記積信号は、前記同相信号と前記直角位相信号とを含む、第2のミキサと、
を備えていることを特徴とするDBS受信機フロント・エンド。 - 請求項2記載のDBS受信機フロント・エンドにおいて、前記チューナ・チップは、
前記同調周波数を受け取るように結合され、減少された周波数信号をプログラマブル・カウンタに応答的に生じるように構成されたプリスケーラであって、前記プログラマブル・カウンタは、周波数分割された信号を応答的に提供するように構成されている、プリスケーラと、
前記周波数分割された信号を基準周波数信号と合成するように結合され、位相差信号を前記電荷ポンプに提供するように構成された位相検出器と、
を更に備えていることを特徴とするDBS受信機フロント・エンド。 - 請求項3記載のDBS受信機フロント・エンドにおいて、前記チューナ・チップは、
水晶共振周波数で発振するように結合された水晶発振器と、
前記水晶発振器に結合され、前記基準周波数信号を提供するように構成された基準分割器と、
を更に備えていることを特徴とするDBS受信機フロント・エンド。 - DBS受信機システムのためのチューナ・チップであって、
調節可能な共振周波数を有するタンク回路に結合された同調発振器と、
前記タンク回路の前記共振周波数を制御するように結合された電荷ポンプと、
前記同調発振器と前記電荷ポンプとに電源を提供するオンチップ電圧調整器と、
同調周波数信号を前記同調発振器から受け取るように結合され、受信信号を受け取り前記受信信号を前記同調周波数信号と合成して積信号を生じるように構成されたダウンコンバータと、
前記積信号をベースバンド信号に変換するように結合されたローパス・フィルタと、
を備えており、このチューナ・チップは、前記ローパス・フィルタに結合され前記ベースバンド信号を受け取るゲイン制御増幅器を更に備え、前記ゲイン制御増幅器は、一定最大値のベースバンド信号を差動形式で提供するように構成され、復調器/デコーダ・チップが、このチューナ・チップに結合され前記一定最大値のベースバンド信号を受け取り、
このチューナ・チップの直接変換アーキテクチャと前記ゲイン制御増幅器が前記ベースベンド信号を受け取り前記一定最大値ベースバンド信号を差動形式で提供する祭の振幅減少とによりこのチューナ・チップの電力要求が低下するため、前記オンチップ電圧調整器は前記同調発振器と前記電荷ポンプとに安定的な電源を提供するように動作可能であることを特徴とするチューナ・チップ。 - 請求項5記載のチューナ・チップにおいて、前記ダウンコンバータは、
前記同調周波数信号をゼロ位相信号と90度位相信号とに変換する位相シフト・ネットワークと、
前記ゼロ位相信号を前記受信信号と合成して同相信号を提供するように結合された第1のミキサと、
前記90度位相信号を前記受信信号と合成して直角位相信号を提供するように結合された第2のミキサであって、前記積信号は、前記同相信号と前記直角位相信号とを含む、第2のミキサと、
を備えていることを特徴とするチューナ・チップ。 - 請求項6記載のチューナ・チップにおいて、
前記同調周波数を受け取るように結合され、減少された周波数信号をプログラマブル・カウンタに応答的に生じるように構成されたプリスケーラであって、前記プログラマブル・カウンタは、周波数分割された信号を応答的に提供するように構成されている、プリスケーラと、
前記周波数分割された信号を基準周波数信号と合成するように結合され、位相差信号を前記電荷ポンプに提供するように構成された位相検出器と、
を更に備えていることを特徴とするチューナ・チップ。 - 請求項7記載のチューナ・チップにおいて、
水晶共振周波数で発振するように結合された水晶発振器と、
前記水晶発振器に結合され、前記基準周波数信号を提供するように構成された基準分割器と、
を更に備えていることを特徴とするチューナ・チップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/878,354 US5819157A (en) | 1997-06-18 | 1997-06-18 | Reduced power tuner chip with integrated voltage regulator for a satellite receiver system |
US878354 | 1997-06-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1127165A JPH1127165A (ja) | 1999-01-29 |
JP4149567B2 true JP4149567B2 (ja) | 2008-09-10 |
Family
ID=25371863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17162998A Expired - Fee Related JP4149567B2 (ja) | 1997-06-18 | 1998-06-18 | 衛星受信機システムのための一体型電圧調整器を有する電力削減チューナ・チップ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5819157A (ja) |
JP (1) | JP4149567B2 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5999793A (en) * | 1997-06-18 | 1999-12-07 | Lsi Logic Corporation | Satellite receiver tuner chip with frequency synthesizer having an externally configurable charge pump |
US6091931A (en) * | 1997-06-18 | 2000-07-18 | Lsi Logic Corporation | Frequency synthesis architecture in a satellite receiver |
US5955783A (en) * | 1997-06-18 | 1999-09-21 | Lsi Logic Corporation | High frequency signal processing chip having signal pins distributed to minimize signal interference |
US5901184A (en) * | 1997-06-18 | 1999-05-04 | Lsi Logic Corporation | Extended range voltage controlled oscillator for frequency synthesis in a satellite receiver |
US6400416B1 (en) * | 1999-04-09 | 2002-06-04 | Maxim Integrated Products | Single-chip digital cable TV/cable modem tuner IC |
US7088765B1 (en) | 2000-03-15 | 2006-08-08 | Ndsu Research Foundation | Vector calibration system |
US6710644B2 (en) | 2000-11-29 | 2004-03-23 | Broadcom Corporation | Low pass filter corner frequency tuning circuit and method |
US7583728B2 (en) | 2002-10-25 | 2009-09-01 | The Directv Group, Inc. | Equalizers for layered modulated and other signals |
US7778365B2 (en) | 2001-04-27 | 2010-08-17 | The Directv Group, Inc. | Satellite TWTA on-line non-linearity measurement |
US7245671B1 (en) | 2001-04-27 | 2007-07-17 | The Directv Group, Inc. | Preprocessing signal layers in a layered modulation digital signal system to use legacy receivers |
US8005035B2 (en) | 2001-04-27 | 2011-08-23 | The Directv Group, Inc. | Online output multiplexer filter measurement |
US7822154B2 (en) | 2001-04-27 | 2010-10-26 | The Directv Group, Inc. | Signal, interference and noise power measurement |
US7151807B2 (en) | 2001-04-27 | 2006-12-19 | The Directv Group, Inc. | Fast acquisition of timing and carrier frequency from received signal |
US7184489B2 (en) | 2001-04-27 | 2007-02-27 | The Directv Group, Inc. | Optimization technique for layered modulation |
US7639759B2 (en) | 2001-04-27 | 2009-12-29 | The Directv Group, Inc. | Carrier to noise ratio estimations from a received signal |
US7423987B2 (en) | 2001-04-27 | 2008-09-09 | The Directv Group, Inc. | Feeder link configurations to support layered modulation for digital signals |
US7184473B2 (en) * | 2001-04-27 | 2007-02-27 | The Directv Group, Inc. | Equalizers for layered modulated and other signals |
US7471735B2 (en) | 2001-04-27 | 2008-12-30 | The Directv Group, Inc. | Maximizing power and spectral efficiencies for layered and conventional modulations |
US7502430B2 (en) | 2001-04-27 | 2009-03-10 | The Directv Group, Inc. | Coherent averaging for measuring traveling wave tube amplifier nonlinearity |
US7209524B2 (en) * | 2001-04-27 | 2007-04-24 | The Directv Group, Inc. | Layered modulation for digital signals |
US7173981B1 (en) * | 2001-04-27 | 2007-02-06 | The Directv Group, Inc. | Dual layer signal processing in a layered modulation digital signal system |
US7483505B2 (en) | 2001-04-27 | 2009-01-27 | The Directv Group, Inc. | Unblind equalizer architecture for digital communication systems |
KR100423400B1 (ko) * | 2001-11-21 | 2004-03-18 | 삼성전기주식회사 | Cmos 소자를 이용한 직접변환방식 튜너 |
US6775530B2 (en) * | 2001-11-27 | 2004-08-10 | Qualcomm Inc. | Direct conversion of narrow-band RF signals |
US7418060B2 (en) | 2002-07-01 | 2008-08-26 | The Directv Group, Inc. | Improving hierarchical 8PSK performance |
AU2003281452A1 (en) | 2002-07-03 | 2004-01-23 | The Directv Group, Inc. | Method and apparatus for layered modulation |
US7529312B2 (en) | 2002-10-25 | 2009-05-05 | The Directv Group, Inc. | Layered modulation for terrestrial ATSC applications |
US7230480B2 (en) | 2002-10-25 | 2007-06-12 | The Directv Group, Inc. | Estimating the operating point on a non-linear traveling wave tube amplifier |
AU2003282854A1 (en) | 2002-10-25 | 2004-05-25 | The Directv Group, Inc. | Method and apparatus for tailoring carrier power requirements according to availability in layered modulation systems |
ES2398213T3 (es) | 2002-10-25 | 2013-03-14 | The Directv Group, Inc. | Procesador de señal de modulación en capas de baja complejidad |
US7474710B2 (en) | 2002-10-25 | 2009-01-06 | The Directv Group, Inc. | Amplitude and phase matching for layered modulation reception |
US7463676B2 (en) | 2002-10-25 | 2008-12-09 | The Directv Group, Inc. | On-line phase noise measurement for layered modulation |
JP4368592B2 (ja) * | 2003-02-19 | 2009-11-18 | シャープ株式会社 | デジタル放送受信用チューナ及びこれを備えた受信装置 |
JP2004312668A (ja) * | 2003-03-25 | 2004-11-04 | Sharp Corp | 低雑音コンバータ |
US20050071877A1 (en) * | 2003-09-25 | 2005-03-31 | Navarro Efren N. | Satellite downstream porting interface API |
US7502429B2 (en) | 2003-10-10 | 2009-03-10 | The Directv Group, Inc. | Equalization for traveling wave tube amplifier nonlinearity measurements |
US7154346B2 (en) * | 2004-07-30 | 2006-12-26 | Broadcom Corporation | Apparatus and method to provide a local oscillator signal |
US7535976B2 (en) * | 2004-07-30 | 2009-05-19 | Broadcom Corporation | Apparatus and method for integration of tuner functions in a digital receiver |
US7978735B2 (en) | 2006-10-17 | 2011-07-12 | Intel Corporation | Single chip tuner integrated circuit for use in a cable modem |
KR100775213B1 (ko) * | 2006-10-19 | 2007-11-12 | 엘지이노텍 주식회사 | 태그 인식률 향상 시스템 |
US20080120667A1 (en) * | 2006-11-17 | 2008-05-22 | Texas Instruments Incorporated | Hybrid mpeg/ip digital cable gateway device and architecture associated therewith |
US20100061432A1 (en) * | 2008-09-11 | 2010-03-11 | Texas Instruments Incorporated | Reduced cost saw-less catv rf tuner circuit for use in a cable modem |
US8606193B2 (en) * | 2008-11-13 | 2013-12-10 | Qualcomm Incorporated | RF transceiver IC having internal loopback conductor for IP2 self test |
US8212586B2 (en) * | 2009-10-08 | 2012-07-03 | Micrel, Inc. | Universal pinout for both receiver and transceiver with loopback |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4574308A (en) * | 1984-04-20 | 1986-03-04 | Dell-Star Corporation | FM Video receiver |
US5575001A (en) * | 1995-06-07 | 1996-11-12 | Hwa Lin Electronic Co., Ltd. | Direct broadcasting satellite tuner with a negative feedback and image compression circuit |
-
1997
- 1997-06-18 US US08/878,354 patent/US5819157A/en not_active Expired - Lifetime
-
1998
- 1998-06-18 JP JP17162998A patent/JP4149567B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1127165A (ja) | 1999-01-29 |
US5819157A (en) | 1998-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4149567B2 (ja) | 衛星受信機システムのための一体型電圧調整器を有する電力削減チューナ・チップ | |
JP4351306B2 (ja) | 外部的に構成可能な電荷ポンプを有する周波数シンセサイザを備えた衛星受信機チューナ・チップ | |
JP4170444B2 (ja) | 衛星受信機におけるローパス・フィルタを較正するための改良された方法 | |
US5870439A (en) | Satellite receiver tuner chip having reduced digital noise interference | |
US5955783A (en) | High frequency signal processing chip having signal pins distributed to minimize signal interference | |
US6091931A (en) | Frequency synthesis architecture in a satellite receiver | |
US7853225B2 (en) | Simplified high frequency tuner and tuning method | |
JP4974247B2 (ja) | ディジタル信号処理装置におけるタイミング再生装置 | |
US8576343B2 (en) | Digital signal processor (DSP) architecture for a hybrid television tuner | |
JP4160166B2 (ja) | 衛星受信機における周波数合成のためのレンジ拡張型電圧制御発振器 | |
US5812927A (en) | System and method for correction of I/Q angular error in a satellite receiver | |
US5844948A (en) | System and method for digital tracking and compensation of frequency offset error in a satellite receiver | |
US5995563A (en) | System and method for fast channel switching in a satellite receiver | |
US20050036572A1 (en) | Method of rate conversion together with I-Q mismatch correction and sampler phase adjustment in direct sampling based down-conversion | |
KR100607837B1 (ko) | 비대칭 측대역들을 갖는 변조된 반송파를 수신하기 위한 수신기 및 방법, 및 비대칭 측대역들을 갖는 변조된 반송파를 처리하기 위한 집적 회로 | |
US20070002972A1 (en) | Cancellation of undesired portions of audio signals | |
JPH10303774A (ja) | 衛星受信機における周波数オフセット誤差をデジタルトラッキングし且つ補償するためのシステムおよび方法 | |
MXPA97009741A (en) | Tuner for satellite receiver digi | |
MXPA97009742A (en) | Superficial acoustic wave filter for a digi satellite receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050620 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080528 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |