JPH10303762A

JPH10303762A - 送信回路

Info

Publication number: JPH10303762A
Application number: JP9120111A
Authority: JP
Inventors: Manabu Yamaguchi; 山口　　学
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-04-24
Filing date: 1997-04-24
Publication date: 1998-11-13

Abstract

(57)【要約】【課題】広ダイナミックレンジでの送信において、送
信出力の精度を保ちながら、低送信出力時の消費電流を
減らすことができる送信回路を提供する。【解決手段】出力制御用利得制御増幅器204と、補正
用利得制御増幅器208と、ドライバアンプ209の入力信号
をバイパスする第１のスイッチ211と、パワアンプ210の
入力信号をバイパスする第２のスイッチ212と、パワア
ンプからの分岐出力から補正用利得制御増幅器の制御電
圧を生成する補正手段221〜227と、ドライバアンプ、パ
ワアンプの電源及び第１、第２のスイッチのオン／オ
フ、利得制御増幅器及び補正手段の制御を行なう制御手
段229とを設ける。低送信出力時にパワアンプやドライ
バアンプの電源をオフして消費電流を削減し、この切替
時の送信出力の精度を、補正手段の補正用利得制御増幅
器の制御により保証する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル移動体
通信などに使用される送信電力制御を行なう送信回路に
関し、特に、低送信出力時の消費電流の削減を図るもの
である。

【０００２】

【従来の技術】ディジタル移動体通信等で行なわれてい
るＣＤＭＡ方式の通信では、送信側は、１次変調した信
号を拡散信号により２次変調して送信し、受信側は、希
望チャネルの拡散信号との相関を取る（逆拡散する）こ
とにより目的の１次変調波を抽出する。

【０００３】この逆拡散の過程で、他のチャネルの信号
は雑音となる。基地局から移動局への下り回線では、目
的とする信号波とそれ以外の干渉波とは伝搬路上で同じ
ように変動を受けて各移動局に到達するため、各移動局
における逆拡散後の信号波と干渉波との受信レベルの関
係は一定となる。

【０００４】ところが、移動局から基地局への上り回線
では、各移動局が同一の送信電力で信号波を送信したと
しても、移動局から基地局までの距離や伝搬環境がそれ
ぞれ異なっているので、各信号波の基地局での受信レベ
ルが違ってくる。そのため、基地局において、逆拡散に
よりそれぞれの信号波を正しく復調するには、各信号波
の受信レベルを揃えなければならず、移動局に高精度か
つ広ダイナミックレンジの送信電力制御が必要となる。

【０００５】従来のディジタル移動体通信に使用する送
信機の送信回路は、図７に示すように、拡散信号により
変調されたＩ信号101とＱ信号102とが入力して、ＩＱ信
号の直交変調を行なう変調器103と、制御電圧105により
入力信号の利得を可変する利得制御増幅器104と、利得
制御増幅器104の出力信号にローカル信号106を乗算して
ＲＦ周波数へアップコンバートするアップミキサ107
と、アップミキサ107の出力信号を増幅するドライバア
ンプ108と、ドライバアンプ108の出力信号を増幅するパ
ワアンプ109と、パワアンプ109の出力信号を送信するア
ンテナ110とを備えている。

【０００６】この送信回路では、入力したＩ信号101及
びＱ信号102は、変調器103により直交変調され、利得制
御増幅器104で制御電圧105に応じた利得で増幅され、次
いで、アップミキサ107でローカル信号106とミキシング
されて、ＲＦ周波数へアップコンバートされ、次いで、
ドライバアンプ108とパワアンプ109とで増幅されて、ア
ンテナ110から出力される。

【０００７】

【発明が解決しようとする課題】しかし、従来の送信回
路では、広ダイナミックレンジを必要とするＣＤＭＡ送
信機などに使用する場合に、送信電力制御により送信出
力を低く抑えて、ドライバアンプやパワアンプの増幅を
必要としない状態で送信を行なうこともあるが、このよ
うなときでも、ドライバアンプとパワアンプとの電源は
入ったままであるので、電流値をパワアンプとドライバ
アンプとのアイドル電流以下に抑えることができず、そ
の分、消費電流が増えるという問題点がある。

【０００８】本発明は、こうした従来の問題点を解決す
るものであり、広ダイナミックレンジでの送信におい
て、送信出力の精度を保ちながら、送信出力が低い場合
の消費電流を減らして、電力効率を高めることができる
送信回路を提供することを目的としている。

【０００９】

【課題を解決するための手段】そこで、本発明の送信回
路では、入力信号の利得を制御電圧に応じて可変する利
得制御増幅器の他に、ドライバアンプとパワアンプとを
バイパスして信号を送ることを可能にする手段と、この
バイパス時にドライバアンプとパワアンプとの電源をオ
フにする手段と、このバイパス開始時の送信出力変動を
補正する補正手段とを設けている。

【００１０】そのため、送信出力に応じて、パワアンプ
とドライバアンプとをバイパス制御し、そのときのパワ
アンプとドライバアンプとの電源をオフにすることによ
り、電流消費を減らすことができ、また、その際の送信
出力精度を保証することができる。

【００１１】

【発明の実施の形態】本発明の請求項１に記載の発明
は、入力するＩ信号及びＱ信号を直交変調する変調器
と、変調器の出力信号の利得を制御電圧に応じて可変す
る出力制御用利得制御増幅器と、出力制御用利得制御増
幅器の出力信号とローカル信号とをミキシングして送信
信号の周波数をＲＦ帯域に周波数変換するアップミキサ
と、ＲＦ帯域の送信信号を増幅するドライバアンプと、
ドライバアンプの出力信号を増幅するパワアンプと、パ
ワアンプにより増幅された信号を送信するアンテナとを
具備する送信回路において、アップミキサの出力信号の
利得を制御電圧に応じて可変し、ドライバアンプに出力
する補正用利得制御増幅器と、ドライバアンプの入力信
号をバイパスする第１のスイッチと、パワアンプの入力
信号をバイパスする第２のスイッチと、パワアンプの出
力信号を分岐する分岐手段と、分岐手段からの出力信号
を基に補正用利得制御増幅器の制御電圧を生成する補正
手段と、ドライバアンプ及びパワアンプの電源のオン／
オフ、第１のスイッチ及び第２のスイッチのオン／オ
フ、出力制御用利得制御増幅器の制御並びに補正手段の
制御を行なう制御手段とを設けたものであり、低送信出
力時にパワアンプやドライバアンプをバイパスして、こ
れらの電源をオフにすることにより消費電流の削減が可
能となり、また、この切替時の送信出力の精度は、補正
手段で補正用利得制御増幅器を制御することにより保証
できる。

【００１２】請求項２に記載の発明は、送信出力に応じ
て、第２または第１のスイッチのオンと、パワアンプま
たはドライバアンプの電源のオフとを行ない、このとき
の送信出力の変動を、補正手段と補正用利得制御増幅器
とを含む電力制御ループにより補正するようにしたもの
であり、電力制御ループが、送信出力を所定レベルに収
斂させることにより、送信出力の精度が保証される。

【００１３】請求項３に記載の発明は、補正手段に、分
岐手段からの出力信号のレベルを検波するレベル検波器
と、レベル検波器の出力電圧を低域ろ波するローパスフ
ィルタと、ローパスフィルタの出力電圧をアナログ−デ
ィジタル変換するＡＤ変換器と、ＡＤ変換器の出力デー
タと送信出力設定値とに基づいてデータを生成する補正
テーブルと、補正テーブルの出力データをディジタル−
アナログ変換するＤＡ変換器と、ローパスフィルタの出
力電圧とＤＡ変換器の出力電圧とをレベル比較するレベ
ル比較器と、レベル比較器の出力電圧を制御手段の制御
信号に応じてサンプルホールドし、補正用利得制御増幅
器に出力するサンプルホールド回路とを設けたものであ
り、この補正手段によりスイッチ切替前後の送信出力の
精度が保証される。

【００１４】請求項４に記載の発明は、補正手段に、分
岐手段からの出力信号のレベルを検波するレベル検波器
と、レベル検波器の出力電圧を低域ろ波するローパスフ
ィルタと、ローパスフィルタの出力電圧をアナログ−デ
ィジタル変換するＡＤ変換器と、ＡＤ変換器の出力デー
タと送信出力設定値とに基づいてデータを生成する補正
テーブルと、ＡＤ変換器の出力データを補正テーブルが
生成した第１の基準データから減算する減算回路と、減
算回路の出力データに固定データを乗算する乗算回路
と、乗算回路の出力データと補正テーブルが生成した第
２の基準データとを加算する加算回路と、加算回路の出
力データをディジタル−アナログ変換して補正用利得制
御増幅器に出力するＤＡ変換器とを設けたものであり、
補正手段における補正データの生成をディジタル回路で
行なっているため、長時間の制御電圧ホールドが可能と
なる。

【００１５】請求項５に記載の発明は、入力するＩ信号
及びＱ信号を直交変調する変調器と、変調器の出力信号
の利得を制御電圧に応じて可変する利得制御増幅器と、
利得制御増幅器の出力信号とローカル信号とをミキシン
グして送信信号の周波数をＲＦ帯域に周波数変換するア
ップミキサと、ＲＦ帯域の送信信号を増幅するドライバ
アンプと、ドライバアンプの出力信号を増幅するパワア
ンプと、パワアンプにより増幅された信号を送信するア
ンテナとを具備する送信回路において、ドライバアンプ
の入力信号をバイパスする第１のスイッチと、パワアン
プの入力信号をバイパスする第２のスイッチと、パワア
ンプの出力信号を分岐する分岐手段と、分岐手段からの
出力信号を基に利得制御増幅器の制御電圧を生成する補
正手段と、ドライバアンプ及びパワアンプの電源のオン
／オフ、第１のスイッチ及び第２のスイッチのオン／オ
フ並びに補正手段の制御を行なう制御手段とを設けたも
のであり、使用する利得制御増幅器の数を１つにして、
部品数の削減を図っている。

【００１６】請求項６に記載の発明は、送信出力に応じ
て、第２または第１のスイッチのオンと、パワアンプま
たはドライバアンプの電源のオフとを行ない、このとき
の送信出力の変動を、補正手段と利得制御増幅器とを含
む電力制御ループにより補正するようにしたものであ
り、電力制御ループが、送信出力を所定レベルに収斂さ
せることにより、送信出力の精度が保証される。

【００１７】請求項７に記載の発明は、補正手段に、分
岐手段からの出力信号のレベルを検波するレベル検波器
と、レベル検波器の出力電圧を低域ろ波するローパスフ
ィルタと、ローパスフィルタの出力電圧をアナログ−デ
ィジタル変換するＡＤ変換器と、ＡＤ変換器の出力デー
タと送信出力設定値とに基づいて基準データを生成する
補正テーブルと、ＡＤ変換器の出力データを補正テーブ
ルが生成した基準データから減算する減算回路と、減算
回路の出力データに固定データを乗算する乗算回路と、
乗算回路の出力データと制御手段から出力された基準デ
ータとを加算する加算回路と、加算回路の出力データを
ディジタル−アナログ変換して利得制御増幅器に出力す
るＤＡ変換器とを設けたものであり、補正手段における
補正データの生成をディジタル回路で行なっているた
め、長時間の制御電圧ホールドが可能となる。

【００１８】請求項８に記載の発明は、ドライバアンプ
及びパワアンプを、制御電圧に応じて利得を可変する利
得制御アンプで構成したものであり、これにより利得を
連続可変し、それに伴って、消費電流を連続的に削減す
ることができる。

【００１９】以下、本発明の実施の形態について、図１
から図６を用いて説明する。

【００２０】（第１の実施の形態）第１の実施形態の送
信回路は、送信出力レベルに応じて、パワアンプやドラ
イバアンプを送信信号の送出経路からカットするととも
に、カットしたアンプの電源をオフにする。また、これ
らのアンプのカットに伴う送信出力の一時的変動を補正
するための補正回路を備えている。

【００２１】この送信回路は、図１に示すように、Ｉ信
号201とＱ信号202とが入力して、ＩＱ信号を直交変調す
る変調器203と、変調器203の出力信号を制御電圧205に
応じて可変制御する第１の利得制御増幅器204と、利得
制御増幅器204の出力信号をローカル信号206とミキシン
グするアップミキサ207と、アップミキサ207の出力信号
を後述するサンプルホールド回路222の出力電圧に応じ
て可変制御する利得制御増幅器208と、利得制御増幅器2
08の出力信号を増幅するドライバアンプ209と、ドライ
バアンプ209の入出力を制御信号215に応じてバイパスす
るスイッチ211と、ドライバアンプ209の出力信号を増幅
するパワアンプ210と、パワアンプ210の入出力を制御信
号216に応じてバイパスするスイッチ212と、パワアンプ
210の出力信号をアンテナ214側とレベル検波器219側と
に分配する方向性結合器213と、方向性結合器213から出
力された信号を送信するアンテナ214と、利得制御増幅
器204の制御電圧205、スイッチ211の制御信号215、スイ
ッチ212の制御信号216、ドライバアンプ209の電源制御
信号217、パワアンプ210の電源制御信号218、及び後述
するサンプルホールド回路222の制御信号228を生成する
制御器229とを備えており、また、補正回路として、方
向性結合器219の出力信号をレベル検波するレベル検波
器219と、レベル検波器219の出力電圧を低域ろ波するロ
ーパスフィルタ220と、ローパスフィルタ220の出力電圧
をアナログ−ディジタル変換するＡＤ変換器223と、Ａ
Ｄ変換器の出力データ224と送信出力設定値230とからＤ
Ａ変換器227への出力データ226を生成する補正テーブル
225と、この出力データ226をディジタル−アナログ変換
するＤＡ変換器227と、ＤＡ変換器227の出力基準電圧と
ローパスフィルタ220の出力電圧とをレベル比較するレ
ベル比較器221と、レベル比較器221の出力電圧を制御信
号228によりサンプルホールドするサンプルホールド回
路222とを備えている。

【００２２】次に、この回路の動作を説明する。

【００２３】まず、最大送信出力時（Ｐmax）の動作に
ついて説明する。入力されたＩ信号201とＱ信号202と
は、変調器203で直交変調され、第１の利得制御増幅器2
04により、制御器229から出力される制御電圧205に応じ
て可変増幅され、次に、アップミキサ207でローカル信
号206とミキシングされてＲＦ周波数にアップコンバー
トされ、次いで、第２の利得制御増幅器208により、後
述する補正回路のサンプルホールド回路222の出力電圧
に応じて可変増幅され、さらに、ドライバアンプ209と
パワアンプ210とにより増幅されて、方向性結合器213を
通して、アンテナ214から出力される。

【００２４】パワアンプ210の利得をＧ1、ドライバアン
プ209の利得をＧ2とするとき、送信出力設定値230（Ｐo
ut）がＰout≧Ｐmax−Ｇ1の範囲に在る間は、上述する
ように、ドライバアンプ209とパワアンプ210とを作動状
態に保ち、利得制御増幅器204を制御電圧205で制御する
ことにより、設定された状態に送信出力を保つ。

【００２５】送信出力設定値ＰoutがＰmax−Ｇ1−Ｇ2＜
Ｐout＜Ｐmax−Ｇ1の範囲に在る場合は、制御信号216で
スイッチ212をオンとし、パワアンプ210の電源を電源制
御信号218でオフとすることでパワアンプ210をバイパス
制御する。Ｐoutがこの範囲に在る間は、ドライバアン
プ209を作動状態に保ち、利得制御増幅器204を制御電圧
205で制御することにより、設定された状態に送信出力
を保つ。また、スイッチ212をオンした当座の送信出力
の変動は、利得制御増幅器208の利得をサンプルホール
ド回路222で可変制御することにより補正する。

【００２６】また、送信出力設定値ＰoutがＰout≦Ｐma
x−Ｇ1−Ｇ2となった場合は、制御信号215でスイッチ21
1をオンとし、ドライバアンプ209の電源を電源制御信号
217でオフとすることでドライバアンプ209をバイパス制
御する。Ｐoutがこの範囲に在る間は、ドライバアンプ2
09及びパワアンプ210を共に不作動にして、利得制御増
幅器204を制御電圧205で制御することにより、送信出力
を設定された状態に保つ。また、スイッチ211をオンし
た当座の送信出力の変動は、利得制御増幅器208の利得
をサンプルホールド回路222で可変制御することにより
補正する。

【００２７】次に、補正回路の動作について説明する。
方向性結合器213の結合出力は、レベル検波器219でレベ
ル検波され、その出力電圧がローパスフィルタ220で低
域ろ波された後、ＡＤ変換器223とレベル比較器221とに
出力される。

【００２８】ＡＤ変換器223は、これをディジタルデー
タ224に変換して補正テーブル225に出力し、補正テーブ
ル225からは、このディジタルデータ224と送信出力設定
値230（Ｐout）とから求めた補正用比較データ226がＤ
Ａ変換器227に出力され、ＤＡ変換器227は、この補正用
比較データ226をアナログ信号に変換してレベル比較器2
21に出力する。

【００２９】レベル比較器221では、ローパスフィルタ2
20の出力電圧Ｖ1と、ＤＡ変換器227から出力された補正
用比較電圧とのレベルを比較し、その比較結果をサンプ
ルホールド回路222に出力する。

【００３０】サンプルホールド回路222は、制御器229の
制御の下に、送信出力がＰmaxである時には、アンテナ2
14の出力がＰmaxとなるように第２の利得制御増幅器208
の初期電圧をホールドする。また、Ｐout≧Ｐmax−Ｇ1
の場合も、サンプルホールド回路222は、この初期電圧
をホールドする。

【００３１】Ｐmax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1とな
り、パワアンプ210をバイパスするために、パワアンプ2
10の電源をオフしてスイッチ212をオンする場合には、
現状の送信出力設定値をＰ1、次に設定しようとする次
送信出力設定値をＰ2とすると、補正テーブル225によ
り、Ｐ1レベルでの検波データ224（Ｄ1）と次送信出力
設定値（Ｐ2）230とから、比較基準データＤ2と、出力
設定値がＰ2の時の利得制御増幅器208の中央値データ
（Ｄ3）とを生成し、これをＤＡ変換器227でアナログ信
号に変換してレベル比較器221に出力する。

【００３２】レベル比較器221は、ローパスフィルタ220
の出力電圧Ｖ1とＤＡ変換器227からの出力電圧とを比較
し、［Ｖ3＋Ａ（Ｖ2−Ｖ1）］（但し、Ａは固定値、Ｖ3
はＤ3に対応する利得制御増幅器308の制御の中央電圧、
Ｖ2は比較基準データＤ2に対応する基準電圧）を出力す
る。

【００３３】そして、Ｐ1からＰ2への送信出力設定値の
切替に同期して、制御器229の制御信号228により、サン
プルホールド回路222をホールドからサンプルに切り替
えて、方向性結合器213とレベル検波器219とローパスフ
ィルタ220とレベル比較器221とサンプルホールド回路22
2と利得制御増幅器208とから成る電力制御ループによ
り、レベル比較器221の比較電圧中で［Ａ（Ｖ2−Ｖ1）
＝０］となるように制御する。

【００３４】Ａ（Ｖ2−Ｖ1）＝０となったときは、制御
器229により、サンプルホールド回路222をサンプルから
ホールドに切り替え、方向性結合器213とレベル検波器2
19とローパスフィルタ220とレベル比較器221とサンプル
ホールド回路222と利得制御増幅器208とから成る電力制
御ループをオフにする。

【００３５】こうすることによって、パワアンプ210を
バイパスした直後に生じる利得変動等を補正することが
できる。

【００３６】また、Ｐout≦Ｐmax−Ｇ1−Ｇ2となり、ド
ライバアンプ209をバイパスするために、ドライバアン
プ209の電源をオフしてスイッチ211をオンする場合に
も、Ｐmax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1の場合と同様
のループ制御を行ない、ドライバアンプ209をバイパス
した直後に生じる利得変動等を補正する。

【００３７】このように、この実施形態の送信回路は、
送信出力に応じてパワアンプとドライバアンプとをバイ
パス制御し、その電源をオン／オフ制御することによ
り、低送信出力時の消費電流の削減を図ることができ、
また、補正回路によりスイッチ切替前後の送信出力の精
度を保証することができる。

【００３８】（第２の実施の形態）第２の実施形態の送
信回路では、補正回路に設けたディジタル回路で補正デ
ータの生成を行なっている。この送信回路の補正回路
は、図２に示すように、方向性結合器313の出力信号を
レベル検波するレベル検波器319と、レベル検波器319の
出力電圧を低域ろ波するローパスフィルタ320と、ロー
パスフィルタ320の出力電圧をアナログ−ディジタル変
換するＡＤ変換器321と、ＡＤ変換器321の出力データ32
2と送信出力設定値332とにより比較基準データ（Ｄ2）3
24と利得制御増幅器308の中央値データ（Ｄ3）327とを
生成する補正テーブル323と、ＡＤ変換器321の出力デー
タ322を基準データ324から減算する減算回路325と、減
算回路325の出力データに固定値Ａを乗算する乗算回路3
26と、乗算回路326の出力データと基準データ327とを加
算する加算回路328と、加算回路328の出力データを制御
器331の制御信号330に同期してディジタル−アナログ変
換するＤＡ変換器329とを備えている。その他の構成は
第１の実施形態（図１）と変わりがない。

【００３９】この送信回路の動作について説明する。入
力されたＩ信号301とＱ信号302とを直交変調し、送信出
力レベルを制御しながら送信するまでの動作は、第１の
実施形態と同じであり、また、送信出力設定値Ｐoutが
Ｐout≧Ｐmax−Ｇ1の範囲では、パワアンプ310及びドラ
イバアンプ309を作動状態とし、ＰoutがＰmax−Ｇ1−Ｇ
2＜Ｐout＜Ｐmax−Ｇ1の場合は、スイッチ312をオン
し、パワアンプ310の電源をオフしてパワアンプ310を不
作動とし、また、ＰoutがＰout≦Ｐmax−Ｇ1−Ｇ2の範
囲では、スイッチ311をオンし、ドライバアンプ309の電
源をオフして、パワアンプ310及びドライバアンプ309の
両方を不作動とすることも第１の実施形態と同じであ
る。

【００４０】次に、補正回路の動作について説明する。
方向性結合器313の結合出力は、レベル検波器319でレベ
ル検波され、その出力電圧がローパスフィルタ320で低
域ろ波された後、ＡＤ変換器321に出力され、ここでデ
ィジタルデータ322に変換されて、補正テーブル323と減
算回路325とに出力される。

【００４１】補正テーブル323では、このディジタルデ
ータ322と送信出力設定値332（Ｐout）とから、比較基
準データ（Ｄ2）324と利得制御増幅器308の中央値デー
タ（Ｄ3）327とを生成し、比較基準データ（Ｄ2）324を
減算回路325に、利得制御増幅器308の中央値データ（Ｄ
3）327を加算回路328に出力する。

【００４２】減算回路325では、比較基準データ（Ｄ2）
324から検波データ322を減算した差分を出力し、乗算回
路326は、この差分に固定値Ａを乗算し、加算回路328
は、この乗算結果と利得制御増幅器308の中央値データ
（Ｄ3）327とを加算してＤＡ変換器329に出力する。

【００４３】ＤＡ変換器329は、加算回路328の出力を、
制御器331の制御信号330に同期して、アナログ信号に変
換し、その出力電圧が利得制御増幅器308に送られて、
利得が制御される。

【００４４】送信出力設定値がＰmaxのときには、ＤＡ
変換器329は、アンテナ314の出力がＰmaxとなる初期デ
ータにより第２の利得制御増幅器308の初期電圧をホー
ルドする。Ｐout≧Ｐmax−Ｇ1の場合も、ＤＡ変換器329
は初期データによる初期電圧をホールドする。

【００４５】Ｐmax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1とな
り、パワアンプ310をバイパスするためにパワアンプ310
の電源をオフしてスイッチ312をオンする場合には、補
正テーブル323により、現状の送信出力設定値（Ｐ1）レ
ベルでの検波データ322（Ｄ1）と次送信出力設定値（Ｐ
2）332とから、次送信出力設定値Ｐ2の比較基準データ
（Ｄ2）324と、送信出力設定値がＰ2の時の利得制御増
幅器308の中央値データ（Ｄ3）327とを生成し、減算回
路325及び乗算回路326により、比較基準データと検波デ
ータ322（Ｄ1）との差分データ［Ａ（Ｄ2−Ｄ1）］を生
成し、これを加算回路328で利得制御増幅器308の中央値
データ327（Ｄ3）と加算して、利得制御増幅器308の制
御データ［Ｄ3＋Ａ（Ｄ2−Ｄ1）］を生成し、ＤＡ変換
器329でアナログ信号に変換して利得制御増幅器308の制
御電圧を生成する。

【００４６】Ｐ1からＰ2への送信出力設定値の切替に同
期して、制御器331の制御信号330により、ＤＡ変換器32
9をホールドからサンプルに切り替えて、方向性結合器3
13とレベル検波器319とローパスフィルタ320とＡＤ変換
器321と減算回路325と乗算回路326と加算回路328とＤＡ
変換器329と利得制御増幅器308とから成る電力制御ルー
プにより、制御データ中の［Ａ（Ｄ2−Ｄ1）＝０］とな
るようにループ制御を行なう。

【００４７】検波データ（Ｄ1）322が比較基準データ
（Ｄ2）と等しくなった時に、制御器331により、ＤＡ変
換器329をサンプルからホールドに切り替え、方向性結
合器313とレベル検波器319とローパスフィルタ320とＡ
Ｄ変換器321と減算回路325と乗算回路326と加算回路328
とＤＡ変換器329と利得制御増幅器308とから成る電力制
御ループをオフにする。

【００４８】こうすることによって、パワアンプ310を
バイパスした直後に生じる利得変動等を補正することが
できる。

【００４９】また、Ｐout≦Ｐmax−Ｇ1−Ｇ2となり、ド
ライバアンプ309をバイパスするために、ドライバアン
プ309の電源をオフしてスイッチ311をオンする場合に
も、Ｐmax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1の場合と同様
のループ制御を行ない、ドライバアンプ309をバイパス
した直後に生じる利得変動等を補正する。

【００５０】このように、この実施形態の送信回路は、
送信出力に応じてパワアンプとドライバアンプとをバイ
パス制御し、電源をオン／オフ制御することにより、低
送信出力時の消費電流の削減を図ることができ、また、
補正回路によりスイッチ切替前後の送信出力の精度を保
証することができる。さらに、補正回路をディジタル回
路で構成することで長時間の制御電圧ホールドが可能と
なる。

【００５１】（第３の実施の形態）第３の実施形態の送
信回路では、送信信号の利得を可変制御する利得制御増
幅器の数を、１つにしている。

【００５２】この送信回路は、図３に示すように、第２
の実施形態（図２）の回路が有している、アップミキサ
後段の第２の利得制御増幅器を取り除いて、利得制御増
幅器として１つの利得制御増幅器404だけを用い、この
利得制御増幅器404の利得を、補正回路のＤＡ変換器329
の出力電圧で可変制御している。また、補正回路では、
ＡＤ変換器420の動作を制御器430で制御し、また、加算
回路426に対して制御器331から送信出力設定値に応じた
制御データ427を送り、加算回路426が、乗算回路425の
出力データとこの制御データ427とを加算するように構
成している。その他の構成は第２の実施形態と変わりが
ない。

【００５３】この送信回路では次のように動作する。

【００５４】まず、最大送信出力時（Ｐmax）の動作に
ついて説明する。入力されたＩ信号401とＱ信号402と
は、変調器403で直交変調され、利得制御増幅器404によ
り、ＤＡ変換器428から出力される制御電圧405に応じて
可変増幅され、アップミキサ407でローカル信号406とミ
キシングされてＲＦ周波数にアップコンバートされ、ド
ライバアンプ408とパワアンプ409とにより増幅されて、
方向性結合器412を通して、アンテナ413から出力され
る。

【００５５】送信出力設定値ＰoutがＰout≧Ｐmax−Ｇ1
の範囲では、第２の実施形態と同じように、パワアンプ
409及びドライバアンプ408を作動状態とし、ＰoutがＰm
ax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1の場合は、スイッチ4
11をオンし、パワアンプ409の電源をオフしてパワアン
プ409を不作動とし、また、ＰoutがＰout≦Ｐmax−Ｇ1
−Ｇ2の範囲では、スイッチ410をオンし、ドライバアン
プ408の電源をオフして、パワアンプ409及びドライバア
ンプ408の両方を不作動とする。

【００５６】次に、補正回路の動作について説明する。
方向性結合器412の結合出力は、レベル検波器418でレベ
ル検波され、その出力電圧がローパスフィルタ419で低
域ろ波された後、ＡＤ変換器420に出力され、ここでデ
ィジタルデータ421に変換されて、補正テーブル422と減
算回路424とに出力される。

【００５７】補正テーブル422では、このディジタルデ
ータ421と送信出力設定値431（Ｐout）とから比較基準
データ（Ｄ2）423を生成して減算回路424に出力する。

【００５８】減算回路424では、比較基準データ（Ｄ2）
423から検波データ421を減算した差分を出力し、乗算回
路425は、この差分に固定値Ａを乗算し、加算回路426
は、この乗算結果と、制御器430が送信出力設定値431か
ら生成した送信基準データ427とを加算してＤＡ変換器4
28に出力する。

【００５９】ＤＡ変換器428は、加算回路426の出力を、
制御器430の制御信号429に同期して、アナログ信号に変
換し、その出力電圧が利得制御増幅器404に送られて、
利得が制御される。

【００６０】送信出力設定値ＰoutがＰout≧Ｐmax−Ｇ1
の場合に、制御器430は、送信出力設定値431に応じた出
力値データ（Ｄ3）427を生成して加算回路426に出力
し、ＤＡ変換器428は、加算回路426から入力するデータ
をアナログ信号に変換し、その制御電圧（Ｖ3）405を利
得制御増幅器404に出力する。利得制御増幅器404の利得
はこの制御電圧（Ｖ3）405で可変され、所要の送信出力
が得られる。

【００６１】この時、制御器430は、ＡＤ変換器420に制
御信号432を送り、初期値をホールドさせる。その結
果、方向性結合器412とレベル検波器418とローパスフィ
ルタ419とＡＤ変換器420と減算回路424と乗算回路425と
加算回路426とＤＡ変換器427と利得制御増幅器404とか
ら成る電力制御ループはオフになり、制御器430が加算
回路426に送る制御データ427（Ｄ3）によって送信出力
レベルが制御されることになる。

【００６２】Ｐmax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1とな
り、パワアンプ409をバイパスするためにパワアンプ409
の電源をオフしてスイッチ411をオンする場合には、制
御器430は、この切替に先立って、ＡＤ変換器420をホー
ルドからサンプルに切り替える。このとき、補正テーブ
ル422は、現状の送信出力設定値（Ｐ1）レベルでの検波
データ421（Ｄ1）と次送信出力設定値（Ｐ2）431とか
ら、次送信出力設定値Ｐ2の比較基準データ（Ｄ2）423
を生成し、減算回路424及び乗算回路425は、比較基準デ
ータと検波データ421（Ｄ1）との差分データ［Ａ（Ｄ2
−Ｄ1）］を生成し、これを加算回路426に出力する。ま
た、制御器430は、送信出力設定値がＰ2の時の利得制御
増幅器404の出力値データ（Ｄ3）427を加算回路426に出
力する。加算回路428は、これらを加算して、利得制御
増幅器404の制御データ［Ｄ3＋Ａ（Ｄ2−Ｄ1）］を生成
し、ＤＡ変換器428が、これをアナログ信号に変換して
利得制御増幅器404の制御電圧を生成する。

【００６３】Ｐ1からＰ2への送信出力設定値の切替を実
行すると、方向性結合器412とレベル検波器418とローパ
スフィルタ419とＡＤ変換器420と減算回路424と乗算回
路425と加算回路426とＤＡ変換器428と利得制御増幅器4
04とから成る電力制御ループが、制御データ中の［Ａ
（Ｄ2−Ｄ1）＝０］となるようにループ制御を行なう。

【００６４】検波データ（Ｄ1）421が比較基準データ
（Ｄ2）と等しくなった時には、制御器430は、ＡＤ変換
器420をサンプルからホールドに切り替え、方向性結合
器412とレベル検波器418とローパスフィルタ419とＡＤ
変換器420と減算回路424と乗算回路425と加算回路426と
ＤＡ変換器428と利得制御増幅器404とから成る電力制御
ループをオフにする。

【００６５】こうすることによって、パワアンプ409を
バイパスした直後に生じる利得変動等を補正することが
できる。

【００６６】また、Ｐout≦Ｐmax−Ｇ1−Ｇ2となり、ド
ライバアンプ408をバイパスするために、ドライバアン
プ408の電源をオフしてスイッチ410をオンする場合に
も、Ｐmax−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1の場合と同様
のループ制御を行ない、ドライバアンプ408をバイパス
した直後に生じる利得変動等を補正する。

【００６７】この送信回路と第２の実施形態の送信回路
との違いは、第２の実施形態の送信回路では、電力制御
ループ用の利得制御増幅器308を持ち、加算回路328で利
得制御増幅器308の中央値電圧用データを加算している
のに対して、この実施形態の送信回路では、加算回路42
6で減算回路424の出力差分データと送信電力値データと
を加算することによって、第２の実施形態の第２の利得
制御増幅器を削減している点である。

【００６８】従って、この送信回路では、送信出力に応
じてパワアンプ及びドライバアンプをバイパス制御し、
電源をオン／オフ制御することにより、低送信出力時の
消費電流の削減を図ることができ、また、補正回路によ
りスイッチ切替前後の送信出力の相対精度を保証するこ
とができ、さらに、利得制御増幅器を補正用及び出力制
御用に兼用することで部品数の削減が可能になる。

【００６９】（第４の実施の形態）第４の実施形態の送
信回路は、ドライバアンプ及びパワアンプを可変利得制
御増幅器で構成し、利得に応じて連続的に消費電流を削
減できるようにしている。この送信回路は、図４に示す
ように、利得を制御電圧515に応じて可変するドライバ
アンプ509と、利得を制御電圧517に応じて可変するパワ
アンプ510とを備えている。その他の構成は第１の実施
形態と変わりがない。

【００７０】次に、この回路の動作を説明する。まず、
最大送信出力時（Ｐmax）の動作について説明する。入
力されたＩ信号501とＱ信号502とは、変調器503で直交
変調され、第１の利得制御増幅器504により、制御器531
から出力される制御電圧505に応じて可変増幅され、ア
ップミキサ507でローカル信号506とミキシングされてＲ
Ｆ周波数にアップコンバートされ、第２の利得制御増幅
器508により、後述する補正回路のサンプルホールド回
路524の出力電圧に応じて可変増幅され、ドライバアン
プ509とパワアンプ510とにより増幅されて、方向性結合
器513を通して、アンテナ514から出力される。

【００７１】送信出力設定値ＰoutがＰout≧Ｐmax−Ｇ1
の範囲に在る間は、制御電圧517でパワアンプ510の利得
を送信出力に応じて可変制御する。また、ＰoutがＰmax
−Ｇ1−Ｇ2＜Ｐout＜Ｐmax−Ｇ1の場合は、制御信号518
でスイッチ512をオンにし、パワアンプ510の電源を電源
制御信号520でオフにすることでパワアンプ510をバイパ
ス制御し、さらに、制御電圧515によりドライバアンプ5
09の利得を送信出力に応じて可変制御する。

【００７２】また、ＰoutがＰout≦Ｐmax−Ｇ1−Ｇ2と
なった場合は、制御信号516でスイッチ511をオンにし、
ドライバアンプ509の電源を電源制御信号519でオフにす
ることでドライバアンプ509をバイパス制御する。この
ときには、制御電圧505により利得制御増幅器504の利得
を送信出力に応じて制御する。

【００７３】補正回路の動作は、第１の実施形態と同じ
である。

【００７４】従って、この送信回路では、パワアンプ及
びドライバアンプの利得の可変制御により、利得に応じ
て連続的に消費電流を削減することができ、また、パワ
アンプ及びドライバアンプのバイパス制御と、それらの
電源をオン／オフ制御することにより、低送信出力時の
消費電流を削減することができ、さらに、補正回路によ
り、スイッチ切替前後の送信出力の相対精度を保証する
ことができる。

【００７５】（第５の実施の形態）第５の実施形態の送
信回路は、第２の実施形態（図２）のドライバアンプ30
9とパワアンプ310とを可変利得制御増幅器で構成してい
る。

【００７６】この送信回路は、図５に示すように、制御
電圧615に応じて利得を可変するドライバアンプ309と、
制御電圧617に応じて利得を可変するパワアンプ610とを
備えている。その他の構成は第２の実施形態と変わりが
ない。

【００７７】この回路において、送信信号の出力レベル
を制御する動作は、第４の実施形態と同じであり、ま
た、補正回路の動作は、第２の実施形態と同じである。

【００７８】この送信回路では、パワアンプ及びドライ
バアンプの利得の可変制御により、利得に応じて連続的
に消費電流を削減することができ、また、パワアンプ及
びドライバアンプのバイパス制御と、それらの電源をオ
ン／オフ制御することにより、低送信出力時の消費電流
を削減することができ、また、補正回路により、スイッ
チ切替前後の送信出力の相対精度を保証することがで
き、さらに、この補正回路をディジタル回路で構成した
ことによって長時間の制御電圧ホールドが可能となる。

【００７９】（第６の実施の形態）第６の実施形態の送
信回路は、第３の実施形態（図３）のドライバアンプ40
8とパワアンプ409とを可変利得制御増幅器で構成してい
る。

【００８０】この送信回路は、図６に示すように、制御
電圧714に応じて利得を可変するドライバアンプ708と、
制御電圧716に応じて利得を可変するパワアンプ709とを
備えている。その他の構成は第３の実施形態と変わりが
ない。

【００８１】この回路において、送信信号の出力レベル
を制御する動作は、利得制御増幅器704が１つである点
を除いて、第４の実施形態と同じであり、また、補正回
路の動作は、第３の実施形態と同じである。

【００８２】この送信回路では、パワアンプ及びドライ
バアンプの利得の可変制御により、利得に応じて連続的
に消費電流を削減することができ、また、バイパス制御
と、電源をオン／オフ制御することにより、低送信出力
時の消費電流を削減することができ、また、補正回路に
より、スイッチ切替前後の送信出力の相対精度を保証す
ることができ、また、この補正回路をディジタル回路で
構成したことによって長時間の制御電圧ホールドが可能
となる。さらに、利得制御増幅器を補正用及び出力制御
用に兼用することで部品数の削減を図ることができる。

【００８３】

【発明の効果】以上の説明から明らかなように、本発明
の送信回路は、送信出力に応じて、パワアンプ及びドラ
イバアンプのバイパス制御と、それらの電源のオン／オ
フ制御とを行なうことにより、低送信出力時の電流消費
を減らすことができる。また、補正回路を備えることに
よって、そのバイパス制御に伴う送信出力の変動を補正
することができ、バイパス時の相対精度を保証すること
ができる。

【００８４】また、このパワアンプ及びドライバアンプ
を利得制御増幅器で構成した回路では、送信出力に応じ
て連続的に消費電流を削減することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における送信回路を示
す回路構成図、

【図２】本発明の第２の実施形態における送信回路を示
す回路構成図、

【図３】本発明の第３の実施形態における送信回路を示
す回路構成図、

【図４】本発明の第４の実施形態における送信回路を示
す回路構成図、

【図５】本発明の第５の実施形態における送信回路を示
す回路構成図、

【図６】本発明の第６の実施形態における送信回路を示
す回路構成図、

【図７】従来の送信回路を示す回路構成図である。

【符号の説明】

101、201、301、401、501、601、701 Ｉ信号 102、202、302、402、502、602、702 Ｑ信号 103、203、303、403、503、603、703 変調器 104、204、208、304、308、404、504、508、604、608、
704 利得制御増幅器 105、205、305、505、605 制御電圧 106、206、306、406、506、606、706 ローカル信号 107、207、307、407、507、607、707 アップミキサ 108、209、309、408、509、609、708 ドライバアンプ 109、210、310、409、510、610、709 パワアンプ 110、214、314、413、514、614、713 アンテナ 211、212、311、312、410、411、511、512、611、612、
710、711 スイッチ 213、313、412、513、613、712 方向性結合器 215、216、228、315、316、330、405、414、415、427、
429、432、515、516、517、518、530、615、616、617、
618、632、705、714、715、716、717、729、731、734
制御信号 217、218、317、318、416、417、519、520、619、620、
718、719 電源制御信号 219、319、418、521、621、720 レベル検波器 220、320、419、522、622、721 ローパスフィルタ 221、523 レベル比較器 222、524 サンプルホールド回路 223、321、420、525、623、722 ＡＤ変換器 224、226、322、324、327、421、423、526、528、624、
626、629、723、725 信号 225、323、422、527、625、724 補正テーブル 227、329、428、529、631、730 ＤＡ変換器 229、331、430、531、633、732 制御器 230、332、431、532、634、733 送信出力設定値 325、424、627、726 減算回路 326、425、628、727 乗算回路 328、426、630、728 加算回路

Claims

【特許請求の範囲】

【請求項１】入力するＩ信号及びＱ信号を直交変調す
る変調器と、変調器の出力信号の利得を制御電圧に応じ
て可変する出力制御用利得制御増幅器と、出力制御用利
得制御増幅器の出力信号とローカル信号とをミキシング
して送信信号の周波数をＲＦ帯域に周波数変換するアッ
プミキサと、ＲＦ帯域の送信信号を増幅するドライバア
ンプと、ドライバアンプの出力信号を増幅するパワアン
プと、パワアンプにより増幅された信号を送信するアン
テナとを具備する送信回路において、前記アップミキサの出力信号の利得を制御電圧に応じて
可変し、前記ドライバアンプに出力する補正用利得制御
増幅器と、前記ドライバアンプの入力信号をバイパスする第１のス
イッチと、前記パワアンプの入力信号をバイパスする第２のスイッ
チと、前記パワアンプの出力信号を分岐する分岐手段と、前記分岐手段からの出力信号を基に前記補正用利得制御
増幅器の制御電圧を生成する補正手段と、前記ドライバアンプ及びパワアンプの電源のオン／オ
フ、前記第１のスイッチ及び第２のスイッチのオン／オ
フ、前記出力制御用利得制御増幅器の制御並びに前記補
正手段の制御を行なう制御手段とを備えることを特徴と
する送信回路。
【請求項２】送信出力に応じて、前記第２または第１
のスイッチのオンと、前記パワアンプまたはドライバア
ンプの電源のオフとを行ない、このときの送信出力の変
動を、前記補正手段と補正用利得制御増幅器とを含む電
力制御ループにより補正することを特徴とする請求項１
に記載の送信回路。
【請求項３】前記補正手段が、前記分岐手段からの出
力信号のレベルを検波するレベル検波器と、前記レベル
検波器の出力電圧を低域ろ波するローパスフィルタと、
前記ローパスフィルタの出力電圧をアナログ−ディジタ
ル変換するＡＤ変換器と、前記ＡＤ変換器の出力データ
と送信出力設定値とに基づいてデータを生成する補正テ
ーブルと、前記補正テーブルの出力データをディジタル
−アナログ変換するＤＡ変換器と、前記ローパスフィル
タの出力電圧と前記ＤＡ変換器の出力電圧とをレベル比
較するレベル比較器と、前記レベル比較器の出力電圧を
前記制御手段の制御信号に応じてサンプルホールドし、
前記補正用利得制御増幅器に出力するサンプルホールド
回路とを具備することを特徴とする請求項１または２に
記載の送信回路。
【請求項４】前記補正手段が、前記分岐手段からの出
力信号のレベルを検波するレベル検波器と、前記レベル
検波器の出力電圧を低域ろ波するローパスフィルタと、
前記ローパスフィルタの出力電圧をアナログ−ディジタ
ル変換するＡＤ変換器と、前記ＡＤ変換器の出力データ
と送信出力設定値とに基づいてデータを生成する補正テ
ーブルと、前記ＡＤ変換器の出力データを前記補正テー
ブルが生成した第１の基準データから減算する減算回路
と、前記減算回路の出力データに固定データを乗算する
乗算回路と、前記乗算回路の出力データと前記補正テー
ブルが生成した第２の基準データとを加算する加算回路
と、前記加算回路の出力データをディジタル−アナログ
変換して前記補正用利得制御増幅器に出力するＤＡ変換
器とを具備することを特徴とする請求項１または２に記
載の送信回路。
【請求項５】入力するＩ信号及びＱ信号を直交変調す
る変調器と、変調器の出力信号の利得を制御電圧に応じ
て可変する利得制御増幅器と、利得制御増幅器の出力信
号とローカル信号とをミキシングして送信信号の周波数
をＲＦ帯域に周波数変換するアップミキサと、ＲＦ帯域
の送信信号を増幅するドライバアンプと、ドライバアン
プの出力信号を増幅するパワアンプと、パワアンプによ
り増幅された信号を送信するアンテナとを具備する送信
回路において、前記ドライバアンプの入力信号をバイパスする第１のス
イッチと、前記パワアンプの入力信号をバイパスする第２のスイッ
チと、前記パワアンプの出力信号を分岐する分岐手段と、前記分岐手段からの出力信号を基に前記利得制御増幅器
の制御電圧を生成する補正手段と、前記ドライバアンプ及びパワアンプの電源のオン／オ
フ、前記第１のスイッチ及び第２のスイッチのオン／オ
フ並びに前記補正手段の制御を行なう制御手段とを備え
ることを特徴とする送信回路。
【請求項６】送信出力に応じて、前記第２または第１
のスイッチのオンと、前記パワアンプまたはドライバア
ンプの電源のオフとを行ない、このときの送信出力の変
動を、前記補正手段と利得制御増幅器とを含む電力制御
ループにより補正することを特徴とする請求項５に記載
の送信回路。
【請求項７】前記補正手段が、前記分岐手段からの出
力信号のレベルを検波するレベル検波器と、前記レベル
検波器の出力電圧を低域ろ波するローパスフィルタと、
前記ローパスフィルタの出力電圧をアナログ−ディジタ
ル変換するＡＤ変換器と、前記ＡＤ変換器の出力データ
と送信出力設定値とに基づいて基準データを生成する補
正テーブルと、前記ＡＤ変換器の出力データを前記補正
テーブルが生成した基準データから減算する減算回路
と、前記減算回路の出力データに固定データを乗算する
乗算回路と、前記乗算回路の出力データと前記制御手段
から出力された基準データとを加算する加算回路と、前
記加算回路の出力データをディジタル−アナログ変換し
て前記利得制御増幅器に出力するＤＡ変換器とを具備す
ることを特徴とする請求項５または６に記載の送信回
路。
【請求項８】前記ドライバアンプ及びパワアンプが、
制御電圧に応じて利得を可変する利得制御アンプである
ことを特徴とする請求項１、２、３、４、５、６または
７に記載の送信回路。