JPH10303651A - 周波数変換用半導体集積回路 - Google Patents
周波数変換用半導体集積回路Info
- Publication number
- JPH10303651A JPH10303651A JP9120273A JP12027397A JPH10303651A JP H10303651 A JPH10303651 A JP H10303651A JP 9120273 A JP9120273 A JP 9120273A JP 12027397 A JP12027397 A JP 12027397A JP H10303651 A JPH10303651 A JP H10303651A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- capacitor
- ground potential
- frequency
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 強誘電体を用いた高コストのコンデンサを採
用せず、電界効果トランジスタのソース電極と接地電位
との間において、寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制し、周波数変換利得を改善す
る。 【解決手段】 周波数変換のための電界効果トランジス
タ（ＦＥＴ）２のソース電極が接地電位接続端子１８を
介して接地電位に接続される周波数変換用集積回路にお
いて、集積回路１の外に、上記ＦＥＴ２のソース電極−
接地電位間に存在する主に寄生インダクタンス２３によ
る低周波域のインピーダンスを低下させるために、例え
ば２００ｐＦ〜１０００ｐＦの外部コンデンサ３０を接
続すると共に、集積回路１内に、寄生インダクタンス２
３，３２により生じる高周波域のインピーダンスを低下
させるために、例えば３０ｐＦ〜５０ｐＦの内部コンデ
ンサ３１を形成する。これにより、広帯域の周波数にお
いて低インピーダンス特性、そして良好な変換利得を得
ることができる。
用せず、電界効果トランジスタのソース電極と接地電位
との間において、寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制し、周波数変換利得を改善す
る。 【解決手段】 周波数変換のための電界効果トランジス
タ（ＦＥＴ）２のソース電極が接地電位接続端子１８を
介して接地電位に接続される周波数変換用集積回路にお
いて、集積回路１の外に、上記ＦＥＴ２のソース電極−
接地電位間に存在する主に寄生インダクタンス２３によ
る低周波域のインピーダンスを低下させるために、例え
ば２００ｐＦ〜１０００ｐＦの外部コンデンサ３０を接
続すると共に、集積回路１内に、寄生インダクタンス２
３，３２により生じる高周波域のインピーダンスを低下
させるために、例えば３０ｐＦ〜５０ｐＦの内部コンデ
ンサ３１を形成する。これにより、広帯域の周波数にお
いて低インピーダンス特性、そして良好な変換利得を得
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は周波数変換用半導体
集積回路、特に準マイクロ波帯等の高周波信号を取り扱
う無線送受信機に用いられ、集積回路化された周波数変
換回路の構成に関する。
集積回路、特に準マイクロ波帯等の高周波信号を取り扱
う無線送受信機に用いられ、集積回路化された周波数変
換回路の構成に関する。
【０００２】
【従来の技術】準マイクロ波帯等の高周波信号の周波数
変換回路には、例えばＧaＡs化合物半導体を用いたデュ
アルゲート構造の電界効果トランジスタ（ＦＥＴ−Fiel
d Effect Transistor）等を利用して集積回路（ＩＣ）
化したものがあり、この周波数変換用半導体集積回路の
一例が図３に示されている。
変換回路には、例えばＧaＡs化合物半導体を用いたデュ
アルゲート構造の電界効果トランジスタ（ＦＥＴ−Fiel
d Effect Transistor）等を利用して集積回路（ＩＣ）
化したものがあり、この周波数変換用半導体集積回路の
一例が図３に示されている。
【０００３】図３において、集積回路部１内にデプレッ
ションモードのＦＥＴ２が形成され、このＦＥＴ２の第
１ゲート側（図の下側）の端子３には、インピーダンス
整合回路４を介して高周波信号源５が接続され、この高
周波信号源５には、図示の抵抗６が内部インピーダンス
として存在する。一方、上記ＦＥＴ２の第２ゲート側
（図の上側）の端子７には、インピーダンス整合回路８
を介して局部発振信号源９が接続され、この局部発振信
号源９には、図示の抵抗１０が内部インピーダンスとし
て存在する。
ションモードのＦＥＴ２が形成され、このＦＥＴ２の第
１ゲート側（図の下側）の端子３には、インピーダンス
整合回路４を介して高周波信号源５が接続され、この高
周波信号源５には、図示の抵抗６が内部インピーダンス
として存在する。一方、上記ＦＥＴ２の第２ゲート側
（図の上側）の端子７には、インピーダンス整合回路８
を介して局部発振信号源９が接続され、この局部発振信
号源９には、図示の抵抗１０が内部インピーダンスとし
て存在する。
【０００４】上記ＦＥＴ２のドレイン側の端子１２に
は、インピーダンス整合回路１３を介して出力端子１４
が設けられると共に、インダクタ１５を介して直流バイ
アス電圧を供給するためのバイアス供給端子１６が設け
られる。上記のインダクタ１５は、高周波遮断用チョー
クコイルとして機能しており、高周波域では十分に高い
インピーダンスとなるように設定される。
は、インピーダンス整合回路１３を介して出力端子１４
が設けられると共に、インダクタ１５を介して直流バイ
アス電圧を供給するためのバイアス供給端子１６が設け
られる。上記のインダクタ１５は、高周波遮断用チョー
クコイルとして機能しており、高周波域では十分に高い
インピーダンスとなるように設定される。
【０００５】上記ＦＥＴ２のソース側には、接地電位に
接続するための端子１８との間に、このＦＥＴ２のドレ
イン−バイアス電流を設定するための抵抗１９が接続さ
れ、またこの端子１８と上記ＦＥＴ２の第１ゲートとの
間に抵抗２０、第２ゲートとの間に抵抗２１が接続され
る。この抵抗２０，２１は、上記第１ゲート、第２ゲー
トに所定の直流バイアス電圧を印加するために設けられ
る。
接続するための端子１８との間に、このＦＥＴ２のドレ
イン−バイアス電流を設定するための抵抗１９が接続さ
れ、またこの端子１８と上記ＦＥＴ２の第１ゲートとの
間に抵抗２０、第２ゲートとの間に抵抗２１が接続され
る。この抵抗２０，２１は、上記第１ゲート、第２ゲー
トに所定の直流バイアス電圧を印加するために設けられ
る。
【０００６】このような集積回路１では、上記端子１８
と接地電位との間に、ＩＣパッケージの実装部材である
ボンデイングワイヤ及びリードが形成されるので、これ
らのインダクタンス成分の和としての寄生インダクタン
ス２３が存在することになる。そして、この寄生インダ
クタンス２３の存在により生じるインピーダンス成分を
低減するために、上記ＦＥＴ２のソースと接地電位との
間に、この寄生インダクタンス２３と直列となるように
コンデンサ２４が配置される。
と接地電位との間に、ＩＣパッケージの実装部材である
ボンデイングワイヤ及びリードが形成されるので、これ
らのインダクタンス成分の和としての寄生インダクタン
ス２３が存在することになる。そして、この寄生インダ
クタンス２３の存在により生じるインピーダンス成分を
低減するために、上記ＦＥＴ２のソースと接地電位との
間に、この寄生インダクタンス２３と直列となるように
コンデンサ２４が配置される。
【０００７】即ち、当該周波数変換回路で、周波数変換
時の利得（変換利得）を確保するためには、上記ＦＥＴ
２のソースと接地電位との間のインピーダンスは所要周
波数で低下させる必要がある。しかし、上記寄生インダ
クタンス２３の存在により、高い周波数になる程、高く
なるインピーダンス成分が生じる。そこで、上記ＦＥＴ
２のソース側にコンデンサ２４を設け、これによって低
インピーダンス特性を得るようにしている。
時の利得（変換利得）を確保するためには、上記ＦＥＴ
２のソースと接地電位との間のインピーダンスは所要周
波数で低下させる必要がある。しかし、上記寄生インダ
クタンス２３の存在により、高い周波数になる程、高く
なるインピーダンス成分が生じる。そこで、上記ＦＥＴ
２のソース側にコンデンサ２４を設け、これによって低
インピーダンス特性を得るようにしている。
【０００８】このコンデンサ２４は、周波数変換におい
て広帯域での低インピーダンス特性を得るために大容量
とされ、例えば特殊工程で生成される比誘電率の高い誘
電体、いわゆる強誘電体を電極間に用いたコンデンサが
使用される。この強誘電体として、ＢＳＴ（Barium Str
ontium Titanium）があり、これを採用した場合は通常
の集積回路で多用される誘電体としてのＳｉＮ（Silico
n Nitride）に比べて僅か２％の面積で同一容量を実現
できることから、例えば４００ｐＦ以上の容量が集積回
路内に形成される。
て広帯域での低インピーダンス特性を得るために大容量
とされ、例えば特殊工程で生成される比誘電率の高い誘
電体、いわゆる強誘電体を電極間に用いたコンデンサが
使用される。この強誘電体として、ＢＳＴ（Barium Str
ontium Titanium）があり、これを採用した場合は通常
の集積回路で多用される誘電体としてのＳｉＮ（Silico
n Nitride）に比べて僅か２％の面積で同一容量を実現
できることから、例えば４００ｐＦ以上の容量が集積回
路内に形成される。
【０００９】
【発明が解決しようとする課題】しかしながら、上記周
波数変換用半導体集積回路において上記コンデンサ２４
を強誘電体のＢＳＴで形成する場合は、上述のように、
ＳｉＮで形成する場合と比較して単位面積当りの容量が
５０倍となる利点があるが、複雑な半導体製造プロセス
工程となるため、製造コストが高くなるという問題があ
る。一方、上記のＳｉＮの誘電体を用いて同等の大容量
のコンデンサ２４を集積回路内に形成することも、集積
回路の実装パッケージサイズの制約があり、またチップ
コストが上昇すること等から実現が困難である。
波数変換用半導体集積回路において上記コンデンサ２４
を強誘電体のＢＳＴで形成する場合は、上述のように、
ＳｉＮで形成する場合と比較して単位面積当りの容量が
５０倍となる利点があるが、複雑な半導体製造プロセス
工程となるため、製造コストが高くなるという問題があ
る。一方、上記のＳｉＮの誘電体を用いて同等の大容量
のコンデンサ２４を集積回路内に形成することも、集積
回路の実装パッケージサイズの制約があり、またチップ
コストが上昇すること等から実現が困難である。
【００１０】このため、図４に示されるように、上記コ
ンデンサ２４と同等のものを集積回路の外に配置するこ
とも考えられる。即ち、図４の例は、上記ＦＥＴ２のソ
ース側に端子２６を設け、この端子２６と接地電位との
間に大容量の外部コンデンサ２７を配置するものであ
る。しかし、このような構成の回路でも、ＩＣパッケー
ジの実装部材であるボンデイングワイヤやリードのイン
ダクタンス、このリードからコンデンサ２７に至るまで
の配線インダクタンス、そして外部コンデンサ２７にあ
る寄生インダクタンスの総和である寄生インダクタンス
２８が存在し、この寄生インダクタンス２８のインピー
ダンスによって上記低インピーダンス特性が阻害される
ことになる。
ンデンサ２４と同等のものを集積回路の外に配置するこ
とも考えられる。即ち、図４の例は、上記ＦＥＴ２のソ
ース側に端子２６を設け、この端子２６と接地電位との
間に大容量の外部コンデンサ２７を配置するものであ
る。しかし、このような構成の回路でも、ＩＣパッケー
ジの実装部材であるボンデイングワイヤやリードのイン
ダクタンス、このリードからコンデンサ２７に至るまで
の配線インダクタンス、そして外部コンデンサ２７にあ
る寄生インダクタンスの総和である寄生インダクタンス
２８が存在し、この寄生インダクタンス２８のインピー
ダンスによって上記低インピーダンス特性が阻害される
ことになる。
【００１１】即ち、上記寄生インダクタンス２８のイン
ピーダンスが外部コンデンサ２７のインピーダンスと比
較して十分低い周波数では周波数変換の変換利得に影響
を及ぼさないが、周波数の上昇につれ、外部コンデンサ
２７の低インピーダンス状態が寄生インダクタンス２８
のインピーダンス増加によって阻害され、いわゆる外部
コンデンサ２７によるバイパス効果が得られなくなる。
ピーダンスが外部コンデンサ２７のインピーダンスと比
較して十分低い周波数では周波数変換の変換利得に影響
を及ぼさないが、周波数の上昇につれ、外部コンデンサ
２７の低インピーダンス状態が寄生インダクタンス２８
のインピーダンス増加によって阻害され、いわゆる外部
コンデンサ２７によるバイパス効果が得られなくなる。
【００１２】図５には、上記図４の回路において、外部
コンデンサ２７の容量を４７０ｐＦとし、高周波信号源
５の周波数を８２０ＭＨｚ、局部発振信号源９の周波数
を６９０ＭＨｚ、出力の中間周波数を１３０ＭＨｚと想
定した場合のＦＥＴ２のソースと接地電位間のインピー
ダンスのシミュレーション結果が示されている。この図
から理解されるように、周波数が高くなる程、インピー
ダンスが増加しており、従って変換利得においても周波
数の上昇に伴う低下が著しくなることになる。この変換
利得の低下は、上記の寄生インダクタンス２８に起因す
るため、上記の外部コンデンサ２７の容量値を変更した
としても解消されることはなく、外部コンデンサ２７の
接続のみでは上記不都合を解決することができない。
コンデンサ２７の容量を４７０ｐＦとし、高周波信号源
５の周波数を８２０ＭＨｚ、局部発振信号源９の周波数
を６９０ＭＨｚ、出力の中間周波数を１３０ＭＨｚと想
定した場合のＦＥＴ２のソースと接地電位間のインピー
ダンスのシミュレーション結果が示されている。この図
から理解されるように、周波数が高くなる程、インピー
ダンスが増加しており、従って変換利得においても周波
数の上昇に伴う低下が著しくなることになる。この変換
利得の低下は、上記の寄生インダクタンス２８に起因す
るため、上記の外部コンデンサ２７の容量値を変更した
としても解消されることはなく、外部コンデンサ２７の
接続のみでは上記不都合を解決することができない。
【００１３】本発明は、上記問題点を解決するためにな
されたもので、その目的は、強誘電体を用いた高コスト
のコンデンサを採用することなく、電界効果トランジス
タのソース電極と接地電位との間において、ＩＣパッケ
ージの実装部材の寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制し、周波数変換利得に悪影響を
与えることのない周波数変換用半導体集積回路を提供す
ることにある。
されたもので、その目的は、強誘電体を用いた高コスト
のコンデンサを採用することなく、電界効果トランジス
タのソース電極と接地電位との間において、ＩＣパッケ
ージの実装部材の寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制し、周波数変換利得に悪影響を
与えることのない周波数変換用半導体集積回路を提供す
ることにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、第１請求項の発明は、周波数変換のための電界効果
トランジスタを有し、この電界効果トランジスタのソー
ス電極が接地電位接続端子を介して集積回路外部の接地
電位に接続される周波数変換用半導体集積回路におい
て、上記電界効果トランジスタのソース電極側に外部へ
のコンデンサ接続端子を設け、このコンデンサ接続端子
と接地電位との間に、この電界効果トランジスタのソー
ス電極−接地電位間で生じる所定周波数帯域のインピー
ダンスを低下させるための外部コンデンサを接続し、上
記電界効果トランジスタのソース電極と上記接地電位接
続端子との間に、この電界効果トランジスタのソース電
極−接地電位間で生じる上記外部コンデンサの対象周波
数とは異なる周波数帯域のインピーダンスを低下させる
ための内部コンデンサを形成したことを特徴とする。第
２請求項の発明は、上記外部コンデンサを、５０ＭＨｚ
〜３００ＭＨｚの低周波域でのインピーダンスを低下さ
せるために、２００ｐＦ〜１０００ｐＦの容量とし、上
記内部コンデンサは、６５０ＭＨｚ〜１．２ＧＨｚの高
周波域のインピーダンスを低下させるために、３０ｐＦ
〜５０ｐＦの容量としたことを特徴とする。第３請求項
の発明は、上記外部コンデンサを、５０ＭＨｚ〜３００
ＭＨｚの低周波域でのインピーダンスを低下させるため
に、２００ｐＦ〜１０００ｐＦの容量とし、上記内部コ
ンデンサは、１．３ＧＨｚ〜１．７ＧＨｚの高周波域の
インピーダンスを低下させるために、１０ｐＦ〜２５ｐ
Ｆの容量としたことを特徴とする。
に、第１請求項の発明は、周波数変換のための電界効果
トランジスタを有し、この電界効果トランジスタのソー
ス電極が接地電位接続端子を介して集積回路外部の接地
電位に接続される周波数変換用半導体集積回路におい
て、上記電界効果トランジスタのソース電極側に外部へ
のコンデンサ接続端子を設け、このコンデンサ接続端子
と接地電位との間に、この電界効果トランジスタのソー
ス電極−接地電位間で生じる所定周波数帯域のインピー
ダンスを低下させるための外部コンデンサを接続し、上
記電界効果トランジスタのソース電極と上記接地電位接
続端子との間に、この電界効果トランジスタのソース電
極−接地電位間で生じる上記外部コンデンサの対象周波
数とは異なる周波数帯域のインピーダンスを低下させる
ための内部コンデンサを形成したことを特徴とする。第
２請求項の発明は、上記外部コンデンサを、５０ＭＨｚ
〜３００ＭＨｚの低周波域でのインピーダンスを低下さ
せるために、２００ｐＦ〜１０００ｐＦの容量とし、上
記内部コンデンサは、６５０ＭＨｚ〜１．２ＧＨｚの高
周波域のインピーダンスを低下させるために、３０ｐＦ
〜５０ｐＦの容量としたことを特徴とする。第３請求項
の発明は、上記外部コンデンサを、５０ＭＨｚ〜３００
ＭＨｚの低周波域でのインピーダンスを低下させるため
に、２００ｐＦ〜１０００ｐＦの容量とし、上記内部コ
ンデンサは、１．３ＧＨｚ〜１．７ＧＨｚの高周波域の
インピーダンスを低下させるために、１０ｐＦ〜２５ｐ
Ｆの容量としたことを特徴とする。
【００１５】上記の構成によれば、集積回路外の外部コ
ンデンサにより、電界効果トランジスタ（ＦＥＴ）のソ
ース電極と接地電位との間の寄生インダクタンスにより
生じる例えば低周波域のインピーダンス成分を低下させ
ることができ、また内部コンデンサにより、上記寄生イ
ンダクタンスにより生じる高周波域のインピーダンス成
分を低下させることができる。従って、誘電体を用いた
安価なコンデンサを採用した場合でも、周波数変換回路
における広帯域での変換利得の周波数特性を改善するこ
とができる。
ンデンサにより、電界効果トランジスタ（ＦＥＴ）のソ
ース電極と接地電位との間の寄生インダクタンスにより
生じる例えば低周波域のインピーダンス成分を低下させ
ることができ、また内部コンデンサにより、上記寄生イ
ンダクタンスにより生じる高周波域のインピーダンス成
分を低下させることができる。従って、誘電体を用いた
安価なコンデンサを採用した場合でも、周波数変換回路
における広帯域での変換利得の周波数特性を改善するこ
とができる。
【００１６】
【発明の実施の形態】図１には、実施形態例に係る周波
数変換用半導体集積回路の一例が示されており、上記従
来の回路と同一の部材には同一番号を付している。図１
に示されるように、集積回路部１内のＦＥＴ２はＧaＡs
化合物半導体を用いたデュアルゲート構造でデプレッシ
ョンモードの電界効果トランジスタであり、このＦＥＴ
２の第１ゲート側の端子３に、インピーダンス整合回路
４を介して高周波信号源５、第２ゲート側の端子７に、
インピーダンス整合回路８を介して局部発振信号源９が
接続される。図示の抵抗６は、上記高周波信号源５の内
部インピーダンス、他方の抵抗１０は上記局部発振信号
源９の内部インピーダンスである。
数変換用半導体集積回路の一例が示されており、上記従
来の回路と同一の部材には同一番号を付している。図１
に示されるように、集積回路部１内のＦＥＴ２はＧaＡs
化合物半導体を用いたデュアルゲート構造でデプレッシ
ョンモードの電界効果トランジスタであり、このＦＥＴ
２の第１ゲート側の端子３に、インピーダンス整合回路
４を介して高周波信号源５、第２ゲート側の端子７に、
インピーダンス整合回路８を介して局部発振信号源９が
接続される。図示の抵抗６は、上記高周波信号源５の内
部インピーダンス、他方の抵抗１０は上記局部発振信号
源９の内部インピーダンスである。
【００１７】上記ＦＥＴ２のドレイン側の端子１２に
は、インピーダンス整合回路１３を介して出力端子１４
が設けられ、また高周波遮断用チョークコイルとして機
能するインダクタ１５を介して直流バイアス電圧を供給
するためのバイアス供給端子１６が設けられる。
は、インピーダンス整合回路１３を介して出力端子１４
が設けられ、また高周波遮断用チョークコイルとして機
能するインダクタ１５を介して直流バイアス電圧を供給
するためのバイアス供給端子１６が設けられる。
【００１８】上記ＦＥＴ２のソース側には、外部の接地
電位に接続するための端子（接地電位接続端子）１８と
の間に、このＦＥＴ２のドレイン−バイアス電流を設定
するための抵抗１９が接続され、またこの端子１８と上
記ＦＥＴ２の第１ゲートとの間に抵抗２０、第２ゲート
との間に抵抗２１が接続される。この抵抗２０，２１に
より、上記第１ゲート、第２ゲートに所定の直流バイア
ス電圧を印加することとなる。このような構成の周波数
変換回路によれば、例えば上記高周波信号源５から８２
０ＭＨｚの高周波信号を、上記局部発振信号源９から６
９０ＭＨｚの局部発振信号をＦＥＴ１の各ゲートに与え
ることにより、出力端子１４から１３０ＭＨｚの中間周
波数信号を得ることができる。
電位に接続するための端子（接地電位接続端子）１８と
の間に、このＦＥＴ２のドレイン−バイアス電流を設定
するための抵抗１９が接続され、またこの端子１８と上
記ＦＥＴ２の第１ゲートとの間に抵抗２０、第２ゲート
との間に抵抗２１が接続される。この抵抗２０，２１に
より、上記第１ゲート、第２ゲートに所定の直流バイア
ス電圧を印加することとなる。このような構成の周波数
変換回路によれば、例えば上記高周波信号源５から８２
０ＭＨｚの高周波信号を、上記局部発振信号源９から６
９０ＭＨｚの局部発振信号をＦＥＴ１の各ゲートに与え
ることにより、出力端子１４から１３０ＭＨｚの中間周
波数信号を得ることができる。
【００１９】この周波数変換回路では、上記端子１８と
接地電位との間に、ＩＣパッケージの実装部材であるボ
ンデイングワイヤ及びリードが形成され、これらのイン
ダクタンス成分の和としての寄生インダクタンス２３が
存在する。
接地電位との間に、ＩＣパッケージの実装部材であるボ
ンデイングワイヤ及びリードが形成され、これらのイン
ダクタンス成分の和としての寄生インダクタンス２３が
存在する。
【００２０】そして、当該例では、上記ＦＥＴ２のソー
ス側に端子（コンデンサ接続端子）２６を設け、この端
子２６と接地電位との間に外部コンデンサ３０を外付け
配置し、かつ集積回路１内において、上記ＦＥＴ２のソ
ースと端子１８との間に、内部コンデンサ３１を抵抗１
９と並列接続となるように形成する。
ス側に端子（コンデンサ接続端子）２６を設け、この端
子２６と接地電位との間に外部コンデンサ３０を外付け
配置し、かつ集積回路１内において、上記ＦＥＴ２のソ
ースと端子１８との間に、内部コンデンサ３１を抵抗１
９と並列接続となるように形成する。
【００２１】しかし、この場合には、図４の場合と同様
に、ＩＣパッケージの実装部材であるボンデイングワイ
ヤやリードのインダクタンス、このリードからこの外部
コンデンサ３０に至るまでの配線インダクタンス、そし
て外部コンデンサ３０にある寄生インダクタンスの総和
としての寄生インダクタンス３２が、上記端子２６と接
地電位との間に存在することになる。この寄生インダク
タンス３２と上記の寄生インダクタンス２３を比較する
と、寄生インダクタンス２３の方が接地電位専用のボン
ディングワイヤやリード部となるため、寄生インダクタ
ンス３２よりも低いインダクタンス値となる。
に、ＩＣパッケージの実装部材であるボンデイングワイ
ヤやリードのインダクタンス、このリードからこの外部
コンデンサ３０に至るまでの配線インダクタンス、そし
て外部コンデンサ３０にある寄生インダクタンスの総和
としての寄生インダクタンス３２が、上記端子２６と接
地電位との間に存在することになる。この寄生インダク
タンス３２と上記の寄生インダクタンス２３を比較する
と、寄生インダクタンス２３の方が接地電位専用のボン
ディングワイヤやリード部となるため、寄生インダクタ
ンス３２よりも低いインダクタンス値となる。
【００２２】そこで、当該例では、上記の外部コンデン
サ３０を、５０ＭＨｚ〜３００ＭＨｚの低周波域でのイ
ンピーダンスを低下させるために、２００ｐＦ〜１００
０ｐＦの容量とし、上記内部コンデンサ３１を、６５０
ＭＨｚ〜１．２ＧＨｚの高周波域でのインピーダンスを
低下させるために、３０ｐＦ〜５０ｐＦの容量として、
広帯域でインピーダンスが低下するようにしている。
サ３０を、５０ＭＨｚ〜３００ＭＨｚの低周波域でのイ
ンピーダンスを低下させるために、２００ｐＦ〜１００
０ｐＦの容量とし、上記内部コンデンサ３１を、６５０
ＭＨｚ〜１．２ＧＨｚの高周波域でのインピーダンスを
低下させるために、３０ｐＦ〜５０ｐＦの容量として、
広帯域でインピーダンスが低下するようにしている。
【００２３】即ち、上記外部コンデンサ３０は容量の制
限がないので、大きな容量が必要となる低周波域のイン
ピーダンス低下の役割を外部コンデンサ３０で行わせ、
一方小さな容量でよい高周波域のインピーダンス低下の
役割を内部コンデンサ３１にて行わせるようにする。従
って、ＳｉＮの誘電体を電極間に用いて占有面積の小さ
な内部コンデンサ３１とすることができ、集積回路１内
に内部コンデンサ３１を無理なく形成できるという利点
がある。
限がないので、大きな容量が必要となる低周波域のイン
ピーダンス低下の役割を外部コンデンサ３０で行わせ、
一方小さな容量でよい高周波域のインピーダンス低下の
役割を内部コンデンサ３１にて行わせるようにする。従
って、ＳｉＮの誘電体を電極間に用いて占有面積の小さ
な内部コンデンサ３１とすることができ、集積回路１内
に内部コンデンサ３１を無理なく形成できるという利点
がある。
【００２４】上記の外部コンデンサ３０によれば、上記
寄生インダクタンス２３によるインピーダンスが影響を
及ぼし、上記の寄生インダクタンス３２によるインピー
ダンスが影響を及ぼさない比較的低い周波数（例えば５
０ＭＨｚ〜３００ＭＨｚ）において、変換利得を維持す
ることができる。なお、上記ＦＥＴ２のソースに接続さ
れている抵抗１９のインピーダンス特性は、周波数に依
存しない。
寄生インダクタンス２３によるインピーダンスが影響を
及ぼし、上記の寄生インダクタンス３２によるインピー
ダンスが影響を及ぼさない比較的低い周波数（例えば５
０ＭＨｚ〜３００ＭＨｚ）において、変換利得を維持す
ることができる。なお、上記ＦＥＴ２のソースに接続さ
れている抵抗１９のインピーダンス特性は、周波数に依
存しない。
【００２５】また、上記の内部コンデンサ３１によれ
ば、主に上記寄生インダクタンス３２によってインピー
ダンスが上昇する高周波域（例えば６５０ＭＨｚ〜１．
２ＧＨｚ）おいて、インピーダンスを低下させることが
でき、変換利得を良好な状態に維持することができる。
ば、主に上記寄生インダクタンス３２によってインピー
ダンスが上昇する高周波域（例えば６５０ＭＨｚ〜１．
２ＧＨｚ）おいて、インピーダンスを低下させることが
でき、変換利得を良好な状態に維持することができる。
【００２６】図２には、上記外部コンデンサ３０の容量
を４７０ｐＦ、内部コンデンサ３１の容量を３５ｐＦと
した場合のＦＥＴ２のソースと接地電位間のインピーダ
ンスのシミュレーション結果が示されており、これは上
記図５の場合と同様に、高周波信号源５の周波数を８２
０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨｚ、
中間周波数を１３０ＭＨｚとしたものである。この図か
ら理解されるように、１３０ＭＨｚ、６９０ＭＨｚ、８
２０ＭＨｚ等の所望の周波数で、他の周波数と比べてイ
ンピーダンスが遥かに低くなっている。
を４７０ｐＦ、内部コンデンサ３１の容量を３５ｐＦと
した場合のＦＥＴ２のソースと接地電位間のインピーダ
ンスのシミュレーション結果が示されており、これは上
記図５の場合と同様に、高周波信号源５の周波数を８２
０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨｚ、
中間周波数を１３０ＭＨｚとしたものである。この図か
ら理解されるように、１３０ＭＨｚ、６９０ＭＨｚ、８
２０ＭＨｚ等の所望の周波数で、他の周波数と比べてイ
ンピーダンスが遥かに低くなっている。
【００２７】従って、上記外部コンデンサ３０と内部コ
ンデンサ３１が広帯域で補完し合うことにより、ＦＥＴ
のソース電極と接地電位との間の低インピーダンス特性
が得られ、図４の回路と比較すると、周波数変換の周波
数特性を高周波域で改善することができる。
ンデンサ３１が広帯域で補完し合うことにより、ＦＥＴ
のソース電極と接地電位との間の低インピーダンス特性
が得られ、図４の回路と比較すると、周波数変換の周波
数特性を高周波域で改善することができる。
【００２８】更に、上記図１と等価の回路と図４と等価
の回路を表面実装プラスチックパッケージ（外形２．９
ｍｍ×１．６ｍｍ）に実装し、上記外部コンデンサ２７
及び３０として、小型チップコンデンサ（外形１．６ｍ
ｍ×０．８ｍｍ）を適用した場合を想定したシミュレー
ションによる変換利得は、高周波信号源５の周波数を８
２０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨ
ｚ、中間周波数を１３０ＭＨｚとした条件において、図
１の回路では１４．６ｄＢ、図４の回路では５．７ｄＢ
という結果となり、図４の回路と比べると、図１の回路
の方が周波数変換利得の明確な改善がみられた。
の回路を表面実装プラスチックパッケージ（外形２．９
ｍｍ×１．６ｍｍ）に実装し、上記外部コンデンサ２７
及び３０として、小型チップコンデンサ（外形１．６ｍ
ｍ×０．８ｍｍ）を適用した場合を想定したシミュレー
ションによる変換利得は、高周波信号源５の周波数を８
２０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨ
ｚ、中間周波数を１３０ＭＨｚとした条件において、図
１の回路では１４．６ｄＢ、図４の回路では５．７ｄＢ
という結果となり、図４の回路と比べると、図１の回路
の方が周波数変換利得の明確な改善がみられた。
【００２９】また、上記外部コンデンサ３０と内部コン
デンサ３１の容量は、外部コンデンサ３０を、上記と同
様に５０ＭＨｚ〜３００ＭＨｚの低周波域でのインピー
ダンスを低下させるために、２００ｐＦ〜１０００ｐＦ
の容量とし、一方の内部コンデンサ３１については、
１．３ＧＨｚ〜１．７ＧＨｚの高周波域のインピーダン
スを低下させるために、１０ｐＦ〜２５ｐＦの容量とす
ることもでき、このような周波数範囲でも、低インピー
ダンス特性として良好な周波数変換利得を得ることが可
能である。
デンサ３１の容量は、外部コンデンサ３０を、上記と同
様に５０ＭＨｚ〜３００ＭＨｚの低周波域でのインピー
ダンスを低下させるために、２００ｐＦ〜１０００ｐＦ
の容量とし、一方の内部コンデンサ３１については、
１．３ＧＨｚ〜１．７ＧＨｚの高周波域のインピーダン
スを低下させるために、１０ｐＦ〜２５ｐＦの容量とす
ることもでき、このような周波数範囲でも、低インピー
ダンス特性として良好な周波数変換利得を得ることが可
能である。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
周波数変換のためのＦＥＴのソース電極が接地電位接続
端子を介して集積回路外部の接地電位に接続される周波
数変換用半導体集積回路において、集積回路外に、上記
ＦＥＴのソース電極−接地電位間で生じる所定周波数帯
域のインピーダンスを低下させるための外部コンデンサ
を接続すると共に、集積回路内に、この外部コンデンサ
の対象周波数とは異なる周波数帯域のインピーダンスを
低下させるための内部コンデンサを形成したので、強誘
電体を電極間に用いたコンデンサを採用することなく、
ＦＥＴのソース電極と接地電位間において、ＩＣパッケ
ージの実装部材の寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制して、特に高周波域において周
波数変換利得を大幅に改善することができる。しかも、
周波数変換用半導体集積回路を低コストで製作できると
いう利点がある。
周波数変換のためのＦＥＴのソース電極が接地電位接続
端子を介して集積回路外部の接地電位に接続される周波
数変換用半導体集積回路において、集積回路外に、上記
ＦＥＴのソース電極−接地電位間で生じる所定周波数帯
域のインピーダンスを低下させるための外部コンデンサ
を接続すると共に、集積回路内に、この外部コンデンサ
の対象周波数とは異なる周波数帯域のインピーダンスを
低下させるための内部コンデンサを形成したので、強誘
電体を電極間に用いたコンデンサを採用することなく、
ＦＥＴのソース電極と接地電位間において、ＩＣパッケ
ージの実装部材の寄生インダクタンスにより生じるイン
ピーダンスの増加を抑制して、特に高周波域において周
波数変換利得を大幅に改善することができる。しかも、
周波数変換用半導体集積回路を低コストで製作できると
いう利点がある。
【００３１】第２請求項の発明によれば、上記外部コン
デンサを２００ｐＦ〜１０００ｐＦの容量として、５０
ＭＨｚ〜３００ＭＨｚの低周波域でのインピーダンスを
低下させ、上記内部コンデンサを３０ｐＦ〜５０ｐＦの
容量として、６５０ＭＨｚ〜１．２ＧＨｚの高周波域の
インピーダンスを低下させることができる。また、第３
請求項の発明によれば、上記外部コンデンサについては
上記と同様であるが、上記内部コンデンサを１０ｐＦ〜
２５ｐＦの容量とすれば、１．３ＧＨｚ〜１．７ＧＨｚ
の高周波域のインピーダンスを低下させることができ
る。これらの構成によれば、所望周波数帯域で低インピ
ーダンス特性を得ることが可能となる。
デンサを２００ｐＦ〜１０００ｐＦの容量として、５０
ＭＨｚ〜３００ＭＨｚの低周波域でのインピーダンスを
低下させ、上記内部コンデンサを３０ｐＦ〜５０ｐＦの
容量として、６５０ＭＨｚ〜１．２ＧＨｚの高周波域の
インピーダンスを低下させることができる。また、第３
請求項の発明によれば、上記外部コンデンサについては
上記と同様であるが、上記内部コンデンサを１０ｐＦ〜
２５ｐＦの容量とすれば、１．３ＧＨｚ〜１．７ＧＨｚ
の高周波域のインピーダンスを低下させることができ
る。これらの構成によれば、所望周波数帯域で低インピ
ーダンス特性を得ることが可能となる。
【図１】本発明の実施形態例に係る周波数変換用半導体
集積回路の構成を示す回路図である。
集積回路の構成を示す回路図である。
【図２】図１の周波数変換用半導体集積回路の実装シミ
ュレーションにおいてＦＥＴのソース電極と接地電位と
の間のインピーダンス特性を周波数との関係で示すグラ
フ図である。
ュレーションにおいてＦＥＴのソース電極と接地電位と
の間のインピーダンス特性を周波数との関係で示すグラ
フ図である。
【図３】従来の周波数変換用半導体集積回路の一例を示
す回路図である。
す回路図である。
【図４】図３の回路を改善した周波数変換用半導体集積
回路の他の例で、外部コンデンサを設けたときの回路図
である。
回路の他の例で、外部コンデンサを設けたときの回路図
である。
【図５】図４の周波数変換用半導体集積回路の実装シミ
ュレーションにおいてＦＥＴのソース電極と接地電位と
の間のインピーダンス特性を周波数との関係で示すグラ
フ図である。
ュレーションにおいてＦＥＴのソース電極と接地電位と
の間のインピーダンス特性を周波数との関係で示すグラ
フ図である。
１ … 集積回路、 ２ … ＦＥＴ、 ５ … 高周波信号源、 ９ … 局部発振信号源、 １４ … 出力端子、 １８ … 接地電位接続端子、 ２３，２８，３２ … 寄生インダクタンス、 ２４，３１ … 内部コンデンサ、 ２６ … コンデンサ接続端子、 ２７，３０ … 外部コンデンサ。
Claims (3)
- 【請求項１】 周波数変換のための電界効果トランジス
タを有し、 この電界効果トランジスタのソース電極が接地電位接続
端子を介して集積回路外部の接地電位に接続される周波
数変換用半導体集積回路において、 上記電界効果トランジスタのソース電極側に外部へのコ
ンデンサ接続端子を設け、このコンデンサ接続端子と接
地電位との間に、この電界効果トランジスタのソース電
極−接地電位間で生じる所定周波数帯域のインピーダン
スを低下させるための外部コンデンサを接続し、 上記電界効果トランジスタのソース電極と上記接地電位
接続端子との間に、この電界効果トランジスタのソース
電極−接地電位間で生じる上記外部コンデンサの対象周
波数とは異なる周波数帯域のインピーダンスを低下させ
るための内部コンデンサを形成したことを特徴とする周
波数変換用半導体集積回路。 - 【請求項２】 上記外部コンデンサは、５０ＭＨｚ〜３
００ＭＨｚの低周波域でのインピーダンスを低下させる
ために、２００ｐＦ〜１０００ｐＦの容量とし、上記内
部コンデンサは、６５０ＭＨｚ〜１．２ＧＨｚの高周波
域のインピーダンスを低下させるために、３０ｐＦ〜５
０ｐＦの容量としたことを特徴とする上記第１請求項記
載の周波数変換用半導体集積回路。 - 【請求項３】 上記外部コンデンサは、５０ＭＨｚ〜３
００ＭＨｚの低周波域でのインピーダンスを低下させる
ために、２００ｐＦ〜１０００ｐＦの容量とし、上記内
部コンデンサは、１．３ＧＨｚ〜１．７ＧＨｚの高周波
域のインピーダンスを低下させるために、１０ｐＦ〜２
５ｐＦの容量としたことを特徴とする上記第１請求項記
載の周波数変換用半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12027397A JP3825874B2 (ja) | 1997-04-22 | 1997-04-22 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12027397A JP3825874B2 (ja) | 1997-04-22 | 1997-04-22 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303651A true JPH10303651A (ja) | 1998-11-13 |
| JP3825874B2 JP3825874B2 (ja) | 2006-09-27 |
Family
ID=14782155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12027397A Expired - Lifetime JP3825874B2 (ja) | 1997-04-22 | 1997-04-22 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825874B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
| JP2009124679A (ja) * | 2007-10-23 | 2009-06-04 | Toshiba Corp | ミキサ回路 |
-
1997
- 1997-04-22 JP JP12027397A patent/JP3825874B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002023714A1 (fr) * | 2000-09-13 | 2002-03-21 | Matsushita Electric Industrial Co., Ltd. | Melangeur resistif |
| JP2009124679A (ja) * | 2007-10-23 | 2009-06-04 | Toshiba Corp | ミキサ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3825874B2 (ja) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4421301B2 (ja) | 電力増幅器デバイス | |
| CN108206677B (zh) | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 | |
| JP2005516515A (ja) | 半導体増幅器素子用の出力回路 | |
| US6285257B1 (en) | Feedback type variable gain amplifier | |
| JP3175823B2 (ja) | 高周波増幅装置 | |
| JP2001111364A (ja) | マイクロ波増幅器 | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JP3709770B2 (ja) | 半導体スイッチ回路および半導体装置 | |
| US4647867A (en) | High-frequency, high-gain, push-pull amplifier circuit | |
| WO2000075990A1 (en) | High impedance matched rf power transistor | |
| JPH08330517A (ja) | 集積回路装置および共振回路 | |
| JP2788838B2 (ja) | 高周波集積回路 | |
| JPH09121127A (ja) | 高周波増幅集積回路装置 | |
| JPH10303651A (ja) | 周波数変換用半導体集積回路 | |
| JP3303845B2 (ja) | 内部整合型出力ｆｅｔ | |
| EP1014565A1 (en) | Low-noise amplifier stage with matching network | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| US8610237B2 (en) | Semiconductor apparatus | |
| JP3860653B2 (ja) | 周波数変換用半導体集積回路 | |
| JPH05308229A (ja) | マイクロ波低雑音増幅回路 | |
| JP3208245B2 (ja) | バイアス回路 | |
| JPH01279612A (ja) | 高周波増幅回路 | |
| JPS6364081B2 (ja) | ||
| JP2986391B2 (ja) | 高周波半導体装置 | |
| US11984413B2 (en) | High-frequency power transistor and high-frequency power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |