JPH10294910A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH10294910A JPH10294910A JP10294297A JP10294297A JPH10294910A JP H10294910 A JPH10294910 A JP H10294910A JP 10294297 A JP10294297 A JP 10294297A JP 10294297 A JP10294297 A JP 10294297A JP H10294910 A JPH10294910 A JP H10294910A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- output
- horizontal
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】
【課題】順次走査で高画質表示可能なＰＣ/ＴＶ２画面
表示機能を備える画像表示装置を低コストで提供するこ
と。 【解決手段】ＴＶ信号の順次走査変換手段（12）と、Ｐ
Ｃ信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段（9）とＰＣ
信号用の水平圧縮回路（13）をＬＳＩ（16）にいて一体
的に構成し、内蔵Ａ/Ｄテスト用のデジタル出力端子を
双方向バッファ（8）によりデジタル入力端子としても
利用可能として２系統の入力を可能とした。
表示機能を備える画像表示装置を低コストで提供するこ
と。 【解決手段】ＴＶ信号の順次走査変換手段（12）と、Ｐ
Ｃ信号のＡ／Ｄ変換を行うＡ／Ｄ変換手段（9）とＰＣ
信号用の水平圧縮回路（13）をＬＳＩ（16）にいて一体
的に構成し、内蔵Ａ/Ｄテスト用のデジタル出力端子を
双方向バッファ（8）によりデジタル入力端子としても
利用可能として２系統の入力を可能とした。
Description
【０００１】
【発明の属する技術分野】本発明は画像表示装置に係
り、特に、２種類の異なった映像信号を一つのディスプ
レイに同時表示するのに好適な映像信号処理手段を備え
た画像表示装置に関する。
り、特に、２種類の異なった映像信号を一つのディスプ
レイに同時表示するのに好適な映像信号処理手段を備え
た画像表示装置に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ(以下、
ＰＣと略す)が家庭に急激に普及しつつある。同時に、
ＰＣと同様な映像出力形式を持ったＰＣ派生商品(たと
えば、インターネットブラウザ等のような専用機)も、
家庭向けに発売が始まっている。
ＰＣと略す)が家庭に急激に普及しつつある。同時に、
ＰＣと同様な映像出力形式を持ったＰＣ派生商品(たと
えば、インターネットブラウザ等のような専用機)も、
家庭向けに発売が始まっている。
【０００３】上記機器は映像出力形式として、有効表示
エリア：水平６４０画素・垂直４８０画素、垂直走査周
波数：約６０Hzの信号形式を標準的に有している。
エリア：水平６４０画素・垂直４８０画素、垂直走査周
波数：約６０Hzの信号形式を標準的に有している。
【０００４】一方、家電分野ではＣＳデジタル放送の開
始といったような映像信号のマルチソース化が進んでお
り、多画面表示可能なＴＶが普及しつつある。
始といったような映像信号のマルチソース化が進んでお
り、多画面表示可能なＴＶが普及しつつある。
【０００５】これらから、ＰＣ信号と一般のＴＶ信号と
を同一画面上に表示させるといった要求があるが、この
２つの信号は表示形式が異なっているため、何らかの処
理が必要となる。すなわち、一般のＴＶ信号が飛越走査
であるのに対しＰＣ信号は順次走査が一般的であるた
め、いずれかの表示形式への統一が必要となる。
を同一画面上に表示させるといった要求があるが、この
２つの信号は表示形式が異なっているため、何らかの処
理が必要となる。すなわち、一般のＴＶ信号が飛越走査
であるのに対しＰＣ信号は順次走査が一般的であるた
め、いずれかの表示形式への統一が必要となる。
【０００６】
【発明が解決しようとする課題】上記説明における統一
した表示形式として飛越走査とする場合、ＴＶ信号処理
用のプロセッサとしては一般的な子画面表示機能用プロ
セッサ(いわゆるＰｉｎＰコントローラ)が利用可能であ
るが、ＰＣの順次走査を飛越走査に変換するためのプロ
セッサが必要となるほか、ＰＣ信号の同期をＴＶ信号側
に一致させるためのフレームメモリが必要となり、回路
規模が大きくなる。また、一般的にＰＣでは文字情報が
多いため、飛越走査での表示ではラインフリッカが非常
に目立つ見苦しい表示となる可能性が大きい。
した表示形式として飛越走査とする場合、ＴＶ信号処理
用のプロセッサとしては一般的な子画面表示機能用プロ
セッサ(いわゆるＰｉｎＰコントローラ)が利用可能であ
るが、ＰＣの順次走査を飛越走査に変換するためのプロ
セッサが必要となるほか、ＰＣ信号の同期をＴＶ信号側
に一致させるためのフレームメモリが必要となり、回路
規模が大きくなる。また、一般的にＰＣでは文字情報が
多いため、飛越走査での表示ではラインフリッカが非常
に目立つ見苦しい表示となる可能性が大きい。
【０００７】本発明の目的は上記課題を解決し、順次走
査で高画質表示可能なＰＣ/ＴＶ２画面表示機能を備え
る画像表示装置を低コストで提供することにある。
査で高画質表示可能なＰＣ/ＴＶ２画面表示機能を備え
る画像表示装置を低コストで提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明に関わる画像表示装置は、テレビジョン信号
（ＴＶ信号）パーソナルコンピュータからの信号と（Ｐ
Ｃ信号）が入力され、該両方の信号の画像が表示可能な
画像表示装置であって、ＴＶ信号処理用ＰｉｎＰコント
ローラと、前記ＰＣ信号の水平同期信号を間引いて該Ｐ
ｉｎＰコントローラに出力する水平同期信号間引き手段
と、前記ＰｉｎＰコントローラの出力をＡ／Ｄ変換する
第１のＡ／Ｄ変換手段と、該第１のＡ／Ｄ変換手段の出
力を順次走査信号に変換する順次走査変換手段と、前記
ＰＣ信号をＡ／Ｄ変換する第２のＡ／Ｄ変換手段と、該
第２のＡ／Ｄ変換手段の出力信号を水平方向に圧縮する
水平圧縮手段と、前記順次走査変換手段と前記水平圧縮
手段のいずれか一方の出力信号を切り換えて出力する信
号切換手段とを有し、前記順次走査変換手段と前記水平
圧縮手段と前記第２のＡ/Ｄ変換手段とを集積回路にて
一体的に構成するとともに、前記集積回路内の第２のＡ
/Ｄ変換手段のテスト用デジタル出力端子をデジタル入
力端子としても利用可能とする双方向バッファを設けた
ことを特徴とする。
の本発明に関わる画像表示装置は、テレビジョン信号
（ＴＶ信号）パーソナルコンピュータからの信号と（Ｐ
Ｃ信号）が入力され、該両方の信号の画像が表示可能な
画像表示装置であって、ＴＶ信号処理用ＰｉｎＰコント
ローラと、前記ＰＣ信号の水平同期信号を間引いて該Ｐ
ｉｎＰコントローラに出力する水平同期信号間引き手段
と、前記ＰｉｎＰコントローラの出力をＡ／Ｄ変換する
第１のＡ／Ｄ変換手段と、該第１のＡ／Ｄ変換手段の出
力を順次走査信号に変換する順次走査変換手段と、前記
ＰＣ信号をＡ／Ｄ変換する第２のＡ／Ｄ変換手段と、該
第２のＡ／Ｄ変換手段の出力信号を水平方向に圧縮する
水平圧縮手段と、前記順次走査変換手段と前記水平圧縮
手段のいずれか一方の出力信号を切り換えて出力する信
号切換手段とを有し、前記順次走査変換手段と前記水平
圧縮手段と前記第２のＡ/Ｄ変換手段とを集積回路にて
一体的に構成するとともに、前記集積回路内の第２のＡ
/Ｄ変換手段のテスト用デジタル出力端子をデジタル入
力端子としても利用可能とする双方向バッファを設けた
ことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態を図１
を用いて説明する。図１において、１はＴＶ信号入力端
子、２はＰＣ信号入力端子、３はＰｉｎＰコントロー
ラ、４は水平同期信号間引き処理、５はＡＤ変換器、６
はデジタル入出力端子、７はアナログ入力端子、８は双
方向バッファ、９はＡＤ変換器、１０、１１及び１４は
スイッチ、１２は順次走査変換回路、１３は水平圧縮回
路、１５は出力端子、１６は順次走査変換ＬＳＩであ
る。
を用いて説明する。図１において、１はＴＶ信号入力端
子、２はＰＣ信号入力端子、３はＰｉｎＰコントロー
ラ、４は水平同期信号間引き処理、５はＡＤ変換器、６
はデジタル入出力端子、７はアナログ入力端子、８は双
方向バッファ、９はＡＤ変換器、１０、１１及び１４は
スイッチ、１２は順次走査変換回路、１３は水平圧縮回
路、１５は出力端子、１６は順次走査変換ＬＳＩであ
る。
【００１０】以下の説明では、ＴＶ信号はＮＴＳＣ方
式、ＰＣ信号はいわゆるＶＧＡ信号として説明する。
式、ＰＣ信号はいわゆるＶＧＡ信号として説明する。
【００１１】入力端子１からのＴＶ信号をＰｉｎＰコン
トローラ３により画面の水平方向に圧縮し、並列２画面
表示のための一方の信号とする。このＰｉｎＰコントロ
ーラは既に多くの製品化例があり、その利用が可能であ
るので説明を省略する。
トローラ３により画面の水平方向に圧縮し、並列２画面
表示のための一方の信号とする。このＰｉｎＰコントロ
ーラは既に多くの製品化例があり、その利用が可能であ
るので説明を省略する。
【００１２】ＰｉｎＰコントローラ３はＰＣ信号の同期
信号を入力し、この同期信号に合わせた水平・垂直タイ
ミングでＴＶ信号を出力するようにする。この際、ＰＣ
信号の水平同期信号はＴＶ信号の水平同期の２倍の周波
数なので、水平同期信号間引き処理４により、その周波
数を１/２としてからＰｉｎＰコントローラ３に供給す
るようにする。この間引き処理は、水平同期信号を計数
するカウンタと、そのカウンタ出力で入力水平同期信号
を１個置きにマスクするゲート回路により容易に構成可
能である。
信号を入力し、この同期信号に合わせた水平・垂直タイ
ミングでＴＶ信号を出力するようにする。この際、ＰＣ
信号の水平同期信号はＴＶ信号の水平同期の２倍の周波
数なので、水平同期信号間引き処理４により、その周波
数を１/２としてからＰｉｎＰコントローラ３に供給す
るようにする。この間引き処理は、水平同期信号を計数
するカウンタと、そのカウンタ出力で入力水平同期信号
を１個置きにマスクするゲート回路により容易に構成可
能である。
【００１３】ＰｉｎＰコントローラ３からのＴＶ信号は
ＡＤ変換器５でデジタル信号に変換され、順次走査変換
ＬＳＩ１６のデジタル入出力端子６に供給される。一
方、ＰＣ信号を順次走査変換ＬＳＩ１６のアナログ入力
端子７に供給する。
ＡＤ変換器５でデジタル信号に変換され、順次走査変換
ＬＳＩ１６のデジタル入出力端子６に供給される。一
方、ＰＣ信号を順次走査変換ＬＳＩ１６のアナログ入力
端子７に供給する。
【００１４】双方向バッファ８はＡ/Ｄテスト時には出
力動作とし、通常時には入力動作としてデジタル入出力
端子６をデジタル入力として利用可能とする。
力動作とし、通常時には入力動作としてデジタル入出力
端子６をデジタル入力として利用可能とする。
【００１５】スイッチ１０、１１はそれぞれＴＶ信号が
順次走査変換回路１２に、ＰＣ信号が水平圧縮回路１３
に供給されるように制御される。本実施例では、ＴＶ信
号をデジタル入力端子、ＰＣ信号をアナログ入力端子か
ら入力するように構成したので、デジタル入力が順次走
査変換回路１２に、アナログ入力が水平圧縮回路１３に
供給される。
順次走査変換回路１２に、ＰＣ信号が水平圧縮回路１３
に供給されるように制御される。本実施例では、ＴＶ信
号をデジタル入力端子、ＰＣ信号をアナログ入力端子か
ら入力するように構成したので、デジタル入力が順次走
査変換回路１２に、アナログ入力が水平圧縮回路１３に
供給される。
【００１６】順次走査変換回路１２はＴＶ信号を入力
し、飛越走査を順次走査に変換する。この順次走査変換
の具体例としては、本発明者等による特願昭６２-１１
１５８６などにその説明があるので、ここでの説明を省
略する。
し、飛越走査を順次走査に変換する。この順次走査変換
の具体例としては、本発明者等による特願昭６２-１１
１５８６などにその説明があるので、ここでの説明を省
略する。
【００１７】水平圧縮回路１３はＰＣ信号を入力して画
面の水平方向に圧縮し、並列２画面表示のための他方の
信号とする。この水平圧縮動作はラインメモリにより実
現でき、書き込んだデータを例えば１個おきに読み出す
ことにより画面の水平方向１/２圧縮が可能となる。
面の水平方向に圧縮し、並列２画面表示のための他方の
信号とする。この水平圧縮動作はラインメモリにより実
現でき、書き込んだデータを例えば１個おきに読み出す
ことにより画面の水平方向１/２圧縮が可能となる。
【００１８】スイッチ１４は表示モードに応じて順次走
査変換回路１２の出力と水平圧縮回路１３の出力とを切
り替えて出力する。例えば、画面の左側にＰＣ信号を右
側にＴＶ信号を表示するのであれば、１水平走査期間の
前半で水平圧縮回路１３の出力を選択し、後半で順次走
査変換回路１２の出力を選択するように動作する。
査変換回路１２の出力と水平圧縮回路１３の出力とを切
り替えて出力する。例えば、画面の左側にＰＣ信号を右
側にＴＶ信号を表示するのであれば、１水平走査期間の
前半で水平圧縮回路１３の出力を選択し、後半で順次走
査変換回路１２の出力を選択するように動作する。
【００１９】以上のようにして本実施例では、ＰＣ/Ｔ
Ｖの２画面表示を順次走査で高画質に実現するととも
に、ＰＣとＴＶの同期合わせに汎用のＰｉｎＰコントロ
ーラを利用可能として低価格に構成可能とした。
Ｖの２画面表示を順次走査で高画質に実現するととも
に、ＰＣとＴＶの同期合わせに汎用のＰｉｎＰコントロ
ーラを利用可能として低価格に構成可能とした。
【００２０】なお、前記構成におけるＰｉｎＰコントロ
ーラがディジタル出力を有するものである場合、ＡＤ変
換器５を省略可能となり、いっそうの低価格化が図れ
る。
ーラがディジタル出力を有するものである場合、ＡＤ変
換器５を省略可能となり、いっそうの低価格化が図れ
る。
【００２１】また、上記実施例ではＴＶ信号をデジタル
入力端子・ＰＣ信号をアナログ入力端子から入力するよ
うに構成したが本発明はこれに限らない。それぞれの入
力を逆にしても構わない。この場合、上記説明における
スイッチ１０・１１の動作をそれぞれ逆にするのは自明
である。
入力端子・ＰＣ信号をアナログ入力端子から入力するよ
うに構成したが本発明はこれに限らない。それぞれの入
力を逆にしても構わない。この場合、上記説明における
スイッチ１０・１１の動作をそれぞれ逆にするのは自明
である。
【００２２】
【発明の効果】本発明では、ＴＶ信号を順次走査変換し
ＰＣ信号と同じ順次走査の信号としたので、高画質表示
なＰＣ/ＴＶ２画面表示機能を実現できる。この際、Ｔ
Ｖ信号とＰＣ信号の同期合わせには、低価格なＴＶ信号
用ＰｉｎＰコントローラを利用して実現しており、シス
テムの低価格化が実現できる。また、ＴＶ信号の順次走
査変換ＬＳＩをＡ/Ｄ内蔵型構成とし、Ａ/Ｄテスト用に
必要な端子をデジタル入力端子として流用することによ
り、アナログ・デジタルの２系統同時入力を特別な端子
増加なく実現しており、ＬＳＩコスト・基板コストで有
利となり、システムの低価格化が実現できる。
ＰＣ信号と同じ順次走査の信号としたので、高画質表示
なＰＣ/ＴＶ２画面表示機能を実現できる。この際、Ｔ
Ｖ信号とＰＣ信号の同期合わせには、低価格なＴＶ信号
用ＰｉｎＰコントローラを利用して実現しており、シス
テムの低価格化が実現できる。また、ＴＶ信号の順次走
査変換ＬＳＩをＡ/Ｄ内蔵型構成とし、Ａ/Ｄテスト用に
必要な端子をデジタル入力端子として流用することによ
り、アナログ・デジタルの２系統同時入力を特別な端子
増加なく実現しており、ＬＳＩコスト・基板コストで有
利となり、システムの低価格化が実現できる。
【図１】本発明に係る画像表示装置の一実施例を示すブ
ロック図
ロック図
１…ＴＶ信号入力端子、２…ＰＣ信号入力端子、３…Ｐ
ｉｎＰコントローラ、４…水平同期信号間引き処理、５
・９…ＡＤ変換器、６…デジタル入力端子、７…アナロ
グ入力端子、８…双方向バッファ、１０・１１・１４…
スイッチ、１２…順次走査変換回路、１３…水平圧縮回
路、１５…出力端子、１６…順次走査変換ＬＳＩ
ｉｎＰコントローラ、４…水平同期信号間引き処理、５
・９…ＡＤ変換器、６…デジタル入力端子、７…アナロ
グ入力端子、８…双方向バッファ、１０・１１・１４…
スイッチ、１２…順次走査変換回路、１３…水平圧縮回
路、１５…出力端子、１６…順次走査変換ＬＳＩ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中嶋 満雄 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 高田 春樹 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所映像情報メディア事業部内 (72)発明者 中間 泰平 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 木村 初司 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 都留 康隆 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内 (72)発明者 寺西 謙太郎 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マルチメディアシステム開 発本部内
Claims (1)
- 【請求項１】テレビジョン信号（ＴＶ信号）パーソナル
コンピュータからの信号と（ＰＣ信号）が入力され、該
両方の信号の画像が表示可能な画像表示装置であって、 ＴＶ信号処理用ＰｉｎＰコントローラと、前記ＰＣ信号
の水平同期信号を間引いて該ＰｉｎＰコントローラに出
力する水平同期信号間引き手段と、前記ＰｉｎＰコント
ローラの出力をＡ／Ｄ変換する第１のＡ／Ｄ変換手段
と、該第１のＡ／Ｄ変換手段の出力を順次走査信号に変
換する順次走査変換手段と、前記ＰＣ信号をＡ／Ｄ変換
する第２のＡ／Ｄ変換手段と、該第２のＡ／Ｄ変換手段
の出力信号を水平方向に圧縮する水平圧縮手段と、前記
順次走査変換手段と前記水平圧縮手段のいずれか一方の
出力信号を切り換えて出力する信号切換手段とを有し、 前記順次走査変換手段と前記水平圧縮手段と前記第２の
Ａ/Ｄ変換手段とを集積回路にて一体的に構成するとと
もに、 前記集積回路内蔵のＡ/Ｄテスト用デジタル出力端子を
デジタル入力端子としても利用可能とする双方向バッフ
ァを設けたことを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294297A JPH10294910A (ja) | 1997-04-21 | 1997-04-21 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10294297A JPH10294910A (ja) | 1997-04-21 | 1997-04-21 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294910A true JPH10294910A (ja) | 1998-11-04 |
Family
ID=14340892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10294297A Pending JPH10294910A (ja) | 1997-04-21 | 1997-04-21 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294910A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344835A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 表示装置 |
| US6898763B2 (en) | 2001-08-29 | 2005-05-24 | Fujitsu Limited | Information processing apparatus capable of switching signal processing operation between direct and processor-based modes |
-
1997
- 1997-04-21 JP JP10294297A patent/JPH10294910A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344835A (ja) * | 2001-05-21 | 2002-11-29 | Sony Corp | 表示装置 |
| JP4605422B2 (ja) * | 2001-05-21 | 2011-01-05 | ソニー株式会社 | 表示装置 |
| US6898763B2 (en) | 2001-08-29 | 2005-05-24 | Fujitsu Limited | Information processing apparatus capable of switching signal processing operation between direct and processor-based modes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| US20030112248A1 (en) | VGA quad device and apparatuses including same | |
| US20070132886A1 (en) | Image display apparatus and operating method thereof | |
| KR970019574A (ko) | 더블스크린을 이용한 정보 및 외부신호 표시장치 | |
| EP0782333A3 (en) | Image display apparatus | |
| JP2005532740A (ja) | 高精細度デインタレース／フレーム倍増回路およびその方法 | |
| JPS60180387A (ja) | 表示装置 | |
| US6768498B1 (en) | Out of range image displaying device and method of monitor | |
| JPH10294910A (ja) | 画像表示装置 | |
| JP2004538741A (ja) | 複数セットの多重チャネルデジタル画像を組み合わせる方法及びバスインタフェース技術 | |
| KR0155596B1 (ko) | 영상 캡쳐 겸용 영상 재생장치 | |
| JPH11308495A (ja) | 画像表示装置 | |
| KR100596707B1 (ko) | 티브와 인터넷 화면을 분할하여 디스플레이하는 장치 | |
| JP2000098962A (ja) | 固定画素表示装置および固定画素表示方法 | |
| KR960042456A (ko) | 순차주사방식의 초음파시스템 디스플레이장치 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| Winzker et al. | P‐10: Integrated Display Architecture for Ultra‐Portable Multimediaprojectors | |
| KR0147152B1 (ko) | 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법 | |
| JPH08111822A (ja) | テレビ受像装置 | |
| US20050190297A1 (en) | Video signal processor and video display device | |
| US20020039147A1 (en) | Device for transforming computer graphics signals to television video signals | |
| JPH10308897A (ja) | 画像表示装置 | |
| JPH10161632A (ja) | 画像表示装置 | |
| JPS60248078A (ja) | テレビジヨン映像監視装置 | |
| Greenberg et al. | High‐performance system‐on‐silicon pixelated‐display‐controller IC |