KR100596707B1 - 티브와 인터넷 화면을 분할하여 디스플레이하는 장치 - Google Patents

티브와 인터넷 화면을 분할하여 디스플레이하는 장치 Download PDF

Info

Publication number
KR100596707B1
KR100596707B1 KR1020040032350A KR20040032350A KR100596707B1 KR 100596707 B1 KR100596707 B1 KR 100596707B1 KR 1020040032350 A KR1020040032350 A KR 1020040032350A KR 20040032350 A KR20040032350 A KR 20040032350A KR 100596707 B1 KR100596707 B1 KR 100596707B1
Authority
KR
South Korea
Prior art keywords
signal
internet
digital
graphic
screen
Prior art date
Application number
KR1020040032350A
Other languages
English (en)
Other versions
KR20050107140A (ko
Inventor
박종천
Original Assignee
(주)디앤티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)디앤티 filed Critical (주)디앤티
Priority to KR1020040032350A priority Critical patent/KR100596707B1/ko
Publication of KR20050107140A publication Critical patent/KR20050107140A/ko
Application granted granted Critical
Publication of KR100596707B1 publication Critical patent/KR100596707B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/20Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/02Details
    • H05B3/03Electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/10Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/145Carbon only, e.g. carbon black, graphite
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2203/00Aspects relating to Ohmic resistive heating covered by group H05B3/00
    • H05B2203/009Heaters using conductive material in contact with opposing surfaces of the resistive element or resistive layer
    • H05B2203/01Heaters comprising a particular structure with multiple layers

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명은 티브와 인터넷 화면을 분할하여 디스플레이하는 장치에 관한 것으로, 텔레비전에 웹브라우징이 가능한 회로를 접목하여 TV와 인터넷 화면을 일정 비율로 동시에 출력하는 티브와 인터넷 화면을 분할하여 디스플레이하는 장치에 관한 것이다. 본 발명은 티브이 영상신호과 인터넷 영상신호를 모니터상에 동시에 디스플레이시키기 위한 제어장치로서, 상기 티브이 영상신호를 처리하기 위한 티브신호 처리부와, 상기 인터넷 영상신호를 처리하기 위한 인터넷 신호 처리부와, 상기 티브신호 처리부와 인터넷 신호 처리부에서 처리된 각각 디지털 신호를 저장하기 위한 메모리부 및 상기 메모리부에 저장된 티브와 인터넷 신호 각각을 처리하는 것에 의해 상기 모니터상에 서로의 화면이 중첩되지 않게 동시에 디스플레이될 수 있도록 제어하는 제어부를 포함하는 것을 특징으로 한다.
TV, 인터넷, 화면 분할, 웹브라우저, 스케일러

Description

티브와 인터넷 화면을 분할하여 디스플레이하는 장치{Display device including television and internet screen}
도 1은 본 발명에 따른 티브와 인터넷 화면을 분할하여 디스플레이하는 장치의 구성을 나타내는 블록 구성도.
도 2는 본 발명에 따른 티브와 인터넷 화면을 분할하여 디스플레이하는 방법의 과정을 나타내는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10 : 튜너 20 : 비디오 디코더
30 : 튜너신호 버퍼부 40, 140 : 램
50 : 이더넷 접속부 60 : SDRAM
70 : 중앙처리장치 80 : 노스브리지
90 : 사우스브리지 100 : 클럭 생성기
110 : 그래픽 컨트롤러 120 : 아날로그/디지털 변환기
130 : 인터넷신호 버퍼부 150 : 메모리 컨트롤러
160 : LCD 패널 170 : 스케일러
180 : 디지털 신호 출력단 190 : 버퍼링부
200 : 타이밍 컨트롤러
본 발명은 티브와 인터넷 화면을 분할하여 디스플레이하는 장치에 관한 것이며, 보다 상세하게는 텔레비전에 웹브라우징(Web Browsing)이 가능한 회로를 접목하여 사이드 바이 사이드(side by side)로 TV와 인터넷 화면을 액정모니터에 일정 비율로 동시에 분할하여 출력하는 디스플레이하는 장치에 관한 것이다.
근래에는 TV 홈쇼핑이나 인터넷을 이용한 여러 광고 사이트를 통해서 상품 주문에 따른 상품 제공 등 다양한 사업들이 이루어지고 있다. 그러나, 시청자들이 TV를 보면서 인터넷 방송을 동시에 시청하기 위해서는 TV에 컴퓨터를 연결해야만 했다. 그러나, 컴퓨터 조작이 서투른 사용자들은 이러한 연결 작업을 제대로 수행할 수 없게 되어 다른 사람에게 도움을 요청하거나 요청을 할 수 없는 경우 결국 TV 방송과 인터넷 방송을 각각 별개로 시청해야만 했다. 이에 따라, 이러한 시청자들은 TV 광고를 통해서 알려주는 인터넷 정보를 별도로 기록해 두었다가 컴퓨터를 통해 인터넷에 접속하여 특정 상품을 주문해야만 하는 불편함이 있었다.
또한, TV에 컴퓨터를 연결한 경우에도 시청자들은 TV 화면과 인터넷 화면을 동시에 시청하지 못하고 어느 한 화면만을 선택하여 시청해야 함으로 인해 원하는 작업을 원활하게 수행할 수 없게 되는 문제점이 있었다.
따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발 명의 목적은 텔레비전에 웹브라우징(Web Browsing)이 가능한 회로를 접목하여 사이드 바이 사이드(side by side)로 TV와 인터넷 화면을 일정 비율로 동시에 출력하되 두 신호가 서로 간섭이 되지 않는 상태에서 모니터상에서 디스플레이될 수 있도록 하는 디스플레이하는 장치를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 티브와 인터넷 화면을 분할하여 디스플레이하는 장치는 티브이 영상신호과 인터넷 영상신호를 모니터상에 동시에 디스플레이시키기 위한 제어장치로서, 상기 티브이 영상신호를 처리하기 위한 티브신호 처리부와, 상기 인터넷 영상신호를 처리하기 위한 인터넷 신호 처리부와, 상기 티브신호 처리부와 인터넷 신호 처리부에서 처리된 각각 디지털 신호를 저장하기 위한 메모리부 및 상기 메모리부에 저장된 티브와 인터넷 신호 각각을 처리하는 것에 의해 상기 모니터상에 서로의 화면이 중첩되지 않게 동시에 디스플레이될 수 있도록 제어하는 제어부를 포함하여 구성된다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 티브와 인터넷 화면을 분할하여 디스플레이하는 장치의 구성을 나타내는 블록 구성도이다.
도시된 바와 같이, 본 발명은 크게 TV 입력신호를 수신하는 모듈에 인터넷 입력신호를 수신하는 모듈이 결합되어 구성된다.
먼저, TV 신호를 수신하는 모듈은 TV 입력신호를 수신하는 튜너(tuner,10) 와, 튜너(10)로부터 전달되는 TV 입력신호인 아날로그 신호를 디지털 신호로 변환하는 비디오 디코더(video decoder, 20)와, 비디오 디코더(20)로부터 전달되는 디지털 신호를 동기신호(sync)와 클럭신호(clk)에 따라 일시적으로 저장하는 튜너신호 버퍼부(30)와, 튜너신호 버퍼부(30)로부터 전달되는 디지털 신호를 저장하는 기억장치인 제2 램(RAM,40)을 포함하여 구성된다.
그리고, 인터넷 입력신호를 수신하는 모듈은 이더넷(Ethernet)용 컨트롤러의 제어에 의해 인터넷 네트워킹 접속을 하여 인터넷 입력신호를 입력받는 이더넷 접속부(Ethernet connector,50)와, 시스템 메모리인 SDRAM(Synchronous DRAM,60)과 중앙처리장치(70)와 연계되어 이더넷 접속부(50)로부터 인터넷 입력신호를 전달받아 컴퓨터의 메인보드 칩셉을 구성하는 컨트롤러 칩 중 내부 버스를 총괄적으로 관리하여 데이터의 흐름을 제어하는 노스브리지(Northbridge,80)와, 메인보드 칩셋을 구성하는 컨트롤러 칩 중 외부 버스를 총괄적으로 관리하여 주변기기들을 제어하는 사우스브리지(Southbridge,90)와, 클럭 신호를 생성하여 상기 노스브리지(80)와 사우스브리지(90)를 제어하는 클럭 생성기(clock generator,100)와, 노스브리지(80)로부터 전달되는 인터넷 그래픽 신호를 제어하여 출력하는 그래픽 컨트롤러(graphic controller,110)와, 그래픽 컨트롤러(110)로부터 출력되는 아날로그 신호인 인터넷 그래픽 신호를 전달받아 디지털 그래픽 신호로 변환하는 아날로그/디지털 변환기(120)와, 아날로그/디지털 변환기(120)로부터 변환되어 출력되는 디지털 그래픽 신호를 동기신호(sync)와 클럭신호(clk)에 따라 일시적으로 저장하는 인터넷신호 버퍼부(130)와, 인터넷신호 버퍼부(130)로부터 출력되는 디지털 그래픽 신호를 전달받아 프레임 단위로 저장하는 메모리인 제1 램(RAM,140)을 포함하여 구성된다.
그리고, 상기 제1 램(140)과 제2 램(40)을 통합적으로 제어하기 위한 메모리 컨트롤러(150)가 더 포함되며, TV 수신 입력신호와 인터넷 입력신호를 동시에 디스플레이하는 화면인 LCD 패널(panel,160)의 화면 크기를 조정하기 위한 스케일러(170)와, 상기 제1 램(140)과 제2 램(40)에 각각 저장되어 있는 디지털 비디오 신호를 최종적으로 출력하는 디지털 신호 출력단(180)과, 디지털 신호 출력단(180)으로부터 전달되는 디지털 신호를 버퍼링하는 버퍼링부(190)와, LCD 패널(160)의 타이밍을 제어하기 위한 타이밍 컨트롤러(timing controller,200)가 더 포함되어 구성된다.
특히, 상기 중앙처리장치(70)는 제1 램(140)과 제2 램(40)에 저장된 인터넷과 티브이 신호 각각을 처리하는 것에 의해 LCD 패널(160)상에 서로의 화면이 중첩되지 않게 동시에 디스플레이될 수 있도록 제어한다.
또한, 사용자 인터페이스인 상기 스케일러(170)를 이용하여 LCD 패널(160)에 디스플레이되는 인터넷 화면(A)과 TV 화면(B) 상호간의 화면크기 비율을 임의로 조정할 수 있다.
도 2는 본 발명에 따른 티브와 인터넷 화면을 분할하여 디스플레이하는 방법의 과정을 나타내는 흐름도이다.
도시된 바와 같이, 먼저 본 발명의 중앙처리장치(70)는 입력되는 신호가 있는지 확인(S10)하여 입력되는 신호가 있는 경우에는 입력된 신호가 인터넷 신호인 지를 확인(S20)한다. 이 과정에서 인터넷 신호가 아닌 경우에는 TV 신호를 디지털 신호로 변환하여 LCD 패널(160)에 출력(S30)하고, 입력된 신호가 인터넷 신호로 판단된 경우에는 인터넷 신호와 TV 신호를 동시에 2개의 창으로 LCD 패널(160)에 출력할 것인지의 여부를 확인(S40)한다. 이 과정에서 인터넷 신호와 TV 신호를 LCD 패널(160)에 동시에 출력하고자 하는 경우에는 인터넷 신호와 TV 신호를 동일한 화면 크기로 하여 LCD 패널(160)상에 동시에 출력(S50)하고, 인터넷 신호와 TV 신호를 동시에 출력하지 않을 경우에는 인터넷 신호만을 출력할 것인지를 확인(S60)하여 LCD 패널(160)상에 인터넷 신호만을 출력(S70)하거나 TV 신호만을 출력(S80)하게 된다.
특히 상기 S50 과정에서, 인터넷 신호와 TV 신호를 동일한 화면 크기로 하여 LCD 패널(160)상에 동시에 출력한다고 설명하였으나, 상술한 바와 같이 본 발명의 사용자 인터페이스인 스케일러(170)를 통해 인터넷 신호의 화면과 TV 신호의 화면 상호간의 크기 비율을 임의로 지정할 수도 있다.
상술한 바와 같이 본 발명에 따르면, 텔레비전에 웹브라우징(Web Browsing)이 가능한 회로를 접목하여 사이드 바이 사이드(side by side)로 TV와 인터넷 화면을 일정 비율로 동시에 출력함으로써, 컴퓨터에 대해서 잘 알지 못하는 사용자들도 간편하게 TV와 인터넷 방송을 동시에 시청할 수 있는 효과가 있다.
이상에서 설명한 것은 본 발명에 따른 티브와 인터넷 화면을 분할하여 디스플레이하는 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상 기한 실시예에 한정되지 않고, 이하의 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.

Claims (2)

  1. TV 입력신호를 수신하는 튜너와, 상기 튜너로부터 전달되는 TV 입력신호인 아날로그 신호를 디지털 신호로 변환하는 비디오 디코더와, 상기 비디오 디코더로부터 전달되는 디지털 신호를 동기신호(sync)와 클럭신호(clk)에 따라 일시적으로 저장하는 튜너신호 버퍼부와, 상기 튜너신호 버퍼부로부터 전달되는 디지털 신호를 저장하는 제1 메모리로 구성된 티브신호 처리부;
    이더넷(Ethernet)용 컨트롤러의 제어에 의해 인터넷 네트워킹 접속을 하여 인터넷 입력신호를 입력받는 이더넷 접속부와, 시스템 메모리인 SDRAM과 중앙처리장치와 연계되어 상기 이더넷 접속부로부터 인터넷 입력신호를 전달받아 컴퓨터의 메인보드 칩셉을 구성하는 컨트롤러 칩 중 내부 버스를 총괄적으로 관리하여 데이터의 흐름을 제어하는 노스브리지와, 메인보드 칩셋을 구성하는 컨트롤러 칩 중 외부 버스를 총괄적으로 관리하여 주변기기들을 제어하는 사우스브리지와, 클럭 신호를 생성하여 상기 노스브리지와 사우스브리지를 제어하는 클럭 생성기와, 노스브리지로부터 전달되는 인터넷 그래픽 신호를 제어하여 출력하는 그래픽 컨트롤러와, 상기 그래픽 컨트롤러로부터 출력되는 아날로그 신호인 인터넷 그래픽 신호를 전달받아 디지털 그래픽 신호로 변환하는 아날로그/디지털 변환기와, 상기 아날로그/디지털 변환기로부터 변환되어 출력되는 디지털 그래픽 신호를 동기신호(sync)와 클럭신호(clk)에 따라 일시적으로 저장하는 인터넷신호 버퍼부와, 상기 인터넷신호 버퍼부로부터 출력되는 디지털 그래픽 신호를 전달받아 프레임 단위로 저장하는 제2 메모리로 구성된 인터넷 신호 처리부; 및
    상기 제1 메모리 및 제2 메모리에 저장된 티브와 인터넷 신호 각각에 대해 화면 크기의 비율을 지정함과 아울러 디스플레이 화면의 중첩을 방지하면서 동시에 디스플레이하도록 제어하는 스케일러를 포함하는 제어부
    로 구성된 것을 특징으로 하는 티브와 인터넷 화면을 분할하여 디스플레이하는 장치.
  2. 삭제
KR1020040032350A 2004-05-07 2004-05-07 티브와 인터넷 화면을 분할하여 디스플레이하는 장치 KR100596707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040032350A KR100596707B1 (ko) 2004-05-07 2004-05-07 티브와 인터넷 화면을 분할하여 디스플레이하는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040032350A KR100596707B1 (ko) 2004-05-07 2004-05-07 티브와 인터넷 화면을 분할하여 디스플레이하는 장치

Publications (2)

Publication Number Publication Date
KR20050107140A KR20050107140A (ko) 2005-11-11
KR100596707B1 true KR100596707B1 (ko) 2006-07-04

Family

ID=37283787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040032350A KR100596707B1 (ko) 2004-05-07 2004-05-07 티브와 인터넷 화면을 분할하여 디스플레이하는 장치

Country Status (1)

Country Link
KR (1) KR100596707B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925042B1 (ko) * 2009-07-28 2009-11-03 주식회사 콤텍시스템 Iptv의 vod 정보 제공 방법
KR102542766B1 (ko) * 2016-11-17 2023-06-14 엘지전자 주식회사 디스플레이 장치 및 그의 동작 방법

Also Published As

Publication number Publication date
KR20050107140A (ko) 2005-11-11

Similar Documents

Publication Publication Date Title
JP6465946B2 (ja) 分散型ビデオ表示用のシステム、制御装置及び制御方法
US7091944B2 (en) Display controller
CN109830204B (zh) 一种时序控制器、显示驱动方法、显示装置
US20070146479A1 (en) Integrated video control chipset
KR970019574A (ko) 더블스크린을 이용한 정보 및 외부신호 표시장치
CN111510773A (zh) 一种分辨率调整方法、显示屏、计算机存储介质和设备
CN113225619A (zh) 帧率自适应方法、装置、设备及可读存储介质
JP4691193B1 (ja) 映像表示装置および映像処理方法
US9544474B1 (en) Video frame transmitting system and video frame transmitting method
JP2012182673A (ja) 映像表示装置及び映像処理方法
US6573946B1 (en) Synchronizing video streams with different pixel clock rates
US11037530B2 (en) Video processing circuit and method for handling multiple videos using single video processing path capable of increasing processing data rate and saving circuit area
KR100596707B1 (ko) 티브와 인터넷 화면을 분할하여 디스플레이하는 장치
US20080106641A1 (en) Method for controlling display device
KR102545215B1 (ko) 소비전력을 감소시키기 위한 디스플레이 장치
US7362340B2 (en) Method for controlling resolution of graphic image
US20060256122A1 (en) Method and apparatus for streaming data from multiple devices over a single data bus
US8570435B2 (en) Video processing method and device thereof
JP2013218002A (ja) 表示装置
CN107340983B (zh) 一种电子设备双显示方法、装置及电子设备
CN110753194B (zh) 双屏异显方法、存储介质及电子设备
KR100676701B1 (ko) 디스플레이장치
US20070130608A1 (en) Method and apparatus for overlaying broadcast video with application graphic in DTV
TWI243596B (en) Image signal processor circuit and portable terminal device
JP5259867B2 (ja) 映像表示装置及び映像処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140617

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee