JPH102910A - 加速度センサチップ及びそれを用いた半導体加速度センサ - Google Patents
加速度センサチップ及びそれを用いた半導体加速度センサInfo
- Publication number
- JPH102910A JPH102910A JP8152070A JP15207096A JPH102910A JP H102910 A JPH102910 A JP H102910A JP 8152070 A JP8152070 A JP 8152070A JP 15207096 A JP15207096 A JP 15207096A JP H102910 A JPH102910 A JP H102910A
- Authority
- JP
- Japan
- Prior art keywords
- acceleration sensor
- silicon substrate
- sensor chip
- epitaxial layer
- movable electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】 浮遊容量の影響を受けずに簡単に精度良く安
定して加速度検出を行い得る安価な半導体加速度センサ
用の加速度センサチップを提供すること。 【解決手段】 重りを兼用する可動電極部１００ａ及び
梁部１００ｂを有するシリコン基板１００を高濃度不純
物を含む低抵抗性であるエピタキシャル層部１００Ｘ及
びこれと逆タイプ濃度のシリコン基板部１００Ｙが積層
されたシリコンダイヤフラム構成とし、梁部１００ｂを
エピタキシャル層部１００Ｘ及びシリコン基板部１００
ｂ間のＰ−Ｎ接合面ＭP-N でのエッチング止めにより形
成する一方、シリコン基板１００の上，下に接合される
一対の絶縁基板２０，３０の段差部２０ａ，３０ａ上に
設けられた外部導電接続部材を接続するための導体パタ
ーン部７１，７２の端部上に薄膜接点部４１，４２を形
成し、加速度付与時に薄膜接点部４１，４２の何れか及
びシリコン基板１００による電気的接触が計られる。
定して加速度検出を行い得る安価な半導体加速度センサ
用の加速度センサチップを提供すること。 【解決手段】 重りを兼用する可動電極部１００ａ及び
梁部１００ｂを有するシリコン基板１００を高濃度不純
物を含む低抵抗性であるエピタキシャル層部１００Ｘ及
びこれと逆タイプ濃度のシリコン基板部１００Ｙが積層
されたシリコンダイヤフラム構成とし、梁部１００ｂを
エピタキシャル層部１００Ｘ及びシリコン基板部１００
ｂ間のＰ−Ｎ接合面ＭP-N でのエッチング止めにより形
成する一方、シリコン基板１００の上，下に接合される
一対の絶縁基板２０，３０の段差部２０ａ，３０ａ上に
設けられた外部導電接続部材を接続するための導体パタ
ーン部７１，７２の端部上に薄膜接点部４１，４２を形
成し、加速度付与時に薄膜接点部４１，４２の何れか及
びシリコン基板１００による電気的接触が計られる。
Description
【０００１】
【発明の属する技術分野】本発明は、自動車の衝突検出
や姿勢制御装置における姿勢制御等の用途で使用される
加速度センサに関し、詳しくはシリコンダイヤフラム及
びマイクロ接点を有する磁気動作型の加速度センサチッ
プ及びそれを用いた半導体加速度センサに関する。
や姿勢制御装置における姿勢制御等の用途で使用される
加速度センサに関し、詳しくはシリコンダイヤフラム及
びマイクロ接点を有する磁気動作型の加速度センサチッ
プ及びそれを用いた半導体加速度センサに関する。
【０００２】
【従来の技術】従来、この種の半導体加速度センサの要
部である加速度センサチップは、例えば図３（ａ）にそ
の一方向における断面側面図を，図３（ｂ）にその上面
図を示すように構成されている。
部である加速度センサチップは、例えば図３（ａ）にそ
の一方向における断面側面図を，図３（ｂ）にその上面
図を示すように構成されている。
【０００３】この加速度センサチップ１１では、重りと
しての機能を兼用した凸状の可動電極部１ａとこの可動
電極部１ａの周囲に位置される凹状の梁部１ｂとが形成
されたシリコン基板１の一面側，他面側［図３（ａ）で
は上側，下側］に対し、それぞれ一対の絶縁基板２，３
が静電接合等でシリコン基板１を挟み込んで密着接合さ
れている。一方の絶縁基板２に設けられた段差部２ａに
は貫通孔２ｂを含むように固定電極部４が設けられ、他
方の絶縁基板３に設けられた段差部３ａには貫通孔３ｂ
を含むように固定電極部５が設けられている。
しての機能を兼用した凸状の可動電極部１ａとこの可動
電極部１ａの周囲に位置される凹状の梁部１ｂとが形成
されたシリコン基板１の一面側，他面側［図３（ａ）で
は上側，下側］に対し、それぞれ一対の絶縁基板２，３
が静電接合等でシリコン基板１を挟み込んで密着接合さ
れている。一方の絶縁基板２に設けられた段差部２ａに
は貫通孔２ｂを含むように固定電極部４が設けられ、他
方の絶縁基板３に設けられた段差部３ａには貫通孔３ｂ
を含むように固定電極部５が設けられている。
【０００４】又、絶縁基板２の外側の一部には電極取り
出し部６が設けられ、絶縁基板３の外側の一部には貫通
孔３ｃを含むように電極取り出し部７，他部には電極取
り出し部８，９が設けられている。更に、電極取り出し
部６は加速度センサチップ１１の一端側で導電ペースト
部１０により電極取り出し部９との間で接続されてい
る。
出し部６が設けられ、絶縁基板３の外側の一部には貫通
孔３ｃを含むように電極取り出し部７，他部には電極取
り出し部８，９が設けられている。更に、電極取り出し
部６は加速度センサチップ１１の一端側で導電ペースト
部１０により電極取り出し部９との間で接続されてい
る。
【０００５】この加速度センサチップ１１における加速
度検出は、加速度が生じると可動電極１ａが慣性力を受
けて変位し、これに伴ってセンサ内部の空間容積相当の
コンデンサ部における静電容量値が変化するため、この
静電容量値の変化を電気回路で電気的に検出することに
よって行われる。
度検出は、加速度が生じると可動電極１ａが慣性力を受
けて変位し、これに伴ってセンサ内部の空間容積相当の
コンデンサ部における静電容量値が変化するため、この
静電容量値の変化を電気回路で電気的に検出することに
よって行われる。
【０００６】ところで、このような加速度センサチップ
１１は、図４に示されるように、所定箇所に外部リード
板１４が設けられた主実装用基板１３が有する切り欠き
部にベアチップ形態の専用ＩＣ回路基板１２と共に平面
的に実装され、加速度センサチップ１１の各部が主実装
用基板１３に設けられると共に、外部リード板１４と接
続された導体パターン部との間でボンデングワイヤ等に
より接続されることで半導体加速度センサとして構成さ
れる。
１１は、図４に示されるように、所定箇所に外部リード
板１４が設けられた主実装用基板１３が有する切り欠き
部にベアチップ形態の専用ＩＣ回路基板１２と共に平面
的に実装され、加速度センサチップ１１の各部が主実装
用基板１３に設けられると共に、外部リード板１４と接
続された導体パターン部との間でボンデングワイヤ等に
より接続されることで半導体加速度センサとして構成さ
れる。
【０００７】
【発明が解決しようとする課題】上述した半導体加速度
センサでは、加速度センサチップが静電容量式であるた
め、可動電極部及び固定電極部に関するリード取り出し
部として例えば固定電極部に対する取り出し用に貫通孔
が設けられる場合のように、浮遊容量の影響を考慮した
対策が必要であり、これにより加速度センサが高価にな
ってしまう。
センサでは、加速度センサチップが静電容量式であるた
め、可動電極部及び固定電極部に関するリード取り出し
部として例えば固定電極部に対する取り出し用に貫通孔
が設けられる場合のように、浮遊容量の影響を考慮した
対策が必要であり、これにより加速度センサが高価にな
ってしまう。
【０００８】又、半導体加速度センサに用いられるＩＣ
回路基板は、加速度センサチップの静電容量を電圧等へ
変換するＣ−Ｖコンバータ回路等が一般的に使用される
が、こうした回路は発振回路が基本であるため、回路構
成が複雑化されて高価になってしまう。
回路基板は、加速度センサチップの静電容量を電圧等へ
変換するＣ−Ｖコンバータ回路等が一般的に使用される
が、こうした回路は発振回路が基本であるため、回路構
成が複雑化されて高価になってしまう。
【０００９】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、浮遊容量の影響を
受けずに簡単に精度良く安定して加速度検出を行い得る
安価な加速度センサチップ及びそれを用いた簡素な回路
構成の半導体加速度センサを提供することにある。
なされたもので、その技術的課題は、浮遊容量の影響を
受けずに簡単に精度良く安定して加速度検出を行い得る
安価な加速度センサチップ及びそれを用いた簡素な回路
構成の半導体加速度センサを提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、重りを
兼用した凸状の可動電極部と該可動電極部の周囲に位置
される凹状の梁部とが形成されたシリコン基板と、シリ
コン基板の一面側，他面側をそれぞれ挟み込んで接合さ
れると共に、可動電極部と離間された収納空間をそれぞ
れに設けられた段差部の組み合わせで成す一対の絶縁基
板とから成る加速度センサチップにおいて、シリコン基
板は高濃度不純物を含む低抵抗性のものであり、一対の
絶縁基板に関しての可動電極部に対向する段差部の局部
にはそれぞれ外部との間で導通接続可能な導電部を介し
て薄膜接点部が設けられた加速度センサチップが得られ
る。
兼用した凸状の可動電極部と該可動電極部の周囲に位置
される凹状の梁部とが形成されたシリコン基板と、シリ
コン基板の一面側，他面側をそれぞれ挟み込んで接合さ
れると共に、可動電極部と離間された収納空間をそれぞ
れに設けられた段差部の組み合わせで成す一対の絶縁基
板とから成る加速度センサチップにおいて、シリコン基
板は高濃度不純物を含む低抵抗性のものであり、一対の
絶縁基板に関しての可動電極部に対向する段差部の局部
にはそれぞれ外部との間で導通接続可能な導電部を介し
て薄膜接点部が設けられた加速度センサチップが得られ
る。
【００１１】又、本発明によれば、上記加速度センサチ
ップにおいて、一対の絶縁基板に関しての段差部周辺に
おける外部側端面局部へと延在する箇所にはそれぞれ案
内溝部が設けられ、案内溝部内には外部導電接続部材を
接続するための導電部としての導体パターン部が設けら
れ、導体パターン部は一部が案内溝部内に設けられて他
部が段差部中央付近に延在し、薄膜接点部は導体パター
ン部の端部側であって段差部中央付近上に設けられて成
る加速度センサチップが得られる。
ップにおいて、一対の絶縁基板に関しての段差部周辺に
おける外部側端面局部へと延在する箇所にはそれぞれ案
内溝部が設けられ、案内溝部内には外部導電接続部材を
接続するための導電部としての導体パターン部が設けら
れ、導体パターン部は一部が案内溝部内に設けられて他
部が段差部中央付近に延在し、薄膜接点部は導体パター
ン部の端部側であって段差部中央付近上に設けられて成
る加速度センサチップが得られる。
【００１２】更に、本発明によれば、上記何れかの加速
度センサチップにおいて、シリコン基板はエピタキシャ
ル層部及び該エピタキシャル層部と逆タイプ濃度のシリ
コン基板部を積層して成るもので、梁部はエピタキシャ
ル層部及びシリコン基板部の間のＰ−Ｎ接合面でのエッ
チング止めにより形成された加速度センサチップが得ら
れる。
度センサチップにおいて、シリコン基板はエピタキシャ
ル層部及び該エピタキシャル層部と逆タイプ濃度のシリ
コン基板部を積層して成るもので、梁部はエピタキシャ
ル層部及びシリコン基板部の間のＰ−Ｎ接合面でのエッ
チング止めにより形成された加速度センサチップが得ら
れる。
【００１３】一方、本発明によれば、上記何れか一つの
加速度センサチップを主実装用基板が有する切り欠き部
に専用ＩＣ回路基板と共に平面的に実装して成る半導体
加速度センサが得られる。
加速度センサチップを主実装用基板が有する切り欠き部
に専用ＩＣ回路基板と共に平面的に実装して成る半導体
加速度センサが得られる。
【００１４】
【作用】本発明の半導体加速度センサは、その要部を成
す加速度センサチップの構成を改良し、重りを兼用した
可動電極部と梁部とを有するシリコン基板を高濃度不純
物を含む低抵抗性のものとすると共に、エピタキシャル
層部及びこれと逆タイプ濃度のシリコン基板部が積層さ
れたシリコンダイヤフラム構成のものとし、梁部をエピ
タキシャル層部及びシリコン基板部間のＰ−Ｎ接合面で
のエッチング止めにより形成している。又、シリコン基
板の上，下に接合される絶縁基板の段差部上に設けられ
た導電部としての導体パターン部の端部上（段差部の局
部）に薄膜接点部を設け、加速度付与時に薄膜接点部の
何れか及びシリコン基板による機械的接触を可能にして
いる。このようなシリコンダイヤフラム及び薄膜接点を
組み合わせた加速度センサチップは、加速度付与時に機
械的接触で得られる検出信号を別途に独立した電気処理
回路部で処理できるため、浮遊容量の影響を受けずに簡
単に精度良く加速度検出を行うことができる。
す加速度センサチップの構成を改良し、重りを兼用した
可動電極部と梁部とを有するシリコン基板を高濃度不純
物を含む低抵抗性のものとすると共に、エピタキシャル
層部及びこれと逆タイプ濃度のシリコン基板部が積層さ
れたシリコンダイヤフラム構成のものとし、梁部をエピ
タキシャル層部及びシリコン基板部間のＰ−Ｎ接合面で
のエッチング止めにより形成している。又、シリコン基
板の上，下に接合される絶縁基板の段差部上に設けられ
た導電部としての導体パターン部の端部上（段差部の局
部）に薄膜接点部を設け、加速度付与時に薄膜接点部の
何れか及びシリコン基板による機械的接触を可能にして
いる。このようなシリコンダイヤフラム及び薄膜接点を
組み合わせた加速度センサチップは、加速度付与時に機
械的接触で得られる検出信号を別途に独立した電気処理
回路部で処理できるため、浮遊容量の影響を受けずに簡
単に精度良く加速度検出を行うことができる。
【００１５】
【発明の実施の形態】以下に実施例を挙げ、本発明の加
速度センサチップ及びそれを用いた半導体加速度センサ
について、図面を参照して詳細に説明する。
速度センサチップ及びそれを用いた半導体加速度センサ
について、図面を参照して詳細に説明する。
【００１６】図１は本発明の一実施例に係る加速度セン
サチップの基本構成を側面断面図により示したものであ
り、図２はその要部（対称性を有する一方の絶縁基板２
０を略図している）における分解斜視図を示したもので
ある。
サチップの基本構成を側面断面図により示したものであ
り、図２はその要部（対称性を有する一方の絶縁基板２
０を略図している）における分解斜視図を示したもので
ある。
【００１７】この加速度センサチップも、図３で説明し
た従来のものと比べて、重りを兼用した凸状の可動電極
部１００ａとこの可動電極部１００ａの周囲に位置され
る凹状の梁部１００ｂとが形成されたシリコン基板１０
０と、このシリコン基板１００の一面側，他面側をそれ
ぞれ挟み込んで接合されると共に、可動電極部１００ａ
と離間された収納空間をそれぞれに設けられた段差部の
組み合わせで成す一対の絶縁基板２０，３０とから成る
点は基本的に変わりないが、シリコン基板１００は高濃
度不純物を含む低抵抗性のものであり、一対の絶縁基板
２０，３０に関しての可動電極部に対向する段差部２０
ａ，３０ａの局部にはそれぞれ外部との間で導通接続可
能な導電部を介して薄膜接点部４１，４２が設けられて
いる。
た従来のものと比べて、重りを兼用した凸状の可動電極
部１００ａとこの可動電極部１００ａの周囲に位置され
る凹状の梁部１００ｂとが形成されたシリコン基板１０
０と、このシリコン基板１００の一面側，他面側をそれ
ぞれ挟み込んで接合されると共に、可動電極部１００ａ
と離間された収納空間をそれぞれに設けられた段差部の
組み合わせで成す一対の絶縁基板２０，３０とから成る
点は基本的に変わりないが、シリコン基板１００は高濃
度不純物を含む低抵抗性のものであり、一対の絶縁基板
２０，３０に関しての可動電極部に対向する段差部２０
ａ，３０ａの局部にはそれぞれ外部との間で導通接続可
能な導電部を介して薄膜接点部４１，４２が設けられて
いる。
【００１８】このうち、一対の絶縁基板２０，３０に関
しての段差部２０ａ，３０ａ周辺における外部側端面局
部へと延在する箇所にはそれぞれ案内溝部２０ｂ，３０
ｂが設けられ、各案内溝部２０ｂ，３０ｂ内には外部導
電接続部材（ここでは外部リード線５１，５３のことを
示す）を接続するための上述した導電部としての導体パ
ターン部７１，７２がそれぞれ設けられている。各導体
パターン部７１，７２はそれぞれ一部が案内溝部２０
ｂ，３０ｂ内に設けられて他部がそれぞれ段差部２０
ａ，３０ａ中央付近に延在し、各薄膜接点部４１，４２
が各導体パターン部７１，７２の端部側であって段差部
２０ａ，３０ａ中央付近上に設けられて成っている。
しての段差部２０ａ，３０ａ周辺における外部側端面局
部へと延在する箇所にはそれぞれ案内溝部２０ｂ，３０
ｂが設けられ、各案内溝部２０ｂ，３０ｂ内には外部導
電接続部材（ここでは外部リード線５１，５３のことを
示す）を接続するための上述した導電部としての導体パ
ターン部７１，７２がそれぞれ設けられている。各導体
パターン部７１，７２はそれぞれ一部が案内溝部２０
ｂ，３０ｂ内に設けられて他部がそれぞれ段差部２０
ａ，３０ａ中央付近に延在し、各薄膜接点部４１，４２
が各導体パターン部７１，７２の端部側であって段差部
２０ａ，３０ａ中央付近上に設けられて成っている。
【００１９】又、シリコン基板１００は例えばＰ型のエ
ピタキシャル層部１００Ｘとこのエピタキシャル層部１
００Ｘと逆タイプ濃度，即ち、Ｎ型のシリコン基板部１
００Ｙとを積層して成るもので、梁部１００ｂの表面層
はエピタキシャル層部１００Ｘ及びシリコン基板部１０
０Ｙの間のＰ−Ｎ接合面ＭP-N でのエッチング止めによ
り形成されている。従って、梁部１００ｂの厚みはエピ
タキシャル層部１００Ｘの厚みとほぼ等しくなってお
り、高精度に管理されている。因みに、シリコン基板１
００の可動電極部１００ａ及び梁部１００ｂはマイクロ
マシニング加工によって高精度に形成されている。
ピタキシャル層部１００Ｘとこのエピタキシャル層部１
００Ｘと逆タイプ濃度，即ち、Ｎ型のシリコン基板部１
００Ｙとを積層して成るもので、梁部１００ｂの表面層
はエピタキシャル層部１００Ｘ及びシリコン基板部１０
０Ｙの間のＰ−Ｎ接合面ＭP-N でのエッチング止めによ
り形成されている。従って、梁部１００ｂの厚みはエピ
タキシャル層部１００Ｘの厚みとほぼ等しくなってお
り、高精度に管理されている。因みに、シリコン基板１
００の可動電極部１００ａ及び梁部１００ｂはマイクロ
マシニング加工によって高精度に形成されている。
【００２０】更に、シリコン基板１００のエピタキシャ
ル層部１００Ｘには、一方の絶縁基板２０の導体パター
ン部７１に接続された外部リード線５１，他方の絶縁基
板３０の導体パターン部７２に接続された外部リード線
５３の場合と同様に、外部導電接続部材としての外部リ
ード線５２が接続されている。
ル層部１００Ｘには、一方の絶縁基板２０の導体パター
ン部７１に接続された外部リード線５１，他方の絶縁基
板３０の導体パターン部７２に接続された外部リード線
５３の場合と同様に、外部導電接続部材としての外部リ
ード線５２が接続されている。
【００２１】この加速度センサチップにおける加速度検
出は、加速度が生じると重りを兼用する可動電極１００
ａが慣性力を受けて変位し、一方の絶縁基板２０の薄膜
接点部４１か、或いは他方の絶縁基板３０の薄膜接点４
２に機械的に接触して導体パターン部７１，７２の何れ
か及びシリコン基板１００に電気的な導通が生じること
で行われる。
出は、加速度が生じると重りを兼用する可動電極１００
ａが慣性力を受けて変位し、一方の絶縁基板２０の薄膜
接点部４１か、或いは他方の絶縁基板３０の薄膜接点４
２に機械的に接触して導体パターン部７１，７２の何れ
か及びシリコン基板１００に電気的な導通が生じること
で行われる。
【００２２】即ち、この加速度センサチップの場合、重
りを兼用する可動電極部１００ａ及び梁部１００ｂを有
するシリコン基板１００を高濃度不純物を含む低抵抗性
のものとすると共に、互いに逆タイプ濃度のエピタキシ
ャル層部１００Ｘ及びシリコン基板部１００Ｙが積層さ
れたシリコンダイヤフラム構成とし、梁部１００ｂをエ
ピタキシャル層部１００Ｘ及びシリコン基板部１００ｂ
間のＰ−Ｎ接合面ＭP- N でのエッチング止めにより形成
する一方、シリコン基板１００の上，下に接合される絶
縁基板２０，３０の段差部２０ａ，３０ａ上に設けられ
た導体パターン部７１，７２の端部上（段差部の局部）
に薄膜接点部４１，４２を形成し、加速度付与時に薄膜
接点部４１，４２の何れか及びシリコン基板１００によ
る機械的接触で電気的コンタクトが構成されるため、従
来のように浮遊容量の影響を受けずに簡単に精度良く安
定して加速度検出を行うことができる。
りを兼用する可動電極部１００ａ及び梁部１００ｂを有
するシリコン基板１００を高濃度不純物を含む低抵抗性
のものとすると共に、互いに逆タイプ濃度のエピタキシ
ャル層部１００Ｘ及びシリコン基板部１００Ｙが積層さ
れたシリコンダイヤフラム構成とし、梁部１００ｂをエ
ピタキシャル層部１００Ｘ及びシリコン基板部１００ｂ
間のＰ−Ｎ接合面ＭP- N でのエッチング止めにより形成
する一方、シリコン基板１００の上，下に接合される絶
縁基板２０，３０の段差部２０ａ，３０ａ上に設けられ
た導体パターン部７１，７２の端部上（段差部の局部）
に薄膜接点部４１，４２を形成し、加速度付与時に薄膜
接点部４１，４２の何れか及びシリコン基板１００によ
る機械的接触で電気的コンタクトが構成されるため、従
来のように浮遊容量の影響を受けずに簡単に精度良く安
定して加速度検出を行うことができる。
【００２３】このような加速度センサチップも、図４で
説明したように、所定箇所に外部リード板１４が設けら
れた主実装用基板１３が有する切り欠き部に専用検出回
路部（図示せず）と共に平面的に実装され、加速度セン
サチップの各部が主実装用基板１３に設けられると共
に、外部リード板１４と接続された導体パターン部との
間でボンデングワイヤ等により接続されることで半導体
加速度センサとして構成される。但し、ここでの接触を
電気的に検出する専用検出回路部は図４中に示したＩＣ
回路基板１２とは異なり、周知の安価で簡素な回路構成
の直流ラッチング回路等を適用可能なものである。
説明したように、所定箇所に外部リード板１４が設けら
れた主実装用基板１３が有する切り欠き部に専用検出回
路部（図示せず）と共に平面的に実装され、加速度セン
サチップの各部が主実装用基板１３に設けられると共
に、外部リード板１４と接続された導体パターン部との
間でボンデングワイヤ等により接続されることで半導体
加速度センサとして構成される。但し、ここでの接触を
電気的に検出する専用検出回路部は図４中に示したＩＣ
回路基板１２とは異なり、周知の安価で簡素な回路構成
の直流ラッチング回路等を適用可能なものである。
【００２４】この半導体加速度センサでは、加速度セン
サチップのシリコン基板１００における梁部１００ｂの
厚みが正確になっており、しかも加速度が付与された場
合の加速度センサチップにおける接触動作が機械的に安
定して行われると共に、検出に要する電気系処理回路が
簡単なもので独立的に構成できるため、従来のものより
も一層精度良く安定して加速度検出を行い得るものとな
る。
サチップのシリコン基板１００における梁部１００ｂの
厚みが正確になっており、しかも加速度が付与された場
合の加速度センサチップにおける接触動作が機械的に安
定して行われると共に、検出に要する電気系処理回路が
簡単なもので独立的に構成できるため、従来のものより
も一層精度良く安定して加速度検出を行い得るものとな
る。
【００２５】尚、上述した実施例では、加速度センサチ
ップのシリコン基板１００に関して、エピタキシャル層
部１００ＸがＰ型でシリコン基板部１００ＹがＮ型であ
る場合を説明したが、この関係は逆であっても構わな
い。
ップのシリコン基板１００に関して、エピタキシャル層
部１００ＸがＰ型でシリコン基板部１００ＹがＮ型であ
る場合を説明したが、この関係は逆であっても構わな
い。
【００２６】
【発明の効果】以上に述べた通り、本発明によれば、加
速度センサチップの構成として従来の静電容量式を排除
してシリコン基板を互いにタイプ濃度が異なるエピタキ
シャル層部及びシリコン基板部が積層されたシリコンダ
イヤフラム構成とすると共に、シリコン基板の上，下に
接合される一対の絶縁基板の段差部上に導電部を介して
薄膜接点部を設け、加速度付与時に薄膜接点部の何れか
及びシリコン基板による機械的接触で電気的コンタクト
を構成しているため、従来のように浮遊容量の影響を受
けずに簡単な原理で精度良く安定して加速度検出を行い
得るようになる。特にシリコン基板に関する可動電極部
周辺の梁部はエピタキシャル層部及びシリコン基板部の
間のＰ−Ｎ接合面でのエッチング止めにより高精度に形
成されるため、各製品間のバラツキが抑制されて従来の
ものと比べて一層検出精度の向上を計り得るようにな
る。又、このような加速度センサチップを用いた半導体
加速度センサでは、加速度が付与された場合の接触動作
が加速度センサチップで機械的に安定して行われると共
に、検出に要する電気系処理回路が簡単なもので独立的
に構成できるため、従来に無く精度良く安定して加速度
検出を行い得る安価なものとして提供可能になる。
速度センサチップの構成として従来の静電容量式を排除
してシリコン基板を互いにタイプ濃度が異なるエピタキ
シャル層部及びシリコン基板部が積層されたシリコンダ
イヤフラム構成とすると共に、シリコン基板の上，下に
接合される一対の絶縁基板の段差部上に導電部を介して
薄膜接点部を設け、加速度付与時に薄膜接点部の何れか
及びシリコン基板による機械的接触で電気的コンタクト
を構成しているため、従来のように浮遊容量の影響を受
けずに簡単な原理で精度良く安定して加速度検出を行い
得るようになる。特にシリコン基板に関する可動電極部
周辺の梁部はエピタキシャル層部及びシリコン基板部の
間のＰ−Ｎ接合面でのエッチング止めにより高精度に形
成されるため、各製品間のバラツキが抑制されて従来の
ものと比べて一層検出精度の向上を計り得るようにな
る。又、このような加速度センサチップを用いた半導体
加速度センサでは、加速度が付与された場合の接触動作
が加速度センサチップで機械的に安定して行われると共
に、検出に要する電気系処理回路が簡単なもので独立的
に構成できるため、従来に無く精度良く安定して加速度
検出を行い得る安価なものとして提供可能になる。
【図１】本発明の半導体加速度センサに用いられる一実
施例に係る加速度センサチップの基本構成を一方向にお
ける断面側面図により示したものである。
施例に係る加速度センサチップの基本構成を一方向にお
ける断面側面図により示したものである。
【図２】図１に示す加速度センサチップの要部を示した
分解斜視図である。
分解斜視図である。
【図３】従来の半導体加速度センサの要部である加速度
センサチップの基本構成を示したものであり、（ａ）は
一方向における断面側面図に関するもの，（ｂ）は上面
図に関するものである。
センサチップの基本構成を示したものであり、（ａ）は
一方向における断面側面図に関するもの，（ｂ）は上面
図に関するものである。
【図４】図３示す加速度センサチップを備えた半導体加
速度センサの外観構成を示した斜視図である。
速度センサの外観構成を示した斜視図である。
１，１００ シリコン基板 １ａ，１００ａ 可動電極部 １ｂ，１００ｂ 梁部 ２，３，２０，３０ 絶縁基板 ２ａ，３ａ，２０ａ，３０ａ 段差部 ２ｂ，３ｂ，３ｃ 貫通孔部 ４，５ 固定電極部 ６〜９ 電極取り出し部 １０ 導電ペースト部 １１ 加速度センサチップ １２ ＩＣ回路基板 １３ 主実装用基板 １４ 外部リード板 ２０ｂ，３０ｂ 溝部 ４１，４２ 薄膜接点部 ５１，５２，５３ 外部リード線 ７１，７２ 導体パターン部 １００Ｘ エピキシャル層部 １００Ｙ シリコン基板部 ＭP-N Ｐ−Ｎ接合面
Claims (4)
- 【請求項１】 重りを兼用した凸状の可動電極部と該可
動電極部の周囲に位置される凹状の梁部とが形成された
シリコン基板と、前記シリコン基板の一面側，他面側を
それぞれ挟み込んで接合されると共に、前記可動電極部
と離間された収納空間をそれぞれに設けられた段差部の
組み合わせで成す一対の絶縁基板とから成る加速度セン
サチップにおいて、前記シリコン基板は高濃度不純物を
含む低抵抗性のものであり、前記一対の絶縁基板に関し
ての前記可動電極部に対向する前記段差部の局部にはそ
れぞれ外部との間で導通接続可能な導電部を介して薄膜
接点部が設けられたことを特徴とする加速度センサチッ
プ。 - 【請求項２】 請求項１記載の加速度センサチップにお
いて、前記一対の絶縁基板に関しての前記段差部周辺に
おける外部側端面局部へと延在する箇所にはそれぞれ案
内溝部が設けられ、前記案内溝部内には外部導電接続部
材を接続するための前記導電部としての導体パターン部
が設けられ、前記導体パターン部は一部が前記案内溝部
内に設けられて他部が前記段差部中央付近に延在し、前
記薄膜接点部は前記導体パターン部の端部側であって前
記段差部中央付近上に設けられて成ることを特徴とする
加速度センサチップ。 - 【請求項３】 請求項１又は２記載の加速度センサチッ
プにおいて、前記シリコン基板はエピタキシャル層部及
び該エピタキシャル層部と逆タイプ濃度のシリコン基板
部を積層して成るもので、前記梁部は前記エピタキシャ
ル層部及び前記シリコン基板部の間のＰ−Ｎ接合面での
エッチング止めにより形成されたものであることを特徴
とする半導体加速度センサ。 - 【請求項４】 請求項１〜３の何れか一つに記載の加速
度センサチップを主実装用基板が有する切り欠き部に専
用ＩＣ回路基板と共に平面的に実装して成ることを特徴
とする半導体加速度センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8152070A JPH102910A (ja) | 1996-06-13 | 1996-06-13 | 加速度センサチップ及びそれを用いた半導体加速度センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8152070A JPH102910A (ja) | 1996-06-13 | 1996-06-13 | 加速度センサチップ及びそれを用いた半導体加速度センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH102910A true JPH102910A (ja) | 1998-01-06 |
Family
ID=15532403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8152070A Withdrawn JPH102910A (ja) | 1996-06-13 | 1996-06-13 | 加速度センサチップ及びそれを用いた半導体加速度センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH102910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264549B1 (ko) | 2011-11-11 | 2013-05-14 | 삼성전기주식회사 | 관성센서의 제조방법 |
-
1996
- 1996-06-13 JP JP8152070A patent/JPH102910A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101264549B1 (ko) | 2011-11-11 | 2013-05-14 | 삼성전기주식회사 | 관성센서의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5277068A (en) | Capacitive pressure sensor and method of manufacturing the same | |
| CN104773705B (zh) | 微机械压力传感器装置以及相应的制造方法 | |
| KR101115968B1 (ko) | 용량형 역학량 센서와 반도체 장치 | |
| US5504032A (en) | Micromechanical accelerometer and method of manufacture thereof | |
| US6230564B1 (en) | Semiconductor acceleration sensor and its self-diagnosing method | |
| US7263885B2 (en) | Physical quantity sensor having sensor chip and circuit chip | |
| JPH1090299A (ja) | 静電容量式加速度センサ | |
| TW201400401A (zh) | 混合整合構件及其製造方法 | |
| US6923061B2 (en) | Physical quantity sensor having beam | |
| WO1994006024A1 (en) | Acceleration sensor | |
| KR100487038B1 (ko) | 반도체 디바이스 | |
| JPH10115635A (ja) | 半導体加速度センサー | |
| US5894144A (en) | Semiconductor acceleration sensor | |
| JP2005127750A (ja) | 半導体センサおよびその製造方法 | |
| US20040263186A1 (en) | Capacitance type dynamic quantity sensor | |
| US6924537B2 (en) | Semiconductor device including a potential drawing portion formed at a corner | |
| JPH1068742A (ja) | 加速度スイッチおよび加速度スイッチの製造方法ならびに加速度スイッチを用いた加速度センサー | |
| JPH102910A (ja) | 加速度センサチップ及びそれを用いた半導体加速度センサ | |
| JPH09145512A (ja) | 圧力センサ，容量型センサ，電気的装置およびその製造方法 | |
| JP3550467B2 (ja) | 圧力センサおよびその製造方法 | |
| JP2008122304A (ja) | 静電容量式加速度センサ | |
| US10260974B2 (en) | Electronic part with sensor exposed to ambient air | |
| JP4706634B2 (ja) | 半導体センサおよびその製造方法 | |
| JP2003136494A (ja) | マイクロ構造体、物理量検出装置及びその製造方法 | |
| US6236095B1 (en) | Carrier structure for semiconductor transducers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |