JPH10290457A - 動画像復号化方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 ５フレーム期間内の２ピクチャを１フィール
ドしか表示しないことでフレームレート変換を行う場
合、１フィールド期間内にデコード処理を完了する必要
があるため、ピクチャデコード部のハードウェア量が増
大する。 【解決手段】 フィールドカウント値が「１」又は
「６」の時には遅延フィールド同期信号が、フィールド
カウント値が「２」又は「７」の時にはＡ検出信号が、
フィールドカウント値が「４」又は「９」の時にはＢ検
出信号が、デコードタイミング信号としてＯＲゲート１
１４から出力され、ピクチャデコード部によるデコード
処理が開始される。特定値Ａの設定により、各ピクチャ
に最大限のデコード処理時間を確保することができる。
すなわち、２ピクチャを３フィールド期間弱でデコード
でき、１ピクチャのデコード処理に１．５フィールド期
間弱の時間を確保できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は動画像復号化方法及
び装置に係り、特に動画像に関する入力画像データを、
そのフレームレートとは異なるフレームレートの画像デ
ータに復号する動画像復号化方法及び装置に関する。

【０００２】

【従来の技術】動画像に関する映像信号の符号化方式と
して代表的なものの一つとして、国際標準化機構（ＩＳ
Ｏ）におけるＭＰＥＧ（Moving Picture Experts Grou
p）のビデオ符号化復号化方式規格ＭＰＥＧ１ビデオ符
号規格がある。このＭＰＥＧ１ビデオ符号規格では、通
常、動画像は２９．９７フレーム／秒、又は２５フレー
ム／秒のフレームレートで符号化される。これはテレビ
信号規格のＮＴＳＣ方式（２９．９７フレーム／秒）と
ＰＡＬ方式（２５フレーム／秒）に対応するものであ
る。

【０００３】一方、ビデオ符号復号化装置においては、
ＮＴＳＣ方式系の２９．９７フレーム／秒のフレームレ
ートの符号をＰＡＬ方式系の２５フレーム／秒のフレー
ムレートで出力することが必要になることがあり、その
逆の変換をすることが必要になることもある。

【０００４】図８は上記のフレームレートの変換方法を
説明する図である。図８（Ａ）、（Ｂ）は、ＮＴＳＣ方
式系のフレームレート（２９．９７フレーム／秒）の符
号をＰＡＬ方式系のフレームレート（２５フレーム／
秒）の符号に変換出力する方法を示し、図８（Ｃ）、
（Ｄ）はＰＡＬ方式系のフレームレート（２５フレーム
／秒）の符号をＮＴＳＣ方式系のフレームレート（２
９．９７フレーム／秒）の符号に変換出力する方法を示
す。

【０００５】ＮＴＳＣ方式系のフレームレート（２９．
９７フレーム／秒）の符号をＰＡＬ方式系のフレームレ
ート（２５フレーム／秒）の符号に変換出力する方法
は、５フレーム期間内に、６ピクチャを処理することで
実現する。ただし、全５フレーム期間に６ピクチャを処
理すると、３０ピクチャを２５フレーム期間に処理する
ことになるため、２９．９７と３０の誤差の分だけ５フ
レーム期間内に、５ピクチャを処理するサイクルを挿入
する。

【０００６】図８（Ａ）は、５フレーム期間毎に１ピク
チャの復号をせずに破棄（スキップ）することで、５フ
レーム期間に６ピクチャを処理することを示している。
図８（Ｂ）は５フレーム期間内の２ピクチャは１フィー
ルドしか表示しないことで、５フレーム期間に６ピクチ
ャを処理することを示している。

【０００７】一方、フレームレート変換でフレーム数を
増やす方向であるＰＡＬ方式系のフレームレート（２５
フレーム／秒）の符号をＮＴＳＣ方式系のフレームレー
ト（２９．９７フレーム／秒）に変換出力する方法は、
図８（Ｃ）又は図８（Ｄ）に示すように、デコードを遅
らせることで、表示期間が３フィールド以上になるピク
チャ（図８（Ｃ）ではＰ５、図８（Ｄ）ではＰ３，Ｐ
５）を一定期間毎に挿入することにより実現している。
そのため、１ピクチャのデコード処理時間に１フレーム
期間弱の時間が利用でき、フレームレート変換がないと
きと比べた必要処理能力にあまり左がない。

【０００８】本発明は、フレーム数を減らす必要がある
ＮＴＳＣ方式系符号をＰＡＬ方式系符号のフレームレー
トに変換する方法に関するものであり、ＮＴＳＣ系符号
のＰＡＬ方式系符号出力のフレームレート変換時に、１
ピクチャのデコード処理時間を最大限に確保するための
方法及び装置に関するものであるので、以下、ＮＴＳＣ
方式系符号のＰＡＬ方式系符号のフレームレートへの変
換に限定して説明する。

【０００９】図３は本発明を適用し得る動画像復号化装
置の一例のブロック図を示す。同図に示すように、動画
像復号化装置は、ビデオ表示同期信号を入力として受け
動画像符号内の各ピクチャのデコードタイミング信号を
生成するビデオタイミング生成部３０１と、デコードタ
イミング信号に従い各ピクチャのデコード処理を行うピ
クチャデコード部３０２と、ピクチャデコード部３０２
によりデコードされたピクチャデータを一時格納するメ
モリ３０３と、メモリ３０３内のピクチャデータを読み
出して表示タイミング信号に従ってビデオ信号として出
力する表示制御部３０４とから構成されている。

【００１０】フレームレート変換は、ビデオタイミング
生成部３０１において、フレームレート変換に応じたデ
コードタイミング信号を発生することで実現される。図
８（Ａ）で説明した１ピクチャの符号を復号せず破棄す
る方法では、ビデオタイミング生成部３０１は１ピクチ
ャ符号破棄を要求するスキップ要求信号もピクチャデコ
ード部３０２へ出力する。

【００１１】図４は図８（Ａ）に示した方法でフレーム
レート変換するときの従来のビデオタイミング生成部の
一例の回路系統図を示す。図４において、ビデオタイミ
ング生成部３０１は、フレーム同期信号を遅延する遅延
回路２０３と、フレーム同期信号を計数するフレームカ
ウンタ５０１と、フレームカウンタ５０１の出力が５回
出力されたことを検出する５検出回路５０２と、５検出
回路５０２の出力信号とフレーム同期信号との論理積を
とるＡＮＤゲート２１１と、５検出回路５０２の出力信
号と遅延回路２０３で遅延されたフレーム同期信号との
論理積をとるＡＮＤゲート５０３とから構成されてい
る。

【００１２】次に、このビデオタイミング生成部３０１
の動作について、図５のタイミングチャートを併せ参照
して説明する。図４の遅延回路２０３は、図５（Ｃ）に
示すフレーム同期信号を所定時間遅延して図５（Ｅ）に
示すデコードタイミング信号を出力する。このデコード
タイミング信号により図５（Ａ）に模式的に示すよう
に、図３のピクチャデコード部３０２によるデコード処
理が開始される。また、このときのデコードピクチャを
図５（Ｆ）に示す。

【００１３】図４のフレームカウンタ５０１は、上記の
フレーム同期信号を計数して、図５（Ｄ）に示すように
フレームカウント値を出力する。フレームカウンタ４０
１は入力されるフレーム同期信号によりカウントアップ
され、ＡＮＤゲート２１１の出力信号により１にセット
される。５検出回路５０２は、フレームカウント値が
「５」に等しいか否かを検出し、フレームカウント値が
「５」に等しいことを検出すると検出信号を出力する。

【００１４】ＡＮＤゲート２１１は、上記の検出信号が
アクティブの時に入力されたフレーム同期信号によりア
クティブになり、フレームカウンタ５０１を１にセット
する。また、ＡＮＤゲート５０３は５検出回路５０２の
出力検出信号がアクティブの時に入力されるデコードタ
イミング信号によりアクティブになり、図５（Ｇ）に示
すスキップ要求信号を出力する。このスキップ要求信号
は、図３のピクチャデコード部３０２に、次ピクチャ以
降のピクチャで１ピクチャの符号を破棄することを要求
する。

【００１５】以上の動作により、デコードピクチャは図
５（Ａ）及び（Ｆ）に示すように、５フレーム期間毎に
１ピクチャの符号が破棄されてデコードされることとな
り、よって表示ピクチャは図５（Ｂ）及び（Ｈ）に、Ｐ
１’〜Ｐ５’に示され、５フレーム期間に６ピクチャの
うちの１ピクチャが破棄されて図８（Ａ）で説明した方
法で表示されることとなる。

【００１６】なお、図５（Ｂ）及び（Ｈ）において、表
示ピクチャにダッシュを付けているのは、ＭＰＥＧ１で
はピクチャの符号化タイプによってデコードされるピク
チャとそれに対応して表示されるピクチャとは必ずしも
一致しないためである。ＭＰＥＧ１では、デコードされ
たピクチャは、一度メモリに格納された後に表示のため
に読み出される。

【００１７】図５（Ａ）のデコードピクチャの矢線の始
点と図５（Ｂ）の表示ピクチャの矢線の始点とをつなぐ
破線は、デコードのタイミングを表示タイミングより遅
延しないと、表示されるべきメモリ内のピクチャデータ
が、表示前にデコードピクチャにより上書きされないた
めに、遅延する必要があることを示している。遅延回路
２０３は、この遅延を確保するために利用されている。

【００１８】また、図５（Ａ）のデコードピクチャの矢
線の終点と図５（Ｂ）の表示ピクチャの矢線の終点とを
つなぐ破線は、デコード処理がデコードピクチャの矢線
の終点の時点までにデコードを完了していないと、表示
にデコードが間に合わないことを示している。

【００１９】図６は図８（Ｂ）に示した方法でフレーム
レート変換するときの、従来のビデオタイミング生成部
の他の例の回路系統図を示す。図６において、ビデオタ
イミング生成部３０１は、フィールド同期信号を遅延す
る遅延回路６０１と、フィールド同期信号を計数するフ
ィールドカウンタ６０２と、フィールドカウンタ６０２
の出力カウント値が「１０」であることを検出する１０
検出回路６０４と、１０検出回路６０４の出力信号とフ
ィールド同期信号との論理積をとるＡＮＤゲート６０３
と、フィールドカウンタ６０２の出力カウント値が
「３」、「５」、「８」であることを検出する３検出回
路６０５、５検出回路６０６、８検出回路６０７と、こ
れらの検出回路６０４〜６０７の出力信号が入力される
４入力ＮＯＲゲート６０８と、ＮＯＲゲート６０８の出
力信号と遅延回路６０１で遅延されたフィールド同期信
号との論理積をとるＡＮＤゲート６０９とから構成され
ている。

【００２０】次に、この図６に示すビデオタイミング生
成部３０１の動作について、図７のタイミングチャート
を併せ参照して説明する。図６の遅延回路６０１は、図
７（Ｃ）に示すフィールド同期信号を所定時間遅延す
る。また、フィールドカウンタ６０２は、上記のフィー
ルド同期信号を計数して、図７（Ｄ）に示すようにフィ
ールドカウント値を出力する。フィールドカウンタ６０
２は入力されるフィールド同期信号によりカウントアッ
プされ、ＡＮＤゲート６０３の出力信号により１にセッ
トされる。

【００２１】１０検出回路６０４は、フィールドカウン
ト値が「１０」に等しいか否かを検出し、フィールドカ
ウント値が「１０」に等しいことを検出するとアクティ
ブな検出信号を出力する。ＡＮＤゲート６０３は１０検
出回路６０４の出力検出信号がアクティブな時に入力さ
れたフィールド同期信号によりアクティブになり、フィ
ールドカウンタ６０２を１にセットする。

【００２２】３検出回路６０５は、フィールドカウント
値が「３」に等しいか否かを検出し、フィールドカウン
ト値が「３」に等しいことを検出するとアクティブな検
出信号を出力する。同様に、５検出回路６０６は、フィ
ールドカウント値が「５」に等しいか否かを検出し、フ
ィールドカウント値が「５」に等しいことを検出すると
アクティブな検出信号を出力し、８検出回路６０７は、
フィールドカウント値が「８」に等しいか否かを検出
し、フィールドカウント値が「８」に等しいことを検出
するとアクティブな検出信号を出力する。

【００２３】ＮＯＲゲート６０９は、上記の各検出回路
６０４〜６０７の各出力検出信号のいずれか一つがアク
ティブの時には非アクティブな信号を出力してＡＮＤゲ
ート６０９を非アクティブとし、各検出回路６０４〜６
０７の各出力検出信号のすべてが非アクティブのとき、
すなわち、フィールドカウント値が「３」、「５」、
「８」、「１０」以外のときにアクティブな信号を出力
し、ＡＮＤゲート６０９をアクティブとし、そのときに
遅延回路６０１から出力されたフィールド同期信号を図
７（Ｅ）に示すようなデコードタイミング信号として出
力させる。

【００２４】このデコードタイミング信号により図７
（Ａ）に模式的に示すように、図３のピクチャデコード
部３０２によるデコード処理が開始される。また、この
ときのデコードピクチャを図７（Ｆ）に示す。

【００２５】以上の動作により、フィールドカウント値
が「１」、「２」、「４」、「６」、「７」、「９」の
時にフィールド同期信号を遅延した信号をデコードタイ
ミング信号として発生することで、フィールドカウント
値が１の時にデコードされたピクチャＰ１とフィールド
カウント値が６の時にデコードされたピクチャＰ４に対
応する表示ピクチャＰ１’とＰ４’を、図７（Ｂ）、
（Ｇ）に示すように、１フィールドだけ表示するように
なり、図８（Ｂ）で示されたフレームレート変換方法を
実現できる。

【００２６】なお、図７（Ｂ）及び（Ｇ）において、表
示ピクチャにダッシュを付けているのは、ＭＰＥＧ１で
はピクチャの符号化タイプによってデコードされるピク
チャとそれに対応して表示されるピクチャとは必ずしも
一致しないためである。また、図７（Ａ）のデコードピ
クチャの矢線の始点と図７（Ｂ）の表示ピクチャの矢線
の始点とをつなぐ破線は、デコードのタイミングを表示
タイミングより遅延しないと、表示されるべきメモリ内
のピクチャデータが、表示前にデコードピクチャにより
上書きされないために、遅延する必要があることを示し
ている。遅延回路６０１は、この遅延を確保するために
利用されている。

【００２７】

【発明が解決しようとする課題】しかるに、図４に示し
た構成のビデオタイミング生成部３０１を用いて、図８
（Ａ）に示したフレームレート変換を行う従来装置で
は、フレームレート変換時において６ピクチャ毎に１ピ
クチャがスキップされることにより、各ピクチャが本来
表示されるべき時間と実際の表示時間との差が大きいた
め、表示動画像の動きがぎごちないという問題がある。

【００２８】また、図６に示した構成のビデオタイミン
グ生成部３０１を用いて、図８（Ｂ）に示したフレーム
レート変換を行う従来装置では、ピクチャデコード部３
０２が膨大な演算能力を必要とする部分であり、処理能
力のハードウェア量が大きく影響する部分であるが、図
７に示すように、１フィールドしか表示しないピクチャ
Ｐ１’、Ｐ４’に対応するピクチャＰ１、Ｐ４では、１
フィールド期間内にデコード処理を完了する必要がある
ため、フレームレート変換が無い場合に比べて２倍弱の
デコード処理能力がピクチャデコード部３０２に必要と
なる。このため、ピクチャデコード部３０２のハードウ
ェア量が増大するという問題がある。

【００２９】本発明は以上の点に鑑みなされたもので、
動きのスムーズな動画像を表示し得る動画像復号化方法
及び装置を提供することを目的とする。

【００３０】本発明の他の目的は、デコード処理時間が
長くとれるように、デコードタイミング信号を発生する
ことにより、必要とするピクチャデコード処理能力を最
小限に止めることが可能な動画像復号化方法及び装置を
提供することにある。

【００３１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明動画像復号化方法は、動画像に関する映像信
号を第１のフレームレートで符号化して得られた画像デ
ータを、第１のフィールド数単位でこれよりも多い第２
のフィールド数の入力画像データを復号する際に、第２
のフィールド数内の一又は二以上の所定フレーム番目の
画像データは１フィールドのみ表示し、残りのフレーム
の画像データは１フレームずつ表示するように、第１の
フレームレートよりも低い第２のフレームレートに変換
して出力する動画像復号化方法において、フィールド同
期信号を第１のフィールド数で一巡するように巡回的に
計数し、その計数値が一又は二以上の第１の所定値のと
きにはフィールド同期信号を所定時間遅延した信号をデ
コード開始タイミング信号として１フィールドのみ表示
する画像データの復号を開始し、計数値が一又は二以上
の第２の所定値のときには直前の復号開始時点から所定
時間経過した時点で発生させた信号をデコード開始タイ
ミング信号として１フレーム表示する画像データの復号
を開始するようにしたものである。

【００３２】また、上記の目的を達成するため、本発明
の動画像復号化装置は、動画像に関する映像信号を第１
のフレームレートで符号化して得られた画像データを、
第１のフィールド数単位でこれよりも多い第２のフィー
ルド数の入力画像データを復号する際に、第２のフィー
ルド数内の一又は二以上の所定フレーム番目の画像デー
タは１フィールドのみ表示し、残りのフレームの画像デ
ータは１フレームずつ表示するように、第１のフレーム
レートよりも低い第２のフレームレートに変換して出力
する動画像復号化装置において、フィールド同期信号を
第１のフィールド数で一巡する巡回的な計数をしてフィ
ールドカウント値を出力する第１のカウンタと、フィー
ルド同期信号を一定時間遅延する遅延回路と、デコード
開始タイミング信号からの経過時間を計測する第２のカ
ウンタと、フィールドカウント値が予め定められた一又
は二以上の第１の所定値に等しくなったときに第１の検
出信号を出力する第１の検出手段と、フィールドカウン
ト値が予め定められた一又は二以上の第２の所定値に等
しくなったときに第２の検出信号を出力する第２の検出
手段と、第２のカウンタの計数値が予め定められた一又
は二以上の第３の所定値に等しくなったときに第３の検
出信号を出力する第３の検出手段と、第１の検出信号入
力時に遅延回路の出力遅延フィールド同期信号をデコー
ド開始タイミング信号として出力し、第２の検出信号入
力時に第３の検出信号をデコード開始タイミング信号と
して出力すると共に、第２のカウンタをリセットするデ
コード開始タイミング信号出力手段とを有する構成とし
たものである。

【００３３】本発明では、第１のフレームレートで符号
化された画像データを復号し、これより低い第２のフレ
ームレートで出力する動画像復号に際し、遅延フィール
ド同期信号により１フィールドのみ表示する画像データ
の復号を開始し、デコード開始タイミング信号から所定
の経過時間で発生させた信号により１フレーム表示する
画像データの復号を開始するようにしたため、従来より
長い１．５フィールド期間弱の時間内に１フレーム分の
符号化画像データをデコードできるデコード部を使用す
ることができる。

【００３４】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる動画像復号
化装置の要部の一実施の形態の回路系統図を示す。この
実施の形態は、図８（Ｂ）に示した方法でフレームレー
ト変換するときのビデオタイミング生成部３０１の例で
あり、フィールド同期信号を計数するフィールドカウン
タ１０１と、クロック信号を計数するピクチャ期間カウ
ンタ１０２と、フィールド同期信号を所定時間遅延する
遅延回路１０３と、フィールドカウント値が１０か否か
検出する１０検出回路１０４と、フィールドカウント値
が１又は６であるか否かを検出する１，６検出回路１０
５と、フィールドカウント値が２又は７であるか否かを
検出する２，７検出回路１０６と、フィールドカウント
値が４又は９であるか否かを検出する４，９検出回路１
０７と、Ａ検出回路１０８と、Ｂ検出回路１０９と、２
入力ＡＮＤゲート１１０〜１１３と、３入力ＯＲゲート
１１４とから構成されている。

【００３５】次に、この実施の形態の動作について図２
のタイミングチャートを併せ参照して説明する。フィー
ルドカウンタ１０１は、図２（Ｃ）に示す如き、変換先
のフレームレートに等しい周波数（ここではＰＡＬ方式
系のフィールド周波数５０Ｈｚ）のフィールド同期信号
によりカウントアップされ、ＡＮＤゲート１１０の出力
信号により１にセットされる。これにより、フィールド
カウンタ１０１から出力されたフィールド周期のフィー
ルドカウント値は、１０検出回路１０４、１，６検出回
路１０５、２，７検出回路１０６及び４，９検出回路１
０７にそれぞれ供給される。

【００３６】１０検出回路１０４は、入力フィールドカ
ウント値が「１０」であることを検出した時点でアクテ
ィブとなる１０検出信号をＡＮＤゲート１１０の他方の
入力端子に供給する。ＡＮＤゲート１１０は１０検出信
号がアクティブな時に入力されるフィールド同期信号
を、フィールドカウンタ１０１にセットパルスとして印
加し、これを１にセットする。従って、フィールドカウ
ンタ１０１は、図２（Ｄ）に模式的に示すように、
「１」から「１０」までフィールド周期で１ずつカウン
トアップしていき「１０」の次に「１」へ変化するフィ
ールドカウント値を出力する。

【００３７】また、１，６検出回路１０５は、入力フィ
ールドカウント値が「１」、又は「６」であることを検
出した時点でアクティブとなる１，６検出信号をＡＮＤ
ゲート１１１の他方の入力端子に供給する。遅延回路１
０３は入力されたフィールド同期信号を所定時間遅延
し、その遅延フィールド同期信号をＡＮＤゲート１１１
の一方の入力端子に供給する。従って、ＡＮＤゲート１
１４は１，６検出信号がアクティブな時（すなわち、フ
ィールドカウント値が「１」と「６」の時）に入力され
る、遅延フィールド同期信号を通過させてＯＲゲート１
１４へ出力する。

【００３８】また、２，７検出回路１０６は、入力フィ
ールドカウント値が「２」、又は「７」であることを検
出した時点でアクティブとなる２，７検出信号をＡＮＤ
ゲート１１２の一方の入力端子に供給する。更に、４，
９検出回路１０７は、入力フィールドカウント値が
「４」、又は「９」であることを検出した時点でアクテ
ィブとなる４，９検出信号をＡＮＤゲート１１３の一方
の入力端子に供給する。

【００３９】一方、ピクチャ期間カウンタ１０２は、外
部入力クロック信号を計数し、また、後述のデコードタ
イミング信号により０にリセットされることにより、ク
ロック信号により計数したデコードタイミング信号から
の時刻をピクチャ期間値としてＡ検出回路１０８及びＢ
検出回路１０９にそれぞれ出力する。図２（Ｅ）はこの
ピクチャ期間値を模式的に示す。

【００４０】Ａ検出回路１０８は、ピクチャ期間値が予
め定められている特定値Ａに等しいか否かを検出し、特
定値Ａに等しい時にアクティブとなるＡ検出信号を発生
してＡＮＤゲート１１２の他方の入力端子に供給する。
また、Ｂ検出回路１０９は、ピクチャ期間値が予め定め
られている特定値Ｂに等しいか否かを検出し、特定値Ｂ
に等しい時にアクティブとなるＢ検出信号を発生してＡ
ＮＤゲート１１３の他方の入力端子に供給する。

【００４１】ＡＮＤゲート１１１、１１２、１１３及び
ＯＲゲート１１４は、選択回路として機能する。すなわ
ち、１，６検出信号がアクティブな時（つまり、フィー
ルドカウント値が「１」又は「６」の時）は、ＡＮＤゲ
ート１１１に入力された、遅延回路１０３よりの遅延フ
ィールド同期信号がＡＮＤゲート１１１及びＯＲゲート
１１４をそれぞれ通過してデコードタイミング信号とし
て出力される。

【００４２】また、２，７検出信号がアクティブな時
（つまり、フィールドカウント値が「２」又は「７」の
時）は、ＡＮＤゲート１１２に入力されたＡ検出回路１
０８よりのＡ検出信号がＡＮＤゲート１１２及びＯＲゲ
ート１１４をそれぞれ通過してデコードタイミング信号
として出力される。

【００４３】更に、４，９検出信号がアクティブな時
（つまり、フィールドカウント値が「４」又は「９」の
時）は、ＡＮＤゲート１１３に入力されたＢ検出回路１
０９よりのＢ検出信号がＡＮＤゲート１１３及びＯＲゲ
ート１１４をそれぞれ通過してデコードタイミング信号
として出力される。

【００４４】これにより、フィールドカウント値が
「１」又は「６」の時には遅延フィールド同期信号が、
フィールドカウント値が「２」又は「７」の時にはＡ検
出信号が、フィールドカウント値が「４」又は「９」の
時にはＢ検出信号が、デコードタイミング信号として出
力されるため、このデコードタイミング信号は図２
（Ｆ）に示す如くになり、図３のピクチャデコード部３
０２によるデコード処理が開始される。このときのデコ
ードピクチャは図２（Ａ）及び（Ｇ）に示され、表示ピ
クチャは図２（Ｂ）及び（Ｈ）に示される。

【００４５】なお、図２（Ｂ）及び（Ｈ）において、表
示ピクチャにダッシュを付けているのは、ＭＰＥＧ１で
はピクチャの符号化タイプによってデコードされるピク
チャとそれに対応して表示されるピクチャとは必ずしも
一致しないためである。ＭＰＥＧ１では、デコードされ
たピクチャは、一度メモリに格納された後に表示のため
に読み出される。

【００４６】図２（Ａ）のデコードピクチャの矢線の始
点と図２（Ｂ）の表示ピクチャの矢線の始点とをつなぐ
破線は、デコードのタイミングを表示タイミングより遅
延しないと、表示されるべきメモリ内のピクチャデータ
が、表示前にデコードピクチャにより上書きされないた
めに、遅延する必要があることを示している。遅延回路
１０３は、この遅延を確保するために利用されている。

【００４７】また、図２（Ａ）のデコードピクチャの矢
線の終点と図２（Ｂ）の表示ピクチャの矢線の終点とを
つなぐ破線は、デコード処理がデコードピクチャの矢線
の終点の時点までにデコードを完了していないと、表示
にデコードが間に合わないことを示している。

【００４８】図２（Ａ）及び（Ｂ）からわかるように、
ピクチャＰ１のデコード開始は表示ピクチャＰ６’の表
示を追い越してしまわないために、図２（Ａ）の矢線開
始のタイミングよりも早めることができない。また、ピ
クチャＰ２のデコード終了は表示ピクチャＰ２’の偶数
フィールド出力のため、図２（Ａ）の矢線終了のタイミ
ングよりも遅らせることができない。

【００４９】ここで、前記特定値Ａは、ピクチャＰ２、
Ｐ５のデコード開始が、ピクチャＰ１、Ｐ４のデコード
の矢線の始点とピクチャＰ２、Ｐ５のデコードの矢線の
終点の中点になるように設定する。この特定値Ａの設定
により、各ピクチャに最大限のデコード処理時間を確保
することができる。すなわち、図２（Ａ）、（Ｂ）から
明らかなように、ピクチャＰ１とＰ２の２ピクチャやピ
クチャＰ４とＰ５の２ピクチャを３フィールド期間弱で
デコードすることになるので、上記の特定値Ａの設定に
より、１ピクチャのデコード処理に１．５フィールド期
間弱の時間が確保できる。

【００５０】また、前記特定値Ｂは、表示ピクチャＰ
２’の奇数フィールドの表示、Ｐ５’の偶数フィールド
の表示を書き潰さない時点以降になるように設定し、ピ
クチャＰ１、Ｐ４のデコード処理時間以上のデコード処
理時間になるように設定する。

【００５１】この実施の形態によれば、以上の動作によ
り、図８（Ｂ）と共に説明したように、１０フィールド
期間内の２ピクチャ（ここではＰ１とＰ４）は１フィー
ルドしか表示しないことで、１０フィールド期間（すな
わち、５フレーム期間）に６ピクチャＰ１〜Ｐ６を処理
するフレームレート変換を行うことができる。

【００５２】従って、この実施の形態によれば、５フレ
ーム期間毎に１ピクチャを破棄することで５フレーム期
間に６ピクチャを処理する方法に比べて表示動画像の動
きを円滑にすることができ、また、１．５フィールド期
間弱の時間に１ピクチャをデコードする能力でよいた
め、ピクチャデコード部３０２のハードウェア量の削減
ができる。

【００５３】なお、上記の実施の形態では１０フィール
ド期間に１フィールドのみ表示する２ピクチャとしてＰ
１とＰ４を定めたが、これ以外のピクチャを選択するこ
とができることは勿論である。

【００５４】また、本発明は上記の実施の形態に限定さ
れるものではなく、３０フレーム／秒で符号化された画
像データを復号して、２５フレーム／秒で出力する装置
にも適用でき、要は動画像に関する映像信号を第１のフ
レームレートで符号化して得られた画像データを復号化
し、所定フィールド数単位で入力画像データの所定フィ
ールド番目の画像データは１フィールドのみ表示し、残
りのフィールドの画像データは１フレームずつ表示する
ように、第１のフレームレートよりも低い第２のフレー
ムレートに変換して出力する装置に適用できる。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
第１のフレームレートで符号化された画像データを復号
し、これより低い第２のフレームレートで出力する動画
像復号に際し、デコード開始タイミングを定めることに
より、従来より長い１．５フィールド期間弱の時間内に
１フレーム分の符号化画像データをデコードできるデコ
ード部を使用することができるようにしたため、従来に
比べてデコード部のハードウェア量を削減することがで
きる。

【図面の簡単な説明】

【図１】本発明装置の一実施の形態の回路系統図であ
る。

【図２】図１の動作説明用タイミングチャートである。

【図３】本発明を適用し得る動画像復号化装置の一例の
ブロック図である。

【図４】図３中の従来のビデオタイミング生成部の一例
の回路系統図である。

【図５】図４の動作説明用タイミングチャートである。

【図６】図３中の従来のビデオタイミング生成部の他の
例の回路系統図である。

【図７】図６の動作説明用タイミングチャートである。

【図８】フレームレートの変換方法を説明する図であ
る。

【符号の説明】

１０１ フィールドカウンタ １０２ ピクチャ期間カウンタ １０３ 遅延回路 １０４ １０検出回路 １０５ １，６検出回路 １０６ ２，７検出回路 １０７ ４，９検出回路 １０８ Ａ検出回路 １０９ Ｂ検出回路 １１０〜１１３ ２入力ＡＮＤゲート １１４ ４入力ＯＲゲート ３０１ ビデオタイミング生成部 ３０２ ピクチャデコード部 ３０３ メモリ ３０４ 表示制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 動画像に関する映像信号を第１のフレー
   ムレートで符号化して得られた画像データを、第１のフ
   ィールド数単位でこれよりも多い第２のフィールド数の
   入力画像データを復号する際に、該第２のフィールド数
   内の一又は二以上の所定フレーム番目の画像データは１
   フィールドのみ表示し、残りのフレームの画像データは
   １フレームずつ表示するように、前記第１のフレームレ
   ートよりも低い第２のフレームレートに変換して出力す
   る動画像復号化方法において、 フィールド同期信号を前記第１のフィールド数で一巡す
   るように巡回的に計数し、その計数値が一又は二以上の
   第１の所定値のときには前記フィールド同期信号を所定
   時間遅延した信号をデコード開始タイミング信号として
   前記１フィールドのみ表示する画像データの復号を開始
   し、前記計数値が一又は二以上の第２の所定値のときに
   は直前の復号開始時点から所定時間経過した時点で発生
   させた信号を前記デコード開始タイミング信号として前
   記１フレーム表示する画像データの復号を開始すること
   を特徴とする動画像復号化方法。
2. 【請求項２】 動画像に関する映像信号を第１のフレー
   ムレートで符号化して得られた画像データを、第１のフ
   ィールド数単位でこれよりも多い第２のフィールド数の
   入力画像データを復号する際に、該第２のフィールド数
   内の一又は二以上の所定フレーム番目の画像データは１
   フィールドのみ表示し、残りのフレームの画像データは
   １フレームずつ表示するように、前記第１のフレームレ
   ートよりも低い第２のフレームレートに変換して出力す
   る動画像復号化装置において、 フィールド同期信号を前記第１のフィールド数で一巡す
   る巡回的な計数をしてフィールドカウント値を出力する
   第１のカウンタと、 前記フィールド同期信号を一定時間遅延する遅延回路
   と、 デコード開始タイミング信号からの経過時間を計測する
   第２のカウンタと、 前記フィールドカウント値が予め定められた一又は二以
   上の第１の所定値に等しくなったときに第１の検出信号
   を出力する第１の検出手段と、 前記フィールドカウント値が予め定められた一又は二以
   上の第２の所定値に等しくなったときに第２の検出信号
   を出力する第２の検出手段と、 前記第２のカウンタの計数値が予め定められた一又は二
   以上の第３の所定値に等しくなったときに第３の検出信
   号を出力する第３の検出手段と、 前記第１の検出信号入力時に前記遅延回路の出力遅延フ
   ィールド同期信号を前記デコード開始タイミング信号と
   して出力し、前記第２の検出信号入力時に前記第３の検
   出信号を前記デコード開始タイミング信号として出力す
   ると共に、前記第２のカウンタをリセットするデコード
   開始タイミング信号出力手段とを有し、前記遅延フィー
   ルド同期信号により前記１フィールドのみ表示する前記
   画像データの復号を開始し、前記第３の検出信号により
   前記１フレーム表示する前記画像データの復号を開始す
   ることを特徴とする動画像復号化装置。
3. 【請求項３】 前記第１のフレームレートは、２９．９
   ７フレーム／秒又は３０フレーム／秒であり、前記第２
   のフレームレートは２５フレーム／秒であり、前記第１
   のフィールド数は１０フィールドであり、前記第２のフ
   ィールド数の画像データは、６フレームの画像データの
   うち２つのフレームの画像データはそれぞれ１フィール
   ドで表示し、残りの４つのフレームの画像データはそれ
   ぞれ２フィールドで表示するように復号することを特徴
   とする請求項２記載の動画像復号化装置。