JPH10289958A - Semiconductor memory - Google Patents
Semiconductor memoryInfo
- Publication number
- JPH10289958A JPH10289958A JP9097789A JP9778997A JPH10289958A JP H10289958 A JPH10289958 A JP H10289958A JP 9097789 A JP9097789 A JP 9097789A JP 9778997 A JP9778997 A JP 9778997A JP H10289958 A JPH10289958 A JP H10289958A
- Authority
- JP
- Japan
- Prior art keywords
- film
- control gate
- oxide film
- floating gate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発名は、半導体記憶装置に
関する。特に、フローティングゲートとコントロールゲ
ート間に設置される絶縁膜の構成に関するものである。[0001] The present invention relates to a semiconductor memory device. In particular, the present invention relates to a configuration of an insulating film provided between a floating gate and a control gate.
【０００２】[0002]
【従来の技術】従来の半導体記憶装置は、図３のようで
あった。2. Description of the Related Art A conventional semiconductor memory device is as shown in FIG.
【０００３】半導体基板３０１上にフィールド絶縁膜３
０２、及び絶縁膜３０５、及びトンネル酸化膜３０６、
及びフローティングゲートとコントロールゲート間絶縁
膜３０７が形成されており、前記フィールド絶縁膜３０
２、及び前記絶縁膜３０５、及び前記トンネル酸化膜３
０６、及び前記フローティングゲートとコントロールゲ
ート間絶縁膜３０７上にフローティングゲート３０８が
形成されていた。そして、トンネル酸化膜下に濃い拡散
層３０３とコントロールゲート３０４が前記半導体基板
３０１中に形成されていた。そして、前記フローティン
グゲートとコントロールゲート間絶縁膜３０７は、通常
熱酸化膜により形成されていた。A field insulating film 3 is formed on a semiconductor substrate 301.
02, an insulating film 305, and a tunnel oxide film 306,
And an insulating film 307 between the floating gate and the control gate is formed.
2, the insulating film 305, and the tunnel oxide film 3
06, and the floating gate 308 was formed on the insulating film 307 between the floating gate and the control gate. Then, a deep diffusion layer 303 and a control gate 304 were formed in the semiconductor substrate 301 below the tunnel oxide film. The insulating film 307 between the floating gate and the control gate is usually formed of a thermal oxide film.
【０００４】[0004]
【発明が解決しようとする課題】しかし、前述の従来技
術では、半導体記憶素子を微細化できないという問題点
があった。もし、前記半導体記憶素子を微細化しようと
してフローティングゲートとコントロールゲート間の面
積を小さくするとフローティングゲートとコントロール
ゲートゲート間の容量が小さくなり、データの書き込み
効率が悪くなるという問題があった。また、前記フロー
ティングゲートとコントロールゲート間の容量を大きく
しようとして、前記フローティングゲートとコントロー
ルゲートゲート間の絶縁膜の厚さを薄くすると半導体記
憶素子のデータ保持特性が悪くなるという問題があっ
た。However, the prior art described above has a problem that the semiconductor memory element cannot be miniaturized. If the area between the floating gate and the control gate is reduced in order to miniaturize the semiconductor memory device, the capacitance between the floating gate and the control gate is reduced, and there is a problem that data writing efficiency is deteriorated. Further, if the thickness of the insulating film between the floating gate and the control gate is reduced in order to increase the capacitance between the floating gate and the control gate, there is a problem that the data retention characteristics of the semiconductor memory element are deteriorated.
【０００５】そこで、本発明はこの様な問題点を解決す
るもので、その目的とすることは、半導体記憶素子のデ
ータ保持特性を悪くすることなく、データ書き換え効率
が良く、且つ微細化に適した半導体記憶装置を提供する
ところにある。Accordingly, the present invention is to solve such a problem. It is an object of the present invention to improve the data rewriting efficiency without deteriorating the data holding characteristics of a semiconductor memory element and to be suitable for miniaturization. To provide a semiconductor memory device.
【０００６】[0006]
（手段１）半導体基板表面に設置されたコントロールゲ
ートと、前記半導体基板上に、トンネル酸化膜及び前記
コントロールゲート上のフローティングゲート−コント
ロールゲート間絶縁膜を介して設置されたフローティン
グゲートと、を備えた半導体記憶装置であって、前記フ
ローティングゲート−コントロールゲート間絶縁膜が、
ボトムのシリコン酸化膜、シリコン窒化膜及びトップの
シリコン酸化膜の積層膜から構成されることを特徴とす
る。(Means 1) A control gate provided on a surface of a semiconductor substrate, and a floating gate provided on the semiconductor substrate via a tunnel oxide film and an insulating film between the floating gate and the control gate on the control gate. Wherein the insulating film between the floating gate and the control gate comprises:
It is characterized by comprising a laminated film of a bottom silicon oxide film, a silicon nitride film and a top silicon oxide film.
【０００７】（手段２）半導体基板表面に設置されたコ
ントロールゲートと、前記半導体基板上に、トンネル酸
化膜及び前記コントロールゲート上のフローティングゲ
ート−コントロールゲート間絶縁膜を介して設置された
フローティングゲートと、を備えた半導体記憶装置であ
って、前記フローティングゲート−コントロールゲート
間絶縁膜が、シリコン窒化膜及びシリコン酸化膜の積層
膜から構成されることを特徴とする。(Means 2) A control gate provided on the surface of the semiconductor substrate, and a floating gate provided on the semiconductor substrate via a tunnel oxide film and a floating gate-control gate insulating film on the control gate. , Wherein the insulating film between the floating gate and the control gate is composed of a stacked film of a silicon nitride film and a silicon oxide film.
【０００８】[0008]
【発明の実施の形態】以下図面により、本発明の実施例
を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【０００９】図１は、本発明の半導体記憶装置の一例を
表わす断面図である。FIG. 1 is a sectional view showing an example of the semiconductor memory device of the present invention.
【００１０】１０１は半導体基板、１０２はフィールド
絶縁膜、１０３はコントロールゲート、１０４はトンネ
ル酸化膜下の濃い拡散層、１０５は絶縁膜、１０６は、
トンネル酸化膜、１０７はフローティングゲート−コン
トロールゲート間絶縁膜を構成するＯＮＯ膜のボトム酸
化膜、１０８はフローティングゲート、１０９はフロー
ティングゲート−コントロールゲート間絶縁膜を構成す
るシリコン窒化膜（ＯＮＯ膜のシリコン窒化膜）、１１
０はフローティングゲート−コントロールゲート間絶縁
膜を構成するＯＮＯ膜のトップ酸化膜である。そして、
トンネル酸化膜１０６の膜厚は５ｎｍから１１ｎｍ程度
であり、ＯＮＯ膜の膜厚は酸化膜厚換算で、５ｎｍから
１５ｎｍ程度となるように構成されている。[0010] 101 is a semiconductor substrate, 102 is a field insulating film, 103 is a control gate, 104 is a deep diffusion layer below the tunnel oxide film, 105 is an insulating film, and 106 is
A tunnel oxide film, 107 is a bottom oxide film of an ONO film forming a floating gate-control gate insulating film, 108 is a floating gate, and 109 is a silicon nitride film (silicon ONO film forming a floating gate-control gate insulating film). Nitride film), 11
Numeral 0 is a top oxide film of the ONO film constituting the insulating film between the floating gate and the control gate. And
The thickness of the tunnel oxide film 106 is about 5 nm to 11 nm, and the thickness of the ONO film is about 5 nm to 15 nm in terms of oxide film thickness.
【００１１】次に本発明の半導体記憶装置の製造方法の
一例を図２（ａ）から図２（ｃ）により詳細に説明す
る。Next, an example of a method for manufacturing a semiconductor memory device according to the present invention will be described in detail with reference to FIGS.
【００１２】なお、実施例の全図において、同一の記号
を有するものには、同一の符号を付け、その繰り返しの
説明は省略する。In all the drawings of the embodiments, those having the same symbols are given the same reference numerals and their repeated explanation is omitted.
【００１３】まず、図２（ａ）の如く、半導体基板２０
１上に図示しない第１シリコン窒化膜を所定形に形成す
る。そして、熱酸化を行い、フィールド絶縁膜２０２を
形成する。前記フィールド絶縁膜２０２は、４００ｎｍ
から８００ｎｍ程度形成する。前記第１シリコン窒化膜
を除去し、熱酸化法により前記半導体基板２０１上に犠
牲酸化膜を１５ｎｍから４０ｎｍ程度形成する。そし
て、フォト及びイオン注入法により、Ｎ型不純物をトン
ネル酸化膜が設置される下方の領域及びコントロールゲ
ートを形成する領域に１×１０１３から１×１０１６ａ
ｔｏｍｓ・ｃｍ−２程度注入し、トンネル酸化膜の下の
濃い拡散層２０３及び、コントロールゲート２０４を形
成する。Ｎ型不純物は、例えば、５族の元素（燐元素や
砒素などの導電性不純物）を用いる。そして、Ｎ型不純
物を活性化させる為に、例えば、８５０℃から１０００
℃程度の窒素雰囲気中で３０分程度のアニールを行う。First, as shown in FIG.
A first silicon nitride film (not shown) is formed in a predetermined shape on 1. Then, thermal oxidation is performed to form a field insulating film 202. The field insulating film 202 has a thickness of 400 nm.
To 800 nm. After removing the first silicon nitride film, a sacrificial oxide film is formed on the semiconductor substrate 201 to a thickness of about 15 nm to 40 nm by a thermal oxidation method. Then, by photo and ion implantation, an N-type impurity is implanted from 1 × 10 13 to 1 × 10 16 a in a region below the tunnel oxide film and a region for forming the control gate.
Implantation is performed at about toms · cm −2 to form a deep diffusion layer 203 below the tunnel oxide film and a control gate 204. As the N-type impurity, for example, a Group 5 element (a conductive impurity such as a phosphorus element or arsenic) is used. Then, for example, from 850 ° C. to 1000
Anneal for about 30 minutes in a nitrogen atmosphere at about ° C.
【００１４】そして、犠牲酸化膜を除去した後、前記半
導体基板２０１上に熱酸化法により、３ｎｍから１０ｎ
ｍ程度の第１熱酸化膜（ＯＮＯ膜のボトム酸化膜）２０
５を形成する。そして、前記第１シリコン酸化膜（ＯＮ
Ｏ膜のボトム酸化膜）２０５上にシリコン窒化膜（ＯＮ
Ｏ膜のシリコン窒化膜）２０６を５ｎｍから１５ｎｍ程
度形成する。そして、第１フォトレジスト２０７をコン
トロールゲートを形成する領域に形成し、エッチングに
より前記コントロールゲート２０４以外の領域に形成さ
れた前記第１シリコン酸化膜（ＯＮＯ膜のボトム酸化
膜）２０５とシリコン窒化膜（ＯＮＯ膜のシリコン窒化
膜）２０６を除去する。After removing the sacrificial oxide film, the semiconductor substrate 201 is thermally oxidized to a thickness of 3 nm to 10 n.
m of first thermal oxide film (bottom oxide film of ONO film) 20
5 is formed. Then, the first silicon oxide film (ON
A silicon nitride film (ON) on the bottom oxide film (O film) 205
An O film (silicon nitride film) 206 is formed to a thickness of about 5 to 15 nm. Then, a first photoresist 207 is formed in a region where a control gate is to be formed, and the first silicon oxide film (bottom oxide film of ONO film) 205 and a silicon nitride film formed in a region other than the control gate 204 by etching. (The silicon nitride film of the ONO film) 206 is removed.
【００１５】次に図２（ｂ）の如く、熱酸化法により前
記シリコン基板２０１上に第２シリコン酸化膜２０８
を、また前記シリコン窒化膜（ＯＮＯ膜のシリコン窒化
膜）２０６上に第３シリコン酸化膜（ＯＮＯ膜のトップ
酸化膜）２０９を形成する。前記第２シリコン酸化膜２
０８は、５ｎｍから３０ｎｍ程度形成する。この酸化に
より前記第３シリコン酸化膜（ＯＮＯ膜のトップ酸化
膜）が２ｎｍから１０ｎｍ程度形成される。そしてトン
ネル酸化膜を形成する以外の領域に第２フォトレジスト
２１０を形成し、トンネル酸化膜を形成する領域に形成
された前記第２シリコン酸化膜２０８をウエットエッチ
ング法等により除去する。Next, as shown in FIG. 2B, a second silicon oxide film 208 is formed on the silicon substrate 201 by a thermal oxidation method.
A third silicon oxide film (top oxide film of ONO film) 209 is formed on the silicon nitride film (silicon nitride film of ONO film) 206. The second silicon oxide film 2
08 is formed to a thickness of about 5 nm to 30 nm. By this oxidation, the third silicon oxide film (top oxide film of the ONO film) is formed in a thickness of about 2 nm to 10 nm. Then, a second photoresist 210 is formed in a region other than the region where the tunnel oxide film is to be formed, and the second silicon oxide film 208 formed in the region where the tunnel oxide film is to be formed is removed by a wet etching method or the like.
【００１６】次に図２（ｃ）の如く、前記第２フォトレ
ジスト２１０を除去し、熱酸化法（例えば、１０００℃
の酸素濃度４０％の乾燥雰囲気中の酸化）により、トン
ネル酸化膜２１１を５ｎｍから１５ｎｍ程度形成する。
そして、ＣＶＤ法により、前記トンネル酸化膜２１１、
及び前記第２シリコン酸化膜２０８、及び前記第３シリ
コン酸化膜（ＯＮＯ膜のトップ酸化膜）２０９及ぶ前記
フィールド絶縁膜２０２上に多結晶シリコン膜を１００
ｎｍから４００ｎｍ程度形成する。通常モノシランガス
を６２０度前後で熱分解させ、前記多結晶シリコン膜を
堆積させる。そして、前記多結晶シリコンを低抵抗化さ
せる為に、例えば５族の元素（燐元素や砒素など撞電性
不純物）をイオン打ち込み法を用いて、１×１０１５か
ら１×１０１６ａｔｏｍｓ・ｃｍ−２程度注入する。そ
して、フォト及びエッチング法により、前記多結晶シリ
コン膜を所定形に形成し、フローティングゲート２１２
を形成する。以上が本発明の製造方法である。Next, as shown in FIG. 2C, the second photoresist 210 is removed and a thermal oxidation method (for example, 1000 ° C.) is performed.
(Oxidation in a dry atmosphere having an oxygen concentration of 40%) to form a tunnel oxide film 211 of about 5 nm to 15 nm.
Then, the tunnel oxide film 211,
A polycrystalline silicon film 100 on the second silicon oxide film 208, the third silicon oxide film (ONO film top oxide film) 209 and the field insulating film 202;
about 400 nm. Usually, monosilane gas is thermally decomposed at about 620 degrees to deposit the polycrystalline silicon film. Then, in order to lower the resistance of the polycrystalline silicon, for example, an element of group V (consistent impurity such as phosphorus element or arsenic) is ion-implanted to from 1 × 10 15 to 1 × 10 16 atoms · cm. Inject about -2 . Then, the polycrystalline silicon film is formed in a predetermined shape by a photo and etching method, and the floating gate 212 is formed.
To form The above is the manufacturing method of the present invention.
【００１７】このように、フローティングゲートとコン
トロールゲート間絶縁膜として誘電率が高いシリコン窒
化膜を用いたＯＮＯ膜（シリコン酸化膜／シリコン窒化
膜／シリコン酸化膜の積層膜）を用いることにより、フ
ローティングゲートとコントロールゲート間絶縁膜の容
量を上げることか可能となる。これにより、メモリセル
の書き込み消去特性を変えることなく、フローティング
ゲートとコントロールゲート間のオーバーラップしてい
る面積を大幅に縮小することが可能になり、高集積化に
適した半導体記憶装置を提供することが可能となる。ま
た、本発明では、フローティングゲートとコントロール
ゲートゲート間絶縁膜を薄膜化することなく、フローテ
ィングゲートとコントロールゲートゲート間の容量を上
げるということを実現している為、本発明によるデータ
保持特性の低下（例えば、フローティングゲートゲート
に蓄積した電荷がコントロールゲートの方へ逃げたり、
コントロールゲート側からフローティングゲートに電荷
が注入され、保持したデータが書き変わるうような不
良）は、見られない。By using an ONO film (silicon oxide film / silicon nitride film / silicon oxide film laminated film) using a silicon nitride film having a high dielectric constant as an insulating film between the floating gate and the control gate, the floating film is formed. It is possible to increase the capacity of the insulating film between the gate and the control gate. Thus, the overlapping area between the floating gate and the control gate can be significantly reduced without changing the write / erase characteristics of the memory cell, and a semiconductor memory device suitable for high integration is provided. It becomes possible. Further, in the present invention, the capacitance between the floating gate and the control gate is increased without reducing the thickness of the insulating film between the floating gate and the control gate. (For example, the charge accumulated in the floating gate escapes to the control gate,
A defect in which charge is injected from the control gate side to the floating gate and the stored data is rewritten is not seen.
【００１８】以上本発明を実施例に基づき、具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において、変形し得る
ことは、無論である。例えば、本発明の半導体装置の製
造方法の実施例では、フローティングゲートに多結晶シ
リコン膜を用いたが、高融点金属シリサイド等を用いた
場合でも有効である。Although the present invention has been described in detail with reference to the embodiments, the present invention is not limited to the above-described embodiments, and it goes without saying that the present invention can be modified without departing from the scope of the invention. is there. For example, in the embodiment of the method of manufacturing a semiconductor device according to the present invention, a polycrystalline silicon film is used for the floating gate, but it is also effective when a high melting point metal silicide or the like is used.
【００１９】また、実施例では、フローティングゲート
とコントロールゲート間絶縁膜としてＯＮＯ膜（ＳｉＯ
２／Ｓｉ３Ｎ４／ＳｉＯ２）を用いたがＮＯ膜（Ｓｉ３
Ｎ４／ＳｉＯ２）等の２層膜を用いた場合でも有効であ
る。In the embodiment, the ONO film (SiO 2) is used as an insulating film between the floating gate and the control gate.
2 / Si 3 N 4 / SiO 2 ), but the NO film (Si 3
This is also effective when a two-layer film such as N 4 / SiO 2 ) is used.
【００２０】[0020]
【発明の効果】本発明によれば、フローティングゲート
とコントロールフローティングゲートとコントロールゲ
ートを有し、前記フローティングゲートへの電荷の注入
状態の如何によって、前記コントロールゲートの特性の
制御しきい値電圧が変化し、前記コントロールゲートが
シリコン基板中に形成されていることを特徴とする半導
体記憶装置において、フローティングゲートとコントロ
ールゲート間絶縁膜をＯＮＯ膜（シリコン酸化膜／シリ
コン窒化膜／シリコン酸化膜の積層膜）もしくは、ＮＯ
膜（シリコン窒化膜／シリコン酸化膜の積層膜）で形成
することにより、半導体記憶装置のデータ保持特性を悪
くすることなく、データ書き換え効率が良く、且つ微細
化に適した半導体記憶装置を提供するが可能になる。According to the present invention, there are provided a floating gate, a control floating gate, and a control gate, and the control threshold voltage of the characteristics of the control gate varies depending on the state of charge injection into the floating gate. In the semiconductor memory device, wherein the control gate is formed in a silicon substrate, an insulating film between the floating gate and the control gate is formed by an ONO film (a laminated film of a silicon oxide film / a silicon nitride film / a silicon oxide film). ) Or NO
A semiconductor memory device which has good data rewriting efficiency and is suitable for miniaturization without deteriorating data holding characteristics of the semiconductor memory device by being formed of a film (a laminated film of a silicon nitride film / silicon oxide film). Becomes possible.
【図１】本発明の半導体装置の一実施例を示す主要断面
図である。FIG. 1 is a main sectional view showing one embodiment of a semiconductor device of the present invention.
【図２】本発明の半導体装置の製造方法の一実施例を工
程順に説明する為の主要断面図である。FIG. 2 is a main cross-sectional view for describing one embodiment of a method for manufacturing a semiconductor device of the present invention in the order of steps.
【図３】従来の半導体装置を説明する為の主要断面図で
ある。FIG. 3 is a main cross-sectional view for explaining a conventional semiconductor device.
１０1 半導体基板 １０２ フィールド絶縁膜 １０３ コントロールゲート １０４ トンネル酸化膜の下の濃い拡散層 １０５ 絶縁膜 １０６ トンネル酸化膜 １０７ ＯＮＯ膜のボトム酸化膜 １０８ フローティングゲート １０９ シリコン窒化膜（ＯＮＯ膜のシリコン窒化膜） １１０ ＯＮＯ膜のトップ酸化膜 ２０１ 半導体基板 ２０２ フィールド絶縁膜 ２０３ トンネル酸化膜の下の濃い拡散層 ２０４ コントロールゲート ２０５ 第１シリコン酸化膜（ＯＮＯ膜のボトム酸化
膜） ２０６ シリコン窒化膜（ＯＮＯ膜のシリコン窒化膜） ２０７ 第１フォトレジスト ２０８ 第２シリコン酸化膜 ２０９ 第３シリコン酸化膜（ＯＮＯ膜のトップ酸化
膜） ２１０ 第２フォトレジスト ２１１ トンネル酸化膜 ２１２ フローティングゲート ３０１ 半導体基板 ３０２ フィールド絶縁膜 ３０３ トンネル膜の下の濃い拡散層 ３０４ コントロールゲート ３０５ 絶縁膜 ３０６ トンネル酸化膜 ３０７ フローティングゲートとコントロールゲート間
絶縁膜 ３０８ フローティングゲートReference Signs List 101 semiconductor substrate 102 field insulating film 103 control gate 104 dense diffusion layer below tunnel oxide film 105 insulating film 106 tunnel oxide film 107 bottom oxide film of ONO film 108 floating gate 109 silicon nitride film (silicon nitride film of ONO film) 110 Top oxide film of ONO film 201 Semiconductor substrate 202 Field insulating film 203 Deep diffusion layer below tunnel oxide film 204 Control gate 205 First silicon oxide film (Bottom oxide film of ONO film) 206 Silicon nitride film (Silicon nitride of ONO film) Film) 207 First photoresist 208 Second silicon oxide film 209 Third silicon oxide film (top oxide film of ONO film) 210 Second photoresist 211 Tunnel oxide film 212 Floating gate 301 Semiconductor base Plate 302 Field insulating film 303 Dense diffusion layer below tunnel film 304 Control gate 305 Insulating film 306 Tunnel oxide film 307 Floating gate and control gate insulating film 308 Floating gate
Claims (2)
ゲートと、前記半導体基板上に、トンネル酸化膜及び前
記コントロールゲート上のフローティングゲート−コン
トロールゲート間絶縁膜を介して設置されたフローティ
ングゲートと、を備えた半導体記憶装置であって、 前記フローティングゲート−コントロールゲート間絶縁
膜が、ボトムのシリコン酸化膜、シリコン窒化膜及びト
ップのシリコン酸化膜の積層膜から構成されることを特
徴とする半導体記憶装置。A control gate provided on a surface of a semiconductor substrate; and a floating gate provided on the semiconductor substrate via a tunnel oxide film and an insulating film between a floating gate and a control gate on the control gate. A semiconductor memory device comprising: a floating gate-control gate insulating film comprising a stacked film of a bottom silicon oxide film, a silicon nitride film, and a top silicon oxide film. .
ゲートと、前記半導体基板上に、トンネル酸化膜及び前
記コントロールゲート上のフローティングゲート−コン
トロールゲート間絶縁膜を介して設置されたフローティ
ングゲートと、を備えた半導体記憶装置であって、 前記フローティングゲート−コントロールゲート間絶縁
膜が、シリコン窒化膜及びシリコン酸化膜の積層膜から
構成されることを特徴とする半導体記憶装置。2. A semiconductor device comprising: a control gate provided on a surface of a semiconductor substrate; and a floating gate provided on the semiconductor substrate via a tunnel oxide film and a floating gate-control gate insulating film on the control gate. A semiconductor memory device comprising: the insulating film between a floating gate and a control gate; and a stacked film of a silicon nitride film and a silicon oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097789A JPH10289958A (en) | 1997-04-15 | 1997-04-15 | Semiconductor memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9097789A JPH10289958A (en) | 1997-04-15 | 1997-04-15 | Semiconductor memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289958A true JPH10289958A (en) | 1998-10-27 |
Family
ID=14201587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9097789A Withdrawn JPH10289958A (en) | 1997-04-15 | 1997-04-15 | Semiconductor memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10289958A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741730B2 (en) | 2015-09-10 | 2017-08-22 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing the same |
-
1997
- 1997-04-15 JP JP9097789A patent/JPH10289958A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9741730B2 (en) | 2015-09-10 | 2017-08-22 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7652322B2 (en) | Split gate flash memory device having self-aligned control gate and method of manufacturing the same | |
| JP2002217318A (en) | Non-volatile semiconductor storage element and its manufacturing method | |
| JPH0621469A (en) | Nonvolatile memory cell by means of polycrystalline silicon spacer region | |
| JPH10163348A (en) | Manufcture of nonvolatile semiconductor storage device | |
| JP3745297B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| US20050287742A1 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
| JP3288796B2 (en) | Semiconductor device | |
| JPH0548113A (en) | Nonvolatile semiconductor storage device and its manufacture | |
| JP3028984B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| JPH01191480A (en) | Nonvolatile memory cell | |
| JPH10289958A (en) | Semiconductor memory | |
| JPH118322A (en) | Semiconductor and its manufacturing method | |
| US6127698A (en) | High density/speed nonvolatile memories with a textured tunnel oxide and a high capacitive-coupling ratio | |
| JPH06296029A (en) | Semiconductor nonvolatile storage element and manufacture thereof | |
| JP2755578B2 (en) | Rewritable read-only memory | |
| JP3973616B2 (en) | Method for manufacturing nonvolatile semiconductor memory device | |
| JPH07106442A (en) | Nonvolatile semiconductor memory | |
| JPWO2005122246A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH10335494A (en) | Semiconductor device and its manufacture | |
| JPS647511B2 (en) | ||
| JPH0629541A (en) | Manufacture of semiconductor device | |
| JPH04334062A (en) | Thin film memory transistor | |
| JPH05343698A (en) | Manufacture of semiconductor device | |
| JPH065875A (en) | Nonvolatile memory | |
| JPH1154639A (en) | Nonvolatile semiconductor memory and fabrication thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040315 |