JPH10284998A - 低周波発振回路 - Google Patents
低周波発振回路Info
- Publication number
- JPH10284998A JPH10284998A JP9102738A JP10273897A JPH10284998A JP H10284998 A JPH10284998 A JP H10284998A JP 9102738 A JP9102738 A JP 9102738A JP 10273897 A JP10273897 A JP 10273897A JP H10284998 A JPH10284998 A JP H10284998A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- terminal
- oscillation circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、マイクロコンピュータのウェーク
アップ電気信号を出力させる低周波発振回路の消費電流
を１マイクロＡ程度におさえ、電池寿命を飛躍的に向上
させることを目的とするものである。 【構成】 本発明の低周波発振回路は、シュミットイン
バー１の出力端子３に抵抗７を接続し、当該抵抗７の他
端に、コンデンサ９を直列接続し、前記抵抗７とコンデ
ンサ９の接続点を前記シュミットインバータ１の入力端
子２に接続した発振回路であって、電源と当該シュミッ
トインバータ１の電源端子４を抵抗８を介し接続すると
共に、電源端子４にはコンデンサ１０を接地接続したこ
とを特徴とするものである。また、前記の低周波発振回
路の出力端子３からの信号をトランジスタインバータ回
路１１に入力し、当該トランジスタインバータ回路１１
の出力端子１６より信号出力したものである。
アップ電気信号を出力させる低周波発振回路の消費電流
を１マイクロＡ程度におさえ、電池寿命を飛躍的に向上
させることを目的とするものである。 【構成】 本発明の低周波発振回路は、シュミットイン
バー１の出力端子３に抵抗７を接続し、当該抵抗７の他
端に、コンデンサ９を直列接続し、前記抵抗７とコンデ
ンサ９の接続点を前記シュミットインバータ１の入力端
子２に接続した発振回路であって、電源と当該シュミッ
トインバータ１の電源端子４を抵抗８を介し接続すると
共に、電源端子４にはコンデンサ１０を接地接続したこ
とを特徴とするものである。また、前記の低周波発振回
路の出力端子３からの信号をトランジスタインバータ回
路１１に入力し、当該トランジスタインバータ回路１１
の出力端子１６より信号出力したものである。
Description
【０００１】
【発明の属する技術分野】この発明は、電池を電源とす
るマイクロコンピュータのウェークアップ電気信号を出
力させる低周波発振回路に関するものである。
るマイクロコンピュータのウェークアップ電気信号を出
力させる低周波発振回路に関するものである。
【０００２】
【従来の技術】従来、ＣＭＯＳマイクロコンピュータを
使用した機器では、極力消費電力を抑えるために色々な
工夫がなされている。例えば、特開昭５９−１９５７２
６号公報のマイクロコンピュータ、特に高周波発振回路
と低周波発振回路とを内蔵せしめたマイクロコンピュー
タにおいては、第１の発振回路より低い周波数のクロッ
ク信号を出力する第２の発振回路と、クロック信号の出
力制御回路を設けることにより、マイクロコンピュータ
のスタンバイ時の消費電力を低減するようにしている。
つまり、特に、ＣＭＯＳの消費電力が駆動されるクロッ
クの周波数に比例するという特性上、極力クロック周波
数を低く抑えるようになっている。しかし、上記のマイ
クロコンピュータにおいては、低周波発振回路自体は常
時動作しているため、マイクロコンピュータが電源を不
必要とする場合でも僅かであるが電力の消費があるとい
うみのであった。
使用した機器では、極力消費電力を抑えるために色々な
工夫がなされている。例えば、特開昭５９−１９５７２
６号公報のマイクロコンピュータ、特に高周波発振回路
と低周波発振回路とを内蔵せしめたマイクロコンピュー
タにおいては、第１の発振回路より低い周波数のクロッ
ク信号を出力する第２の発振回路と、クロック信号の出
力制御回路を設けることにより、マイクロコンピュータ
のスタンバイ時の消費電力を低減するようにしている。
つまり、特に、ＣＭＯＳの消費電力が駆動されるクロッ
クの周波数に比例するという特性上、極力クロック周波
数を低く抑えるようになっている。しかし、上記のマイ
クロコンピュータにおいては、低周波発振回路自体は常
時動作しているため、マイクロコンピュータが電源を不
必要とする場合でも僅かであるが電力の消費があるとい
うみのであった。
【０００３】一方、低周波発振回路としては、従来より
メーカーカタログに図２に示すような回路が記述されて
いる。この従来の低周波発振回路図は、シュミットイン
バータ１９の出力端子２１に抵抗１７を接続し、当該抵
抗１７の他端にコンデンサ１８を直列接続し、前記抵抗
１７とコンデンサ１８の接続点を前記シュミットインバ
ータ１９の入力端子２０に接続するようにしている。ま
た、前記のシュミットインバータ１９としては、消費電
流が１μＡと非常に少ない、ＣＭＯＳデジタルＩＣの７
４ＨＣ１４や、４５８４が使用されている。
メーカーカタログに図２に示すような回路が記述されて
いる。この従来の低周波発振回路図は、シュミットイン
バータ１９の出力端子２１に抵抗１７を接続し、当該抵
抗１７の他端にコンデンサ１８を直列接続し、前記抵抗
１７とコンデンサ１８の接続点を前記シュミットインバ
ータ１９の入力端子２０に接続するようにしている。ま
た、前記のシュミットインバータ１９としては、消費電
流が１μＡと非常に少ない、ＣＭＯＳデジタルＩＣの７
４ＨＣ１４や、４５８４が使用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、前記の
低周波発振回路にあっては、シュミットインバータＩＣ
の性能上アナログ電圧が入力されると、ある一定の入力
電圧レベルの時ＩＣには数ｍＡの動作電流が流れるた
め、小型の小容量電池を駆動源としたり、さらには電池
交換ができないような所で使用されたりする装置では、
電池容量のほとんどがこれに消費されてしまい、目的と
する装置の作動時間が極端に低下してしまう等致命的問
題点があった。
低周波発振回路にあっては、シュミットインバータＩＣ
の性能上アナログ電圧が入力されると、ある一定の入力
電圧レベルの時ＩＣには数ｍＡの動作電流が流れるた
め、小型の小容量電池を駆動源としたり、さらには電池
交換ができないような所で使用されたりする装置では、
電池容量のほとんどがこれに消費されてしまい、目的と
する装置の作動時間が極端に低下してしまう等致命的問
題点があった。
【０００５】この発明は、上記のような問題点を解決す
るためになされたもので、非常に簡便な回路で、消費電
流を１μＡ程度におさえ、電池寿命を飛躍的に向上させ
ることを目的とするものである。
るためになされたもので、非常に簡便な回路で、消費電
流を１μＡ程度におさえ、電池寿命を飛躍的に向上させ
ることを目的とするものである。
【０００６】
【課題を解決するための手段】本発明の低周波発振回路
は、シュミットインバータ１の出力端子３に抵抗７を接
続し、当該抵抗７の他端にコンデンサ９を直列接続し、
前記抵抗７とコンデンサ９の接続点を前記シュミットイ
ンバータ１の入力端子２に接続した発振回路であって、
電源と、当該シュミットインバータ１の電源端子４を抵
抗８を介し接続すると共に電源端子４にはコンデンサ１
０を接地接続したものである。また、前記出力端子３か
らの信号をトランジスタインバータ回路１１に入力し、
当該トランジスタインバータ回路１１の出力端子１６よ
り信号出力とするものである。
は、シュミットインバータ１の出力端子３に抵抗７を接
続し、当該抵抗７の他端にコンデンサ９を直列接続し、
前記抵抗７とコンデンサ９の接続点を前記シュミットイ
ンバータ１の入力端子２に接続した発振回路であって、
電源と、当該シュミットインバータ１の電源端子４を抵
抗８を介し接続すると共に電源端子４にはコンデンサ１
０を接地接続したものである。また、前記出力端子３か
らの信号をトランジスタインバータ回路１１に入力し、
当該トランジスタインバータ回路１１の出力端子１６よ
り信号出力とするものである。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は、本発明の低周波発振回路を示
す回路図である。本発明の低周波発振回路は、シュミッ
トインバータ１である７４ＨＣ１４の出力端子３に１０
ＭΩ抵抗７を接続し、当該抵抗７の他端に２μＦコンデ
ンサ９を直列接続して、他端は接地されていてさらに、
前記抵抗７とコンデンサ９の接続点を前記シュミットイ
ンバータ１の入力端子２に接続したものであり、前記シ
ュミットインバータ１の電源端子４は高抵抗４．７ＭΩ
の抵抗８を介し電源Ｖｃ６に接続すると共に、電源端子
４には２２０ｐＦコンデンサ１０を接地接続している。
また、前記シュミットインバータの出力端子３は、抵抗
１３とコンデンサ１５の並列回路を通し、抵抗１４を負
荷とした電流増幅率の大きいＮＰＮトランジスタ１２で
構成したインバータ回路１１に入力し、当該ＮＰＮトラ
ンジスタ１２と前記抵抗１４の接続点が出力端子１６と
なっている。
づいて説明する。図１は、本発明の低周波発振回路を示
す回路図である。本発明の低周波発振回路は、シュミッ
トインバータ１である７４ＨＣ１４の出力端子３に１０
ＭΩ抵抗７を接続し、当該抵抗７の他端に２μＦコンデ
ンサ９を直列接続して、他端は接地されていてさらに、
前記抵抗７とコンデンサ９の接続点を前記シュミットイ
ンバータ１の入力端子２に接続したものであり、前記シ
ュミットインバータ１の電源端子４は高抵抗４．７ＭΩ
の抵抗８を介し電源Ｖｃ６に接続すると共に、電源端子
４には２２０ｐＦコンデンサ１０を接地接続している。
また、前記シュミットインバータの出力端子３は、抵抗
１３とコンデンサ１５の並列回路を通し、抵抗１４を負
荷とした電流増幅率の大きいＮＰＮトランジスタ１２で
構成したインバータ回路１１に入力し、当該ＮＰＮトラ
ンジスタ１２と前記抵抗１４の接続点が出力端子１６と
なっている。
【０００８】
【発明の作用】この様に構成された本発明の低周波発振
回路を、図３のタイミングチャートに基づいて説明する
と、小文字ａ、ｂ、ｃは、図１中での各ポイントの波形
であることを示している。シュミットインバータ１は、
図４に示すようにヒステリシス特性を持つインバータで
あり、電源電圧の約１／２の近辺に、出力電圧が反転す
るスレシホールド電圧ＶTHを持ち、その電圧を境にＨか
らＬに反転する電圧ＶHL、またはＬからＨに反転する電
圧ＶLHがある。今シュミットインバータ１の出力ｂ点が
Ｈレベルになった時コンデンサ９は、抵抗７を通し徐々
に充電され、電圧はａ点に示すように上昇して行く。
回路を、図３のタイミングチャートに基づいて説明する
と、小文字ａ、ｂ、ｃは、図１中での各ポイントの波形
であることを示している。シュミットインバータ１は、
図４に示すようにヒステリシス特性を持つインバータで
あり、電源電圧の約１／２の近辺に、出力電圧が反転す
るスレシホールド電圧ＶTHを持ち、その電圧を境にＨか
らＬに反転する電圧ＶHL、またはＬからＨに反転する電
圧ＶLHがある。今シュミットインバータ１の出力ｂ点が
Ｈレベルになった時コンデンサ９は、抵抗７を通し徐々
に充電され、電圧はａ点に示すように上昇して行く。
【０００９】図５は、Ｃ−ＭＯＳの７４ＨＣ１４シュミ
ットインバータの内部等価回路で、Ｈ出力の時は、Ｐ−
ＭＯＳＦＥＴ２２のみがオンとなり、Ｌ出力の時は、Ｎ
−ＭＯＳＦＥＴ２３のみがオンとなるため、電源端子か
ら接地端子に流れる電流は非常に少ない。今、入力電圧
がＶHLに近ずくに従って電源側Ｐ−ＭＯＳＦＥＴ２２と
接地側Ｎ−ＭＯＳＦＥＴ２３は、共に導通状態となる所
があって、電源から接地端子に通常では流れることのな
い数ｍＡという貫通電流が流れる。この電流は、数ｍＡ
の動作機器にとっては非常に大きい。高抵抗８は、この
貫通電流を制限するためのものであり、電源電圧を５
Ｖ、抵抗８を４．７ＭΩで動作させた時には、約０．４
〜０．６μＡと非常に少なく制限できた。この電流は、
抵抗８の４．７ＭΩを流れるため電源端子４の電圧は、
（０．４〜０．６μＡ）×４．７ＭΩ≒＝２〜３Ｖ電圧
低下し、ＣＭＯＳのＩＣでは、電源電圧にほぼ等しい電
圧が出力されるから、ｂ点での出力電圧は、３〜２Ｖに
低下する。 ａ点の電圧が第３図のＶHLに達すると出力
は反転し、ＨからＬになる。この時にコンデンサ９は、
抵抗８を通して放電し、ａ点の入力端子２の電圧は、徐
々に低下してゆく。そして電圧がＶLHになると、出力電
圧は、ＬからＨに変化し、これら一連の動作を繰り返し
発振動作を継続する。出力電圧が、ＬからＨになるとき
は、図５でＭＯＳＦＥＴの特性上入力電圧がＶLHの時に
は、接地側Ｎ−ＭＯＳＦＥＴ２３はすでにＯＦＦとなっ
ていて、電源端子４から接地端子に流れる貫通電流はほ
とんどない。このため出力電圧は、電源電圧ＶCにほと
んど等しくなる。コンデンサ１０は、ノイズ吸収用のコ
ンデンサで電源端子４の低インピーダンス化に寄与し、
出力電圧の低ノイズ化をはかる。
ットインバータの内部等価回路で、Ｈ出力の時は、Ｐ−
ＭＯＳＦＥＴ２２のみがオンとなり、Ｌ出力の時は、Ｎ
−ＭＯＳＦＥＴ２３のみがオンとなるため、電源端子か
ら接地端子に流れる電流は非常に少ない。今、入力電圧
がＶHLに近ずくに従って電源側Ｐ−ＭＯＳＦＥＴ２２と
接地側Ｎ−ＭＯＳＦＥＴ２３は、共に導通状態となる所
があって、電源から接地端子に通常では流れることのな
い数ｍＡという貫通電流が流れる。この電流は、数ｍＡ
の動作機器にとっては非常に大きい。高抵抗８は、この
貫通電流を制限するためのものであり、電源電圧を５
Ｖ、抵抗８を４．７ＭΩで動作させた時には、約０．４
〜０．６μＡと非常に少なく制限できた。この電流は、
抵抗８の４．７ＭΩを流れるため電源端子４の電圧は、
（０．４〜０．６μＡ）×４．７ＭΩ≒＝２〜３Ｖ電圧
低下し、ＣＭＯＳのＩＣでは、電源電圧にほぼ等しい電
圧が出力されるから、ｂ点での出力電圧は、３〜２Ｖに
低下する。 ａ点の電圧が第３図のＶHLに達すると出力
は反転し、ＨからＬになる。この時にコンデンサ９は、
抵抗８を通して放電し、ａ点の入力端子２の電圧は、徐
々に低下してゆく。そして電圧がＶLHになると、出力電
圧は、ＬからＨに変化し、これら一連の動作を繰り返し
発振動作を継続する。出力電圧が、ＬからＨになるとき
は、図５でＭＯＳＦＥＴの特性上入力電圧がＶLHの時に
は、接地側Ｎ−ＭＯＳＦＥＴ２３はすでにＯＦＦとなっ
ていて、電源端子４から接地端子に流れる貫通電流はほ
とんどない。このため出力電圧は、電源電圧ＶCにほと
んど等しくなる。コンデンサ１０は、ノイズ吸収用のコ
ンデンサで電源端子４の低インピーダンス化に寄与し、
出力電圧の低ノイズ化をはかる。
【００１０】ＮＰＮトランジスタ１２からなるインバー
タ回路１１は、ｂ点での出力電圧がＨになった直後で
は、ほぼ電源電圧に等しい５Ｖであるが、Ｌに反転する
直前では、３〜２Ｖまでに低下してしまい、このような
出力電圧を同様なＭＯＳＦＥＴ入力のＩＣに接続する
と、先に説明したように、接続したＩＣにもアナログ的
な中間電圧が印加され同様に数ｍＡの貫通電流が流れて
しまう弊害を無くすためのものである。ＮＰＮトランジ
スタ１２は、電流増幅率の大きなトランジスタを用い、
トランジスタ１２のスイッチング速度を向上させるため
のコンデンサ１５と抵抗１３によって駆動される。シュ
ミットインバータ１の出力がＬ（約０Ｖ）からＨ（約５
Ｖ）になるときや、Ｈ（３〜２Ｖ）からＬ（０Ｖ）に状
態が変化した時にも、ＮＰＮトランジスタ１２は、入力
電圧が約０．５Ｖ以上であればＯＮするから、完全なＯ
Ｎ、ＯＦＦ動作を行い、Ｃ点の出力はＯＶか５Ｖとなっ
て、次段に接続するＩＣの動作電流を増大させることは
ない。なおこの効果は、トランジスタ１２の電流増幅率
の大小や、コンデンサ１５の有無に特にかかわるという
ものではない。本回路の場合発振周期は、約３０秒で、
消費電流は、０．８μＡである。発振周期を長くするに
は、コンデンサＣ９の定数を大きくすれば良く、前の説
明より明らかである。
タ回路１１は、ｂ点での出力電圧がＨになった直後で
は、ほぼ電源電圧に等しい５Ｖであるが、Ｌに反転する
直前では、３〜２Ｖまでに低下してしまい、このような
出力電圧を同様なＭＯＳＦＥＴ入力のＩＣに接続する
と、先に説明したように、接続したＩＣにもアナログ的
な中間電圧が印加され同様に数ｍＡの貫通電流が流れて
しまう弊害を無くすためのものである。ＮＰＮトランジ
スタ１２は、電流増幅率の大きなトランジスタを用い、
トランジスタ１２のスイッチング速度を向上させるため
のコンデンサ１５と抵抗１３によって駆動される。シュ
ミットインバータ１の出力がＬ（約０Ｖ）からＨ（約５
Ｖ）になるときや、Ｈ（３〜２Ｖ）からＬ（０Ｖ）に状
態が変化した時にも、ＮＰＮトランジスタ１２は、入力
電圧が約０．５Ｖ以上であればＯＮするから、完全なＯ
Ｎ、ＯＦＦ動作を行い、Ｃ点の出力はＯＶか５Ｖとなっ
て、次段に接続するＩＣの動作電流を増大させることは
ない。なおこの効果は、トランジスタ１２の電流増幅率
の大小や、コンデンサ１５の有無に特にかかわるという
ものではない。本回路の場合発振周期は、約３０秒で、
消費電流は、０．８μＡである。発振周期を長くするに
は、コンデンサＣ９の定数を大きくすれば良く、前の説
明より明らかである。
【００１１】また、前記の実施例のシュミットインバー
タ１とトランジスタインバータ回路１１との間をコンデ
ンサで接続（図示しない。）し、トランジスタインバー
タ回路に微分信号として入力すれば更に効果がおおきい
ことはいうまでもない。
タ１とトランジスタインバータ回路１１との間をコンデ
ンサで接続（図示しない。）し、トランジスタインバー
タ回路に微分信号として入力すれば更に効果がおおきい
ことはいうまでもない。
【００１２】マイクロコンピュータ（図示せず）は、小
電力駆動させるときのため、低消費電流動作のできるス
タンバイモードを持ち、１μＡ程度の動作電流とするこ
とができる。この状態を解除するためには、ＬからＨ，
またはＨからＬに変化する信号を入力する必要がある。
スタンバイモードが解除されると、マイクロコンピュー
タは、定められた処理を行い再びスタンバイモード入る
ようにプログラムされる。マイクロコンピュータの処理
中は、消費電力は、数ｍＡと大きく、低消費電力化のた
めには、スタンバイモードにある時間が長い程良く、こ
のためには低消費で、より発振周期の長い発振回路から
のＨ、Ｌ信号が必要である。
電力駆動させるときのため、低消費電流動作のできるス
タンバイモードを持ち、１μＡ程度の動作電流とするこ
とができる。この状態を解除するためには、ＬからＨ，
またはＨからＬに変化する信号を入力する必要がある。
スタンバイモードが解除されると、マイクロコンピュー
タは、定められた処理を行い再びスタンバイモード入る
ようにプログラムされる。マイクロコンピュータの処理
中は、消費電力は、数ｍＡと大きく、低消費電力化のた
めには、スタンバイモードにある時間が長い程良く、こ
のためには低消費で、より発振周期の長い発振回路から
のＨ、Ｌ信号が必要である。
【００１３】本回路を用いたシステムの、スタンバイ時
の消費電流は、マイコン等を含めても約０．９μＡ以下
で、一例として同一仕様の動作で、本回路を用いない時
の発振器の消費電流が１０μＡであった時の電池寿命が
５．４年であったのに対し、本回路を使用すると、１４
年に電池寿命を伸ばすことができた。
の消費電流は、マイコン等を含めても約０．９μＡ以下
で、一例として同一仕様の動作で、本回路を用いない時
の発振器の消費電流が１０μＡであった時の電池寿命が
５．４年であったのに対し、本回路を使用すると、１４
年に電池寿命を伸ばすことができた。
【００１４】
【発明の効果】以上のように、本発明の低周波発振回路
は、シュミットインバータ１の出力端子３に抵抗７を接
続し、当該抵抗７の他端にコンデンサ９を直列接続し、
前記抵抗７とコンデンサ９の接続点を前記シュミットイ
ンバータ１の入力端子２に接続した発振回路であって、
電源と当該シュミットインバータ１の電源端子４を抵抗
８を介し接続すると共に電源端子４にはコンデンサ１０
を接地接続している。出力端子３からの信号をトランジ
スタインバータ回路１１に入力し、当該トランジスタイ
ンバータ回路１１の出力端子１６より信号出力とし、マ
イコンのスタンバイモードを解除し、必要な時だけマイ
コンを動作させ、また、本回路でも非常に消費電流が少
ないため飛躍的に電池寿命を伸ばす事ができるようにな
った。
は、シュミットインバータ１の出力端子３に抵抗７を接
続し、当該抵抗７の他端にコンデンサ９を直列接続し、
前記抵抗７とコンデンサ９の接続点を前記シュミットイ
ンバータ１の入力端子２に接続した発振回路であって、
電源と当該シュミットインバータ１の電源端子４を抵抗
８を介し接続すると共に電源端子４にはコンデンサ１０
を接地接続している。出力端子３からの信号をトランジ
スタインバータ回路１１に入力し、当該トランジスタイ
ンバータ回路１１の出力端子１６より信号出力とし、マ
イコンのスタンバイモードを解除し、必要な時だけマイ
コンを動作させ、また、本回路でも非常に消費電流が少
ないため飛躍的に電池寿命を伸ばす事ができるようにな
った。
【図１】 本発明による低周波発振回路の回路図。
【図２】 従来の低周波発振回路の回路図。
【図３】 本発明による低周波発振回路のタイミングチ
ャート図。
ャート図。
【図４】 シュミットインバータのヒステリシス特性。
【図５】 シュミットインバータの内部等価回路。
【符号の説明】 １,１９ シュミットインバータ 、 ２,２０ 入力
端子、 ３,２１ 出力端子、 ４ 電源
端子、 ５ 接地端子、 ６ 電源
ＶC、 ７,８,１３,１４,１７ 抵抗、 ９,１０，１５,
１８ コンデンサ、 １１ トランジスタインバータ回路、 １２ ＮＰＮト
ランジスタ、 １６ 出力端子、 ２２ Ｐ−ＭＯ
ＳＦＥＴ、 ２３ Ｎ−ＭＯＳＦＥＴ。
端子、 ３,２１ 出力端子、 ４ 電源
端子、 ５ 接地端子、 ６ 電源
ＶC、 ７,８,１３,１４,１７ 抵抗、 ９,１０，１５,
１８ コンデンサ、 １１ トランジスタインバータ回路、 １２ ＮＰＮト
ランジスタ、 １６ 出力端子、 ２２ Ｐ−ＭＯ
ＳＦＥＴ、 ２３ Ｎ−ＭＯＳＦＥＴ。
Claims (2)
- 【請求項１】シュミットインバータ１の出力端子３に抵
抗７を接続し、当該抵抗７の他端に、コンデンサ９を直
列接続し、前記抵抗７とコンデンサ９の接続点を前記シ
ュミットインバータ１の入力端子２に接続した発振回路
であって、電源と当該シュミットインバータ１の電源端
子４を抵抗８を介し接続すると共に、電源端子４にはコ
ンデンサ１０を接地接続したことを特徴とする低周波発
振回路。 - 【請求項２】低周波発振回路の出力端子３からの信号を
トランジスタインバータ回路１１に入力し、当該トラン
ジスタインバータ回路１１の出力端子１６より信号出力
した請求項１記載の低周波発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9102738A JPH10284998A (ja) | 1997-04-03 | 1997-04-03 | 低周波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9102738A JPH10284998A (ja) | 1997-04-03 | 1997-04-03 | 低周波発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284998A true JPH10284998A (ja) | 1998-10-23 |
Family
ID=14335592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9102738A Pending JPH10284998A (ja) | 1997-04-03 | 1997-04-03 | 低周波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010063021A (ja) * | 2008-09-05 | 2010-03-18 | Denso Corp | 集積回路 |
-
1997
- 1997-04-03 JP JP9102738A patent/JPH10284998A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010063021A (ja) * | 2008-09-05 | 2010-03-18 | Denso Corp | 集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1195902A3 (en) | Semiconductor integrated circuit with reduced leakage current | |
| JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
| US5453719A (en) | Oscillator circuit generating oscillation signal responsive to one of resonant element and external clock signal | |
| US6335648B1 (en) | Circuit using internal pull-up/pull-down resistor during reset | |
| US7460966B1 (en) | Microcontroller that maintains capacitors of an analog circuit in a charged state during low power operation | |
| US5325074A (en) | Oscillator with supply voltage changeover according to activated and disabled states of a microcomputer | |
| JPH10284998A (ja) | 低周波発振回路 | |
| DE59601193D1 (de) | Monolithische MOS Switched-Capacitor-Schaltung mit on-chip Oszillator | |
| WO1998020609A1 (en) | Low power wake-up system and method | |
| JP4150095B2 (ja) | 発振回路 | |
| JP2002344258A (ja) | レベルシフト回路 | |
| US6556092B1 (en) | Low consumption oscillator | |
| JP3105510B2 (ja) | 半導体集積回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JP3131988B2 (ja) | 集積回路 | |
| JP2004187004A (ja) | 発振振幅検出回路、発振回路及び発振用集積回路 | |
| JP3564976B2 (ja) | 発振検出回路 | |
| JPS6016054B2 (ja) | リレ−駆動回路 | |
| JP2000112443A (ja) | 電源回路 | |
| JPH0697732A (ja) | 発振回路 | |
| JP2779581B2 (ja) | マイクロプロセッサー用のリセット信号発生回路 | |
| JPH09307357A (ja) | マイクロコンピュータの発振回路 | |
| KR19990048765A (ko) | 크리스탈과 알시 겸용 발진 회로 | |
| JPH06104654A (ja) | 信号出力回路 | |
| JPS6111775Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |