JPH10284324A - Multilayer chip inductor - Google Patents

Multilayer chip inductor

Info

Publication number
JPH10284324A
JPH10284324A JP8525097A JP8525097A JPH10284324A JP H10284324 A JPH10284324 A JP H10284324A JP 8525097 A JP8525097 A JP 8525097A JP 8525097 A JP8525097 A JP 8525097A JP H10284324 A JPH10284324 A JP H10284324A
Authority
JP
Japan
Prior art keywords
ceramic laminate
chip inductor
face
multilayer chip
peripheral side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8525097A
Other languages
Japanese (ja)
Other versions
JP3731284B2 (en
Inventor
Hiroyuki Takeuchi
宏幸 竹内
Motoi Nishii
基 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP08525097A priority Critical patent/JP3731284B2/en
Publication of JPH10284324A publication Critical patent/JPH10284324A/en
Application granted granted Critical
Publication of JP3731284B2 publication Critical patent/JP3731284B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer chip inductor exhibiting a high reliability of electrical connection by increasing the connecting area of a connecting part between inner and outer electrodes. SOLUTION: A multilayer chip inductor 41 is provided with a ceramic laminate 42, an inner conductor 43 in the form of a coil formed in the ceramic laminate 42 and outer electrodes 6 and 7 formed on ends of the ceramic laminate 42 and on the perimeter of the ceramic laminate 42 near the ends extending from the ends. The ends of the inner conductor 43 in the form of a coil are exposed at the ends and on the perimeter of the ceramic laminate 42 and the inner conductor 43 has a continuity with the outer electrodes 6 and 7 through its ends.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、積層型チップイン
ダクタに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer chip inductor.

【0002】[0002]

【従来の技術】従来のこの種の積層型チップインダクタ
は、例えば、図6、図7に示すように構成されている。
なお、図6に示す矢印Xはグリーンシートの積層方向を
示す。積層型チップインダクタ1は、図6に示すよう
に、セラミック積層体2の内部にコイル状に巻回された
コイル状内部導体3を備え、コイル状内部導体3の各端
部が引出導体4、5を介して外部電極6、7に導通して
いる。この外部電極6、7はセラミック積層体2の端面
及び端面から延在した端面近傍のセラミック積層体2の
周側面に形成されている。
2. Description of the Related Art A conventional multilayer chip inductor of this type is configured as shown in FIGS. 6 and 7, for example.
Note that the arrow X shown in FIG. 6 indicates the laminating direction of the green sheets. As shown in FIG. 6, the multilayer chip inductor 1 includes a coiled internal conductor 3 wound in a coil shape inside a ceramic laminate 2, and each end of the coiled internal conductor 3 is a lead conductor 4. 5 and the external electrodes 6 and 7 are electrically connected. The external electrodes 6 and 7 are formed on the peripheral surface of the ceramic laminate 2 near the end face of the ceramic laminate 2 and the end face extending from the end face.

【0003】セラミック積層体2は、図7に示すよう
に、磁性体セラミックのグリーンシート10、10、1
0、11〜20、10、10、10を下から順に積層、
圧着し、焼結することにより得られる。
As shown in FIG. 7, a ceramic laminate 2 is made of magnetic ceramic green sheets 10, 10, 1.
0, 11 to 20, 10, 10, and 10 are laminated in order from the bottom,
It is obtained by pressing and sintering.

【0004】グリーンシート10は内部導体が形成され
ていないダミーのグリーンシートである。グリーンシー
ト11〜20は1ターン未満の内部導体24〜33がそ
れぞれの表面に形成される。さらにグリーンシート12
〜20には内部導体25〜33の一端にバイアホールが
設けられており、グリーンシート11〜20を積層した
際に、内部導体24〜33が夫々のバイアホールを介し
て順に導通されてコイル状内部導体3を構成する。さら
に、グリーンシート11、20には、内部導体24、3
3の一端に導通してグリーンシート11、20の一つの
側面に露出するように引出導体4、5が形成されてい
る。かかる構成の積層型チップインダクタ1では、セラ
ミック積層体2の周側面の一面に露出された引出導体
4、5と外部電極6、7とが導通している。
The green sheet 10 is a dummy green sheet on which no internal conductor is formed. The green sheets 11 to 20 have less than one turn of internal conductors 24 to 33 formed on their respective surfaces. Green sheet 12
20 are provided with via holes at one ends of the internal conductors 25 to 33. When the green sheets 11 to 20 are laminated, the internal conductors 24 to 33 are sequentially conducted through the respective via holes to form a coil. The inner conductor 3 is constituted. Furthermore, the inner conductors 24, 3
The lead conductors 4 and 5 are formed so as to be connected to one end of the green sheet 3 and exposed on one side surface of the green sheets 11 and 20. In the multilayer chip inductor 1 having such a configuration, the lead conductors 4 and 5 exposed on one surface of the peripheral side surface of the ceramic multilayer body 2 and the external electrodes 6 and 7 are electrically connected.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、引出導
体4、5は、その導体の厚みが薄く且つセラミック積層
体2の周側面の一面に露出しているだけであり、この露
出部の面積が小さい。したがって、コイル状内部導体3
と外部電極6、7の導通の信頼性が低い。また、セラミ
ック積層体2を焼成する際に、引出導体4、5の露出部
の一部が飛散すると、コイル状内部導体3と外部電極
6、7との導通が遮断されることがあり、導通に関する
信頼性が低いという問題点を有していた。
However, the lead conductors 4, 5 have a small thickness and are exposed only on one surface of the peripheral side surface of the ceramic laminate 2, and the area of the exposed portion is small. . Therefore, the coiled inner conductor 3
And the external electrodes 6 and 7 have low reliability of conduction. Further, when a part of the exposed portions of the lead conductors 4 and 5 is scattered during firing of the ceramic laminate 2, conduction between the coil-shaped internal conductor 3 and the external electrodes 6 and 7 may be interrupted. Has a problem of low reliability.

【0006】また、積層型チップインダクタ1を搭載し
た回路基板が撓むなど変形すると積層型チップインダク
タ1に内部応力が発生することがある。この内部応力が
積層型チップインダクタ1の引出導体4、5と外部電極
6、7との導通部を離す方向に働いた場合、導通部が断
線するという問題点があった。
Further, when the circuit board on which the multilayer chip inductor 1 is mounted is deformed such as by bending, internal stress may be generated in the multilayer chip inductor 1. When the internal stress acts in a direction to separate the conductive portions between the lead conductors 4 and 5 of the multilayer chip inductor 1 and the external electrodes 6 and 7, there is a problem that the conductive portions are disconnected.

【0007】本発明の目的は、上述の問題点を解消すべ
くなされたもので、コイル状内部導体の引出導体と外部
電極との導通部を、積層型チップインダクタの端面及び
周側面の複数か所にすると共に、導通面積を大きくし
て、コイル状内部導体と外部電極との電気的接続の信頼
性が高い積層型チップインダクタを提供することにあ
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problem. In the present invention, a conductive portion between a lead-out conductor of a coiled internal conductor and an external electrode is connected to a plurality of end faces and peripheral side faces of a multilayer chip inductor. Another object of the present invention is to provide a multilayer chip inductor having a high conduction area and high reliability of electrical connection between a coiled internal conductor and an external electrode.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明の積層型チップインダクタにおいては、セラ
ミック積層体と、このセラミック積層体の内部に形成さ
れたコイル状内部導体と、前記セラミック積層体の端面
及びこの端面から延在して端面近傍のセラミック積層体
の周側面に形成された外部電極と、を備えており、前記
コイル状内部導体は、この内部導体の各端部が前記セラ
ミック積層体の端面及び周側面に露出されており、この
端部を介して前記外部電極に導通されている。
In order to achieve the above object, in a multilayer chip inductor according to the present invention, a ceramic laminate, a coil-shaped internal conductor formed inside the ceramic laminate, and the ceramic An end face of the laminate and an external electrode extending from the end face and formed on a peripheral side surface of the ceramic laminate near the end face, wherein the coil-shaped internal conductor is such that each end of the internal conductor is It is exposed on the end face and the peripheral side face of the ceramic laminate, and is electrically connected to the external electrode through this end.

【0009】さらに、前記コイル状内部導体は、この内
部導体の各端部が前記セラミック積層体の端面及び複数
の周側面に露出されており、この端部を介して前記外部
電極に導通されている。前記コイル状内部導体は前記セ
ラミック積層体の積層面に形成されている。
Further, in the coil-shaped internal conductor, each end of the internal conductor is exposed to an end face and a plurality of peripheral side faces of the ceramic laminate, and is electrically connected to the external electrode through the end. I have. The coil-shaped internal conductor is formed on a laminated surface of the ceramic laminate.

【0010】また、前記外部電極は、前記セラミック積
層体の積層方向と略直交する端面及びこの端面近傍の周
側面に形成、又は、前記セラミック積層体の積層方向と
略平行な端面及びこの端面近傍の周側面に形成されてい
る。
The external electrode may be formed on an end face substantially perpendicular to the laminating direction of the ceramic laminate and a peripheral side surface near the end face, or may be formed on an end face substantially parallel to the laminating direction of the ceramic laminate and near the end face. Is formed on the peripheral side surface.

【0011】これにより、コイル状内部導体の厚みが薄
くてもコイル状内部導体の各端部がセラミック積層体の
端面及び周側面に露出する面積を広くすることができ、
コイル状内部導体の各端部と外部電極との導通面積を広
くすることができるものである。
Thus, even if the thickness of the coiled internal conductor is small, the area where each end of the coiled internal conductor is exposed to the end face and the peripheral side face of the ceramic laminate can be increased.
The conductive area between each end of the coiled internal conductor and the external electrode can be increased.

【0012】[0012]

【発明の実施の形態】本発明による一つの実施の形態に
ついて、図1、図2および図3にもとづいて詳細に説明
する。但し、図2と従来例の図7を比較すれば理解でき
るように、バイアホール47が形成されたグリーンシー
ト46が従来例のグリーンシート10と異なり、グリー
ンシート48、49に形成された引出導体44b、45
bが従来例の引出導体4、5と異なるものであり、前述
の従来例と同一部分については、同一の符号を付し、詳
細な説明を省略する。なお、図1に示す矢印Xはグリー
ンシートの積層方向を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment according to the present invention will be described in detail with reference to FIGS. 1, 2 and 3. FIG. However, as can be understood by comparing FIG. 2 with FIG. 7 of the conventional example, the green sheet 46 in which the via hole 47 is formed is different from the green sheet 10 of the conventional example, and the lead conductors formed in the green sheets 48 and 49 are different. 44b, 45
b is different from the lead conductors 4 and 5 of the conventional example, and the same parts as those of the above-described conventional example are denoted by the same reference numerals, and detailed description is omitted. Note that the arrow X shown in FIG. 1 indicates the laminating direction of the green sheets.

【0013】積層型チップインダクタ41は、図1に示
すように、セラミック積層体42の内部にコイル状内部
導体43を備えている。セラミック積層体42の端面及
び端面から延在した端面近傍の周側面に外部電極6、7
が形成され、コイル状内部導体43の各端部と外部電極
6、7とが導通するように、引出導体44a、44b、
45a、45bが設けられている。詳細には、引出導体
44a、45aがセラミック積層体42の端面に導通す
るように形成され、引出導体44b、45bがセラミッ
ク積層体42の周側面に導通するように形成されてい
る。
As shown in FIG. 1, the multilayer chip inductor 41 has a coiled internal conductor 43 inside a ceramic laminate 42. External electrodes 6 and 7 are provided on the end surface of the ceramic laminate 42 and the peripheral side surface near the end surface extending from the end surface.
Are formed, and the lead conductors 44a, 44b,
45a and 45b are provided. More specifically, the lead conductors 44a and 45a are formed so as to conduct to the end face of the ceramic laminate 42, and the lead conductors 44b and 45b are formed to conduct to the peripheral side surface of the ceramic laminate 42.

【0014】セラミック積層体42は、図2に示すよう
に、磁性体などの絶縁性セラミックのグリーンシート4
6、46、46、48、12〜19、49、46、4
6、46を下から順に積層、圧着し、焼結することによ
り得られる。
As shown in FIG. 2, the ceramic laminate 42 is made of an insulating ceramic green sheet 4 such as a magnetic material.
6, 46, 46, 48, 12 to 19, 49, 46, 4
6 and 46 are obtained by laminating, pressing and sintering in order from the bottom.

【0015】グリーンシート46にはグリーンシート4
8、49に形成された引出導体44b、45b及び外部
電極6、7と導通するように、所定の位置にバイアホー
ル47が設けられている。バイアホール47の中には、
引出導体45a、45bが形成されており、グリーンシ
ート48、12〜19、49を下から順に積層した際
に、内部導体25〜32が一体になって構成されるコイ
ル状内部導体43の各端部に導通するようにしている。
引出導体44a、45aの一端はセラミック積層体42
の積層方向と略直交する両端面に露出する。
The green sheet 46 includes a green sheet 4
Via holes 47 are provided at predetermined positions so as to be electrically connected to the lead conductors 44b and 45b and the external electrodes 6 and 7 formed at 8, 49. In via hole 47,
The lead conductors 45a and 45b are formed, and when the green sheets 48, 12 to 19 and 49 are laminated in order from the bottom, each end of the coil-shaped internal conductor 43 integrally formed with the internal conductors 25 to 32. Section.
One end of each of the lead conductors 44a and 45a is connected to the ceramic laminate 42.
Are exposed on both end faces substantially perpendicular to the laminating direction.

【0016】グリーンシート48、49には引出導体4
4b、45bがそれぞれの表面の一端側に形成されると
共に、グリーンシート12、19に形成された内部導体
25、32の一端と導通するように、所定の位置にバイ
アホールが設けられる。引出導体44b、45bは、コ
イル状内部導体43の各端部に導通するとともに、セラ
ミック積層体42の周側面に露出する。
The green sheets 48 and 49 include the lead conductor 4.
4b and 45b are formed at one end of each surface, and via holes are provided at predetermined positions so as to be electrically connected to one ends of the internal conductors 25 and 32 formed on the green sheets 12 and 19. The lead conductors 44b and 45b are electrically connected to the respective ends of the coiled internal conductor 43 and are exposed on the peripheral side surface of the ceramic laminate 42.

【0017】上述したセラミック積層体42の積層方向
と略直交する端面および端面近傍の周側面に外部電極
6、7を形成することによって、図3に示すように、積
層型チップインダクタ41を得る。
By forming the external electrodes 6 and 7 on the end surface of the ceramic laminate 42 substantially perpendicular to the laminating direction and on the peripheral side surface near the end surface, a multilayer chip inductor 41 is obtained as shown in FIG.

【0018】かかる構成の積層型チップインダクタ41
のコイル状内部導体43は、セラミック積層体42の端
面で引出導体44a、45aを介して外部電極6、7に
導通し、セラミック積層体42の周側面で引出導体44
b、45bを介して外部電極6、7に導通する。
The multilayer chip inductor 41 having the above configuration
The inner conductor 43 is electrically connected to the external electrodes 6 and 7 via the lead conductors 44 a and 45 a on the end face of the ceramic laminate 42, and is connected to the lead conductor 44 on the peripheral side surface of the ceramic laminate 42.
B and 45b conduct to the external electrodes 6 and 7.

【0019】本発明による他の実施の形態について、図
4、図5にもとづいて詳細に説明する。但し、図4と図
1を比較すれば理解できるように、グリーンシートの積
層方向に対して外部電極の形成方向が90°異なるもの
であり、前述の一つの実施の形態と同一部分について
は、同一の符号を付し、詳細な説明を省略する。なお、
図4に示す矢印Xはグリーンシートの積層方向を示す。
Another embodiment according to the present invention will be described in detail with reference to FIGS. However, as can be understood by comparing FIG. 4 with FIG. 1, the direction in which the external electrodes are formed differs by 90 ° with respect to the laminating direction of the green sheets. The same reference numerals are given and detailed description is omitted. In addition,
Arrow X shown in FIG. 4 indicates the direction in which the green sheets are stacked.

【0020】積層型チップインダクタ51は、図4に示
すように、セラミック積層体52の内部にコイル状内部
導体53を備え、セラミック積層体52の端面及び端面
から延在した端面近傍のセラミック積層体52の周側面
に外部電極56、57が形成されている。コイル状内部
導体53と外部電極56、57とが導通するように、コ
イル状内部導体53の各端部に引出導体54a、54b
と、引出導体55a、55bがそれぞれ設けられてい
る。詳細には、引出導体54a、55aがセラミック積
層体52の周側面に導通するように形成され、引出導体
54b、55bがセラミック積層体52の端面に導通す
るように形成されている。
As shown in FIG. 4, the multilayer chip inductor 51 has a coiled internal conductor 53 inside a ceramic laminate 52, and has an end face of the ceramic laminate 52 and a ceramic laminate near the end face extending from the end face. External electrodes 56 and 57 are formed on the peripheral side surface of the reference numeral 52. Leading conductors 54a, 54b are provided at each end of the coiled internal conductor 53 so that the coiled internal conductor 53 and the external electrodes 56, 57 are conducted.
And lead conductors 55a and 55b, respectively. Specifically, the lead conductors 54a and 55a are formed so as to be electrically connected to the peripheral side surface of the ceramic laminate 52, and the lead conductors 54b and 55b are formed so as to be electrically connected to the end surface of the ceramic laminate 52.

【0021】セラミック積層体52は、図5に示すよう
に、磁性体などの絶縁性セラミックのグリーンシート4
6、46、46、58、13〜19、59、46、4
6、46を下から順に積層、圧着し、焼結することによ
り得られる。
As shown in FIG. 5, the ceramic laminate 52 is made of an insulating ceramic green sheet 4 such as a magnetic material.
6, 46, 46, 58, 13 to 19, 59, 46, 4
6 and 46 are obtained by laminating, pressing and sintering in order from the bottom.

【0022】グリーンシート58、59は1ターン未満
の内部導体60、61がそれぞれの表面に形成されると
共に、内部導体60、61の一端には、グリーンシート
58、59の一つの側面に露出するように引出導体54
b、55bが形成される。さらに、グリーンシート58
には内部導体60の端部にバイアホールが設けられ、グ
リーンシート59には内部導体61の端部にバイアホー
ルが設けられており、グリーンシート58、13〜1
9、59を積層した際に、内部導体60、26〜32、
61が夫々のバイアホールを介して順に導通されてコイ
ル状内部導体53を構成する。
The green sheets 58, 59 have less than one turn of internal conductors 60, 61 formed on their respective surfaces, and one end of each of the internal conductors 60, 61 is exposed on one side surface of the green sheets 58, 59. As the lead conductor 54
b, 55b are formed. Furthermore, the green sheet 58
Are provided with via holes at the ends of the internal conductors 60, and the green sheets 59 are provided with via holes at the ends of the internal conductors 61.
When 9, 59 are laminated, the inner conductors 60, 26 to 32,
61 are sequentially conducted through the respective via holes to form a coil-shaped internal conductor 53.

【0023】上述したセラミック積層体52の積層方向
と略平行な端面および端面近傍の周側面に外部電極5
6、57を形成することによって、積層型チップインダ
クタ51を得る。
An external electrode 5 is provided on an end surface of the ceramic laminate 52 substantially parallel to the laminating direction and a peripheral side surface near the end surface.
By forming 6, 57, the multilayer chip inductor 51 is obtained.

【0024】かかる構成の積層型チップインダクタ51
のコイル状内部導体53は、セラミック積層体52の端
面で引出導体54b、55bを介して外部電極56、5
7に導通し、セラミック積層体52の周側面で引出導体
54a、55aを介して外部電極56、57に導通す
る。
The multilayer chip inductor 51 having the above configuration
Of the coil-shaped internal conductor 53 is connected to the external electrodes 56, 5
7 and to the external electrodes 56 and 57 via the lead conductors 54a and 55a on the peripheral side surface of the ceramic laminate 52.

【0025】なお、本発明に係る積層型チップインダク
タは上記実施の形態に限定するものでなく、その要旨の
範囲内で種々に変形することができる。例えば、一つの
実施の形態に示した積層型チップインダクタ41の引出
導体44a、45aは夫々一か所ずつ設けたが、引出導
体44a、45aを複数箇所に設け、同様に、引出導体
44b、45bもグリーンシート48、49の複数の端
面に設けて、外部電極6、7との導通面積を増大させる
ことがより好ましい。
The multilayer chip inductor according to the present invention is not limited to the above embodiment, but can be variously modified within the scope of the invention. For example, although the lead conductors 44a and 45a of the multilayer chip inductor 41 shown in one embodiment are provided one by one, the lead conductors 44a and 45a are provided at a plurality of positions, and similarly, the lead conductors 44b and 45b are provided. It is more preferable to provide a plurality of end surfaces of the green sheets 48 and 49 to increase the conductive area with the external electrodes 6 and 7.

【0026】また、グリーンシートの積層数を適宜増減
してコイル状内部導体を所定のターン数を得る、また所
定のインダクタンスを得ることができることは説明する
までもない。
It is needless to say that the predetermined number of turns and the predetermined inductance of the coiled internal conductor can be obtained by appropriately increasing or decreasing the number of stacked green sheets.

【0027】[0027]

【発明の効果】以上述べたように、本発明による積層型
チップインダクタは、コイル状内部導体の各引出導体が
セラミック積層体の端面及び周側面に露出して外部電極
と導通するために、導通面積が広くなり、コイル状内部
導体の各端部と外部電極との電気的接続の信頼性を高く
することができる。
As described above, in the multilayer chip inductor according to the present invention, since each of the lead conductors of the coil-shaped internal conductor is exposed on the end face and the peripheral side face of the ceramic laminate and is electrically connected to the external electrodes, The area is increased, and the reliability of the electrical connection between each end of the coiled internal conductor and the external electrode can be increased.

【0028】また、引出導体がセラミック積層体の端面
及び周側面の夫々に露出して、つまり、互いに異なる方
向で外部電極と導通しているために、積層型チップイン
ダクタを搭載した回路基板が撓むなど変形して積層型チ
ップインダクタに内部応力が発生しても、通常、応力は
一方向であるため、積層型チップインダクタの端面及び
周側面の引出導体のいずれか一方が外部電極と導通をた
もち、コイル状内部導体の各端部と外部電極との電気的
接続の信頼性を高くすることができる。
Further, since the lead conductor is exposed on each of the end face and the peripheral side face of the ceramic laminate, that is, it is electrically connected to the external electrodes in directions different from each other, the circuit board on which the multilayer chip inductor is mounted is bent. Even if internal stress is generated in the multilayer chip inductor due to deformation or the like, the stress is usually in one direction, so either one of the end conductors of the multilayer chip inductor and the lead conductor on the peripheral side surface conducts with the external electrode. In other words, the reliability of the electrical connection between each end of the coiled internal conductor and the external electrode can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る一つの実施の形態の積層型チップ
インダクタの断面図である。
FIG. 1 is a sectional view of a multilayer chip inductor according to an embodiment of the present invention.

【図2】図1の積層型チップインダクタの積層前の斜視
図である。
FIG. 2 is a perspective view of the multilayer chip inductor of FIG. 1 before stacking.

【図3】図1の積層型チップインダクタの斜視図であ
る。
FIG. 3 is a perspective view of the multilayer chip inductor of FIG. 1;

【図4】本発明に係る他の実施の形態の積層型チップイ
ンダクタの断面図である。
FIG. 4 is a sectional view of a multilayer chip inductor according to another embodiment of the present invention.

【図5】図4の積層型チップインダクタの積層前の斜視
図である。
5 is a perspective view of the multilayer chip inductor of FIG. 4 before stacking.

【図6】従来の積層型チップインダクタの断面図であ
る。
FIG. 6 is a sectional view of a conventional multilayer chip inductor.

【図7】従来の積層型チップインダクタの積層前の斜視
図である。
FIG. 7 is a perspective view of a conventional multilayer chip inductor before lamination.

【符号の説明】[Explanation of symbols]

6、7 外部電極 41 積層型チップイン
ダクタ 42 セラミック積層体 43 コイル状内部導体 44a、44b、45a、45b 引出導体 51 積層型チップイン
ダクタ 52 セラミック積層体 53 コイル状内部導体 54a、54b、55a、55b 引出導体 56、57 外部電極 X 積層方向
6, 7 External electrode 41 Laminated chip inductor 42 Ceramic laminate 43 Coiled internal conductor 44a, 44b, 45a, 45b Lead-out conductor 51 Laminated chip inductor 52 Ceramic laminate 53 Coiled internal conductor 54a, 54b, 55a, 55b Conductor 56, 57 External electrode X Stacking direction

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 セラミック積層体と、このセラミック積
層体の内部に形成されたコイル状内部導体と、前記セラ
ミック積層体の端面及びこの端面から延在して端面近傍
のセラミック積層体の周側面に形成された外部電極と、
を備えており、 前記コイル状内部導体は、この内部導体の各端部が前記
セラミック積層体の端面及び周側面に露出されており、
この端部を介して前記外部電極に導通されていることを
特徴とする積層型チップインダクタ。
1. A ceramic laminate, a coil-shaped internal conductor formed inside the ceramic laminate, and an end face of the ceramic laminate and a peripheral side surface of the ceramic laminate extending from the end face and near the end face. An external electrode formed,
Wherein each end of the coil-shaped internal conductor is exposed to an end face and a peripheral side face of the ceramic laminate,
The multilayer chip inductor is electrically connected to the external electrode through the end.
【請求項2】 前記コイル状内部導体は、この内部導体
の各端部が前記セラミック積層体の端面及び複数の周側
面に露出されており、この端部を介して前記外部電極に
導通されていることを特徴とする請求項1に積層型チッ
プインダクタ。
2. The coil-shaped internal conductor is such that each end of the internal conductor is exposed to an end face and a plurality of peripheral side faces of the ceramic laminate, and is electrically connected to the external electrode via the end. The multilayer chip inductor according to claim 1, wherein
【請求項3】 前記コイル状内部導体は前記セラミック
積層体の積層面に形成されていることを特徴とする請求
項1または2に記載の積層型チップインダクタ。
3. The multilayer chip inductor according to claim 1, wherein the coil-shaped internal conductor is formed on a lamination surface of the ceramic laminate.
【請求項4】 前記外部電極は前記セラミック積層体の
積層方向と略直交する端面及びこの端面近傍の周側面に
形成されていることを特徴とする請求項1〜3のいずれ
かに記載の積層型チップインダクタ。
4. The lamination according to claim 1, wherein the external electrode is formed on an end face substantially orthogonal to a lamination direction of the ceramic laminate and on a peripheral side surface near the end face. Type chip inductor.
【請求項5】 前記外部電極は、前記セラミック積層体
の積層方向と略平行な端面及びこの端面近傍の周側面に
形成されていることを特徴とする請求項1〜3のいずれ
かに記載の積層型チップインダクタ。
5. The device according to claim 1, wherein the external electrode is formed on an end surface substantially parallel to a laminating direction of the ceramic laminate and a peripheral side surface near the end surface. Multilayer chip inductor.
JP08525097A 1997-04-03 1997-04-03 Multilayer chip inductor Expired - Lifetime JP3731284B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08525097A JP3731284B2 (en) 1997-04-03 1997-04-03 Multilayer chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08525097A JP3731284B2 (en) 1997-04-03 1997-04-03 Multilayer chip inductor

Publications (2)

Publication Number Publication Date
JPH10284324A true JPH10284324A (en) 1998-10-23
JP3731284B2 JP3731284B2 (en) 2006-01-05

Family

ID=13853333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08525097A Expired - Lifetime JP3731284B2 (en) 1997-04-03 1997-04-03 Multilayer chip inductor

Country Status (1)

Country Link
JP (1) JP3731284B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048714A (en) * 2014-08-27 2016-04-07 Tdk株式会社 Laminated coil component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048714A (en) * 2014-08-27 2016-04-07 Tdk株式会社 Laminated coil component

Also Published As

Publication number Publication date
JP3731284B2 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP4187184B2 (en) Electronic components
US6483414B2 (en) Method of manufacturing multilayer-type chip inductors
JP3039538B1 (en) Multilayer inductor
KR100466976B1 (en) Multilayer inductor
JP2004128506A (en) Stacked coil component and its manufacturing method
US10622146B2 (en) Multilayer capacitor and electronic component device
JP3201309B2 (en) Laminated coil and method of manufacturing the same
US11217372B2 (en) Coil component
JP2018056195A (en) Electronic component
JP2000030945A (en) Common mode inductor
JP2003031416A (en) Common mode noise filter
JP2008078226A (en) Laminated type inductor
JP3731275B2 (en) Multilayer chip inductor
JP3731284B2 (en) Multilayer chip inductor
JP7136009B2 (en) Laminated coil parts
JP2001102218A (en) Multilayer chip inductor and method for production thereof
JPH07163146A (en) Dc-dc converter
JP2002373809A (en) Laminated common mode choke coil
JP4802616B2 (en) LC composite parts
JPH05315153A (en) Laminated coil
JPH0222965Y2 (en)
JP2002305116A (en) Chip-type electronic component and its manufacturing method therefor
JP2001274021A (en) Coil component
JP2001267127A (en) Laminated inductor
JP2001244119A (en) Inductor array

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

EXPY Cancellation because of completion of term