JP3731284B2 - Multilayer chip inductor - Google Patents

Multilayer chip inductor Download PDF

Info

Publication number
JP3731284B2
JP3731284B2 JP08525097A JP8525097A JP3731284B2 JP 3731284 B2 JP3731284 B2 JP 3731284B2 JP 08525097 A JP08525097 A JP 08525097A JP 8525097 A JP8525097 A JP 8525097A JP 3731284 B2 JP3731284 B2 JP 3731284B2
Authority
JP
Japan
Prior art keywords
chip inductor
inner conductor
face
multilayer chip
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP08525097A
Other languages
Japanese (ja)
Other versions
JPH10284324A (en
Inventor
宏幸 竹内
基 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP08525097A priority Critical patent/JP3731284B2/en
Publication of JPH10284324A publication Critical patent/JPH10284324A/en
Application granted granted Critical
Publication of JP3731284B2 publication Critical patent/JP3731284B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、積層型チップインダクタに関するものである。
【0002】
【従来の技術】
従来のこの種の積層型チップインダクタは、例えば、図6、図7に示すように構成されている。なお、図6に示す矢印Xはグリーンシートの積層方向を示す。積層型チップインダクタ1は、図6に示すように、セラミック積層体2の内部にコイル状に巻回されたコイル状内部導体3を備え、コイル状内部導体3の各端部が引出導体4、5を介して外部電極6、7に導通している。この外部電極6、7はセラミック積層体2の端面及び端面から延在した端面近傍のセラミック積層体2の周側面に形成されている。
【0003】
セラミック積層体2は、図7に示すように、磁性体セラミックのグリーンシート10、10、10、11〜20、10、10、10を下から順に積層、圧着し、焼結することにより得られる。
【0004】
グリーンシート10は内部導体が形成されていないダミーのグリーンシートである。グリーンシート11〜20は1ターン未満の内部導体24〜33がそれぞれの表面に形成される。さらにグリーンシート12〜20には内部導体25〜33の一端にバイアホールが設けられており、グリーンシート11〜20を積層した際に、内部導体24〜33が夫々のバイアホールを介して順に導通されてコイル状内部導体3を構成する。さらに、グリーンシート11、20には、内部導体24、33の一端に導通してグリーンシート11、20の一つの側面に露出するように引出導体4、5が形成されている。
かかる構成の積層型チップインダクタ1では、セラミック積層体2の周側面の一面に露出された引出導体4、5と外部電極6、7とが導通している。
【0005】
【発明が解決しようとする課題】
しかしながら、引出導体4、5は、その導体の厚みが薄く且つセラミック積層体2の周側面の一面に露出しているだけであり、この露出部の面積が小さい。したがって、コイル状内部導体3と外部電極6、7の導通の信頼性が低い。また、セラミック積層体2を焼成する際に、引出導体4、5の露出部の一部が飛散すると、コイル状内部導体3と外部電極6、7との導通が遮断されることがあり、導通に関する信頼性が低いという問題点を有していた。
【0006】
また、積層型チップインダクタ1を搭載した回路基板が撓むなど変形すると積層型チップインダクタ1に内部応力が発生することがある。この内部応力が積層型チップインダクタ1の引出導体4、5と外部電極6、7との導通部を離す方向に働いた場合、導通部が断線するという問題点があった。
【0007】
本発明の目的は、上述の問題点を解消すべくなされたもので、コイル状内部導体の引出導体と外部電極との導通部を、積層型チップインダクタの端面及び周側面の複数か所にすると共に、導通面積を大きくして、コイル状内部導体と外部電極との電気的接続の信頼性が高い積層型チップインダクタを提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の積層型チップインダクタにおいては、セラミック積層体と、このセラミック積層体の内部に形成されたコイル状内部導体と、前記セラミック積層体の端面及びこの端面から延在して端面近傍のセラミック積層体の周側面に形成された外部電極と、を備えており、前記コイル状内部導体は、この内部導体の各端部が前記セラミック積層体の端面及び周側面に露出されており、この端部を介して前記外部電極に導通されている。
【0009】
さらに、前記コイル状内部導体は、この内部導体の各端部が前記セラミック積層体の端面及び複数の周側面に露出されており、この端部を介して前記外部電極に導通されている。
前記コイル状内部導体は前記セラミック積層体の積層面に形成されている。
【0010】
また、前記外部電極は、前記セラミック積層体の積層方向と略直交する端面及びこの端面近傍の周側面に形成、又は、前記セラミック積層体の積層方向と略平行な端面及びこの端面近傍の周側面に形成されている。
【0011】
これにより、コイル状内部導体の厚みが薄くてもコイル状内部導体の各端部がセラミック積層体の端面及び周側面に露出する面積を広くすることができ、コイル状内部導体の各端部と外部電極との導通面積を広くすることができるものである。
【0012】
【発明の実施の形態】
本発明による一つの実施の形態について、図1、図2および図3にもとづいて詳細に説明する。但し、図2と従来例の図7を比較すれば理解できるように、バイアホール47が形成されたグリーンシート46が従来例のグリーンシート10と異なり、グリーンシート48、49に形成された引出導体44b、45bが従来例の引出導体4、5と異なるものであり、前述の従来例と同一部分については、同一の符号を付し、詳細な説明を省略する。なお、図1に示す矢印Xはグリーンシートの積層方向を示す。
【0013】
積層型チップインダクタ41は、図1に示すように、セラミック積層体42の内部にコイル状内部導体43を備えている。セラミック積層体42の端面及び端面から延在した端面近傍の周側面に外部電極6、7が形成され、コイル状内部導体43の各端部と外部電極6、7とが導通するように、引出導体44a、44b、45a、45bが設けられている。詳細には、引出導体44a、45aがセラミック積層体42の端面に導通するように形成され、引出導体44b、45bがセラミック積層体42の周側面に導通するように形成されている。
【0014】
セラミック積層体42は、図2に示すように、磁性体などの絶縁性セラミックのグリーンシート46、46、46、48、12〜19、49、46、46、46を下から順に積層、圧着し、焼結することにより得られる。
【0015】
グリーンシート46にはグリーンシート48、49に形成された引出導体44b、45b及び外部電極6、7と導通するように、所定の位置にバイアホール47が設けられている。バイアホール47の中には、引出導体45a、45bが形成されており、グリーンシート48、12〜19、49を下から順に積層した際に、内部導体25〜32が一体になって構成されるコイル状内部導体43の各端部に導通するようにしている。引出導体44a、45aの一端はセラミック積層体42の積層方向と略直交する両端面に露出する。
【0016】
グリーンシート48、49には引出導体44b、45bがそれぞれの表面の一端側に形成されると共に、グリーンシート12、19に形成された内部導体25、32の一端と導通するように、所定の位置にバイアホールが設けられる。引出導体44b、45bは、コイル状内部導体43の各端部に導通するとともに、セラミック積層体42の周側面に露出する。
【0017】
上述したセラミック積層体42の積層方向と略直交する端面および端面近傍の周側面に外部電極6、7を形成することによって、図3に示すように、積層型チップインダクタ41を得る。
【0018】
かかる構成の積層型チップインダクタ41のコイル状内部導体43は、セラミック積層体42の端面で引出導体44a、45aを介して外部電極6、7に導通し、セラミック積層体42の周側面で引出導体44b、45bを介して外部電極6、7に導通する。
【0019】
本発明による他の実施の形態について、図4、図5にもとづいて詳細に説明する。但し、図4と図1を比較すれば理解できるように、グリーンシートの積層方向に対して外部電極の形成方向が90°異なるものであり、前述の一つの実施の形態と同一部分については、同一の符号を付し、詳細な説明を省略する。なお、図4に示す矢印Xはグリーンシートの積層方向を示す。
【0020】
積層型チップインダクタ51は、図4に示すように、セラミック積層体52の内部にコイル状内部導体53を備え、セラミック積層体52の端面及び端面から延在した端面近傍のセラミック積層体52の周側面に外部電極56、57が形成されている。コイル状内部導体53と外部電極56、57とが導通するように、コイル状内部導体53の各端部に引出導体54a、54bと、引出導体55a、55bがそれぞれ設けられている。詳細には、引出導体54a、55aがセラミック積層体52の周側面に導通するように形成され、引出導体54b、55bがセラミック積層体52の端面に導通するように形成されている。
【0021】
セラミック積層体52は、図5に示すように、磁性体などの絶縁性セラミックのグリーンシート46、46、46、58、13〜19、59、46、46、46を下から順に積層、圧着し、焼結することにより得られる。
【0022】
グリーンシート58、59は1ターン未満の内部導体60、61がそれぞれの表面に形成されると共に、内部導体60、61の一端には、グリーンシート58、59の一つの側面に露出するように引出導体54b、55bが形成される。さらに、グリーンシート58には内部導体60の端部にバイアホールが設けられ、グリーンシート59には内部導体61の端部にバイアホールが設けられており、グリーンシート58、13〜19、59を積層した際に、内部導体60、26〜32、61が夫々のバイアホールを介して順に導通されてコイル状内部導体53を構成する。
【0023】
上述したセラミック積層体52の積層方向と略平行な端面および端面近傍の周側面に外部電極56、57を形成することによって、積層型チップインダクタ51を得る。
【0024】
かかる構成の積層型チップインダクタ51のコイル状内部導体53は、セラミック積層体52の端面で引出導体54b、55bを介して外部電極56、57に導通し、セラミック積層体52の周側面で引出導体54a、55aを介して外部電極56、57に導通する。
【0025】
なお、本発明に係る積層型チップインダクタは上記実施の形態に限定するものでなく、その要旨の範囲内で種々に変形することができる。
例えば、一つの実施の形態に示した積層型チップインダクタ41の引出導体44a、45aは夫々一か所ずつ設けたが、引出導体44a、45aを複数箇所に設け、同様に、引出導体44b、45bもグリーンシート48、49の複数の端面に設けて、外部電極6、7との導通面積を増大させることがより好ましい。
【0026】
また、グリーンシートの積層数を適宜増減してコイル状内部導体を所定のターン数を得る、また所定のインダクタンスを得ることができることは説明するまでもない。
【0027】
【発明の効果】
以上述べたように、本発明による積層型チップインダクタは、コイル状内部導体の各引出導体がセラミック積層体の端面及び周側面に露出して外部電極と導通するために、導通面積が広くなり、コイル状内部導体の各端部と外部電極との電気的接続の信頼性を高くすることができる。
【0028】
また、引出導体がセラミック積層体の端面及び周側面の夫々に露出して、つまり、互いに異なる方向で外部電極と導通しているために、積層型チップインダクタを搭載した回路基板が撓むなど変形して積層型チップインダクタに内部応力が発生しても、通常、応力は一方向であるため、積層型チップインダクタの端面及び周側面の引出導体のいずれか一方が外部電極と導通をたもち、コイル状内部導体の各端部と外部電極との電気的接続の信頼性を高くすることができる。
【図面の簡単な説明】
【図1】本発明に係る一つの実施の形態の積層型チップインダクタの断面図である。
【図2】図1の積層型チップインダクタの積層前の斜視図である。
【図3】図1の積層型チップインダクタの斜視図である。
【図4】本発明に係る他の実施の形態の積層型チップインダクタの断面図である。
【図5】図4の積層型チップインダクタの積層前の斜視図である。
【図6】従来の積層型チップインダクタの断面図である。
【図7】従来の積層型チップインダクタの積層前の斜視図である。
【符号の説明】
6、7 外部電極
41 積層型チップインダクタ
42 セラミック積層体
43 コイル状内部導体
44a、44b、45a、45b 引出導体
51 積層型チップインダクタ
52 セラミック積層体
53 コイル状内部導体
54a、54b、55a、55b 引出導体
56、57 外部電極
X 積層方向
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer chip inductor.
[0002]
[Prior art]
This type of conventional multilayer chip inductor is configured, for example, as shown in FIGS. In addition, the arrow X shown in FIG. 6 shows the lamination direction of a green sheet. As shown in FIG. 6, the multilayer chip inductor 1 includes a coiled inner conductor 3 wound in a coil shape inside a ceramic multilayer body 2, and ends of the coiled inner conductor 3 are drawn conductors 4, 5 is electrically connected to the external electrodes 6 and 7 through 5. The external electrodes 6 and 7 are formed on the end surface of the ceramic laminate 2 and on the peripheral side surface of the ceramic laminate 2 in the vicinity of the end surface extending from the end surface.
[0003]
As shown in FIG. 7, the ceramic laminate 2 is obtained by laminating magnetic ceramic green sheets 10, 10, 10, 11 to 20, 10, 10, and 10 in order from the bottom, pressing and sintering. .
[0004]
The green sheet 10 is a dummy green sheet on which no internal conductor is formed. In the green sheets 11 to 20, the inner conductors 24 to 33 having less than one turn are formed on the respective surfaces. Furthermore, the green sheets 12 to 20 are provided with via holes at one end of the internal conductors 25 to 33, and when the green sheets 11 to 20 are stacked, the internal conductors 24 to 33 are sequentially conducted through the respective via holes. Thus, the coiled inner conductor 3 is formed. Furthermore, the lead conductors 4 and 5 are formed in the green sheets 11 and 20 so as to be electrically connected to one end of the internal conductors 24 and 33 and exposed to one side surface of the green sheets 11 and 20.
In the multilayer chip inductor 1 having such a configuration, the lead conductors 4 and 5 exposed to one surface of the peripheral side surface of the ceramic multilayer body 2 are electrically connected to the external electrodes 6 and 7.
[0005]
[Problems to be solved by the invention]
However, the lead conductors 4 and 5 are only exposed on one surface of the peripheral side surface of the ceramic laminate 2 with a thin conductor, and the area of the exposed portion is small. Therefore, the reliability of conduction between the coiled inner conductor 3 and the outer electrodes 6 and 7 is low. Further, when the ceramic laminated body 2 is fired, if a part of the exposed portion of the lead conductors 4 and 5 is scattered, the conduction between the coiled inner conductor 3 and the outer electrodes 6 and 7 may be interrupted. Had the problem of low reliability.
[0006]
In addition, when the circuit board on which the multilayer chip inductor 1 is mounted is deformed, for example, internal stress may occur in the multilayer chip inductor 1. When the internal stress acts in a direction that separates the conductive portions between the lead conductors 4 and 5 and the external electrodes 6 and 7 of the multilayer chip inductor 1, there is a problem that the conductive portion is disconnected.
[0007]
An object of the present invention is to solve the above-described problems, and the conductive portion between the lead conductor of the coiled inner conductor and the external electrode is provided at a plurality of locations on the end face and the peripheral side face of the multilayer chip inductor. At the same time, it is an object of the present invention to provide a multilayer chip inductor having a large conduction area and high electrical connection reliability between a coiled inner conductor and an external electrode.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, in the multilayer chip inductor of the present invention, a ceramic multilayer body, a coiled inner conductor formed inside the ceramic multilayer body, an end surface of the ceramic multilayer body, and an extension from the end surface are provided. And an external electrode formed on the peripheral side surface of the ceramic laminate near the end surface, and the coiled inner conductor has each end of the inner conductor on the end surface and the peripheral side surface of the ceramic laminate. It is exposed and is connected to the external electrode through this end.
[0009]
Further, each end of the inner conductor of the coil-shaped inner conductor is exposed on the end face of the ceramic laminate and a plurality of peripheral side faces, and is electrically connected to the external electrode through the end.
The coiled inner conductor is formed on the laminated surface of the ceramic laminate.
[0010]
The external electrode is formed on an end surface substantially orthogonal to the stacking direction of the ceramic laminate and a peripheral side surface near the end surface, or an end surface substantially parallel to the stacking direction of the ceramic laminate and a peripheral side surface near the end surface. Is formed.
[0011]
Thereby, even if the thickness of the coiled inner conductor is thin, the area where each end of the coiled inner conductor is exposed to the end face and the peripheral side surface of the ceramic laminate can be widened. The conduction area with the external electrode can be increased.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
One embodiment according to the present invention will be described in detail with reference to FIGS. 1, 2 and 3. FIG. However, as can be understood by comparing FIG. 2 and FIG. 7 of the conventional example, the green sheet 46 in which the via hole 47 is formed is different from the green sheet 10 of the conventional example, and the lead conductors formed in the green sheets 48 and 49 are different. 44b and 45b are different from the lead conductors 4 and 5 of the conventional example. The same parts as those of the above-described conventional example are denoted by the same reference numerals, and detailed description thereof is omitted. In addition, the arrow X shown in FIG. 1 shows the lamination direction of a green sheet.
[0013]
As shown in FIG. 1, the multilayer chip inductor 41 includes a coil-shaped inner conductor 43 inside a ceramic multilayer body 42. External electrodes 6 and 7 are formed on the end face of the ceramic laminate 42 and the peripheral side surface in the vicinity of the end face extending from the end face, and the respective ends of the coiled inner conductor 43 and the external electrodes 6 and 7 are electrically connected. Conductors 44a, 44b, 45a, 45b are provided. Specifically, the lead conductors 44 a and 45 a are formed so as to be conductive to the end face of the ceramic multilayer body 42, and the lead conductors 44 b and 45 b are formed so as to be conductive to the peripheral side surface of the ceramic multilayer body 42.
[0014]
As shown in FIG. 2, the ceramic laminate 42 is formed by laminating and pressing green sheets 46, 46, 46, 48, 12 to 19, 49, 46, 46, 46 of insulating ceramics such as magnetic bodies in order from the bottom. Obtained by sintering.
[0015]
The green sheet 46 is provided with via holes 47 at predetermined positions so as to be electrically connected to the lead conductors 44 b and 45 b and the external electrodes 6 and 7 formed in the green sheets 48 and 49. In the via hole 47, lead conductors 45a and 45b are formed. When the green sheets 48, 12 to 19 and 49 are laminated in order from the bottom, the internal conductors 25 to 32 are integrally formed. The coiled inner conductor 43 is electrically connected to each end. One end of each of the lead conductors 44 a and 45 a is exposed at both end faces that are substantially orthogonal to the lamination direction of the ceramic laminate 42.
[0016]
In the green sheets 48 and 49, lead conductors 44b and 45b are formed on one end side of the respective surfaces, and at predetermined positions so as to be electrically connected to one end of the internal conductors 25 and 32 formed on the green sheets 12 and 19. Via holes will be provided in The lead conductors 44 b and 45 b are electrically connected to each end of the coiled inner conductor 43 and are exposed on the peripheral side surface of the ceramic laminate 42.
[0017]
As shown in FIG. 3, the multilayer chip inductor 41 is obtained by forming the external electrodes 6 and 7 on the end face that is substantially orthogonal to the stacking direction of the ceramic laminate 42 and the peripheral side surface in the vicinity of the end face.
[0018]
The coiled inner conductor 43 of the multilayer chip inductor 41 having such a configuration is electrically connected to the external electrodes 6 and 7 through the lead conductors 44a and 45a at the end face of the ceramic multilayer body 42, and is drawn out at the peripheral side surface of the ceramic multilayer body 42. Conductive to the external electrodes 6 and 7 through 44b and 45b.
[0019]
Another embodiment according to the present invention will be described in detail with reference to FIGS. However, as can be understood by comparing FIG. 4 and FIG. 1, the formation direction of the external electrode differs by 90 ° with respect to the lamination direction of the green sheets. The same reference numerals are assigned and detailed description is omitted. In addition, the arrow X shown in FIG. 4 shows the lamination direction of a green sheet.
[0020]
As shown in FIG. 4, the multilayer chip inductor 51 includes a coil-shaped inner conductor 53 inside the ceramic multilayer body 52, and the peripheral surface of the ceramic multilayer body 52 in the vicinity of the end surface extending from the end surface of the ceramic multilayer body 52. External electrodes 56 and 57 are formed on the side surfaces. Lead conductors 54a and 54b and lead conductors 55a and 55b are provided at each end of the coiled inner conductor 53 so that the coiled inner conductor 53 and the outer electrodes 56 and 57 are electrically connected. Specifically, the lead conductors 54 a and 55 a are formed so as to be conductive to the peripheral side surface of the ceramic multilayer body 52, and the lead conductors 54 b and 55 b are formed so as to be conductive to the end face of the ceramic multilayer body 52.
[0021]
As shown in FIG. 5, the ceramic laminate 52 is formed by laminating and pressing green sheets 46, 46, 46, 58, 13 to 19, 59, 46, 46, 46 of insulating ceramics such as magnetic bodies in order from the bottom. Obtained by sintering.
[0022]
The green sheets 58 and 59 have inner conductors 60 and 61 with less than one turn formed on their respective surfaces, and are drawn out at one end of the inner conductors 60 and 61 so as to be exposed on one side of the green sheets 58 and 59. Conductors 54b and 55b are formed. Further, the green sheet 58 is provided with a via hole at the end of the internal conductor 60, and the green sheet 59 is provided with a via hole at the end of the internal conductor 61, and the green sheets 58, 13 to 19, 59 are attached. When laminated, the inner conductors 60, 26 to 32, 61 are sequentially conducted through the respective via holes to constitute the coiled inner conductor 53.
[0023]
The multilayer chip inductor 51 is obtained by forming the external electrodes 56 and 57 on the end surface substantially parallel to the stacking direction of the ceramic multilayer body 52 and the peripheral side surface in the vicinity of the end surface.
[0024]
The coiled inner conductor 53 of the multilayer chip inductor 51 having such a configuration is electrically connected to the external electrodes 56 and 57 through the lead conductors 54 b and 55 b at the end face of the ceramic multilayer body 52, and is drawn from the peripheral side surface of the ceramic multilayer body 52. Conduction to external electrodes 56 and 57 through 54a and 55a.
[0025]
The multilayer chip inductor according to the present invention is not limited to the above embodiment, and can be variously modified within the scope of the gist thereof.
For example, although the lead conductors 44a and 45a of the multilayer chip inductor 41 shown in one embodiment are provided one by one, the lead conductors 44a and 45a are provided at a plurality of places, and similarly the lead conductors 44b and 45b. More preferably, it is provided on a plurality of end faces of the green sheets 48 and 49 to increase the conductive area with the external electrodes 6 and 7.
[0026]
Needless to say, it is possible to obtain a predetermined number of turns and to obtain a predetermined inductance for the coiled inner conductor by appropriately increasing / decreasing the number of laminated green sheets.
[0027]
【The invention's effect】
As described above, in the multilayer chip inductor according to the present invention, each lead conductor of the coiled inner conductor is exposed on the end face and the peripheral side surface of the ceramic laminate and is electrically connected to the external electrode, so that the conduction area is widened. The reliability of electrical connection between each end of the coiled inner conductor and the external electrode can be increased.
[0028]
In addition, the lead conductor is exposed on each of the end face and the peripheral side surface of the ceramic multilayer body, that is, because it is electrically connected to the external electrode in different directions, the circuit board on which the multilayer chip inductor is mounted is deformed. Even if internal stress is generated in the multilayer chip inductor, since the stress is normally unidirectional, either the end face of the multilayer chip inductor or the lead conductor on the peripheral side surface is electrically connected to the external electrode, and the coil The reliability of electrical connection between each end of the inner conductor and the external electrode can be increased.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a multilayer chip inductor according to one embodiment of the present invention.
FIG. 2 is a perspective view of the multilayer chip inductor of FIG. 1 before lamination.
3 is a perspective view of the multilayer chip inductor of FIG. 1. FIG.
FIG. 4 is a cross-sectional view of a multilayer chip inductor according to another embodiment of the present invention.
5 is a perspective view of the multilayer chip inductor of FIG. 4 before lamination.
FIG. 6 is a cross-sectional view of a conventional multilayer chip inductor.
FIG. 7 is a perspective view of a conventional multilayer chip inductor before lamination.
[Explanation of symbols]
6, 7 External electrode 41 Multilayer chip inductor 42 Ceramic multilayer body 43 Coiled inner conductors 44a, 44b, 45a, 45b Lead conductor 51 Multilayer chip inductor 52 Ceramic multilayer body 53 Coiled inner conductors 54a, 54b, 55a, 55b Conductors 56 and 57 External electrode X Lamination direction

Claims (5)

セラミック積層体と、このセラミック積層体の内部に形成されたコイル状内部導体と、前記セラミック積層体の端面及びこの端面から延在して端面近傍のセラミック積層体の周側面に形成された外部電極と、を備えており、
前記コイル状内部導体は、この内部導体の各端部が前記セラミック積層体の端面及び周側面に露出されており、この端部を介して前記外部電極に導通されていることを特徴とする積層型チップインダクタ。
A ceramic laminate, a coiled inner conductor formed inside the ceramic laminate, an end face of the ceramic laminate, and an external electrode extending from the end face and formed on the peripheral side surface of the ceramic laminate near the end face And,
The coiled inner conductor has each end portion of the inner conductor exposed at the end face and the peripheral side surface of the ceramic laminate, and is connected to the external electrode through the end portion. Type chip inductor.
前記コイル状内部導体は、この内部導体の各端部が前記セラミック積層体の端面及び複数の周側面に露出されており、この端部を介して前記外部電極に導通されていることを特徴とする請求項1に積層型チップインダクタ。The coiled inner conductor is characterized in that each end of the inner conductor is exposed on an end face and a plurality of peripheral side surfaces of the ceramic laminate, and is electrically connected to the external electrode through the end. The multilayer chip inductor according to claim 1. 前記コイル状内部導体は前記セラミック積層体の積層面に形成されていることを特徴とする請求項1または2に記載の積層型チップインダクタ。3. The multilayer chip inductor according to claim 1, wherein the coiled inner conductor is formed on a multilayer surface of the ceramic multilayer body. 前記外部電極は前記セラミック積層体の積層方向と略直交する端面及びこの端面近傍の周側面に形成されていることを特徴とする請求項1〜3のいずれかに記載の積層型チップインダクタ。4. The multilayer chip inductor according to claim 1, wherein the external electrode is formed on an end surface substantially orthogonal to a stacking direction of the ceramic multilayer body and a peripheral side surface in the vicinity of the end surface. 前記外部電極は、前記セラミック積層体の積層方向と略平行な端面及びこの端面近傍の周側面に形成されていることを特徴とする請求項1〜3のいずれかに記載の積層型チップインダクタ。4. The multilayer chip inductor according to claim 1, wherein the external electrode is formed on an end face substantially parallel to the lamination direction of the ceramic laminate and a peripheral side face in the vicinity of the end face.
JP08525097A 1997-04-03 1997-04-03 Multilayer chip inductor Expired - Lifetime JP3731284B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08525097A JP3731284B2 (en) 1997-04-03 1997-04-03 Multilayer chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08525097A JP3731284B2 (en) 1997-04-03 1997-04-03 Multilayer chip inductor

Publications (2)

Publication Number Publication Date
JPH10284324A JPH10284324A (en) 1998-10-23
JP3731284B2 true JP3731284B2 (en) 2006-01-05

Family

ID=13853333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08525097A Expired - Lifetime JP3731284B2 (en) 1997-04-03 1997-04-03 Multilayer chip inductor

Country Status (1)

Country Link
JP (1) JP3731284B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6464614B2 (en) * 2014-08-27 2019-02-06 Tdk株式会社 Multilayer coil parts

Also Published As

Publication number Publication date
JPH10284324A (en) 1998-10-23

Similar Documents

Publication Publication Date Title
US6223422B1 (en) Method of manufacturing multilayer-type chip inductors
JP3039538B1 (en) Multilayer inductor
KR100466976B1 (en) Multilayer inductor
US6294976B1 (en) Complex electronic component having a plurality of devices formed side by side in a ceramic material
JP2004128506A (en) Stacked coil component and its manufacturing method
KR100692281B1 (en) Chip inductor and process for producing the same
US10622146B2 (en) Multilayer capacitor and electronic component device
JP3201309B2 (en) Laminated coil and method of manufacturing the same
US6498553B1 (en) Laminated type inductor
US11217372B2 (en) Coil component
JP6597541B2 (en) Electronic components
JP2000252131A (en) Laminated chip component
JP6111681B2 (en) Multilayer coil parts
JPH03219605A (en) Laminated-type inductance element
JP3731284B2 (en) Multilayer chip inductor
JP3731275B2 (en) Multilayer chip inductor
JP2015041735A (en) Capacitor element
JP2001102218A (en) Multilayer chip inductor and method for production thereof
JP6801355B2 (en) Laminated LC filter array
JPH09275013A (en) Laminated electronic part
US20030201533A1 (en) Laminated chip component and manufacturing method
JP2000049015A (en) Inductor array
JPH05326271A (en) Composite inductor part
JPH0623217U (en) Multilayer ceramic inductor
JPH10215134A (en) Laminated emi filter

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091021

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101021

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111021

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121021

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131021

Year of fee payment: 8

EXPY Cancellation because of completion of term