JPH10284244A - 高周波加熱装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は 高周波加熱装置のマグネトロン駆
動用電源に関するものであり、前記マグネトロン駆動用
電源を構成するコンデンサに発生する振動電流を低減す
ることである。 【解決手段】 直流電源１と、これに接続するリーケー
ジトランス２と、このリーケージトランス２の１次側に
直列に接続する大２の半導体スイッチング素子３と、リ
ーケージトランス２の１次側に並列に接続する第１のコ
ンデンサ４およびそれに直列に接続する第２の半導体ス
イッチング素子６と、第１および第２の半導体スイッチ
ング素子を駆動するパルスを発生する駆動回路７とを備
え、駆動回路７は第１のコンデンサ４と寄生インダクタ
の影響により発生する振動電流の度合が小さくなるタイ
ミングで第２の半導体スイッチ素子を駆動するパルスを
与える構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマグネトロンを用い
た高周波加熱装置に関し、特にマグネトロンの駆動用電
源に関するものである。

【０００２】

【従来の技術】図６は従来例のマグネトロン駆動用電源
の回路図である。

【０００３】図６において、１は直流電源、２はリーケ
ージトランス、３は第１の半導体スイッチング素子、４
は第１のコンデンサ、５は第２のコンデンサ、６は第２
の半導体スイッチング素子、７は駆動回路、８は全波倍
電圧整流回路、９はマグネトロンである。

【０００４】駆動回路７は、その内部に第１の半導体ス
イッチング素子３と第２の半導体スイッチング素子６の
駆動のパルスをつくるための、発振部１１が構成されて
いる。この発振部で所定周波数とデューティーの信号が
発生され、第１の半導体スイッチング素子３にパルスを
与えている。第２の半導体スイッチング素子６には、第
１の半導体スイッチング素子３のパルスの反転したパル
スが与えられている。遅延回路１２は第２の半導体スイ
ッチング素子６のパルスの後縁と前記第１の半導体スイ
ッチング素子３の駆動パルスの前縁との間に一定の遅延
時間を設ける機能を有する。

【０００５】この回路の動作について図７および図８を
参照して説明する。まず、パルスが第１の半導体スイッ
チング素子３に与えられ、それを構成するトランジスタ
がオンしている場合、直流電源１以降の主要回路部分の
等価回路は図７（ａ）のようになり、コレクタ電流Ｉｃ
がリーケージトランスの１次側を通って第３のコンデン
サ１０から供給される｛図８（ａ）状態（イ）｝。この
時、リーケージトランスの２次側出力は全波倍電圧整流
回路のコンデンサ１３を充電し始める。コンデンサ１４
には初期電圧Ｖ２が蓄えられているので、コンデンサ１
３の電圧Ｖ３とが Ｖ２＋Ｖ３＞Ｖｃｕｔ （１） Ｖｃｕｔ：マグネトロンのカットオフ電圧 の関係になるとマグネトロンを発振させることができマ
グネトロン９に電流が流れ始める。第１の半導体スイッ
チイング素子３がオフすると、等価回路は図７（ｂ）の
ようになり、リーケージトランス２の１次側に流れてい
た電流は第１のコンデンサ４に向かって流れ始める。こ
のとき、リーケージトランス２の２次側出力はコンデン
サ１４の充電を始める｛図８（ｂ）の状態（ロ）｝。こ
のとき、（１）式５満たすと、再びマグネトロン９は発
振を開始し、アノード電流が流れ始める。リーケージト
ランス２の１次側の電流は図８（ｄ）のようになる。第
１の半導体スイッチング素子３の電圧は図８（ｅ）のよ
うになる。この電圧が第二のコンデンサ５の初期電圧に
到達すると、第２の半導体スイッチング素子６を構成す
るダイオードがオンし、第２のコンデンサ５の充電が開
始される｛図８（ｃ）の状態（ハ）｝。このときの等価
回路は図７（ｃ）のようになる。第1のコンデンサ４と
直列に寄生インダクタ１５が存在する。この寄生インダ
クタ１５はプリント基板上のパターンに存在するインダ
クタや、第１のコンデンサ４の持つインダクタなどによ
るものである。第２の半導体スイッチング素子６を構成
するダイオードがオンすると、第１のコンデンサ４に流
れていた電流が急に減少するので、この寄生インダクタ
１５と第1のコンデンサ４との作用で振動電流が発生す
る。この振動電流は第１のコンデンサ４、寄生インダク
タ１５、第２の半導体スイッチング素子６を構成するダ
イオード、第２のコンデンサ５とで構成される閉ループ
を流れる。図８（ｂ）第１のコンデンサ４の電流波形の
状態（ハ）の部分が振動電流である。この振動電流は状
態（ニ）まで存在する。また、図８（ｃ）第２のコンデ
ンサ電流波形にも振動電流が存在する。この振動電流で
マイナス方向の電流は第２の半導体スイッチング素子６
を構成するダイオードを通り、プラス方向の電流は第２
の半導体スイッチング素子６を構成するトランジスタを
通る。第２の半導体スイッチング素子６と第１の半導体
スイッチング素子３に与えられる駆動のパルスは駆動回
路７から供給されるが、第２の半導体スイッチング素子
６のパルスは第１の半導体スイッチング素子３のパルス
の反転信号が与えられる。但し、第２の半導体スイッチ
ング素子６のパルスの後縁と前記第１の半導体スイッチ
ング素子３の駆動パルスの前縁との間に遅延時間Td3を
設けているが、第２の半導体スイッチング素子６の駆動
パルスの後縁と前記第１の半導体スイッチング素子３の
駆動パルスの前縁との間には遅延時間が設定されておら
ず、第１の半導体スイッチング素子３のオフとほぼ同時
に第２の半導体スイッチング素子を構成するトランジス
タがオンしている。これにより、振動電流がマイナス方
向に流れることになる。

【０００６】図８（ｅ）の第１の半導体スイッチング素
子電圧の状態（ハ）は、第２のコンデンサ５が第１のコ
ンデンサ４に比べて、その容量値を大きくしてあるので
電圧の傾きが急激に緩やかになる。リーケージトランス
２の一次側から第２のコンデンサ５に向かって流れてい
た電流が、反対に、第２のコンデンサ５から１次側に向
かって流れるようになると、状態（ニ）に移行する。任
意の時間Ｔ１で第２の半導体スイッチング素子を構成す
るトランジスタを遮断すると、第１のコンデンサ４から
リーケージトランス２の１次側に向かって電流が流れ始
める状態（ホ）に移行する。この時の第１の半導体スイ
ッチング素子３の電圧の傾きは急になり、第１のコンデ
ンサ４の持つエネルギーによって零に向かって下がって
いく。この電圧が零になった時点で、第１の半導体スイ
ッチング素子３を再び駆動させると、状態（イ）から同
様な動作を繰り返すことになる。電圧が零になってから
第１の半導体スイッチング素子をオンさせるので、この
点でのスイッチング損失は極めて小さなものとすること
ができる。このような動作を実現するために第１の半導
体スイッチング素子３の電圧が零になるまでに要する時
間に相当する遅延時間Td３を第２の半導体スイッチング
素子６のパルスの後縁と前記第１の半導体スイッチング
素子３の駆動パルスの前縁との間に設けている。第１の
半導体スイッチング素子３のパルス波形と、第２の半導
体スイッチング素子６のパルス波形をそれぞれ図８
（ｆ）、（ｇ）に示す。

【０００７】前述した第２のコンデンサの初期電圧は、
状態（ニ）で、第２の半導体スイッチング素子６を任意
の時間Ｔ１の間、オンすることにより決定される。すな
わち、第２の半導体スイッチング素子６のオン時間を長
くすればするほど、第２のコンデンサ５の初期電圧が下
がり、結果として第１の半導体スイッチング素子３の電
圧を下げる事ができるという特長を有するものである。

【０００８】振動電流の発生は図９に示される回路でも
同様である。同図（ａ）はリーケージトランス２の一次
側に直列に、第２のコンデンサ５と第２の半導体スイッ
チング素子６との直列回路を接続し、第１のコンデンサ
４をリーケージトランスの１次側に並列に接続した場合
である。

【０００９】同図（ｂ）はリーケージトランス２の１次
側に並列に、第２のコンデンサ５と第２の半導体スイッ
チング素子６との直列回路を接続し、第１のコンデンサ
４をリーケージトランスの１次側に直列に接続した場合
である。

【００１０】同図（ｃ）はリーケージトランス２の１次
側に並列に、第２のコンデンサ５と第２の半導体スイッ
チング素子６との直列回路を接続し、第１のコンデンサ
４をリーケージトランスの１次側に並列に接続した場合
である。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
マグネトロン駆動電源は従来例で述べたように、寄生イ
ンダクタ１５の存在により、第１のコンデンサと第２の
コンデンサに振動電流が発生し、その結果、両方のコン
デンサの実行電流を増加せしめコンデンサの体積を大き
くして放熱面積を確保する必要がありコンデンサの大型
化と振動電流に起因するノイズの発生という問題があ
る。

【００１２】

【課題を解決するための手段】本発明は上記課題を解決
するために、振動電流が流れる閉ループを不用意につく
らないように、第２の半導体スイッチング素子を駆動す
るパルスを与えるようにするものである。

【００１３】また、本発明は第１の半導体スイッチング
素子に印加する電圧が零になった時点で、駆動のパルス
信号が与えられるようにするために、第１の半導体スイ
ッチング素子を駆動するパルスの後縁と第２の半導体ス
イッチング素子を駆動するパルスの前縁との間に第１の
遅延時間を設け、第２の半導体スイッチング素子の駆動
パルスの後縁と前記第１の半導体スイッチング素子の駆
動パルスの前縁との間に第２の遅延時間とを別個に設け
る構成とする。

【００１４】

【発明の実施の形態】本発明は、直流電源と、前記直流
電源に接続される、リーケージトランスと、前記リーケ
ージトランスの１次側に直列に接続される第１の半導体
スイッチング素子と、前記リーケージトランスの１次側
に並列、または直列に接続される第１のコンデンサと、
第１のコンデンサと直列に存在する寄生インダクタ１５
と、前記リーケージトランスの１次側に並列、または直
列に接続される、第２のコンデンサと前記第２のコンデ
ンサに直列に接続される第２の半導体スイッチング素子
と、前記第１の半導体スイッチング素子と第２の半導体
スイッチング素子とを駆動するパルスを発生する駆動回
路と、前記リーケージトランスの２次側に接続される整
流回路と、前記整流回路に接続されるマグネトロンとを
備え、前記駆動回路は前記第１のコンデンサと前記寄生
インダクタ１５の影響により発生する振動電流の度合い
が小さくなるタイミングで前記第2の半導体スイッチン
グ素子を駆動するパルスを与える構成とした。そのため
振動電流は小さくなる。

【００１５】また、第１の半導体スイッチング素子を駆
動するパルスの後縁と第２の半導体スイッチング素子を
駆動するパルスの前縁との間に第１の遅延時間を設ける
第１の遅延回路と、第２の半導体スイッチング素子の駆
動パルスの後縁と前記第１の半導体スイッチング素子の
駆動パルスの前縁との間に第２の遅延時間を設ける第２
の遅延回路とを設ける構成とし、第１の遅延時間と第２
の遅延時間とを別個に設定できる構成とした。

【００１６】そして、第１の半導体スイッチング素子電
圧を、その電圧が零になった時点でオンさせることがで
き、スイッチング損失が低減できると共に第１のコンデ
ンサおよび第２のコンデンサの振動電流の発生を抑制す
ることができる。

【００１７】以下、本発明の実施例について図面を参照
して説明する。 （実施例１）図１において図６と同等な構成要素につい
ては同じ符号を用い詳細な説明を省略する。また、回路
動作の概略も同等であるので詳しい説明を省略する。第
１の半導体スイッチング素子３と第２の半導体スイッチ
ング素子６とを駆動するパルス信号は、図２（ｃ）、
（ｄ）のように与えられる。第１の半導体スイッチング
素子３のパルス信号の後縁と第２の半導体スイッチング
素子６の前縁との間には第１の遅延時間（Td1）が設け
られ、第１の半導体スイッチング素子３のパルス信号の
前縁と第２の半導体スイッチング素子６のパルス信号の
後縁との間には第２の遅延時間（Td2）を設けてある。
第１の遅延時間（Td1）は同図（ａ）の第１のコンデン
サの電流波形に発生する振動電流がなるべく小さくなる
ように設定される。この点について詳細に説明するため
に、まず図３の理想回路を用いてその動作を述べる。こ
の理想回路は図１の構成要素の中で必要な部分のみを取
り出したもので、理想化するために寄生インダクタ１５
を取り除いている。同回路による第１のコンデンサ４
と、第２のコンデンサ５とに流れる電流波形は図４
（ａ）、（ｂ）のようになる。図４（ｂ）の第２のコン
デンサ５に流れる（ヘ）の状態における電流は図３の第
２の半導体スイッチング素子６を構成するダイオードを
介して流れ、（ト）の状態における電流は同じ第２の半
導体スイッチング素子６を構成するトランジスタを介し
て流れる。従ってトランジスタはこの電流が流れる時点
でオンさせておけばよいので、同図４（ｃ）のようなタ
イミングで駆動のパルス信号を与えればよい。図４
（ｄ）は第１の半導体スイッチング素子３を駆動するパ
ルス信号であり、第１の半導体スイッチング素子３のパ
ルス信号の後縁と第２の半導体スイッチング素子６の前
縁との間には第１の遅延時間（Td1）を設け、第１の半
導体スイッチング素子３のパルス信号の前縁と第２の半
導体スイッチング素子６のパルス信号の後縁との間には
第２の遅延時間（Td2）を設ければよい。このような第
１の遅延時間（Td1）と第２の遅延時間（Td2）とを寄生
インダクタ１５の存在する実際の回路に適用すると、第
１のコンデンサ４と、第２のコンデンサ５とに流れる電
流波形は図２（ａ）、（ｂ）のようになる。また、第２
の半導体スイッチング素子６と第１の半導体スイッチン
グ素子３を駆動するパルス信号の波形を図４（ｃ）、
（ｄ）に示す。図４（ｃ）は第２の半導体スイッチング
素子６に与えられる駆動パルスで、すなわち同半導体ス
イッチング素子を構成するトランジスタに与えられる駆
動パルスである。これと従来例である図８（ｆ）と比較
すると、そのパルス信号のオン幅が短くなっている。こ
のため、本実施例では、第２のコンデンサの振動電流が
マイナス方向に振れようとしても、そのときに第２の半
導体スイッチング素子６を構成するトランジスタがオン
していないため、マイナス方向に流れない。この結果、
振動電流を継続させずに減衰させることができる。これ
は第１のコンデンサ４の電流波形である図２（ａ）と従
来例の図８（ｂ）、および第２のコンデンサの電流波形
である図２（ｂ）と従来例の図８（ｃ）とを比べれば、
本発明は振動電流が低減されていることが明確である。

【００１８】従来例で示した図９（ａ）、（ｂ）、
（ｃ）の回路構成についても上述した同様な手段により
同等な作用を得る事ができるので詳細な説明は省略す
る。

【００１９】（実施例２）図１の駆動回路７は発振器１
１と、第1の遅延回路１６と、第２の遅延回路１７とか
ら構成されている。図５（ａ）は発振器１１の出力パル
スで、このパルスは第1の遅延回路１６と、第２の遅延
回路１７とに伝達される。第１の遅延回路１６は発振器
１１の出力パルスと抵抗１８ａおよび１８ｂとで発生さ
れる基準電圧とを比較する。比較手段１６ａの出力端に
は電源につながる抵抗１６ｃとコンデンサ１６ｄとが接
続されているため、比較手段１６ａのパルスの立上りは
図５（ｂ）のようになる。同パルスの立ち下がりは比較
手段１６ａがコンデンサ１６ｄの電荷を急激に引き抜く
ので急峻に立ち下がる。比較手段１６ｂは比較手段１６
ａの出力と基準電圧とを比較するので、その出力パルス
は図５（ｃ）のようになる。同パルスが第１の半導体ス
イッチング素子３を駆動することになる。

【００２０】第２の遅延回路１７に伝達されたパルスは
反転し出力されるが、出力端には抵抗１７ｃとコンデン
サ１７ｄとが接続されており、これらの作用は第１の遅
延回路の場合と同様である。図５（ｄ）は比較手段１７
ａの出力パルス、同図（ｅ）は比較手段１７ｂの出力
で、このパルスが半導体スイッチング素子６を駆動す
る。

【００２１】同図（ｃ）と同図（ｅ）とを比較すると、
同図（ｃ）のパルス、すなわち第１の半導体スイッチン
グ素子３を駆動するパルスの後縁と同図（ｅ）のパル
ス、すなわち第２の半導体スイッチング素子６の駆動の
パルスの前縁との間に第１の遅延時間（Td1）が設けら
れ、また、第２の半導体スイッチング素子６を駆動する
パルスの後縁と第１の半導体スイッチング素子３を駆動
するパルスの前縁との間に第２の遅延時間（Td２）が設
けられることになる。

【００２２】第１の遅延時間（Td1）または第２の遅延
時間（Td2）の大きさはそれぞれ抵抗１６ｃとコンデン
サ１６ｄ、または抵抗１７ｃとコンデンサ１７ｄとで設
定することができるので、Td1とTd2とを別個に設定する
事ができる。実施例１で述べたように、第１の遅延時間
（Td1）は第２の半導体スイッチング素子６を駆動する
パルスがオフになってから、第１の半導体スイッチング
素子３の電圧が零になるまでに要する時間に相当する時
間に設定すればよい。

【００２３】第１の遅延時間（Td1）は第１のコンデン
サあるいわ第２のコンデンサの電流波形に発生する振動
電流がなるべく小さくなるように設定すればよい。

【００２４】なお、図１において、リーケージトランス
２に直列に第１の半導体素子３を接続し、リーケージト
ランス２に並列に第１のコンデンサ４およびこのコンデ
ンサ４に直列に存在する寄生インダクタ１５を、並びに
第２のコンデンサ５およびこのコンデンサ５に直列に第
２の半導体スイッチング素子を接続する回路としたが、
従来例の図９に示したような回路でもよい。すなわち、
（ａ）はリーケージトランス２の一次側に直列に、第２
のコンデンサ５と第２の半導体スイッチング素子６との
直列回路を接続し、第１のコンデンサ４をリーケージト
ランスの１次側に並列に接続した場合である。

【００２５】（ｂ）はリーケージトランス２の１次側に
並列に、第２のコンデンサ５と第２の半導体スイッチン
グ素子６との直列回路を接続し、第１のコンデンサ４を
リーケージトランスの１次側に直列に接続した場合であ
る。

【００２６】（ｃ）はリーケージトランス２の１次側に
並列に、第2のコンデンサ５と第２の半導体スイッチン
グ素子６との直列回路を接続し、第１のコンデンサ４を
リーケージトランスの１次側に並列に接続した場合であ
る。

【００２７】

【発明の効果】以上のように本発明によれば、第２の半
導体スイッチング素子を駆動するパルスを与えるタイミ
ングにより、第１のコンデンサと寄生インダクタにより
発生する振動電流を抑制する事ができるという効果を有
する。

【００２８】また、第１の半導体スイッチング素子を駆
動するパルスの後縁と第2の半導体スイッチング素子を
駆動するパルスの前縁との間に第１の遅延時間を設ける
第１の遅延回路と、第２の半導体スイッチング素子の駆
動パルスの後縁と前記第１の半導体スイッチング素子の
駆動パルスの前縁との間に第２の遅延時間を設ける第２
の遅延回路とを設ける構成とし、第１の遅延時間と第２
の遅延時間とを別個に設定できる構成とすることによ
り、第１の半導体スイッチング素子電圧を、その電圧が
零になった時点でオンさせる事ができスイッチング損失
が低減できるとともに、第１のコンデンサおよび第２の
コンデンサの振動電流の発生を抑制することができると
いう効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例１および実施例2の高周波加熱
装置のマグネトロン駆動用電源の回路図

【図２】同主要回路部の波形図

【図３】同主要回路部の理想回路図

【図４】図３の理想回路図における波形図

【図５】本発明の実施例２の回路動作を説明する波形図

【図６】従来の高周波加熱装置のマグネトロン用駆動用
電源装置の回路図

【図７】（ａ）同主要回路部の一つ状態における等価回
路図 （ｂ）主要回路部の他の状態における等価回路図 （ｃ）主要回路部の他の状態における等価回路図 （ｄ）主要回路部の他の状態における等価回路図

【図８】従来の主要回路部の波形図

【図９】（ａ）従来の高周波加熱装置のマグネトロン用
駆動用電源装置の主要な部分の回路図 （ｂ）同マグネトロン用駆動用電源装置の主要な部分の
他の回路図 （ｃ）同マグネトロン用駆動用電源装置の主要な部分の
他の回路図

【符号の説明】

１ 直流電源 ２ リーケージトランス ３ 第１の半導体スイッチング素子 ４ 第１のコンデンサ ５ 第２のコンデンサ ６ 第２の半導体スイッチング素子 ７ 駆動回路 ８ 整流回路 ９ マグネトロン １５ 寄生インダクタ １６ 第１の遅延回路 １７ 第２の遅延回路

フロントページの続き (72)発明者 安井 健治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 末永 治雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】直流電源と、前記直流電源に接続するリー
   ケージトランスと、前記リーケージトランスの１次側に
   直列に接続する第１の半導体スイッチング素子と、前記
   リーケージトランスの１次側に並列、または直列に接続
   する第１のコンデンサと、第１のコンデンサと直列に存
   在する寄生インダクタと、前記リーケージトランスの１
   次側に並列、または直列に接続する第２のコンデンサと
   前記第２のコンデンサに直列に接続する第２の半導体ス
   イッチング素子と、前記第１の半導体スイッチング素子
   と第２の半導体スイッチング素子とを駆動するパルスを
   発生する駆動回路と、前記リーケージトランスの２次側
   に接続する整流回路と、前記整流回路に接続するマグネ
   トロンとを備え、前記駆動回路は前記第１のコンデンサ
   と前記寄生インダクタの影響により発生する振動電流の
   度合いが小さくなるタイミングで前記第2の半導体スイ
   ッチング素子を駆動するパルスを与える構成とした高周
   波加熱装置。
2. 【請求項２】駆動回路に第１の半導体スイッチング素子
   を駆動するパルスの後縁と第２の半導体スイッチング素
   子を駆動するパルスの前縁との間に第１の遅延時間を設
   ける第１の遅延回路と、第２の半導体スイッチング素子
   の駆動パルスの後縁と前記第１の半導体スイッチング素
   子の駆動パルスの前縁との間に第２の遅延時間を設ける
   第２の遅延回路とを設ける構成とした請求項１記載の高
   周波加熱装置。