JPH10283380A - 論理回路生成装置及び論理回路生成方法 - Google Patents

Abstract

(57)【要約】 【課題】 論理回路のデータ選択部分の信号遷移を低減
することができる論理回路生成方法を提供する。 【解決手段】 データパス系の信号遷移確率の計算を行
うデータパス系信号遷移確率計算処理と共に、制御系の
信号遷移確率の計算を行う信号系遷移確率計算処理を行
った後、前記データパス系信号遷移確率計算処理及び前
記信号系遷移確率計算処理の計算結果に基づき、データ
パス上の所定の回路部分への入力を選択する選択回路部
に対してその信号遷移を小さくするように部分回路を付
加する部分回路付加処理を実行するようにしたものであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の設計を
自動的に行う計算機等の論理回路生成装置、及びこれを
用いて実施される論理回路生成方法に関する。

【０００２】

【従来の技術】従来、論理回路において消費される電力
量の低減化を目的として、論理回路中の信号の“０”か
ら“１”または“１”から“０”への信号値の遷移を少
なくする手法が提案されている。特にデータパス上の消
費電力を低減化することを目的として、データが参照さ
れない（必要でない）ときにデータパスの信号遷移が少
なくなるように制御信号のコントロールを変更する手法
（以下、最適化手法という）が提案されている（Ｃｏｎ
ｔｒｏｌｌｅｒ ｒｅ−ｓｐｅｃｉｆｉｃａｔｉｏｎ
ｔｏ ｍｉｎｉｍｉｚｅ ｓｗｉｔｃｈｉｎｇ ａｃｔ
ｉｖｉｔｙ ｉｎｃｏｎｔｒｏｌｌｅｒ／ｄａｔａ ｐ
ａｔｈ ｃｉｒｃｕｉｔｓ，ＩＳＬＰＥＤ １９９
６）。

【０００３】以下、上記論文に開示された最適化手法を
図１３及び図１４を参照して説明する。図１３はデータ
パス上の論理回路の一例を示すブロック図である。図１
４（ａ），（ｂ）は図１３中の制御信号のコントロール
を示す状態遷移図であり、同図（ａ）は上記手法による
最適化以前の状態遷移図、同図（ｂ）は上記手法によっ
て最適化された状態遷移図を示している。

【０００４】図１３に示す論理回路は、マルチプレクサ
１０１，１０２及びレジスタ１０３を有している。マル
チプレクサ１０１は、制御信号Ｃ１により入力データＩ
５（０側）と定数値Ｚｅｒｏ（１側）のいずれか一方を
選択して出力し、マルチプレクサ１０２は、制御信号Ｃ
２により前記マルチプレクサ１０１の出力データＩ６と
レジスタ１０３の出力データＩ７（０側）のいずれか一
方を選択して出力する。そして、レジスタ１０３はマル
チプレクサ１０２の出力データを保持する。ここで、マ
ルチプレクサ１０１は、図１４（ａ）の状態遷移図に示
すＳ１０３のときのみ［１］側の入力データ（つまり定
数値Ｚｅｒｏ）を選択し、その他のＳ１００〜Ｓ１０２
及びＳ１０４〜Ｓ１０７のときは［０］側の入力データ
（つまりデータＩ５）を選択するように、制御信号Ｃ１
により制御されるものとする。また、マルチプレクサ１
０２は、Ｓ１０３またはＳ１０５のときのみ［１］側の
入力データ（つまりデータＩ６）を選択し、その他のＳ
１００〜Ｓ１０２、Ｓ１０４、Ｓ１０６、Ｓ１０７のと
きは［０］側の入力データ（つまりデータＩ７）を選択
するように、制御信号Ｃ２により制御されるものとす
る。

【０００５】上記の最適化手法により低消費電力の最適
化がなされる前においては、図１４（ａ）に示すよう
に、マルチプレクサ１０１は、マルチプレクサ１０２の
［１］側へ送出する出力データＩ６として、Ｓ１００〜
Ｓ１０２及びＳ１０４〜Ｓ１０７にてデータＩ５を出力
し、Ｓ１０３のときのみ定数値Ｚｅｒｏを出力する。

【０００６】一方、マルチプレクサ１０２はＳ１０３ま
たはＳ１０５のときのみデータＩ６を選択するので、図
１４（ａ）の斜線部分で示したＳ１００〜Ｓ１０２、Ｓ
１０４、Ｓ１０６、Ｓ１０７のときのデータＩ６は、参
照されない不要なデータということになる。ところが、
マルチプレクサ１０１は、データＩ６が不要なときで
も、信号遷移を伴うデータＩ５を選択しているため、そ
の分、電力消費が増加していた。

【０００７】そこで、この問題の解決のために上記の最
適化手法では、上述した不要なデータが出力されるとき
には（Ｓ１００〜Ｓ１０２、Ｓ１０４、Ｓ１０６、Ｓ１
０７）、マルチプレクサ１０１の信号遷移が少なくなる
ように制御信号Ｃ１のコントロールを変更している。す
なわち、図１４（ｂ）の状態遷移図に示すように、マル
チプレクサ１０１は、Ｓ１０５のときのみ［０］側の入
力データ（つまりデータＩ５）を選択し、その他のＳ１
００〜Ｓ１０４及びＳ１０６，Ｓ１０７のときは［１］
側の入力データ（つまり定数値Ｚｅｒｏ）を選択するよ
うに、制御信号Ｃ１により制御される。なお、制御信号
Ｃ２のコントロールは最適化される前と同様である。

【０００８】これにより、マルチプレクサ１０２がデー
タＩ７を選択しているときは（Ｓ１０３またはＳ１０５
以外、つまりデータＩ６が不要なとき）、マルチプレク
サ１０１は定数値Ｚｅｒｏを選択するため、データパス
上の定数値Ｚｅｒｏからレジスタ１０３に至る部分の信
号遷移を低減することができる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の最適化手法では、データパス上の演算器や記憶素子
への転送に係る部分の信号遷移を低減化することは可能
であるものの、これら演算器や記憶素子への入力となる
信号を選択する機能を持つ回路部分の信号遷移の低減化
はできなかった。

【００１０】例えば図１５に示すような論理回路におい
ては、定数値Ｚｅｒｏからレジスタ１０３に至る部分の
信号遷移を低減することができるものの、データＩ５の
前段にある２つのマルチプレクサ１１１，１１２での信
号遷移を低減することができなかった。

【００１１】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、論理回路のデ
ータ選択部分の信号遷移を低減することができる論理回
路生成装置及び論理回路生成方法を提供することであ
る。またその他の目的は、論理回路のデータ選択部分の
信号遷移を的確に低減することができる論理回路生成方
法を提供することである。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明である論理回路生成装置の特徴は、設計
すべき論理回路の情報が格納された回路情報記憶部と、
前記回路情報記憶部に格納されているデータパスに関す
る情報に対して各信号毎に信号遷移確率の計算を行うデ
ータパス系信号遷移確率計算部と、前記回路情報記憶部
に格納されている制御系に関する情報に対して各信号毎
に信号遷移確率の計算を行う信号系遷移確率計算部と、
部分回路を生成する回路生成部と、前記各部の制御を行
う制御部とを有する論理回路生成装置であって、前記制
御部は、前記データパス系信号遷移確率計算部及び前記
信号系遷移確率計算部の計算結果に基づき、前記データ
パス上の所定の回路部分への入力を選択する選択回路部
に対してその信号遷移を小さくするように前記回路生成
部で生成した部分回路を付加する部分回路付加手段を備
えたことにある。

【００１３】この第１の発明によれば、回路情報記憶部
中のデータパスに関する情報（例えば、データの演算及
び記憶素子への転送等に関する情報）と、制御系に関す
る情報（例えば、データパスの実行すべき演算や転送の
ための入力データとなるべきデータ信号を選択する情
報）の両方を考慮して、論理回路の選択回路部の信号遷
移を減らすようにする。

【００１４】第２の発明である論理回路生成方法の特徴
は、データパス系の信号遷移確率の計算を行うデータパ
ス系信号遷移確率計算処理と共に、制御系の信号遷移確
率の計算を行う信号系遷移確率計算処理を行った後、前
記データパス系信号遷移確率計算処理及び前記信号系遷
移確率計算処理の計算結果に基づき、データパス上の所
定の回路部分への入力を選択する選択回路部に対してそ
の信号遷移を小さくするように部分回路を付加する部分
回路付加処理を実行するようにしたものである。

【００１５】この第２の発明によれば、データパス系と
制御系の両方の情報を考慮して、論理回路の選択回路部
の信号遷移を減らすようにする。

【００１６】第３の発明である論理回路生成方法の特徴
は、上記第２の発明における前記部分回路付加処理で
は、前記データパス系信号遷移確率計算処理と前記信号
系遷移確率計算処理の計算結果に基づく評価関数を計算
する評価関数計算処理と、前記評価関数計算処理の計算
結果が基準値よりも大きいか否かを判定する判定処理と
を行い、前記判定処理の判定結果に応じて、前記選択回
路部に対してその信号遷移を小さくするように部分回路
を付加するようにしたものである。

【００１７】この第３の発明によれば、部分回路を付加
することによる消費電力の増加分を考慮し、部分回路付
加処理を実施するか否かの判断は、評価関数計算処理と
基準値による判定処理とによって、消費電力の低減量と
増加量を見積もることによって行われる。

【００１８】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の論理回路生成装置
により生成された論理回路の一例を示す図であり、図１
５と共通する要素には同一の符号が付されている。

【００１９】まず、図１を用いて本発明の概要を説明す
る。前述したように、従来の最適化手法では、定数値Ｚ
ｅｒｏからレジスタ１０３に至る部分の信号遷移の低減
化は可能であるが、信号Ｉ５の前段にある２つのマルチ
プレクサ１１１，１１３での信号遷移の低減化はできな
い。

【００２０】そこで、図１に示すように、マルチプレク
サ１１１の［０］側及び［１］側にＡＮＤゲート１１，
１２をそれぞれ設けると共に、マルチプレクサ１１２の
［１］側にＡＮＤゲート１３を設ける。そして、これら
ＡＮＤゲート１１〜１３の一方入力端にマルチプレクサ
１０１の制御信号Ｃ１の反転信号を供給し、その他方入
力端にはそれぞれデータＩ１，Ｉ２，Ｉ３を供給するよ
うにする。

【００２１】これによって、マルチプレクサ１０１にお
いて、制御信号Ｃ１が“１”となりデータとしてＺｅｒ
ｏが選ばれたときは、ＡＮＤゲート１１〜１３の出力が
“０”に固定されるので、２つのマルチプレクサ１１
１，１１２の信号遷移を完全に抑えることができる。

【００２２】特に、従来の最適化手法を用いた場合で
は、８つの状態（Ｓ１００〜Ｓ１０７）のうち７つまで
データとしてＺｅｒｏが選ばれた図１４（ｂ）の例のよ
うに、Ｚｅｒｏが選ばれる確率が高くなるが、このよう
にＺｅｒｏの選ばれる確率が高いほど本発明の低消費電
力化の効果は大きくなる。

【００２３】但し、ＡＮＤゲートを追加することによる
消費電力の増加があるので、この最適化を実行するかど
うかの判断は、電力の低減量と増加量を見積もることに
より行われる。そして、低減量が大きいときにのみ本発
明の方式が実行される。このような本発明の方式を用い
ることにより、電力消費について、従来の最適化手法で
実現されていた削減量よりも、さらなる削減が実現され
る。

【００２４】図２は、本発明の実施形態に係る論理回路
生成装置の構成を示すブロック図である。

【００２５】この論理回路生成装置は、計算機等構成さ
れ、データパス系信号遷移確率計算部２１、制御系信号
遷移確率計算部２２、回路情報記憶部２３、回路生成部
２４、及び制御部２５を備えている。

【００２６】回路情報記憶部２３は、設計すべき論理回
路の情報を格納する。データパス系信号遷移確率計算部
２１は、回路情報記憶部２３中のデータパスに関する情
報に対して各信号毎に信号遷移確率の計算を行い、また
信号系遷移確率計算部２２は、回路情報記憶部２３中の
制御系に関する情報に対して各信号毎に信号遷移確率の
計算を行う。回路生成部２４は、上記したＡＮＤゲート
１１〜１３のような付加すべき部分回路を生成する。そ
して、制御部２５は前記各部の制御を行う。

【００２７】本実施形態の論理回路生成装置は、図３に
示すフローチャートに従って動作する。

【００２８】まず、制御部２５は、データパス系信号遷
移確率計算部２１を呼び出す。データパス系信号遷移確
率計算部２１では、回路情報記憶部２３におけるデータ
パスに関する情報に対して各信号毎に信号遷移確率の計
算を行う（ステップＳ３１）。

【００２９】続いて制御部５は、制御系信号遷移確率計
算部２２を呼び出す。制御系信号遷移確率計算部２２で
は回路情報記憶部２３における制御系の情報に対して各
信号毎に信号遷移確率の計算を行う（ステップＳ３
２）。

【００３０】さらに、制御部２５は、回路情報記憶部２
３から、データパス系の演算への入力となるデータを選
択している部分（選択回路部）の入力を１つずつ取り出
す（ステップＳ３３）。

【００３１】そして、入力が取り出せたか否かの判断を
する（ステップＳ３４）。取り出せた場合には、制御信
号とデータ入力の信号遷移確率とに基づく評価関数の計
算を行う（ステップＳ３５）。

【００３２】次いで評価関数の計算結果が基準値よりも
大きいか否かの判断を行う（ステップＳ３６）。ここで
は、部分回路を追加することによる消費電力の増加があ
ることを考慮して、基準値を用いて上述した電力の低減
量と増加量の見積りが行われている。基準値よりも小さ
い場合にはステップＳ３３に戻り、基準値よりも大きい
場合には、制御部２５で回路生成部２４を呼び出し、回
路生成部２４においてデータ入力の信号遷移を小さくす
るようなゲートを論理回路に挿入する（ステップＳ３
７）。つまり、低減量が大きいときにのみ本発明の方式
が実行されるのである。

【００３３】ステップＳ３７の処理後は、ステップＳ３
３へ戻り、さらにステップＳ３３〜ステップＳ３７処理
を繰り返す。そして、ステップＳ３４の判断で選択回路
部の入力が取り出せなくなったら、処理を終了する。

【００３４】このように、本実施形態は、論理ＬＳＩ設
計において、データの演算及び記憶素子への転送等に関
する情報の記述されたデータパス情報と、データパスの
実行すべき演算や転送のための入力データとなるべきデ
ータ信号を選択する情報の定義された制御系情報の両方
を考慮して、論理回路のデータ選択部分の信号遷移を減
らすことにより、ＬＳＩの消費電力の低減化を可能にす
る。

【００３５】以下、上記の論理回路生成装置を用いて生
成される論理回路の具体例を示しつつ、各構成要素の動
作を詳細に説明する。

【００３６】まず、具体例１として、図４に示すよう
に、演算処理を行うＡＬＵ４０の一方入力側に接続され
たマルチプレクサ（ＭＵＸ）４１，４２，４３からなる
選択回路部を有するデータパス系の回路が回路情報記憶
部２３に存在したとする。

【００３７】マルチプレクサ４１は、１ビットの制御信
号Ｓ１が与えられ、制御信号Ｓ１の値が“０”のとき
は、［０］側に入力データＩ１の信号値が出力され、Ｓ
１の値が“１”のときは［１］側に入力データＩ２の信
号値が出力される。データ入力は複数のビット幅を有し
ていてよい。

【００３８】また、マルチプレクサ４２，４３も、制御
信号Ｓ２，Ｓ３によりマルチプレクサ４１と同様に制御
される。入力データとして、マルチプレクサ４２にはデ
ータＩ３，Ｉ４が供給され、またマルチプレクサ４３に
はマルチプレクサ４１，４２の各出力が供給されるよう
になっている。

【００３９】データパス系信号遷移確率計算部２１で
は、データ系入力信号Ｉ１〜Ｉ４に対してそれぞれの信
号遷移確率Ｐｓ−Ｉ１〜Ｐｓ−Ｉ４を求める。ここで
は、それぞれ０．８、０．２、０．３、０．２と求まっ
たとする。制御系信号遷移確率計算部２２では、Ｉ１か
らＩ４までのそれぞれに対して、そのデータが選択され
る確率を制御系信号Ｓ１〜Ｓ３の信号値確率に基づき求
める。

【００４０】具体的には、Ｓ１（バー）＊Ｓ３（バ
ー）、Ｓ１＊Ｓ３（バー）、Ｓ２（バー）＊Ｓ３、及び
Ｓ２＊Ｓ３の信号値が、それぞれ“１”となる確率Ｐ−
Ｓ１（バー）＊Ｓ３（バー）<1> ，Ｐ−Ｓ１＊Ｓ３（バ
ー）<1> ，Ｐ−Ｓ２（バー）＊Ｓ３<1> ，Ｐ−Ｓ２＊Ｓ
３<1> を求める。なお、（バー）は信号の反転を、記号
＊は２つの信号の論理積を表している。このとき、確率
Ｐ−Ｓ１（バー）＊Ｓ３（バー）<1> 〜Ｐ−Ｓ２＊Ｓ３
<1> が、それぞれ０．１、０．３、０．３、０．３と求
まったとする。

【００４１】次にデータ入力Ｉ１〜Ｉ４に対して評価関
数の計算を行う。ここでは、評価関数を（データ信号遷
移確率）＊（１÷（データ信号選択確率））とする。こ
の評価関数は、データ信号遷移確率が大きいほど、ま
た、データ信号選択確率が小さいほど大きくなる。すな
わち、データ信号が必要でない場合にデータ信号の遷移
を止めることを目的としたゲートの挿入の効果を表す指
標となっている。

【００４２】この計算結果と比較してゲート挿入を行う
か否かの判断を行う際に使用する基準値を数値５とす
る。この場合、データ入力Ｉ１〜Ｉ４それぞれに対し
て、それぞれ８、２／３、１、２／３と求まる。

【００４３】このようにして制御部２５で作成された情
報は、図５に示すようになる。

【００４４】そして、基準値５と比較してデータ入力Ｉ
１のみが大きいので、データ入力Ｉ１の信号遷移を少な
くするように、図６に示す如く、制御信号Ｓ１＋Ｓ３
（記号＋は論理和を表す）で動作するトランスファーゲ
ート５１を挿入する。

【００４５】次に、本実施形態の具体例２を説明する。

【００４６】図７に示すように、ＡＬＵ６０の一方入力
側に接続されたマルチプレクサ（ＭＵＸ）６１，６２，
６３からなる選択回路部を有するデータパス系の回路が
回路情報記憶部２３に存在したとする。

【００４７】データ入力Ｉ４は特に固定信号値０である
とする。Ｉ４がＡＬＵ６０への入力として選ばれた場
合、すなわち信号Ｓ３の値が“１”である場合に、制御
信号入力がＳ１、Ｓ２であるマルチプレクサ６１，６２
では、信号Ｓ１、Ｓ２、Ｉ１、Ｉ２、Ｉ３に信号遷移が
発生すると、必要でない電力が消費される。

【００４８】制御系入力の信号遷移確率を求めたところ
信号Ｉ４がデータとして選択される確率が高かったとす
る。このときに、図８に示すように信号Ｉ１とＩ４の入
れ替えとＡＮＤゲート７１，７２の挿入を行う。

【００４９】これにより、マルチプレクサ６１，６２，
６３において必要のない信号遷移による電力消費を削減
することが可能となる。特に、データＩ４が続けて選択
されているときには、マルチプレクサ６１〜６３の信号
遷移を完全に抑えることが可能となる。

【００５０】次に、本実施形態の具体例３を説明する。

【００５１】図７に示すようなデータパス系の回路が存
在したとするが、データ入力Ｉ４は固定信号ではないと
する。制御系入力の信号値確率を求めたところ信号Ｉ４
がデータとして選択される確率が高かったとする。但
し、回路の動作仕様から遅延時間に制約があり、Ｉ４は
クリティカルパス上にあるために遅延時間を増加させる
ような前述の信号Ｉ１とＩ４とを入れ替える操作が不可
能であるとする。

【００５２】このとき、マルチプレクサのバリエーショ
ンとして、図９（ａ）〜（ｄ）に示す４種類のマルチプ
レクサ８１，８２，８３，８４を用意しておき、図１０
に示した回路に変換する。

【００５３】ここで、マルチプレクサ８１は、図９
（ａ）に示すように、マルチプレクサ６１と同等の機能
を有するマルチプレクサ８１ａと、トランスファゲート
８１ｂ，８１ｃとから構成されている。マルチプレクサ
８２は、図９（ｂ）に示すように、マルチプレクサ６２
と同等の機能を有するマルチプレクサ８２ａと、トラン
スファゲート８２ｂとから構成されている。マルチプレ
クサ８３は、図９（ｃ）に示すように、２入力ＯＲゲー
ト８３ａと、３入力ＡＮＤゲート８３ｂ，８３ｃとで構
成されている。マルチプレクサ８４は、図９（ｄ）に示
すように、２入力ＯＲゲート８４ａと、３入力ＡＮＤゲ
ート８４ｂ，８４ｃとで構成されている。

【００５４】図１０において、最上段にあるマルチプレ
クサ６１Ａは、図７に示すマルチプレクサ６１を、図９
（ａ）に示すマルチプレクサ８１または図９（ｃ）に示
すマルチプレクサ８３に置き換えたものである。また、
中段にあるマルチプレクサ６２Ｂは、図９（ｂ）のマル
チプレクサ８２または図９（ｄ）のマルチプレクサ８４
に置き換えたものである。

【００５５】これにより、マルチプレクサ６１Ａ，６１
Ｂ，６３において必要のない信号遷移による電力消費を
削減することが可能となる。特にデータＩ４が続けて選
択されているときには、各マルチプレクサの信号遷移を
完全に抑えることが可能となる。

【００５６】次に、本実施形態の具体例４を説明する。

【００５７】図４に示すようなデータパス系の回路が存
在したとする。制御系入力の信号遷移確率を求めたとこ
ろ信号Ｉ４がデータとして選択される確率が高かったと
する。マルチプレクサのバリエーションとして図９
（ａ），（ｃ）に示す２種類のマルチプレクサが用意さ
れている場合に、図１１に示すような回路に変換する。

【００５８】すなわち、図１１において、マルチプレク
サ４１Ａは、図９（ａ）のマルチプレクサ８１または図
９（ｃ）のマルチプレクサ８３に変換されている。これ
により、マルチプレクサ４１Ａ，４２，４３において必
要のない信号遷移による電力消費を削減することが可能
となる。特にマルチプレクサ４１Ａにおいては、データ
Ｉ３またはＩ４が選択されているときには、信号遷移を
完全に抑えることが可能となる。

【００５９】次に、本実施形態の具体例５を説明する。

【００６０】図４に示すデータパス系の回路が存在した
とするが、マルチプレクサとして図９（ａ），（ｃ）に
示す２種類のマルチプレクサが用意されていないとす
る。また、データ入力Ｉ１は特に固定信号値０であると
する。このとき、図１２に示すようにＡＮＤゲート９
１，９２を挿入した形に変換する。

【００６１】この変換では、論理式（Ｓ３（バー）＊
（Ｓ１（バー）＊Ｉ１＋Ｓ１＊１２）＋Ｓ３＊（Ｓ２
（バー）＊Ｉ３＋Ｓ２＊Ｉ４））を、（（Ｓ３（バー）
＊（Ｓ１（バー）＊Ｉ１＋Ｓ１＊Ｉ２）＋Ｓ２（バー）
＊Ｓ３＊Ｉ３）＋Ｓ２＊Ｓ３＊Ｉ４）と変形したことに
なる。

【００６２】図１２においては、マルチプレクサ６１〜
６３において、必要のない信号遷移による電力の消費を
削減することが可能となる。特にデータＩ１が続けて選
択されているときには、図４に示す論理回路においては
右上段のマルチプレクサ４２に信号遷移が発生する可能
性があるが、図１２に示す論理回路においては、各マル
チプレクサの信号遷移を完全に抑えることが可能とな
る。

【００６３】

【発明の効果】以上詳細に説明したように、第１の発明
である論理回路生成装置によれば、データパス系信号遷
移確率計算部及び信号系遷移確率計算部の計算結果に基
づき、データパス上の所定の回路部分への入力を選択す
る選択回路部に対してその信号遷移を小さくするように
回路生成部で生成した部分回路を付加するようにしたの
で、論理回路における選択回路部の信号遷移を削減する
ことができ、消費電力の少ないＬＳＩを実現することが
可能になる。

【００６４】第２の発明である論理回路生成方法によれ
ば、データパス系信号遷移確率計算処理と共に、信号系
遷移確率計算処理を行った後、その計算結果に基づき、
データパス上の所定の回路部分への入力を選択する選択
回路部に対してその信号遷移を小さくするように部分回
路を付加するようにしたので、上記第１の発明と同様
に、論理回路における選択回路部の信号遷移を削減する
ことができ、消費電力の少ないＬＳＩを実現することが
可能になる。

【００６５】第３の発明である論理回路生成方法によれ
ば、上記第２の発明において、データパス系信号遷移確
率計算処理と信号系遷移確率計算処理の計算結果に基づ
く評価関数を計算し、その計算結果が基準値よりも大き
いか否かの判定を行い、その判定結果に応じて、選択回
路部に対してその信号遷移を小さくするように部分回路
を付加するようにしたので、部分回路を付加することに
よる消費電力の増加分を考慮して、消費電力を削減する
ための部分回路の付加を的確に実施することができる。

【図面の簡単な説明】

【図１】本発明の論理回路生成装置により生成された論
理回路の一例を示す図である。

【図２】本発明の実施形態に係る論理回路生成装置の構
成を示すブロック図である。

【図３】実施形態に係る論理回路生成装置の動作を示す
フローチャートである。

【図４】回路情報記憶部に格納された回路の一例を示す
図である。

【図５】制御部において作成された情報の一例を示す図
である。

【図６】本発明の論理回路生成装置を用いて生成された
論理回路の一例を示す図である。

【図７】回路情報記憶部に格納された回路の一例を示す
図である。

【図８】本発明の論理回路生成装置を用いて生成された
論理回路の一例を示す図である。

【図９】マルチプレクサのバリエーションを示す図であ
る。

【図１０】本発明の論理回路生成装置を用いて生成され
た論理回路の一例を示す図である。

【図１１】本発明の論理回路生成装置を用いて生成され
た論理回路の一例を示す図である。

【図１２】本発明の論理回路生成装置を用いて生成され
た論理回路の一例を示す図である。

【図１３】データパス上の論理回路の一例を示すブロッ
ク図である。

【図１４】図１３中の制御信号のコントロールを示す状
態遷移図である。

【図１５】従来の課題を説明するための論理回路の一例
を示すブロック図である。

【符号の説明】

２１ データパス系信号遷移確率計算部 ２２ 制御系信号遷移確率計算部 ２３ 回路情報記憶部 ２４ 回路生成部 ２５ 制御部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 設計すべき論理回路の情報が格納された
   回路情報記憶部と、前記回路情報記憶部に格納されてい
   るデータパスに関する情報に対して各信号毎に信号遷移
   確率の計算を行うデータパス系信号遷移確率計算部と、
   前記回路情報記憶部に格納されている制御系に関する情
   報に対して各信号毎に信号遷移確率の計算を行う信号系
   遷移確率計算部と、部分回路を生成する回路生成部と、
   前記各部の制御を行う制御部とを有する論理回路生成装
   置であって、 前記制御部は、 前記データパス系信号遷移確率計算部及び前記信号系遷
   移確率計算部の計算結果に基づき、前記データパス上の
   所定の回路部分への入力を選択する選択回路部に対して
   その信号遷移を小さくするように前記回路生成部で生成
   した部分回路を付加する部分回路付加手段を備えたこと
   を特徴とする論理回路生成装置。
2. 【請求項２】 データパス系の信号遷移確率の計算を行
   うデータパス系信号遷移確率計算処理と共に、制御系の
   信号遷移確率の計算を行う信号系遷移確率計算処理を行
   った後、 前記データパス系信号遷移確率計算処理及び前記信号系
   遷移確率計算処理の計算結果に基づき、データパス上の
   所定の回路部分への入力を選択する選択回路部に対して
   その信号遷移を小さくするように部分回路を付加する部
   分回路付加処理を実行することを特徴とする論理回路生
   成方法。
3. 【請求項３】 前記部分回路付加処理は、 前記データパス系信号遷移確率計算処理と前記信号系遷
   移確率計算処理の計算結果に基づく評価関数を計算する
   評価関数計算処理と、 前記評価関数計算処理の計算結果が基準値よりも大きい
   か否かを判定する判定処理とを行い、 前記判定処理の判定結果に応じて、前記選択回路部に対
   してその信号遷移を小さくするように部分回路を付加す
   るようにしたことを特徴とする請求項２記載の論理回路
   生成方法。