JPH1027846A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1027846A JPH1027846A JP19977296A JP19977296A JPH1027846A JP H1027846 A JPH1027846 A JP H1027846A JP 19977296 A JP19977296 A JP 19977296A JP 19977296 A JP19977296 A JP 19977296A JP H1027846 A JPH1027846 A JP H1027846A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- insulating film
- semiconductor device
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 集積度の向上を図りつつ、配線間容量の増大
を防止し得る半導体装置を提供する。 【解決手段】 隣り合う配線同士（配線１６ａと配線２
０、および配線２０と配線１６ｂ）を異なる配線層によ
って形成する。これにより、同じ配線ピッチ（水平距
離）に対し、両配線を同一配線層によって形成する場合
に比べて、実際の配線間距離を大きくとることができ、
配線間容量の増大防止が可能となる。
を防止し得る半導体装置を提供する。 【解決手段】 隣り合う配線同士（配線１６ａと配線２
０、および配線２０と配線１６ｂ）を異なる配線層によ
って形成する。これにより、同じ配線ピッチ（水平距
離）に対し、両配線を同一配線層によって形成する場合
に比べて、実際の配線間距離を大きくとることができ、
配線間容量の増大防止が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数本の配線を有
する半導体装置に関する。
する半導体装置に関する。
【０００２】
【従来の技術】近年の半導体装置においては、素子微細
化の進展による装置性能の向上や集積度の向上が著しい
が、これを支える一要因として、半導体装置が収容する
各素子構造における寄生抵抗や寄生容量の低減が挙げら
れる。
化の進展による装置性能の向上や集積度の向上が著しい
が、これを支える一要因として、半導体装置が収容する
各素子構造における寄生抵抗や寄生容量の低減が挙げら
れる。
【０００３】しかしながら、素子サイズの微細化のみで
は半導体装置の高集積化を図ることは困難であり、各素
子間を接続しあるいは各素子と外部回路とを接続するた
めの各配線間の距離を小さくすることが重要である。
は半導体装置の高集積化を図ることは困難であり、各素
子間を接続しあるいは各素子と外部回路とを接続するた
めの各配線間の距離を小さくすることが重要である。
【０００４】図４は、従来の半導体装置における配線方
法を表すものである。この図に示したように、半導体基
板１１１に形成された半導体素子１１２，１１３に対応
して、層間絶縁膜１１４を介して配線１１７ａ，１１７
ｂが形成され、同一方向（紙面と直交する方向）に延び
ている。配線１１７ａ，１１７ｂは、それぞれコンタク
ト孔１１５，１１６によって半導体素子１１２，１１３
と接続されている。ここで、配線１１７ａ，１１７ｂ
は、同一の配線層をパターニングして形成されたもので
ある。
法を表すものである。この図に示したように、半導体基
板１１１に形成された半導体素子１１２，１１３に対応
して、層間絶縁膜１１４を介して配線１１７ａ，１１７
ｂが形成され、同一方向（紙面と直交する方向）に延び
ている。配線１１７ａ，１１７ｂは、それぞれコンタク
ト孔１１５，１１６によって半導体素子１１２，１１３
と接続されている。ここで、配線１１７ａ，１１７ｂ
は、同一の配線層をパターニングして形成されたもので
ある。
【０００５】
【発明が解決しようとする課題】このように、従来は、
同一方向に隣接して延びる配線は同じ配線層から形成さ
れていたので、隣り合う配線間の距離を小さくした場合
には、配線間容量が増大するという問題がある。これに
対処するには、配線高さ（配線層の厚さ）を縮小すると
いう第１の方法、配線層に配置される絶縁膜の誘電率を
低下させるという第２の方法、あるいは配線間距離を大
きくするという第３の方法等が考えられる。
同一方向に隣接して延びる配線は同じ配線層から形成さ
れていたので、隣り合う配線間の距離を小さくした場合
には、配線間容量が増大するという問題がある。これに
対処するには、配線高さ（配線層の厚さ）を縮小すると
いう第１の方法、配線層に配置される絶縁膜の誘電率を
低下させるという第２の方法、あるいは配線間距離を大
きくするという第３の方法等が考えられる。
【０００６】このうち、第１の方法では、配線の断面積
の低下による電流容量の減少を招くため、これを防ぐた
めに配線幅を増大させる必要があり、結果として装置面
積（チップ面積）の低減が困難になると共に、寄生容量
も増大することになる。
の低下による電流容量の減少を招くため、これを防ぐた
めに配線幅を増大させる必要があり、結果として装置面
積（チップ面積）の低減が困難になると共に、寄生容量
も増大することになる。
【０００７】また、第２の方法では、絶縁膜として使用
する材料を十分吟味する必要があるが、実際には、絶縁
膜に要求される他の条件（膜強度や平坦化特性等）を満
たしつつ十分低い誘電率をもつ材料を選択するというこ
とは極めて困難である。
する材料を十分吟味する必要があるが、実際には、絶縁
膜に要求される他の条件（膜強度や平坦化特性等）を満
たしつつ十分低い誘電率をもつ材料を選択するというこ
とは極めて困難である。
【０００８】さらに、第３の方法では、結果として装置
面積を増大させることとなり、当初の目的を満たし得な
い。
面積を増大させることとなり、当初の目的を満たし得な
い。
【０００９】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、集積度の向上を図りつつ、配線間容
量の低減を可能とする半導体装置を提供することにあ
る。
ので、その目的は、集積度の向上を図りつつ、配線間容
量の低減を可能とする半導体装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
複数の配線を有する半導体装置において、配線のうちの
少なくとも１の配線が、これと隣り合う配線と異なる配
線層として形成されるように構成したものである。この
半導体装置では、隣り合う配線同士が異なる配線層によ
って形成されているため、同じ配線ピッチ（水平距離）
に対し、両配線を同一配線層によって形成する場合に比
べて、実際の配線間距離を大きくとることができる。ま
た、本発明は、１の方向に向かって互いに平行に隣り合
うように延設された第１の配線対を含む半導体装置、さ
らには、第１の配線対の延設方向と直交する方向に向か
って互いに平行に隣り合うように延設された第２の配線
対をも含む半導体装置にも適用可能である。
複数の配線を有する半導体装置において、配線のうちの
少なくとも１の配線が、これと隣り合う配線と異なる配
線層として形成されるように構成したものである。この
半導体装置では、隣り合う配線同士が異なる配線層によ
って形成されているため、同じ配線ピッチ（水平距離）
に対し、両配線を同一配線層によって形成する場合に比
べて、実際の配線間距離を大きくとることができる。ま
た、本発明は、１の方向に向かって互いに平行に隣り合
うように延設された第１の配線対を含む半導体装置、さ
らには、第１の配線対の延設方向と直交する方向に向か
って互いに平行に隣り合うように延設された第２の配線
対をも含む半導体装置にも適用可能である。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１２】図１は、本発明の一実施の形態に係る半導
体装置の断面構造を表すものである。この図に示したよ
うに、半導体基板１１には、半導体素子１２，１３，１
４が形成され、それらを覆うようにして層間絶縁膜１５
が形成されている。半導体素子１２，１３，１４として
は、例えばＭＯＳトランジスタのゲート、ソースまたは
ドレイン等が該当する。
体装置の断面構造を表すものである。この図に示したよ
うに、半導体基板１１には、半導体素子１２，１３，１
４が形成され、それらを覆うようにして層間絶縁膜１５
が形成されている。半導体素子１２，１３，１４として
は、例えばＭＯＳトランジスタのゲート、ソースまたは
ドレイン等が該当する。
【００１３】層間絶縁膜１５の上には、同一配線層をパ
ターニングして形成した配線１６ａ，１６ｂが互いに平
行に延設されている。そして、これらの配線１６ａ，１
６ｂは、それぞれコンタクト孔１７，１８によって、互
いに隣接していない半導体素子１２，１４と接続されて
いる。配線１６ａ，１６ｂは他の層間絶縁膜１９によっ
て覆われ、さらに、この層間絶縁膜９上には、配線１６
ａ，１６ｂと平行に延びる配線２０が形成されている。
配線２０はコンタクト孔２１によって半導体素子１３と
接続されている。
ターニングして形成した配線１６ａ，１６ｂが互いに平
行に延設されている。そして、これらの配線１６ａ，１
６ｂは、それぞれコンタクト孔１７，１８によって、互
いに隣接していない半導体素子１２，１４と接続されて
いる。配線１６ａ，１６ｂは他の層間絶縁膜１９によっ
て覆われ、さらに、この層間絶縁膜９上には、配線１６
ａ，１６ｂと平行に延びる配線２０が形成されている。
配線２０はコンタクト孔２１によって半導体素子１３と
接続されている。
【００１４】次に、以上のような構成の半導体装置の作
用を説明する。
用を説明する。
【００１５】上記のように配線１６ａ，１６ｂおよび２
０は互いに平行に同一方向に延設されているが、これら
のうち、互いに隣り合う配線同士（具体的には、配線１
６ａと配線２０、および配線２０と配線１６ｂ）は、異
なる配線層から形成されている。このため、従来（図
４）のように隣り合う配線同士を同一配線層で形成した
場合と比べると、横方向（水平方向）の距離が同じであ
る限り、実際の配線間距離は、図１の場合の方が大きく
なる。したがって、素子間距離等の微細化に伴う配線間
容量の増大を抑えることができる。特に、隣り合う配線
が平行に延びている場合には、配線間距離の僅かの短縮
がその配線間容量の増大に大きく影響するため、本実施
の形態のように、隣り合う配線を互いに異なる層に形成
するようにすることは、配線間容量の増大を抑制する上
で効果が大きい。
０は互いに平行に同一方向に延設されているが、これら
のうち、互いに隣り合う配線同士（具体的には、配線１
６ａと配線２０、および配線２０と配線１６ｂ）は、異
なる配線層から形成されている。このため、従来（図
４）のように隣り合う配線同士を同一配線層で形成した
場合と比べると、横方向（水平方向）の距離が同じであ
る限り、実際の配線間距離は、図１の場合の方が大きく
なる。したがって、素子間距離等の微細化に伴う配線間
容量の増大を抑えることができる。特に、隣り合う配線
が平行に延びている場合には、配線間距離の僅かの短縮
がその配線間容量の増大に大きく影響するため、本実施
の形態のように、隣り合う配線を互いに異なる層に形成
するようにすることは、配線間容量の増大を抑制する上
で効果が大きい。
【００１６】次に、図２を参照して本発明の他の実施の
形態を説明する。
形態を説明する。
【００１７】この図に示したように、半導体基板３１に
は、半導体素子３２，３３が形成され、それらを覆うよ
うにして層間絶縁膜３４が形成されている。半導体素子
３２，３３の内容は上記実施の形態と同様である。
は、半導体素子３２，３３が形成され、それらを覆うよ
うにして層間絶縁膜３４が形成されている。半導体素子
３２，３３の内容は上記実施の形態と同様である。
【００１８】層間絶縁膜３４の上には、配線３５が紙面
と直交する方向に延設され、コンタクト孔３６によって
半導体素子３２と接続されている。配線３５は他の層間
絶縁膜３７によって覆われ、さらに、この層間絶縁膜３
７上には、配線３５と平行に延びる配線３８が形成され
ている。配線３８はコンタクト孔３９によって半導体素
子３２と接続されている。配線３８はさらに他の層間絶
縁膜４０によって覆われ、さらに、この層間絶縁膜４０
上には、配線３５および３８と平行に延びる配線４１が
形成されている。配線４１はコンタクト孔４２によって
半導体素子３３と接続されている。
と直交する方向に延設され、コンタクト孔３６によって
半導体素子３２と接続されている。配線３５は他の層間
絶縁膜３７によって覆われ、さらに、この層間絶縁膜３
７上には、配線３５と平行に延びる配線３８が形成され
ている。配線３８はコンタクト孔３９によって半導体素
子３２と接続されている。配線３８はさらに他の層間絶
縁膜４０によって覆われ、さらに、この層間絶縁膜４０
上には、配線３５および３８と平行に延びる配線４１が
形成されている。配線４１はコンタクト孔４２によって
半導体素子３３と接続されている。
【００１９】次に、以上のような構成の半導体装置の作
用を説明する。
用を説明する。
【００２０】上記のように配線３５，３８および４１は
互いに平行に同一方向に延設されているが、これらはす
べて異なる配線層をパターニングして形成されている。
このため、互いに隣り合ういずれの配線同士（具体的に
は、配線３５と配線３８、および配線３８と配線４１）
も、異なる配線層から形成されている。このため、従来
の隣り合う配線同士を同一配線層で形成した場合と比べ
ると、横方向（水平方向）の距離が同じである限り、実
際の配線間距離を大きくとることができ、配線間容量の
増大を抑えることができる。
互いに平行に同一方向に延設されているが、これらはす
べて異なる配線層をパターニングして形成されている。
このため、互いに隣り合ういずれの配線同士（具体的に
は、配線３５と配線３８、および配線３８と配線４１）
も、異なる配線層から形成されている。このため、従来
の隣り合う配線同士を同一配線層で形成した場合と比べ
ると、横方向（水平方向）の距離が同じである限り、実
際の配線間距離を大きくとることができ、配線間容量の
増大を抑えることができる。
【００２１】次に、図３を参照して本発明のさらに他の
実施の形態を説明する。
実施の形態を説明する。
【００２２】この図に示したように、半導体基板５１に
は、半導体素子５２，５３が形成され、それらを覆うよ
うにして層間絶縁膜５４が形成されている。半導体素子
５２，５３の内容は上記実施の形態と同様である。
は、半導体素子５２，５３が形成され、それらを覆うよ
うにして層間絶縁膜５４が形成されている。半導体素子
５２，５３の内容は上記実施の形態と同様である。
【００２３】層間絶縁膜５４の上には、配線５５が紙面
と直交する方向に延設され、コンタクト孔５６によって
半導体素子５２と接続されている。配線５５は他の層間
絶縁膜５７によって覆われ、さらに、この層間絶縁膜５
７上には、配線５５と平行に延びる配線５８が形成され
ている。配線５８はコンタクト孔５９によって半導体素
子５２と接続されている。配線５８はさらに他の層間絶
縁膜６１によって覆われ、さらに、この層間絶縁膜６１
上には、配線５５および５８と直交する方向（紙面と平
行）に延びる配線６２が形成されている。配線６２はコ
ンタクト孔６３によって半導体素子５３と接続されてい
る。配線６２はさらに他の層間絶縁膜６４によって覆わ
れ、さらに、この層間絶縁膜６４上には、配線６２と平
行に延びる配線６５が形成されている。配線６５はコン
タクト孔６６によって半導体素子５３と接続されてい
る。
と直交する方向に延設され、コンタクト孔５６によって
半導体素子５２と接続されている。配線５５は他の層間
絶縁膜５７によって覆われ、さらに、この層間絶縁膜５
７上には、配線５５と平行に延びる配線５８が形成され
ている。配線５８はコンタクト孔５９によって半導体素
子５２と接続されている。配線５８はさらに他の層間絶
縁膜６１によって覆われ、さらに、この層間絶縁膜６１
上には、配線５５および５８と直交する方向（紙面と平
行）に延びる配線６２が形成されている。配線６２はコ
ンタクト孔６３によって半導体素子５３と接続されてい
る。配線６２はさらに他の層間絶縁膜６４によって覆わ
れ、さらに、この層間絶縁膜６４上には、配線６２と平
行に延びる配線６５が形成されている。配線６５はコン
タクト孔６６によって半導体素子５３と接続されてい
る。
【００２４】次に、以上のような構成の半導体装置の作
用を説明する。
用を説明する。
【００２５】上記のように、配線５５，５８は互いに平
行に同一方向に隣り合って延設されているが、これらは
異なる配線層（第１配線層および第２配線層）をパター
ニングして形成されている。また、配線６２，６５は互
いに平行に同一方向に隣り合って延設されているが、こ
れらもまた異なる配線層（第３配線層および第４配線
層）をパターニングして形成されている。もちろん、互
いに直交する配線５８および配線６２もまた、異なる配
線層（第２配線層および第３配線層）によって形成され
ている。すなわち、互いに隣り合ういずれの配線同士
も、異なる配線層から形成されている。このため、上記
の各実施の形態の場合と同様に、従来の隣り合う配線同
士を同一配線層で形成した場合と比べると、横方向（水
平方向）の距離が同じである限り、実際の配線間距離を
大きくとることができ、配線間容量の増大を抑えること
ができる。
行に同一方向に隣り合って延設されているが、これらは
異なる配線層（第１配線層および第２配線層）をパター
ニングして形成されている。また、配線６２，６５は互
いに平行に同一方向に隣り合って延設されているが、こ
れらもまた異なる配線層（第３配線層および第４配線
層）をパターニングして形成されている。もちろん、互
いに直交する配線５８および配線６２もまた、異なる配
線層（第２配線層および第３配線層）によって形成され
ている。すなわち、互いに隣り合ういずれの配線同士
も、異なる配線層から形成されている。このため、上記
の各実施の形態の場合と同様に、従来の隣り合う配線同
士を同一配線層で形成した場合と比べると、横方向（水
平方向）の距離が同じである限り、実際の配線間距離を
大きくとることができ、配線間容量の増大を抑えること
ができる。
【００２６】以上、実施の形態を挙げて本発明を説明し
たが、本発明はこの実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。
たが、本発明はこの実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。
【００２７】例えば、第２の実施の形態（図２）では、
配線３５を第１配線層によって形成し、配線３８を配線
３５のすぐ上の配線層（第２配線層）によって形成する
と共に、配線４１を配線３８のすぐ上の配線層（第３配
線層）によって形成するようにしたが、本発明はこれに
限られるものではなく、隣り合う配線が同一配線層でな
ければ他の方法によることもでき、例えば、配線３８を
第３配線層によって形成すると共に、配線４１を第２配
線層によって形成するようにしてもよい。
配線３５を第１配線層によって形成し、配線３８を配線
３５のすぐ上の配線層（第２配線層）によって形成する
と共に、配線４１を配線３８のすぐ上の配線層（第３配
線層）によって形成するようにしたが、本発明はこれに
限られるものではなく、隣り合う配線が同一配線層でな
ければ他の方法によることもでき、例えば、配線３８を
第３配線層によって形成すると共に、配線４１を第２配
線層によって形成するようにしてもよい。
【００２８】また、第３の実施の形態（図３）では、配
線５５，５８の配線対と、配線６２，６５の配線対とは
直交するものとして説明したが、本発明はこれに限られ
るものではなく、これらの２つの配線対同士が９０°Ｃ
以外の角度をなす場合にも適用できるのはもちろんであ
る。
線５５，５８の配線対と、配線６２，６５の配線対とは
直交するものとして説明したが、本発明はこれに限られ
るものではなく、これらの２つの配線対同士が９０°Ｃ
以外の角度をなす場合にも適用できるのはもちろんであ
る。
【００２９】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、隣り合う配線同士を異なる配線層によって
形成するようにしたので、同じ配線ピッチ（水平距離）
に対し、両配線を同一配線層によって形成する場合に比
べて実際の配線間距離を大きくとることができる。した
がって、素子および素子間の微細化による集積度の向上
を図りつつ、配線間容量の増大を防止することができ
る。
置によれば、隣り合う配線同士を異なる配線層によって
形成するようにしたので、同じ配線ピッチ（水平距離）
に対し、両配線を同一配線層によって形成する場合に比
べて実際の配線間距離を大きくとることができる。した
がって、素子および素子間の微細化による集積度の向上
を図りつつ、配線間容量の増大を防止することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置を表す
断面図である。
断面図である。
【図２】本発明の他の実施の形態に係る半導体装置を表
す断面図である。
す断面図である。
【図３】本発明のさらに他の実施の形態に係る半導体装
置を表す断面図である。
置を表す断面図である。
【図４】従来の半導体装置を表す断面図である。
１１，３１，５１…半導体基板、 １２，１３，１４，３２，３３，５２，５３…半導体素
子、 １５，１９，３４，３７，４０，５４，５７，６１，６
４…層間絶縁膜、 １６ａ，１６ｂ，２０，３５，３８，４１，５５，５
８，６２，６５…配線
子、 １５，１９，３４，３７，４０，５４，５７，６１，６
４…層間絶縁膜、 １６ａ，１６ｂ，２０，３５，３８，４１，５５，５
８，６２，６５…配線
Claims (3)
- 【請求項１】 複数の配線を有する半導体装置におい
て、 前記配線のうちの少なくとも１の配線が、これと隣り合
う配線と異なる配線層として形成されていることを特徴
とする半導体装置。 - 【請求項２】 前記複数の配線は、少なくとも、１の方
向に向かって互いに平行に隣り合うように延設された第
１の配線対を含み、 前記第１の配線対のうちの一方の配線が他方の配線と異
なる配線層として形成されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記複数の配線は、さらに、前記第１の
配線対の延設方向と直交する方向に向かって互いに平行
に隣り合うように延設された第２の配線対を含み、 前記第２の配線対のうちの一方の配線が他方の配線と異
なる配線層として形成されていることを特徴とする請求
項２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19977296A JPH1027846A (ja) | 1996-07-10 | 1996-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19977296A JPH1027846A (ja) | 1996-07-10 | 1996-07-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027846A true JPH1027846A (ja) | 1998-01-27 |
Family
ID=16413364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19977296A Pending JPH1027846A (ja) | 1996-07-10 | 1996-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6464559B2 (en) | 1999-12-01 | 2002-10-15 | Gerber Coburn Optical Inc. | Device for retaining abrasive pad on lap in eyeglass lens making apparatus |
-
1996
- 1996-07-10 JP JP19977296A patent/JPH1027846A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6464559B2 (en) | 1999-12-01 | 2002-10-15 | Gerber Coburn Optical Inc. | Device for retaining abrasive pad on lap in eyeglass lens making apparatus |
| US6561886B2 (en) | 1999-12-01 | 2003-05-13 | Gerber Coburn Optical Inc. | Device for retaining abrasive pad on lap in eyeglass lens making apparatus |
| US6645059B1 (en) | 1999-12-01 | 2003-11-11 | Gerber Coburn Optical Inc. | Device for retaining abrasive pad on lap in eyeglass lens making apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8030738B2 (en) | Semiconductor device with resistor pattern and method of fabricating the same | |
| US20050285226A1 (en) | Parallel capacitor of semiconductor device | |
| US5773857A (en) | Semiconductor device having dummy wiring conductors for suppressing heat-treatment-induced shifting | |
| US6104053A (en) | Semiconductor device comprising capacitor in logic circuit area and method of fabricating the same | |
| US9870996B1 (en) | Semiconductor device and method of fabricating the same | |
| US8778757B2 (en) | Methods of manufacturing a DRAM device | |
| KR100526059B1 (ko) | 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법 | |
| US11688683B2 (en) | Semiconductor structure and manufacturing method thereof | |
| JP2004095754A (ja) | キャパシタ | |
| JPH1027846A (ja) | 半導体装置 | |
| JP2001147447A5 (ja) | ||
| JP2003068742A (ja) | 半導体素子及びその製造方法 | |
| KR100473307B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| JPH06310607A (ja) | 接触孔の製造方法 | |
| JP3165693B2 (ja) | スタックトキャパシタ型ｄｒａｍ | |
| KR100591171B1 (ko) | 금속 절연체 금속 캐패시터 및 그 제조 방법 | |
| KR100219512B1 (ko) | 반도체소자 | |
| JP2003332397A (ja) | 半導体装置および特性評価装置 | |
| KR100200716B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0536850A (ja) | 薄膜回路 | |
| US20040012092A1 (en) | Apparatus and method for reducing interference between signal lines | |
| JPH03155664A (ja) | 半導体装置及びその製造方法 | |
| JP2006128319A (ja) | 半導体集積回路装置 | |
| JP2002151658A (ja) | 半導体記憶装置及びその製造方法 | |
| KR20010017414A (ko) | 반도체소자의 콘택홀 형성방법 |