JPH10275922A - Optoelectric conversion device - Google Patents

Optoelectric conversion device

Info

Publication number
JPH10275922A
JPH10275922A JP9078607A JP7860797A JPH10275922A JP H10275922 A JPH10275922 A JP H10275922A JP 9078607 A JP9078607 A JP 9078607A JP 7860797 A JP7860797 A JP 7860797A JP H10275922 A JPH10275922 A JP H10275922A
Authority
JP
Japan
Prior art keywords
layer
silicon
conversion device
silicon layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9078607A
Other languages
Japanese (ja)
Other versions
JP3652055B2 (en
Inventor
Kouichirou Shinraku
浩一郎 新楽
Hideki Shiroma
英樹 白間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP07860797A priority Critical patent/JP3652055B2/en
Publication of JPH10275922A publication Critical patent/JPH10275922A/en
Application granted granted Critical
Publication of JP3652055B2 publication Critical patent/JP3652055B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inexpensive and efficient optoelectric conversion device. SOLUTION: In an optoelectric conversion device P1, a crystal oxide layer 2 containing at least one type of aluminum, magnesium, and calcium and a silicon semiconductor layer S1 consisting of a plurality of layers with a pn junction are sequentially laminated on the other main surface of a translucent substrate 1 where one main surface forms a light reception surface, and at the same time output is led from the p and n layers of the silicon semiconductor layer S1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜多結晶シリコ
ン太陽電池や光センサ等の光電変換装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device such as a thin-film polycrystalline silicon solar cell and an optical sensor.

【0002】[0002]

【従来の技術】従来より、光電変換装置の一つである太
陽電池の分野においては、結晶シリコンウエハーを用い
た結晶シリコン太陽電池が実用化されているが、大量の
結晶シリコンウエハーを用いる必要があるため、原料不
足の問題、原料コストの問題等があり、これらの問題を
解決できる薄膜多結晶シリコンを用いた低コストかつ高
効率な薄膜多結晶シリコン太陽電池の開発、実用化が期
待されている。
2. Description of the Related Art Conventionally, a crystalline silicon solar cell using a crystalline silicon wafer has been put into practical use in the field of a solar cell which is one of photoelectric conversion devices, but it is necessary to use a large amount of crystalline silicon wafer. Therefore, there is a problem of shortage of raw materials and a problem of raw material cost. Development and commercialization of low-cost and high-efficiency thin-film polycrystalline silicon solar cells using thin-film polycrystalline silicon that can solve these problems are expected. I have.

【0003】一般に薄膜太陽電池を低コストで製造する
ための第1の要件は、使用する基板が低コストであるこ
とである。この要求に見合う基板としては、ガラス基板
やSUS基板等があり、低温プロセスであることを特徴
とするアモルファスシリコン太陽電池においては、既に
実用化がなされている。薄膜多結晶シリコン太陽電池に
おいても、素子プロセスを比較的低温とすることで、ガ
ラス基板、SUS基板等の低コスト基板を使えることが
望まれる。
In general, the first requirement for manufacturing a thin film solar cell at low cost is that the substrate to be used is low in cost. Substrates meeting this requirement include glass substrates and SUS substrates, and have already been put to practical use in amorphous silicon solar cells characterized by a low-temperature process. Also in a thin-film polycrystalline silicon solar cell, it is desired that a low-cost substrate such as a glass substrate or a SUS substrate can be used by setting the device process at a relatively low temperature.

【0004】この方向で進められている研究例を挙げる
と、日本国内では、ガラス基板上に形成されたレーザー
アニール法による薄膜多結晶シリコン下地層上へp−C
VD法による薄膜多結晶シリコン光活性層を製膜する方
式 1 (Proc.1st.WCPEC(1994)1575-1578 、特開平6-16
3957、特開平7-94766 参照)、また、SUS基板上にp
−CVD法で形成されたアモルファスシリコンをSPC
(固相結晶化)法を用いて多結晶化する方式 2 (Pro
c.1st.WCPEC(1994)1315-1318 、特開平2-28315、特開平
6-204539、特開平7-135332、特開平7-335660参照)など
がある。
As an example of research conducted in this direction, in Japan, p-C is deposited on a thin film polycrystalline silicon underlayer formed on a glass substrate by a laser annealing method.
Method 1 for forming a thin film polycrystalline silicon photoactive layer by VD method (Proc. 1st. WCPEC (1994) 1575-1578;
3957, see JP-A-7-94766).
-Amorphous silicon formed by CVD
(Solid-phase crystallization) method 2 (Pro
c.1st.WCPEC (1994) 1315-1318, JP-A-2-28315, JP-A
6-204539, JP-A-7-135332 and JP-A-7-335660).

【0005】また、日本国外においては、LPE法を用
いて液相から薄膜多結晶シリコンをガラス基板上に成長
させる方式 3 (Proc.1st.WCPEC(1994)1579-1582 、So
lid State Phenomena 37-38(1994)459-464、Journal of
Material Science:Materialsin Electronics .5 (199
4)305-309 、J.Electrochem.Soc. Vol.140,No.11(1993)
3290-3293 参照)が研究されている。
[0005] Outside Japan, a method of growing a thin-film polycrystalline silicon from a liquid phase on a glass substrate using the LPE method 3 (Proc. 1st. WCPEC (1994) 1579-1582, So
lid State Phenomena 37-38 (1994) 459-464, Journal of
Material Science: Materials in Electronics .5 (199
4) 305-309, J. Electrochem. Soc. Vol. 140, No. 11 (1993)
3290-3293).

【0006】次に、薄膜太陽電池を低コストで製造する
ための第2の要件は、素子の変換効率がより高いことで
ある。これは、変換効率がより高いほどワット当たりの
製造コストが下がるためである。この変換効率を向上さ
せる対策のひとつとして、光入射面側に存在する金属電
極面積をできるだけ減らすことで反射損失光をできるだ
け少なくする方法がある。これに関して、単結晶あるい
は多結晶結晶シリコン基板を用いた素子においては、光
入射側金属電極をファインパターンとして金属電極面積
を減らして金属面で反射する光の量を少なくし、より多
くの入射光を結晶シリコン内部へ導入しようとする試み
が検討されている(第3回高効率太陽電池ワークショッ
プ(富山、1992)28参照)。また、高品質の基板を用
い、pn接合、プラス極電極、及びマイナス極電極をと
もに光入射面とは反対側に配置して、金属電極による光
反射損失を無くした素子構造についても研究がなされて
いる(R.A.Sinton et al, Electron Device Letters,vo
l.EDL-7(1986)567, R.R.Kinget al, 20th IEEE Photovo
ltaic Specialists Conf.,Las Vegas(1988)538 参
照)。一方、アモルファスシリコン太陽電池において
は、透明導電膜を用い、光入射側に高反射率の金属電極
を配置しなくてもよい構造としており、少なくとも入射
光が金属電極で遮られてしまうことは回避できている。
Next, a second requirement for manufacturing a thin-film solar cell at low cost is that the conversion efficiency of the device is higher. This is because the higher the conversion efficiency, the lower the manufacturing cost per watt. As one of the measures for improving the conversion efficiency, there is a method of minimizing the reflection loss light by reducing the area of the metal electrode existing on the light incident surface side as much as possible. In this regard, in a device using a single crystal or polycrystalline silicon substrate, the light incident side metal electrode is used as a fine pattern to reduce the area of the metal electrode, reduce the amount of light reflected on the metal surface, and increase the amount of incident light. Attempts have been made to introduce GaN into crystalline silicon (see the 3rd High Efficiency Solar Cell Workshop (Toyama, 1992) 28). Also, research has been conducted on an element structure in which a high-quality substrate is used, and a pn junction, a positive electrode, and a negative electrode are arranged on the opposite side of the light incident surface to eliminate light reflection loss due to a metal electrode. (RASinton et al, Electron Device Letters, vo
l.EDL-7 (1986) 567, RRKinget al, 20th IEEE Photovo
ltaic Specialists Conf., Las Vegas (1988) 538). On the other hand, an amorphous silicon solar cell uses a transparent conductive film and has a structure in which a metal electrode with high reflectivity does not need to be arranged on the light incident side, so that at least incident light is prevented from being blocked by the metal electrode. is made of.

【0007】また、前記以外の高効率化対策のひとつと
して、電極部以外の面での入射光の反射率を下げる方法
についても検討が進められている。この方法において
は、窒化シリコン膜や酸化シリコン膜などの反射防止膜
を成膜して表面反射率を低減する方法が従来より広く実
施されているが、近年は、より表面反射率を下げること
ができ、かつ、一度シリコン内部に入射した光が再度シ
リコン表面から離脱する確率を低減することができるラ
イトトラッピング構造(光閉じ込め構造)の研究が進め
られてきている。このライトトラッピング構造として代
表的な例は、シリコンを特定の液でウエットエッチング
する際に結晶面方位でエッチング速度が異なることを利
用して形成するTexture 構造(J.Haynos et al, Int.
Conferenceon Photovoltaic Power Generation(Hambur
g,1974)487参照)や、ドライエッチング技術であるRI
E法を用いて形成されるランダムかつ微細な表面構造
(K.Fukui et al, Technical Digest of the Internati
onal PVSEC-9(1996)93-96 、同109-110 参照)などが知
られている。
Further, as one of the other measures for increasing the efficiency, a method of reducing the reflectance of incident light on a surface other than the electrode portion is being studied. In this method, a method of reducing the surface reflectance by forming an antireflection film such as a silicon nitride film or a silicon oxide film has been more widely implemented than in the past. Research on a light trapping structure (light confinement structure) that can be performed and that can reduce the probability that light once entering the inside of the silicon is separated from the silicon surface again has been promoted. A typical example of this light trapping structure is a texture structure formed by utilizing the fact that the etching rate differs depending on the crystal plane orientation when wet etching silicon with a specific liquid (J. Haynos et al, Int.
Conferenceon Photovoltaic Power Generation (Hambur
g, 1974) 487) and RI, a dry etching technology
Random and fine surface structures formed using the E method (K. Fukui et al, Technical Digest of the Internati
onal PVSEC-9 (1996) 93-96 and 109-110).

【0008】以上、薄膜多結晶シリコン太陽電池を低コ
ストで製造可能とするには、ガラス基板等の安価な基板
を使うことができることが望ましい。また変換効率をよ
り高くするためには光入射側金属電極面積ができるだけ
小さいことが望ましく、さらには光入射側への金属電極
の配置を回避できればよりいっそう望ましい。また、ラ
イトトラッピング構造についても導入できることが望ま
しい。
As described above, in order to be able to manufacture a thin-film polycrystalline silicon solar cell at low cost, it is desirable to be able to use an inexpensive substrate such as a glass substrate. In order to further increase the conversion efficiency, it is desirable that the area of the metal electrode on the light incident side is as small as possible, and it is even more desirable if the arrangement of the metal electrode on the light incident side can be avoided. It is also desirable that a light trapping structure can be introduced.

【0009】[0009]

【発明が解決しようとする課題】薄膜多結晶シリコン太
陽電池の製造にあたって、低コスト材料を用い、かつ高
効率化する際の上記方式の問題点を挙げると下記のごと
くである。
Problems to be solved by the above-mentioned method when manufacturing a thin film polycrystalline silicon solar cell by using a low cost material and increasing the efficiency are as follows.

【0010】方式 1 では、ガラス基板を用いることで
低コスト材料化を図っているが、この上に薄膜多結晶シ
リコン層を形成するにあたって使用するレーザーアニー
ル法での大面積再結晶化速度が遅いため低コスト量産化
に適していない。また、再結晶化した結晶粒径が最大で
約1μm程度と充分大きくできず、結晶粒界の存在度が
高くなるため、そこでの再結合の影響が大きくなり、高
効率化に適していない。さらに、p−CVD法による光
活性層形成において、その膜質を光活性層レベルの品質
として充分な膜厚とするには数時間を要するため、低コ
スト化に不向きな問題がある。また、光入射面側の電極
層として、透明導電膜であるITO膜を使用している
が、その取り出し電極部分には、何らかの金属電極端子
が形成されるため、この部分に入射する光が反射損失し
てしまう問題がある。また、素子裏面側電極の取り出し
部分も光入射面側に形成されることになるので、この部
分の面積に相当する入射光が利用できないという問題が
ある。加えて太陽電池素子裏面側に金属電極が形成され
ていないので、素子裏面に到達した光のうち、少なから
ぬ量の光がそのまま透過してしまい、入射光の利用効率
が低いという問題がある。
In the method 1, a glass substrate is used to reduce the cost of the material, but the large area recrystallization rate in the laser annealing method used for forming a thin polycrystalline silicon layer thereon is slow. Therefore, it is not suitable for mass production at low cost. Further, the crystal grain size of the recrystallized crystal cannot be sufficiently increased to a maximum of about 1 μm, and the existence of crystal grain boundaries increases. Therefore, the influence of recombination there increases, and this is not suitable for high efficiency. Furthermore, in the formation of the photoactive layer by the p-CVD method, it takes several hours to make the film quality sufficient for the quality of the photoactive layer level, which is not suitable for cost reduction. In addition, although an ITO film, which is a transparent conductive film, is used as an electrode layer on the light incident surface side, some metal electrode terminals are formed in the extraction electrode portion, and light incident on this portion is reflected. There is a problem of loss. In addition, since an extraction portion of the element rear surface side electrode is also formed on the light incident surface side, there is a problem that incident light corresponding to the area of this portion cannot be used. In addition, since the metal electrode is not formed on the back surface of the solar cell element, a considerable amount of the light that reaches the back surface of the element is transmitted as it is, and there is a problem that the utilization efficiency of incident light is low.

【0011】方式 2 では、SUS基板を用いて低コス
ト材料化を図っているが、SPC法を適用するアモルフ
ァスシリコン層の形成に数時間を要し、さらにその固相
結晶化に10時間程度を要し、低コスト量産化に問題が
ある。また、再結晶化した結晶粒径が最大約1μm程度
で充分大きくできず、結晶粒界の存在度が高くなるため
に、そこでの再結合量が多くなってしまい高効率化に適
していない。
[0011] In the method 2, a low cost material is achieved by using a SUS substrate. However, it takes several hours to form an amorphous silicon layer to which the SPC method is applied, and about ten hours to solid phase crystallization. In short, there is a problem in low-cost mass production. In addition, since the recrystallized crystal grain size is about 1 μm at the maximum and cannot be made sufficiently large, and the existence of crystal grain boundaries increases, the amount of recombination there increases, which is not suitable for high efficiency.

【0012】また、光入射面側の電極層として、透明導
電膜であるITO膜を使用しているが、その取り出し電
極部分には、何らかの金属電極端子が形成されるため、
この部分に入射する光が反射損失してしまう問題があ
る。
Although an ITO film, which is a transparent conductive film, is used as the electrode layer on the light incident surface side, some metal electrode terminals are formed in the extraction electrode portion.
There is a problem that the light incident on this portion is reflected and lost.

【0013】方式 3 では、ガラス基板を用いて低コス
ト材料化を図っているが、現状のLPE法では太陽電池
級の大面積素子に適した装置開発に難点があり、膜形成
速度も充分ではないため低コスト量産化に問題がある。
また、膜品質も充分なものとなっていないため、現状で
は素子化研究に関する報告はなされておらず、表電極、
裏面電極の形成方法に関する研究例も知られていない。
In method 3, the cost is reduced by using a glass substrate. However, in the current LPE method, there is a difficulty in developing a device suitable for a solar cell class large-area element, and the film forming speed is not sufficient. Therefore, there is a problem in mass production at low cost.
In addition, since the film quality has not been sufficient, no report on element fabrication research has been made at this time.
There is no known research example regarding the method of forming the back electrode.

【0014】そこで、本発明では、上述の諸問題を解消
し、低コストで高効率な光電変換装置を提供することを
目的とする。
Accordingly, an object of the present invention is to solve the above-mentioned problems and to provide a low-cost and high-efficiency photoelectric conversion device.

【0015】[0015]

【課題を解決するための手段】上記課題を達成するため
に、本発明の光電変換装置は、一主面が受光面を成す透
光性基板の他主面上に、アルミニウム、マグネシウム、
及びカルシウムのうち少なくとも1種を含有する結晶酸
化物層、及びpn接合を有する複数層から成るシリコン
半導体層が順次積層されて成るとともに、シリコン半導
体層のp層及びn層から出力を導出するようにしたこと
を特徴とする。
In order to achieve the above-mentioned object, a photoelectric conversion device according to the present invention comprises an aluminum, magnesium, aluminum, magnesium,
And a crystal oxide layer containing at least one of calcium and calcium, and a silicon semiconductor layer composed of a plurality of layers having a pn junction are sequentially laminated, and an output is derived from the p layer and the n layer of the silicon semiconductor layer. It is characterized by the following.

【0016】これにより、比較的低温な素子プロセスと
することによって低コスト材料としてのガラス基板を用
いることができる。
Thus, a glass substrate as a low-cost material can be used by performing a relatively low-temperature element process.

【0017】すなわち、ガラス基板上に、アルミニウ
ム,マグネシウム,及びカルシウムのうち少なくとも1
種を含有する結晶酸化物層が形成されており、さらにこ
の上に不純物濃度に関して複数の多結晶シリコン薄膜層
が形成されている薄膜多結晶シリコン太陽電池であっ
て、pn接合、正電極及び負電極が、それぞれ前記薄膜
多結晶シリコン層上に形成されており、入射光はガラス
面側から取り入れることを特徴とする。これによって、
光入射側における金属電極による光反射損失を無くすこ
とができ、入射光の利用効率を高めることができる。
That is, at least one of aluminum, magnesium and calcium is formed on a glass substrate.
A thin-film polycrystalline silicon solar cell comprising a seed-containing crystalline oxide layer formed thereon and a plurality of polycrystalline silicon thin-film layers formed thereon with respect to impurity concentration, comprising a pn junction, a positive electrode, and a negative electrode. Electrodes are formed on the thin-film polycrystalline silicon layers, respectively, and incident light is taken in from the glass surface side. by this,
Light reflection loss due to the metal electrode on the light incident side can be eliminated, and the utilization efficiency of incident light can be increased.

【0018】また、シリコン半導体層の結晶酸化物層に
接する下部層が多結晶状態であり且つその平均粒径が透
光性基板の他主面に平行な方向に3μm以上であること
を特徴とする。また、シリコン半導体層の結晶酸化物層
に接する下部層が多結晶状態であり且つその結晶方位が
透光性基板の他主面に垂直な方向へ主に<111>方位
が選択配向していることを特徴とする。
Further, the lower layer in contact with the crystal oxide layer of the silicon semiconductor layer is in a polycrystalline state, and has an average grain size of 3 μm or more in a direction parallel to the other main surface of the light transmitting substrate. I do. The lower layer in contact with the crystal oxide layer of the silicon semiconductor layer is in a polycrystalline state, and its crystal orientation is mainly <111> oriented in a direction perpendicular to the other main surface of the light-transmitting substrate. It is characterized by the following.

【0019】すなわち、液相を介した結晶成長であるこ
とを利用して、前記複数のシリコン半導体層のうち、少
なくとも結晶酸化物層に接する下部層中の結晶シリコン
粒に関して、その粒径が基板に水平な方向(基板面方
向)に対して平均粒径が3μm以上とする。特に好適に
は約10μm程度以上の比較的大粒径であるものが主に
存在し、また、その結晶方位が、基板に垂直な方向に対
して主に<111>方位に配向するようにする。これに
より、特に薄膜多結晶シリコン太陽電池において高効率
とすることができる。
That is, taking advantage of the fact that crystal growth is carried out through a liquid phase, at least the crystalline silicon grains in the lower layer in contact with the crystalline oxide layer among the plurality of silicon semiconductor layers have a grain size of the substrate. The average particle size is 3 μm or more with respect to the horizontal direction (substrate surface direction). Particularly preferably, those having a relatively large grain size of about 10 μm or more mainly exist, and the crystal orientation is mainly oriented in the <111> orientation with respect to the direction perpendicular to the substrate. . Thereby, high efficiency can be obtained especially in a thin-film polycrystalline silicon solar cell.

【0020】また、薄膜多結晶シリコン中のキャリアの
ライフタイムが最低0.1μsec程度以上、より好適
には約1μsec程度以上であることが望ましいが、そ
のためには、結晶シリコン粒径が、結晶粒界のパッシベ
ーションの程度にもよるが、約10〜30μm程度以上
であることが望ましい(糀谷他:第5回高効率太陽電池
ワークショップ(1995)長野pp.19-22参照)。本発
明の薄膜多結晶シリコンは、この条件に沿うものであ
り、高効率化に好適である。また、結晶方位が、基板に
垂直な方向に対して主に<111>方位に配向している
ことにより、結晶シリコンが多結晶であっても、その表
面をほぼ平坦にすることができ、後述の結晶シリコン層
の表面のランダムかつ微細な凹凸構造の形成の際に、そ
の構造を基板全域に渡ってほぼ均一に、しかも容易に形
成することを可能としている。
It is desirable that the carrier lifetime in the thin-film polycrystalline silicon is at least about 0.1 μsec or more, and more preferably about 1 μsec or more. Although it depends on the degree of passivation in the field, it is preferably about 10 to 30 μm or more (see Kojiya et al .: The 5th High Efficiency Solar Cell Workshop (1995) Nagano pp. 19-22). The thin-film polycrystalline silicon of the present invention satisfies these conditions and is suitable for high efficiency. In addition, since the crystal orientation is mainly oriented in the <111> direction with respect to the direction perpendicular to the substrate, even if the crystalline silicon is polycrystalline, the surface can be made almost flat, and When a random and fine uneven structure is formed on the surface of the crystalline silicon layer, the structure can be formed almost uniformly and easily over the entire substrate.

【0021】また、シリコン半導体層の結晶酸化物層に
接する下部層が多結晶状態であり且つそのドーピング不
純物濃度が1016〜1022/cm3 であることを特徴と
する。このドーピング不純物濃度における下限値を逸脱
すると、素子の光入射面側における再結合が大きくな
り、太陽電池特性における開放電圧の低下などの特性低
下を生じる。
Further, a lower layer of the silicon semiconductor layer which is in contact with the crystal oxide layer is in a polycrystalline state and has a doping impurity concentration of 10 16 to 10 22 / cm 3 . If the lower limit of the doping impurity concentration is exceeded, recombination on the light incident surface side of the device becomes large, resulting in deterioration of characteristics such as reduction of open-circuit voltage in solar cell characteristics.

【0022】また、本発明の光電変換装置は、前記複数
の多結晶シリコン層の総厚が1〜50μmであることを
特徴とする。多結晶シリコン層の厚さが薄すぎると入射
光の充分な利用ができなくなるため短絡電流が減り、一
方、逆に厚すぎると膜質にもよるが一般に暗電流が増加
して開放電圧が低下し、また、光生成キャリアの電極ま
での拡散による移動距離も長くなるため拡散移動中での
再結合確率が増して短絡電流にも悪影響が出ることがあ
る。
The photoelectric conversion device according to the present invention is characterized in that the total thickness of the plurality of polycrystalline silicon layers is 1 to 50 μm. If the thickness of the polycrystalline silicon layer is too thin, the incident light cannot be used sufficiently, so that the short-circuit current decreases.On the other hand, if the thickness is too thick, the dark current generally increases, depending on the film quality, and the open-circuit voltage decreases. In addition, since the moving distance of the photo-generated carriers due to the diffusion to the electrode becomes longer, the probability of recombination during the diffusion movement increases, which may adversely affect the short-circuit current.

【0023】また、シリコン半導体層の正電極又は負電
極に接する層が粗面状で且つその反射率が波長400〜
1000nmの光に対し5%以下であることを特徴とす
る。すなわち、半導体層のうち正及び負電極に接する薄
膜多結晶シリコン層について、その接触面がランダムか
つ微細な凹凸構造となっており、その接触面を表面とし
た場合の反射率が波長400〜1000nmの光に対し
5%以下であることを特徴とする。太陽電池の場合、特
性向上のためにはライトトラッピング構造を導入するこ
とが重要となるが、本発明においては、電極に接する薄
膜多結晶シリコン層の表面をRIE法によるドライエッ
チング技術を用いて、微細かつランダムな凹凸構造と
し、素子裏面での光散乱の効果を高めて太陽電池の高効
率化に優れて好適なライトトラッピング構造を実現して
いるため、従来の薄膜素子よりも格段に高効率な太陽電
池の作製を可能としている。
The layer of the silicon semiconductor layer which is in contact with the positive electrode or the negative electrode is rough and has a reflectance of 400 to 400 nm.
It is characterized by being 5% or less with respect to light of 1000 nm. That is, the contact surface of the thin-film polycrystalline silicon layer in contact with the positive and negative electrodes in the semiconductor layer has a random and fine uneven structure, and the reflectance when the contact surface is the surface has a wavelength of 400 to 1000 nm. 5% or less of the light. In the case of a solar cell, it is important to introduce a light trapping structure in order to improve the characteristics, but in the present invention, the surface of the thin-film polycrystalline silicon layer in contact with the electrode is dry-etched by RIE, With a fine and random irregular structure, the effect of light scattering on the back of the device is enhanced to achieve a favorable light trapping structure with excellent solar cell efficiency, making it much more efficient than conventional thin film devices It is possible to manufacture a simple solar cell.

【0024】[0024]

【発明の実施形態】以下に、本発明の実施の形態につい
て図面に基づいて詳細に説明する。図1に示すように、
本発明の光電変換装置P1は、一主面1aが入射光を受
光する受光面を成す透光性基板の一つであるガラス基板
1の他主面1b上に、アルミニウム,マグネシウム,及
びカルシウムのうち少なくとも1種を含有する結晶酸化
物層2、及びpn接合を有する複数層から成るシリコン
半導体層S1が順次積層されて成るとともに、シリコン
半導体層S1のp層及びn層から出力を導出するよう
に、正電極及び負電極が並設されていることを特徴とす
る。
Embodiments of the present invention will be described below in detail with reference to the drawings. As shown in FIG.
In the photoelectric conversion device P1 of the present invention, aluminum, magnesium, and calcium are formed on the other main surface 1b of the glass substrate 1, which is one of the light-transmitting substrates whose one main surface 1a forms a light receiving surface for receiving incident light. Among them, a crystal oxide layer 2 containing at least one kind and a silicon semiconductor layer S1 composed of a plurality of layers having a pn junction are sequentially laminated, and an output is derived from the p layer and the n layer of the silicon semiconductor layer S1. In addition, a positive electrode and a negative electrode are provided side by side.

【0025】なお、ガラス基板1としては、コーニング
社の7059基板、1737基板、及び各ガラスメーカ
ーによって最も一般的に商品化がなされているソーダガ
ラス基板を用いる。以下ガラス基板による差が問題とな
る場合を除いて、7059基板を用いた例に基づき説明
するが、これに限定されるものではない。また、結晶酸
化物層としては、酸化アルミニウムを用いる例について
説明する。
As the glass substrate 1, a 7059 substrate and a 1737 substrate manufactured by Corning Incorporated, and a soda glass substrate most commonly commercialized by each glass manufacturer are used. The following description is based on an example using a 7059 substrate, except that a difference due to a glass substrate poses a problem, but the present invention is not limited to this. Further, an example in which aluminum oxide is used as the crystal oxide layer will be described.

【0026】まず、ガラス基板1上に、結晶酸化物層で
ある酸化アルミニウム層2を、10nm〜5000nm
程度の膜厚で形成する。この層の形成にあたっては、蒸
着法、CVD法、スパッタ法等の公知の真空成膜技術を
用いることができる。
First, an aluminum oxide layer 2 which is a crystalline oxide layer is formed on a glass substrate 1 by 10 nm to 5000 nm.
It is formed with a film thickness of about. In forming this layer, a known vacuum film forming technique such as an evaporation method, a CVD method, and a sputtering method can be used.

【0027】次に上記酸化アルミニウム層2上に薄膜多
結晶である第1のシリコン層3を、0.1〜5μm程度
の膜厚で形成する。ただし、後に述べる第2のシリコン
層4を形成しない場合は、この第1のシリコン層は、1
〜50μm程度の膜厚とする。この第一の薄膜多結晶シ
リコン層の形成にあたっては、比較的低温下での液相を
介した結晶成長とし、比較的大粒径な結晶粒成長を行わ
せる。
Next, a first silicon layer 3, which is a thin film polycrystal, is formed on the aluminum oxide layer 2 to a thickness of about 0.1 to 5 μm. However, when the second silicon layer 4 described later is not formed, the first silicon layer
The thickness is about 50 μm. In forming the first thin-film polycrystalline silicon layer, crystal growth is performed at a relatively low temperature via a liquid phase, and relatively large crystal grains are grown.

【0028】すなわち、Siと、これと共融系をなす金
属元素との共融現象によって、比較的低温下で液相を形
成し、また、液相を介した結晶成長であることを利用し
て、比較的大粒径な結晶成長を行わせる。
That is, a liquid phase is formed at a relatively low temperature by the eutectic phenomenon of Si and a metal element forming a eutectic system with Si, and crystal growth through the liquid phase is utilized. To grow a crystal having a relatively large grain size.

【0029】このとき、Siと共融金属の供給及び反応
方法としては、Siと共融金属の粉末からなる混合物を
ガラス基板1上へ供給して熱処理する方式や、共融金属
及びSiを気相状態で同時に成膜、あるいは共融金属層
を成膜した後にSi層を成膜し、成膜中あるいは、成膜
後に熱処理する方式などがある。ここで、Siと共融系
を成す金属元素としては、アルミニウム(Al)、錫
(Sn)、インジウム(In)、アンチモン(Sb)、
ビスマス(Bi)、ガリウム(Ga)等、及びこれらの
混合物がある。
At this time, as a method of supplying and reacting the Si and the eutectic metal, a method of supplying a mixture of Si and the eutectic metal powder onto the glass substrate 1 and performing a heat treatment, or a method of vaporizing the eutectic metal and Si are used. There is a method of simultaneously forming a film in a phase state or forming a Si layer after forming a eutectic metal layer and performing a heat treatment during or after the film formation. Here, as a metal element forming a eutectic system with Si, aluminum (Al), tin (Sn), indium (In), antimony (Sb),
There are bismuth (Bi), gallium (Ga), and the like, and mixtures thereof.

【0030】液相の形成は、Siと共融金属元素の共融
点温度以上とすることで実現する。例えばSiとAlと
からなる系においては、SiとAlの共融点温度である
577℃以上の温度で熱処理する。雰囲気としては、ア
ルゴン(Ar)ガスや、窒素(N2 )ガスなどの不活性
ガス雰囲気、あるいは還元性のある水素(H2 )ガスと
不活性ガスとを適当な比で混合したガス雰囲気とする。
また、圧力は、真空等、減圧条件が望ましいが、常圧で
あってもよい。熱処理時間は昇温、降温時間を除いて正
味5分から60分程度とする。
The formation of the liquid phase is realized by setting the temperature to be equal to or higher than the eutectic temperature of Si and the eutectic metal element. For example, in a system composed of Si and Al, heat treatment is performed at a temperature of 577 ° C. or higher, which is the eutectic temperature of Si and Al. The atmosphere may be an inert gas atmosphere such as an argon (Ar) gas or a nitrogen (N 2 ) gas, or a gas atmosphere in which a reducing hydrogen (H 2 ) gas and an inert gas are mixed at an appropriate ratio. I do.
The pressure is preferably a reduced pressure condition such as a vacuum, but may be a normal pressure. The heat treatment time is about 5 minutes to 60 minutes, excluding the time for raising and lowering the temperature.

【0031】特に、共融金属としてAlを含んだ金属を
用いる場合は、Alをドーピング元素としても利用可能
であるため、素子化するにあたって、この第1のシリコ
ン層3をp++層として機能させることができる。p+
+層の存在は、後に述べる第2のシリコン層4の光入射
面側に内蔵電界を形成し、光入射面側での光生成キャリ
アの再結合を減らす働きを持つため、高効率化に好適な
ものとなる。このとき、第1のシリコン層3(シリコン
半導体層Sの下部層)中のドーピング不純物濃度は、好
適には1018〜1022/cm3 程度であるが、ドーピン
グ不純物濃度が1016〜1018/cm3 程度である場合
も、前述した効果は少なくなるものの、太陽電池として
の利用を妨げるものではない。また、このとき得られる
結晶粒径は、基板に水平な方向(基板面方向)に対して
平均粒径が3μm 以上であり、約10μm程度以上の比
較的大粒径であるものが主体であった。これにより結晶
粒界の存在度が減り、結晶粒界でのキャリア再結合が低
減されるため、太陽電池の高効率化により好適となる。
また、酸化アルミニウム層2は、多結晶シリコン成長の
ための下地層として好適であり、前述の液相がガラス基
板と反応することを防止する働きも有している。さら
に、この酸化アルミニウム層2の存在によって多結晶シ
リコン層の結晶方位に配向性を与えることもできる。本
発明においては、酸化アルミニウム層2上に成長した薄
膜多結晶シリコンは、基板に垂直な方向に対して主に<
111>方位に選択配向したものとなる。
In particular, when a metal containing Al is used as a eutectic metal, Al can be used as a doping element. Therefore, in forming an element, the first silicon layer 3 is required to function as a p ++ layer. Can be. p +
The presence of the + layer has a function of forming a built-in electric field on the light incident surface side of the second silicon layer 4 to be described later and reducing recombination of photogenerated carriers on the light incident surface side, and thus is suitable for high efficiency. It becomes something. At this time, the doping impurity concentration in the first silicon layer 3 (the lower layer of the silicon semiconductor layer S) is preferably about 10 18 to 10 22 / cm 3 , but the doping impurity concentration is 10 16 to 10 18 When the density is about / cm 3 , the effect described above is reduced, but does not hinder the use as a solar cell. The crystal grain size obtained at this time is mainly a crystal grain having an average grain size of 3 μm or more in a direction parallel to the substrate (substrate surface direction) and a relatively large grain size of about 10 μm or more. Was. This reduces the abundance of the crystal grain boundaries and reduces carrier recombination at the crystal grain boundaries, which is more suitable for increasing the efficiency of the solar cell.
Further, the aluminum oxide layer 2 is suitable as a base layer for growing polycrystalline silicon, and also has a function of preventing the above-mentioned liquid phase from reacting with the glass substrate. Further, the presence of the aluminum oxide layer 2 can give the crystal orientation of the polycrystalline silicon layer an orientation. In the present invention, the thin-film polycrystalline silicon grown on the aluminum oxide layer 2 is mainly <
111> The orientation is selected.

【0032】次に、第1のシリコン層3上へ、CVD法
やスパッタ法などの真空成膜技術を用いて薄膜多結晶で
ある第2のシリコン層4を、第1のシリコン層3と合わ
せて1〜50μmの総膜厚となるように積層する。ここ
で、第2のシリコン層4のドーピング濃度は、光活性層
として好適に機能するように約1014〜3×1018/c
3 とする。なお、第2のシリコン層4を比較的低温下
で高速に成膜する方法としては、特にcat-CVD法があ
る。また、第2のシリコン層4は、第1のシリコン層3
を形成する際に用いた前述の手法によって形成してもよ
い。ただし、用いる共融金属としては、おもにSnやI
n等の本来ドーピングに関与しない元素を主体とし、A
l(p型ドーピング元素)やSb(n型ドーピング元
素)は、必要な量だけ調節して導入するようにして、先
に述べたドーピング濃度条件を逸脱しないようにして光
活性層としての品質を損なわないようにする。なお、第
2のシリコン層4を形成しない場合は、第1のシリコン
層3の膜厚を1〜50μmとし、ドーピング不純物濃度
を、1016〜3×1018/cm3 程度とする。
Next, the second silicon layer 4, which is a thin-film polycrystal, is combined with the first silicon layer 3 on the first silicon layer 3 by using a vacuum film forming technique such as a CVD method or a sputtering method. To a total film thickness of 1 to 50 μm. Here, the doping concentration of the second silicon layer 4 is about 10 < 14 > to 3 * 10 < 18 > / c so as to suitably function as a photoactive layer.
and m 3. As a method of forming the second silicon layer 4 at a relatively high speed at a relatively low temperature, there is a cat-CVD method. Further, the second silicon layer 4 is formed of the first silicon layer 3
May be formed by the above-described method used in forming the. However, the eutectic metal used is mainly Sn or I
n and other elements that are not originally involved in doping.
l (p-type doping element) and Sb (n-type doping element) are adjusted and introduced by a necessary amount so as not to deviate from the above-mentioned doping concentration condition and to improve the quality as a photoactive layer. Try not to lose. When the second silicon layer 4 is not formed, the thickness of the first silicon layer 3 is set to 1 to 50 μm, and the doping impurity concentration is set to about 10 16 to 3 × 10 18 / cm 3 .

【0033】次に、前述の第2のシリコン層4の表面
(素子としては裏面側になる)を、RIE(Reactive I
on Etching)法によるドライエッチング技術を用いてラ
ンダムかつ微細な凹凸構造とする。
Next, the front surface of the second silicon layer 4 (on the back side as an element) is subjected to RIE (Reactive I
A random and fine concavo-convex structure is formed by using a dry etching technique by an on-etching method.

【0034】このRIE法による表面構造は、優れたラ
イトトラッピング効果をもたらし、特に薄膜多結晶シリ
コン太陽電池など薄膜状態で入射光の利用効率を高めた
い要求がある場合には、非常に効果的である。
The surface structure obtained by the RIE method provides an excellent light trapping effect, and is very effective particularly when there is a demand for increasing the efficiency of using incident light in a thin film state such as a thin film polycrystalline silicon solar cell. is there.

【0035】なお、ここで、RIE法によるランダムか
つ微細な凹凸構造の形成は、第1のシリコン層3が形成
された時点で、この第1のシリコン層3の表面に対して
行っておいてもよい。その場合、上に述べた第2のシリ
コン層3が、第1のシリコン層3の表面に形成されたラ
ンダムかつ微細な凹凸構造にならって積層されるため、
第2のシリコン層4の表面へRIE法を適用する場合と
同様のライトトラッピング構造の形成が可能である。も
ちろん、第1のシリコン層3の表面及び第2のシリコン
層4の表面の両方にRIE法によるランダムかつ微細な
凹凸構造を形成してもよい。
Here, the formation of the random and fine concavo-convex structure by the RIE method is performed on the surface of the first silicon layer 3 when the first silicon layer 3 is formed. Is also good. In that case, the second silicon layer 3 described above is laminated according to the random and fine uneven structure formed on the surface of the first silicon layer 3,
A light trapping structure similar to the case where the RIE method is applied to the surface of the second silicon layer 4 can be formed. Of course, a random and fine uneven structure may be formed on both the surface of the first silicon layer 3 and the surface of the second silicon layer 4 by the RIE method.

【0036】このようにして、シリコン半導体層7の後
記する正電極又は負電極に接する層が粗面状で、且つそ
の反射率が波長400〜1000nmの光に対し5%以
下となり、高効率の太陽電池を実現させることが可能と
なる。
As described above, the layer in contact with the positive electrode or the negative electrode, which will be described later, of the silicon semiconductor layer 7 has a rough surface, and the reflectance thereof is 5% or less with respect to light having a wavelength of 400 to 1000 nm. A solar cell can be realized.

【0037】次に、光活性層である第2のシリコン層4
上の所定の領域に、第2のシリコン層4の導電型とは逆
の導電型を有する第3のシリコン層5を成膜し、pn接
合を形成する。第3のシリコン層5の形成については、
CVD法、スパッタ法等、公知の真空薄膜形成技術を用
いることができる。ここで、第3のシリコン層5は、結
晶シリコン膜であっても、アモルファスシリコン膜であ
ってもよい。結晶シリコン膜である場合は、100〜2
000nm程度の膜厚で形成し、アモルファスシリコン
膜である場合は、5〜1000nm程度の膜厚で形成す
る。後者の場合、いわゆるヘテロ接合となるが、第2の
シリコン層4と第3のシリコン層(アモルファスシリコ
ン層)5の間に、真性型のアモルファスシリコン層を厚
さ2〜40nmで挿入すると特性向上により好適であ
る。
Next, the second silicon layer 4 which is a photoactive layer
A third silicon layer 5 having a conductivity type opposite to the conductivity type of the second silicon layer 4 is formed in a predetermined upper region to form a pn junction. Regarding the formation of the third silicon layer 5,
A known vacuum thin film forming technique such as a CVD method and a sputtering method can be used. Here, the third silicon layer 5 may be a crystalline silicon film or an amorphous silicon film. 100 to 2 in the case of a crystalline silicon film
It is formed to a thickness of about 000 nm, and in the case of an amorphous silicon film, to a thickness of about 5 to 1000 nm. In the latter case, a so-called heterojunction is formed. However, when an intrinsic type amorphous silicon layer is inserted between the second silicon layer 4 and the third silicon layer (amorphous silicon layer) 5 with a thickness of 2 to 40 nm, the characteristics are improved. Is more suitable.

【0038】次に、光活性層である第2のシリコン層4
上の第3のシリコン層5を形成した領域とは別の特定の
領域に、第2のシリコン層4の導電型と同一の導電型
で、よりドーピング濃度の高い第4のシリコン層6を成
膜する。第4のシリコン層6の形成については、CVD
法、スパッタ法等、公知の真空薄膜形成技術を用いるこ
とができる。ここで、第4のシリコン層6は、結晶シリ
コン膜であっても、アモルファスシリコン膜であっても
よい。結晶シリコン膜である場合は、100〜2000
nm程度の膜厚で形成し、アモルファスシリコン膜であ
る場合は、5〜1000nm程度の膜厚で形成する。後
者の場合、いわゆるヘテロ接合となるが、第2のシリコ
ン層4と第4シリコン層(アモルファスシリコン層)6
の間に、真性型のアモルファスシリコン層を厚さ2〜4
0nmで挿入すると特性向上により好適である。なお、
第4のシリコン層6を形成しなくとも、pn接合を有す
る素子の形成を妨げるものではない。
Next, the second silicon layer 4 which is a photoactive layer
A fourth silicon layer 6 having the same conductivity type as that of the second silicon layer 4 and a higher doping concentration is formed in a specific region different from the region where the third silicon layer 5 is formed. Film. The fourth silicon layer 6 is formed by CVD
A known vacuum thin film forming technique such as a sputtering method or a sputtering method can be used. Here, the fourth silicon layer 6 may be a crystalline silicon film or an amorphous silicon film. 100-2000 for a crystalline silicon film
In the case of an amorphous silicon film, it is formed with a thickness of about 5 to 1000 nm. In the latter case, a so-called heterojunction is formed, but the second silicon layer 4 and the fourth silicon layer (amorphous silicon layer) 6
In between, an intrinsic type amorphous silicon layer having a thickness of 2 to 4
Inserting at 0 nm is more suitable for improving characteristics. In addition,
Even if the fourth silicon layer 6 is not formed, it does not prevent formation of an element having a pn junction.

【0039】次に、前述の第3及び第4のシリコン層
5,6上へ、第1及び第2の取り出し電極となる第1及
び第2金属電極7,8を、真空成膜技術、プリント及び
焼成技術、さらにメッキ技術等の公知の技術を組み合わ
せて形成し、薄膜多結晶シリコン太陽電池を形成する。
Next, the first and second metal electrodes 7 and 8 serving as the first and second extraction electrodes are formed on the third and fourth silicon layers 5 and 6 by vacuum film forming technology and printing. Then, a known technique such as a sintering technique and a plating technique is combined to form a thin-film polycrystalline silicon solar cell.

【0040】ここで、光生成キャリアをより効果的に取
り出すには、図1に示す第3及び第4のシリコン層5,
6の横幅をより狭くし、図2に示す光電変換装置P2の
ように第3及び第4のシリコン層25,26の配列をよ
り細密にすればよい。なお、図2は図3(a)の上面図
及びその断面斜視図である図3(b)のA視図である。
図2において27は櫛歯状の第1金属電極、28は第1
金属電極と極性の異なる櫛歯状の第2金属電極である。
シリコン半導体層S2は第1のシリコン層3、第2のシ
リコン層4、第3のシリコン層25、及び第4のシリコ
ン層26から構成される。また、他の構成については図
1と同様なものは図1と同一符号を付し説明を省略す
る。
Here, in order to take out photogenerated carriers more effectively, the third and fourth silicon layers 5 and 5 shown in FIG.
6 may be made narrower, and the arrangement of the third and fourth silicon layers 25 and 26 may be made finer as in the photoelectric conversion device P2 shown in FIG. 2A is a top view of FIG. 3A and FIG. 3B is a perspective view of FIG.
In FIG. 2, reference numeral 27 denotes a first comb-shaped metal electrode;
This is a comb-shaped second metal electrode having a polarity different from that of the metal electrode.
The silicon semiconductor layer S2 includes a first silicon layer 3, a second silicon layer 4, a third silicon layer 25, and a fourth silicon layer 26. In addition, the same components as those in FIG. 1 are denoted by the same reference numerals as those in FIG. 1 and the description thereof is omitted.

【0041】また、第3及び第4のシリコン層の配列の
細密化に限界があったり、第2のシリコン層4の品質改
善に限界があって、それらだけでは高効率化することが
できない場合は、図4に示す光電変換装置P3のよう
に、第3のシリコン層35が成膜されている領域を、第
4のシリコン層36が成膜されている領域よりも充分広
くとるようにし、第1のシリコン層3と第4のシリコン
層36を直接接触させるようにすればよい。なお、図4
において37は第1金属電極、38は第1金属電極と極
性の異なる第2金属電極である。シリコン半導体層S3
は第1のシリコン層3、第2のシリコン層4、第3のシ
リコン層35、及び第4のシリコン層36から構成され
る。また、他の構成については図1と同様なものは図1
と同一符号を付し説明を省略する。
In the case where the arrangement of the third and fourth silicon layers has a limit in miniaturization or the quality of the second silicon layer 4 has a limit in improving the efficiency alone, it is not possible to achieve high efficiency. Is to make the region where the third silicon layer 35 is formed sufficiently larger than the region where the fourth silicon layer 36 is formed, as in the photoelectric conversion device P3 shown in FIG. What is necessary is just to make the 1st silicon layer 3 and the 4th silicon layer 36 contact directly. FIG.
In the above, 37 is a first metal electrode, and 38 is a second metal electrode having a different polarity from the first metal electrode. Silicon semiconductor layer S3
Is composed of a first silicon layer 3, a second silicon layer 4, a third silicon layer 35, and a fourth silicon layer 36. Other configurations similar to those in FIG.
The same reference numerals are given and the description is omitted.

【0042】また、第4のシリコン層を形成しない場合
においても、第3のシリコン層と第2の取り出し電極の
配列の細密化に限界があったり、第2のシリコン層の品
質改善に限界があって、それらだけでは高効率化するこ
とができない場合は、図5に示す光電変換装置P4のよ
うに、第3のシリコン層45が成膜されている領域を、
第3のシリコン層45が成膜されていないの領域よりも
充分広くとるようにし、第2の取り出し電極をとなる第
2の金属電極48を第1のシリコン層3に直接接触させ
るようにすればよい。なお、図5において47は第1金
属電極、48は第1金属電極と極性の異なる第2金属電
極である。シリコン半導体層S4は第1のシリコン層
3、第2のシリコン層4、第3のシリコン層45から構
成される。また、他の構成については図1と同様なもの
は図1と同一符号を付し説明を省略する。
Even when the fourth silicon layer is not formed, there is a limit in miniaturization of the arrangement of the third silicon layer and the second extraction electrode and a limit in improving the quality of the second silicon layer. In the case where high efficiency cannot be achieved by using only these, the region where the third silicon layer 45 is formed, as in the photoelectric conversion device P4 shown in FIG.
The third silicon layer 45 is set to be sufficiently wider than the area where the third silicon layer 45 is not formed, and the second metal electrode 48 serving as the second extraction electrode is brought into direct contact with the first silicon layer 3. I just need. In FIG. 5, reference numeral 47 denotes a first metal electrode, and 48 denotes a second metal electrode having a polarity different from that of the first metal electrode. The silicon semiconductor layer S4 includes a first silicon layer 3, a second silicon layer 4, and a third silicon layer 45. In addition, the same components as those in FIG. 1 are denoted by the same reference numerals as those in FIG. 1 and the description thereof is omitted.

【0043】以上によって、ガラス基板を用いた低コス
トかつ高効率な薄膜多結晶シリコン太陽電池に非常に好
適な光電変換装置を提供することができる。
As described above, it is possible to provide a photoelectric conversion device which is very suitable for a low-cost and high-efficiency thin-film polycrystalline silicon solar cell using a glass substrate.

【0044】[0044]

【発明の効果】以上詳述したように、本発明の光電変換
装置によれば、正電極及び負電極が共に光受光面とは反
対側の面に配置されているため、入射光の金属電極によ
る表面反射を皆無にすることができ、高効率太陽電池等
に好適な入射光の利用効率が非常に高い光電変換装置を
得ることができる。
As described above in detail, according to the photoelectric conversion device of the present invention, since both the positive electrode and the negative electrode are arranged on the surface opposite to the light receiving surface, the metal electrode of the incident light Surface reflection caused by the light can be completely eliminated, and a photoelectric conversion device suitable for a high-efficiency solar cell or the like and having extremely high use efficiency of incident light can be obtained.

【0045】また、基板上に結晶酸化物層を介して結晶
シリコン層を形成する構造となっているため、結晶シリ
コンを基板との反応を防止しつつ液相を介した結晶成長
法で形成することができる。このため、基板として安価
なガラス基板を用いることができ、また液相を介した結
晶成長法であることにより、シリコン結晶粒径の充分な
拡大が容易となり、さらにまた、結晶酸化物の存在によ
り、この上に成長する結晶シリコン層の結晶方位を特定
の方位に選択配向させることができる。
In addition, since the structure is such that a crystalline silicon layer is formed on a substrate via a crystalline oxide layer, crystalline silicon is formed by a crystal growth method via a liquid phase while preventing a reaction with the substrate. be able to. For this reason, an inexpensive glass substrate can be used as the substrate, and the crystal growth method via the liquid phase facilitates a sufficient enlargement of the silicon crystal grain size. The crystal orientation of the crystalline silicon layer grown thereon can be selectively oriented to a specific orientation.

【0046】また、結晶酸化物層に接する結晶シリコン
層の不純物ドーピング濃度を特定の範囲とすることによ
って太陽電池等の光電変換装置の高効率化に好適な機能
を持たせることができる。
Further, by setting the impurity doping concentration of the crystalline silicon layer in contact with the crystalline oxide layer to a specific range, a function suitable for increasing the efficiency of a photoelectric conversion device such as a solar cell can be provided.

【0047】さらに、RIE法による優れたライトトラ
ッピング構造の導入によって、入射光の利用効率を高め
ることができ、高効率な光電変換装置を形成できる。
Further, by introducing an excellent light trapping structure by the RIE method, the utilization efficiency of incident light can be increased, and a highly efficient photoelectric conversion device can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る光電変換装置を説明するための断
面図。
FIG. 1 is a cross-sectional view illustrating a photoelectric conversion device according to the present invention.

【図2】本発明に係る他の光電変換装置を説明するため
の断面図。
FIG. 2 is a cross-sectional view illustrating another photoelectric conversion device according to the present invention.

【図3】本発明に係る他の光電変換装置を説明するため
の図であって、(a)は上面図、(b)は一部断面斜視
図。
3A and 3B are views for explaining another photoelectric conversion device according to the present invention, wherein FIG. 3A is a top view and FIG.

【図4】本発明に係る他の光電変換装置を説明するため
の断面図。
FIG. 4 is a cross-sectional view illustrating another photoelectric conversion device according to the present invention.

【図5】本発明に係る他の光電変換装置を説明するため
の断面図。
FIG. 5 is a cross-sectional view illustrating another photoelectric conversion device according to the present invention.

【符号の説明】[Explanation of symbols]

1:ガラス基板(透光性基板) 2:酸化アルミニウム層(結晶酸化物層) 3:第1のシリコン層 4:第2のシリコン層 5,25,35,45:第3のシリコン層 6,26,36:第4のシリコン層 S1〜S4:シリコン半導体層 P1〜P4:光電変換装置 1: glass substrate (translucent substrate) 2: aluminum oxide layer (crystal oxide layer) 3: first silicon layer 4: second silicon layer 5, 25, 35, 45: third silicon layer 6, 26, 36: fourth silicon layer S1 to S4: silicon semiconductor layer P1 to P4: photoelectric conversion device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 一主面が受光面を成す透光性基板の他主
面上に、アルミニウム,マグネシウム,及びカルシウム
の少なくとも1種を含有する結晶酸化物層と、pn接合
を有する複数層のシリコン半導体層とが順次積層されて
成るとともに、前記シリコン半導体層のp層及びn層か
ら出力を導出するようにしたことを特徴とする光電変換
装置。
1. A light-transmitting substrate having one main surface serving as a light-receiving surface, a crystal oxide layer containing at least one of aluminum, magnesium, and calcium, and a plurality of layers having a pn junction on another main surface of the light-transmitting substrate. A photoelectric conversion device, wherein a silicon semiconductor layer is sequentially laminated and an output is derived from a p-layer and an n-layer of the silicon semiconductor layer.
【請求項2】 前記シリコン半導体層の下部層が多結晶
状態であり、且つその平均粒径が透光性基板の主面方向
に3μm以上であることを特徴とする請求項1に記載の
光電変換装置。
2. The photoelectric conversion device according to claim 1, wherein the lower layer of the silicon semiconductor layer is in a polycrystalline state, and has an average particle size of 3 μm or more in a main surface direction of the translucent substrate. Conversion device.
【請求項3】 前記シリコン半導体層の下部層が多結晶
状態であり、且つその結晶方位が透光性基板の主面に垂
直な方向へ主に<111>方位に選択配向していること
を特徴とする請求項1に記載の光電変換装置。
3. The method according to claim 1, wherein the lower layer of the silicon semiconductor layer is in a polycrystalline state, and its crystal orientation is selectively oriented mainly in the <111> direction in a direction perpendicular to the main surface of the translucent substrate. The photoelectric conversion device according to claim 1.
【請求項4】 前記シリコン半導体層の下部層が多結晶
状態であり、且つそのドーピング不純物濃度が1016
1022/cm3 であることを特徴とする請求項1に記載
の光電変換装置。
4. A method according to claim 1, wherein the lower layer of the silicon semiconductor layer is in a polycrystalline state and has a doping impurity concentration of 10 16 or less.
2. The photoelectric conversion device according to claim 1, wherein the value is 10 22 / cm 3 .
【請求項5】 前記正電極又は負電極に接するシリコン
半導体層が粗面状で、且つその反射率が波長400〜1
000nmの光に対し5%以下であることを特徴とする
請求項1に記載の光電変換装置。
5. The silicon semiconductor layer in contact with the positive electrode or the negative electrode has a rough surface, and has a reflectance of 400 to 1 in wavelength.
The photoelectric conversion device according to claim 1, wherein the ratio is 5% or less with respect to light of 000 nm.
JP07860797A 1997-03-28 1997-03-28 Method for manufacturing photoelectric conversion device Expired - Fee Related JP3652055B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07860797A JP3652055B2 (en) 1997-03-28 1997-03-28 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07860797A JP3652055B2 (en) 1997-03-28 1997-03-28 Method for manufacturing photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPH10275922A true JPH10275922A (en) 1998-10-13
JP3652055B2 JP3652055B2 (en) 2005-05-25

Family

ID=13666580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07860797A Expired - Fee Related JP3652055B2 (en) 1997-03-28 1997-03-28 Method for manufacturing photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP3652055B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044463A (en) * 1999-07-27 2001-02-16 Canon Inc Solar cell and manufacture thereof
JP2007294869A (en) * 2006-03-30 2007-11-08 Sanyo Electric Co Ltd Photovoltaic module
JP2008529265A (en) * 2005-01-20 2008-07-31 コミツサリア タ レネルジー アトミーク Semiconductor device having heterojunction and interfinger structure
JP2010518609A (en) * 2007-02-08 2010-05-27 ウーシー・サンテック・パワー・カンパニー・リミテッド Hybrid silicon solar cell and method of manufacturing the hybrid silicon solar cell
JP2011523230A (en) * 2008-06-12 2011-08-04 サンパワー コーポレイション Trench process and structure of back contact solar cells with polysilicon doped regions
CN102569477A (en) * 2007-02-08 2012-07-11 无锡尚德太阳能电力有限公司 Hybrid silicon solar cell and manufacturing method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044463A (en) * 1999-07-27 2001-02-16 Canon Inc Solar cell and manufacture thereof
JP2008529265A (en) * 2005-01-20 2008-07-31 コミツサリア タ レネルジー アトミーク Semiconductor device having heterojunction and interfinger structure
JP2010171464A (en) * 2005-01-20 2010-08-05 Commissariat A L'energie Atomique & Aux Energies Alternatives Semiconductor device with heterojunction and interdigitated structure
JP2007294869A (en) * 2006-03-30 2007-11-08 Sanyo Electric Co Ltd Photovoltaic module
JP2010518609A (en) * 2007-02-08 2010-05-27 ウーシー・サンテック・パワー・カンパニー・リミテッド Hybrid silicon solar cell and method of manufacturing the hybrid silicon solar cell
CN102569477A (en) * 2007-02-08 2012-07-11 无锡尚德太阳能电力有限公司 Hybrid silicon solar cell and manufacturing method thereof
JP2011523230A (en) * 2008-06-12 2011-08-04 サンパワー コーポレイション Trench process and structure of back contact solar cells with polysilicon doped regions

Also Published As

Publication number Publication date
JP3652055B2 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
US4094704A (en) Dual electrically insulated solar cells
Goetzberger et al. Photovoltaic materials, history, status and outlook
US4433202A (en) Thin film solar cell
JP2575601B2 (en) Thin-film solar cell and method for manufacturing the same
JP2740337B2 (en) Photovoltaic element
US7148417B1 (en) GaP/silicon tandem solar cell with extended temperature range
JP2009503848A (en) Composition gradient photovoltaic device, manufacturing method and related products
JP3578539B2 (en) Solar cell manufacturing method and solar cell structure
JPH04130671A (en) Photovoltaic device
Shi et al. Polycrystalline silicon thin‐film solar cells: The future for photovoltaics?
JP3652055B2 (en) Method for manufacturing photoelectric conversion device
CN116799080A (en) Photovoltaic cell, manufacturing method thereof and photovoltaic module
JP2001028452A (en) Photoelectric conversion device
JPH06101571B2 (en) Semiconductor device
JPH1084125A (en) Photoelectric converter and manufacture thereof
JP4412766B2 (en) Thin film polycrystalline Si solar cell
JPH1012903A (en) Photoelectric transducer
JP3652056B2 (en) Method for manufacturing photoelectric conversion device
Blakers et al. 17% Eficient thin‐film silicon solar cell by liquid‐phase epitaxy
JPH09181343A (en) Photoelectric conversion device
JPS636882A (en) Photocell of tandem structure
JP3623642B2 (en) Method for manufacturing photoelectric conversion device
JP2000114558A (en) Method of forming polycrystalline silicon film
JPH11103080A (en) Solar cell
JPH11251611A (en) Photoelectric transducer and its manufacture

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees