JPH10275919A - 可変容量ダイオード - Google Patents
可変容量ダイオードInfo
- Publication number
- JPH10275919A JPH10275919A JP9461897A JP9461897A JPH10275919A JP H10275919 A JPH10275919 A JP H10275919A JP 9461897 A JP9461897 A JP 9461897A JP 9461897 A JP9461897 A JP 9461897A JP H10275919 A JPH10275919 A JP H10275919A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- electrode
- chip
- positioning
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 チップの寸法が小さくても、完全に自動化さ
れたダイシングを行うことができる可変容量ダイオード
を提供する。 【解決手段】 外部リード端子に電気的に接続されるべ
き円形の電極１７ａの他に、多角形のダイシング用位置
決めマーク１７ｂが設けられている。円形のパターンで
は何れの方向にも位置決め余裕が等しいので、電極１７
ａに対するボンディングに際して位置決め余裕が全体と
して大きい。しかも、多角形の端縁は直線であるために
ダイシング用位置決めマーク１７ｂを容易に認識するこ
とができるので、高い位置決め精度でダイシングを行う
ことができる。
れたダイシングを行うことができる可変容量ダイオード
を提供する。 【解決手段】 外部リード端子に電気的に接続されるべ
き円形の電極１７ａの他に、多角形のダイシング用位置
決めマーク１７ｂが設けられている。円形のパターンで
は何れの方向にも位置決め余裕が等しいので、電極１７
ａに対するボンディングに際して位置決め余裕が全体と
して大きい。しかも、多角形の端縁は直線であるために
ダイシング用位置決めマーク１７ｂを容易に認識するこ
とができるので、高い位置決め精度でダイシングを行う
ことができる。
Description
【０００１】
【発明の属する技術分野】本願の発明は、接合容量の電
圧依存性を利用する可変容量ダイオードに関するもので
ある。
圧依存性を利用する可変容量ダイオードに関するもので
ある。
【０００２】
【従来の技術】例えば、放送衛星や通信衛星を利用して
いるテレビ放送は地上波を利用しているテレビ放送より
も信号の周波数が高いので、衛星放送用のテレビ受像機
で用いられている可変容量ダイオードの容量は、地上放
送用のテレビ受像機で用いられている可変容量ダイオー
ドの容量よりも小さい。
いるテレビ放送は地上波を利用しているテレビ放送より
も信号の周波数が高いので、衛星放送用のテレビ受像機
で用いられている可変容量ダイオードの容量は、地上放
送用のテレビ受像機で用いられている可変容量ダイオー
ドの容量よりも小さい。
【０００３】即ち、逆方向印加電圧が夫々２Ｖ及び２５
Ｖの場合の容量であるＣ2 及びＣ25は、Ｃ2 ≒４ｐＦ、
Ｃ25≒０．６ｐＦである。このため、接合面積が１×１
０-4ｃｍ2 以下と小さく、それに伴ってチップの寸法も
０．３ｍｍ×０．３ｍｍ以下に小さくすることができ
る。
Ｖの場合の容量であるＣ2 及びＣ25は、Ｃ2 ≒４ｐＦ、
Ｃ25≒０．６ｐＦである。このため、接合面積が１×１
０-4ｃｍ2 以下と小さく、それに伴ってチップの寸法も
０．３ｍｍ×０．３ｍｍ以下に小さくすることができ
る。
【０００４】また、接合の一方に電気的に接続されると
共に外部リード端子に電気的に接続されるべき電極が接
合の平面パターンから突出していると、この突出部で寄
生容量が生じて、高い容量変化指数を得ることが困難に
なる。このため、電極のパターンは接合の平面パターン
に対応しているのが一般的であり、接合の平面パターン
が四角形であれば電極も四角形であり、接合の平面パタ
ーンが円形であれば電極も円形である。
共に外部リード端子に電気的に接続されるべき電極が接
合の平面パターンから突出していると、この突出部で寄
生容量が生じて、高い容量変化指数を得ることが困難に
なる。このため、電極のパターンは接合の平面パターン
に対応しているのが一般的であり、接合の平面パターン
が四角形であれば電極も四角形であり、接合の平面パタ
ーンが円形であれば電極も円形である。
【０００５】一方、平面パターンが四角形の接合でも円
形の接合でも等しい面積に形成することが可能である
が、外部リード端子に電気的に接続するために電極に対
するボンディングを行う場合、四角形の電極では方向に
よって位置決め余裕が異なるが、円形の電極では何れの
方向にも位置決め余裕が等しい。
形の接合でも等しい面積に形成することが可能である
が、外部リード端子に電気的に接続するために電極に対
するボンディングを行う場合、四角形の電極では方向に
よって位置決め余裕が異なるが、円形の電極では何れの
方向にも位置決め余裕が等しい。
【０００６】ボンディング時の位置ずれ量が大きくてボ
ンディング部が電極から突出すると、この突出部でも寄
生容量が生じて所望の容量変化指数を得ることが困難に
なるので、歩留りが低下する。このため、電極の面積が
等しければ、四角形の電極よりも円形の電極の方が、位
置決め余裕が全体として大きくて歩留りが高い。
ンディング部が電極から突出すると、この突出部でも寄
生容量が生じて所望の容量変化指数を得ることが困難に
なるので、歩留りが低下する。このため、電極の面積が
等しければ、四角形の電極よりも円形の電極の方が、位
置決め余裕が全体として大きくて歩留りが高い。
【０００７】ところで、多数の可変容量ダイオードが形
成されている基板を個々のチップに分割するダイシング
に際して、従来は、基板を真空吸着しているテーブルを
Ｘ方向及びＹ方向へ移動させつつ、外部リード端子に電
気的に接続されるべき電極の端縁を検出し、検出した端
縁の位置を基準にしてダイシング位置を決定していた。
成されている基板を個々のチップに分割するダイシング
に際して、従来は、基板を真空吸着しているテーブルを
Ｘ方向及びＹ方向へ移動させつつ、外部リード端子に電
気的に接続されるべき電極の端縁を検出し、検出した端
縁の位置を基準にしてダイシング位置を決定していた。
【０００８】
【発明が解決しようとする課題】ところが、可変容量ダ
イオードの歩留りを高めるために用いられている円形の
電極では、端縁が直線ではないために端縁の認識が容易
ではなくて、チップの位置決め精度が低かった。そし
て、寸法が０．３ｍｍ×０．３ｍｍ以下の小さなチップ
に形成されている円形の電極では、チップの位置決め精
度が特に低かった。このため、多数の可変容量ダイオー
ドをダイシングしている間に位置決め誤差が累積してい
た。
イオードの歩留りを高めるために用いられている円形の
電極では、端縁が直線ではないために端縁の認識が容易
ではなくて、チップの位置決め精度が低かった。そし
て、寸法が０．３ｍｍ×０．３ｍｍ以下の小さなチップ
に形成されている円形の電極では、チップの位置決め精
度が特に低かった。このため、多数の可変容量ダイオー
ドをダイシングしている間に位置決め誤差が累積してい
た。
【０００９】そこで、従来は、ダイシング中にもダイシ
ング装置を監視していて、位置決め誤差が累積した時点
でダイシングを一旦中止し、位置決め誤差を修正した後
にダイシングを再開していた。つまり、従来の可変容量
ダイオードでは、特に、チップの寸法が小さい場合に、
完全に自動化されたダイシングを行うことができなかっ
た。
ング装置を監視していて、位置決め誤差が累積した時点
でダイシングを一旦中止し、位置決め誤差を修正した後
にダイシングを再開していた。つまり、従来の可変容量
ダイオードでは、特に、チップの寸法が小さい場合に、
完全に自動化されたダイシングを行うことができなかっ
た。
【００１０】
【課題を解決するための手段】本願の発明による可変容
量ダイオードは、外部リード端子に電気的に接続される
べき円形の電極と、多角形のダイシング用位置決めマー
クとを具備することを特徴としている。
量ダイオードは、外部リード端子に電気的に接続される
べき円形の電極と、多角形のダイシング用位置決めマー
クとを具備することを特徴としている。
【００１１】本願の発明による可変容量ダイオードは、
前記電極と前記ダイシング用位置決めマークとが同一層
の導電膜で形成されていることが好ましい。
前記電極と前記ダイシング用位置決めマークとが同一層
の導電膜で形成されていることが好ましい。
【００１２】本願の発明による可変容量ダイオードは、
前記電極がチップの中央部に位置しており、前記ダイシ
ング用位置決めマークが前記チップのコーナ部に位置し
ていることが好ましい。
前記電極がチップの中央部に位置しており、前記ダイシ
ング用位置決めマークが前記チップのコーナ部に位置し
ていることが好ましい。
【００１３】本願の発明による可変容量ダイオードで
は、外部リード端子に電気的に接続されるべき電極が円
形であり、円形のパターンでは何れの方向にも位置決め
余裕が等しいので、電極に対するボンディングに際して
位置決め余裕が全体として大きい。しかも、ダイシング
用位置決めマークが多角形であり、多角形の端縁は直線
であるために容易に認識することができるので、高い位
置決め精度でダイシングを行うことができる。
は、外部リード端子に電気的に接続されるべき電極が円
形であり、円形のパターンでは何れの方向にも位置決め
余裕が等しいので、電極に対するボンディングに際して
位置決め余裕が全体として大きい。しかも、ダイシング
用位置決めマークが多角形であり、多角形の端縁は直線
であるために容易に認識することができるので、高い位
置決め精度でダイシングを行うことができる。
【００１４】また、電極とダイシング用位置決めマーク
とが同一層の導電膜で形成されていれば、これらの電極
とダイシング用位置決めマークとを同時にパターニング
することができるので、工程を増加させることなくダイ
シング用位置決めマークを形成することができる。
とが同一層の導電膜で形成されていれば、これらの電極
とダイシング用位置決めマークとを同時にパターニング
することができるので、工程を増加させることなくダイ
シング用位置決めマークを形成することができる。
【００１５】また、電極がチップの中央部に位置してい
て、ダイシング用位置決めマークがチップのコーナ部に
位置していれば、ダイシング用位置決めマークがチップ
の辺の中央部近傍に位置している構造に比べて電極とダ
イシング用位置決めマークとが離間しているので、チッ
プの寸法が小さくても電極とダイシング用位置決めマー
クとを同一層の導電膜で形成することができる。
て、ダイシング用位置決めマークがチップのコーナ部に
位置していれば、ダイシング用位置決めマークがチップ
の辺の中央部近傍に位置している構造に比べて電極とダ
イシング用位置決めマークとが離間しているので、チッ
プの寸法が小さくても電極とダイシング用位置決めマー
クとを同一層の導電膜で形成することができる。
【００１６】
【発明の実施の形態】以下、ＰＮ接合型の可変容量ダイ
オードに適用した本願の発明の一実施形態を、図１、２
を参照しながら説明する。図１が、本実施形態を示して
いる。本実施形態を製造するためには、図２（ａ）に示
す様に、Ｎ型で低抵抗の半導体基板１１上にＮ- 型のエ
ピタキシャル層１２を成長させ、エピタキシャル層１２
上にＣＶＤ法で絶縁膜１３を堆積させる。
オードに適用した本願の発明の一実施形態を、図１、２
を参照しながら説明する。図１が、本実施形態を示して
いる。本実施形態を製造するためには、図２（ａ）に示
す様に、Ｎ型で低抵抗の半導体基板１１上にＮ- 型のエ
ピタキシャル層１２を成長させ、エピタキシャル層１２
上にＣＶＤ法で絶縁膜１３を堆積させる。
【００１７】次に、絶縁膜１３上にレジスト（図示せ
ず）を塗布し、このレジストのうちでＰＮ接合を形成す
べき円形の領域上と格子状のダイシング領域上とに開口
を形成する。そして、レジストをマスクにして絶縁膜１
３をエッチングして、図２（ｂ）に示す様に、絶縁膜１
３に円形の開口１３ａを形成すると同時に、後に行うダ
イシングを容易にするためにダイシング領域の絶縁膜１
３を除去する。
ず）を塗布し、このレジストのうちでＰＮ接合を形成す
べき円形の領域上と格子状のダイシング領域上とに開口
を形成する。そして、レジストをマスクにして絶縁膜１
３をエッチングして、図２（ｂ）に示す様に、絶縁膜１
３に円形の開口１３ａを形成すると同時に、後に行うダ
イシングを容易にするためにダイシング領域の絶縁膜１
３を除去する。
【００１８】その後、レジストを除去してから、絶縁膜
１３をマスクにしてＮ型の不純物とＰ型の不純物とをエ
ピタキシャル層１２中にイオン注入し、更に熱処理によ
って不純物を拡散させて、Ｎ+ 型の拡散層１４とＰ+ 型
の拡散層１５とから成るＰＮ接合型のダイオード１６を
形成する。なお、拡散層１４、１５はダイシング領域に
も同時に形成される。
１３をマスクにしてＮ型の不純物とＰ型の不純物とをエ
ピタキシャル層１２中にイオン注入し、更に熱処理によ
って不純物を拡散させて、Ｎ+ 型の拡散層１４とＰ+ 型
の拡散層１５とから成るＰＮ接合型のダイオード１６を
形成する。なお、拡散層１４、１５はダイシング領域に
も同時に形成される。
【００１９】次に、Ａｌ膜を全面に蒸着させ、このＡｌ
膜上にレジスト（図示せず）を塗布する。そして、チッ
プの中央部に位置する円形の電極のパターンと、チップ
のコーナ部に位置するＬ字形のダイシング用位置決めマ
ークのパターンとに、レジストを加工する。
膜上にレジスト（図示せず）を塗布する。そして、チッ
プの中央部に位置する円形の電極のパターンと、チップ
のコーナ部に位置するＬ字形のダイシング用位置決めマ
ークのパターンとに、レジストを加工する。
【００２０】その後、レジストをマスクにしてＡｌ膜を
エッチングして、図２（ｃ）に示す様に、Ａｌ膜から成
る電極１７ａ及びダイシング用位置決めマーク１７ｂを
形成して、可変容量ダイオード１８を完成させる。そし
て、半導体基板１１をダイシング領域でダイシングし
て、図１に示す様に、可変容量ダイオード１８を四角形
のチップ１９毎に分割する。
エッチングして、図２（ｃ）に示す様に、Ａｌ膜から成
る電極１７ａ及びダイシング用位置決めマーク１７ｂを
形成して、可変容量ダイオード１８を完成させる。そし
て、半導体基板１１をダイシング領域でダイシングし
て、図１に示す様に、可変容量ダイオード１８を四角形
のチップ１９毎に分割する。
【００２１】この可変容量ダイオード１８では、チップ
１９のコーナ部に形成されているダイシング用位置決め
マーク１７ｂがＬ字形であるので、このダイシング用位
置決めマーク１７ｂの端縁の認識が容易になる様にその
辺を長くしても、チップ１９の中央部に形成されている
円形の電極１７ａとダイシング用位置決めマーク１７ｂ
との間の距離を確保することができる。しかし、ダイシ
ング用位置決めマーク１７ｂは、必ずしもＬ字形でなく
てもよく、例えば正方形でもよい。
１９のコーナ部に形成されているダイシング用位置決め
マーク１７ｂがＬ字形であるので、このダイシング用位
置決めマーク１７ｂの端縁の認識が容易になる様にその
辺を長くしても、チップ１９の中央部に形成されている
円形の電極１７ａとダイシング用位置決めマーク１７ｂ
との間の距離を確保することができる。しかし、ダイシ
ング用位置決めマーク１７ｂは、必ずしもＬ字形でなく
てもよく、例えば正方形でもよい。
【００２２】なお、以上の実施形態はＰＮ接合型の可変
容量ダイオードに本願の発明を適用したものであるが、
本願の発明はショットキ接合型の可変容量ダイオードに
も適用することができる。
容量ダイオードに本願の発明を適用したものであるが、
本願の発明はショットキ接合型の可変容量ダイオードに
も適用することができる。
【００２３】
【発明の効果】本願の発明による可変容量ダイオードで
は、電極に対するボンディングに際して位置決め余裕が
全体として大きくて歩留りが高いにも拘らず、高い位置
決め精度でダイシングを行うことができるので、チップ
の寸法が小さくても、完全に自動化されたダイシングを
行うことができる。
は、電極に対するボンディングに際して位置決め余裕が
全体として大きくて歩留りが高いにも拘らず、高い位置
決め精度でダイシングを行うことができるので、チップ
の寸法が小さくても、完全に自動化されたダイシングを
行うことができる。
【００２４】また、電極とダイシング用位置決めマーク
とが同一層の導電膜で形成されていれば、工程を増加さ
せることなくダイシング用位置決めマークを形成するこ
とができるので、コストを増大させることなく、完全に
自動化されたダイシングを行うことができる。
とが同一層の導電膜で形成されていれば、工程を増加さ
せることなくダイシング用位置決めマークを形成するこ
とができるので、コストを増大させることなく、完全に
自動化されたダイシングを行うことができる。
【００２５】また、電極がチップの中央部に位置してい
て、ダイシング用位置決めマークがチップのコーナ部に
位置していれば、チップの寸法が小さくても電極とダイ
シング用位置決めマークとを同一層の導電膜で形成する
ことできるので、チップの寸法が小さくても、コストを
増大させることなく、完全に自動化されたダイシングを
行うことができる。
て、ダイシング用位置決めマークがチップのコーナ部に
位置していれば、チップの寸法が小さくても電極とダイ
シング用位置決めマークとを同一層の導電膜で形成する
ことできるので、チップの寸法が小さくても、コストを
増大させることなく、完全に自動化されたダイシングを
行うことができる。
【図１】本願の発明の一実施形態の平面図である。
【図２】一実施形態の製造方法を工程順に示しており、
図１のＩＩ−ＩＩ線に沿う位置における側断面図であ
る。
図１のＩＩ−ＩＩ線に沿う位置における側断面図であ
る。
１７ａ 電極 １７ｂ ダイシング用
位置決めマーク １８ 可変容量ダイオード １９ チップ
位置決めマーク １８ 可変容量ダイオード １９ チップ
Claims (3)
- 【請求項１】 外部リード端子に電気的に接続されるべ
き円形の電極と、 多角形のダイシング用位置決めマークとを具備すること
を特徴とする可変容量ダイオード。 - 【請求項２】 前記電極と前記ダイシング用位置決めマ
ークとが同一層の導電膜で形成されていることを特徴と
する請求項１記載の可変容量ダイオード。 - 【請求項３】 前記電極がチップの中央部に位置してお
り、 前記ダイシング用位置決めマークが前記チップのコーナ
部に位置していることを特徴とする請求項２記載の可変
容量ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9461897A JPH10275919A (ja) | 1997-03-28 | 1997-03-28 | 可変容量ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9461897A JPH10275919A (ja) | 1997-03-28 | 1997-03-28 | 可変容量ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275919A true JPH10275919A (ja) | 1998-10-13 |
Family
ID=14115255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9461897A Pending JPH10275919A (ja) | 1997-03-28 | 1997-03-28 | 可変容量ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275919A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260733A (ja) * | 1999-03-11 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1997
- 1997-03-28 JP JP9461897A patent/JPH10275919A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260733A (ja) * | 1999-03-11 | 2000-09-22 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US6303470B1 (en) | 1999-03-11 | 2001-10-16 | Oki Electric Industry Co., Ltd. | Semiconductor wafer and method for manufacturing semiconductor devices |
| US6590274B2 (en) | 1999-03-11 | 2003-07-08 | Oki Electric Industry Co., Ltd. | Semiconductor wafer and method for manufacturing semiconductor devices |
| US6893943B2 (en) | 1999-03-11 | 2005-05-17 | Oki Electric Industry Co., Ltd. | Method of dividing a semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0182032B1 (en) | SoI semiconductor device and method for producing it | |
| JP6547932B2 (ja) | チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器 | |
| US20010023947A1 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| US8946877B2 (en) | Semiconductor package including cap | |
| US4524376A (en) | Corrugated semiconductor device | |
| KR920003438B1 (ko) | 샌드위치된 산화 실리콘층과 질화 실리콘층을 갖는 프로그램 가능 접속패드 | |
| EP0646960B1 (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| JPH10275919A (ja) | 可変容量ダイオード | |
| KR100205018B1 (ko) | 이종접합 트랜지스터의 베이스층을 이용한 커패시터의제조방법 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| US20200251468A1 (en) | Metal-Oxide-Semiconductor Device | |
| KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
| JP2737654B2 (ja) | 集積回路の製造方法 | |
| KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
| JP2757872B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6244430B2 (ja) | ||
| EP1134809A2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilivered base | |
| CN116209353A (zh) | 电容结构及其形成方法、半导体结构及其形成方法 | |
| JP2005340484A (ja) | 半導体装置及びその製造方法 | |
| JPS6153856B2 (ja) | ||
| US5323056A (en) | Bipolar transistor with a particular emitter structure | |
| JP2006501642A (ja) | 半導体装置の製造方法とこの方法により得られる半導体装置 | |
| JP3070705B2 (ja) | 半導体装置 | |
| JPS6134971A (ja) | 半導体装置 | |
| KR100216736B1 (ko) | 캐소드 공통 및 애노드 공통 병렬 다이오드 및 다이오드 모듈 제조방법 |