JPH10275094A - Program evaluation system - Google Patents

Program evaluation system

Info

Publication number
JPH10275094A
JPH10275094A JP9080486A JP8048697A JPH10275094A JP H10275094 A JPH10275094 A JP H10275094A JP 9080486 A JP9080486 A JP 9080486A JP 8048697 A JP8048697 A JP 8048697A JP H10275094 A JPH10275094 A JP H10275094A
Authority
JP
Japan
Prior art keywords
test
evaluation
unit
information
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9080486A
Other languages
Japanese (ja)
Other versions
JP3357567B2 (en
Inventor
Yuzo Bessho
雄三 別所
Kazuhiro Hirota
和洋 広田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP08048697A priority Critical patent/JP3357567B2/en
Publication of JPH10275094A publication Critical patent/JPH10275094A/en
Application granted granted Critical
Publication of JP3357567B2 publication Critical patent/JP3357567B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To restart an evaluation test at a time when the test is once interrupted without executing the test items again from the first one in a second test mode after the test is discontinued by loading the execution information on the test into a test device when the second test is executed. SOLUTION: When a test discontinuation instruction is given from an input means 1 by some reason, an execution situation acquisition part 22 of a retesting execution part 21 acquires the program execution situation from an emulation memory part 28. Then an execution situation store part 24 of the part 21 stores the acquired data in a storage means 25 as the execution information. When a retesting execution instruction is given from the means 1, an execution situation loading part 23 of the part 21 reads the program execution situation out of the means 25 and loads it into the part 28. A host computer 4 controls a test device 26 to execute a program to be evaluated and starts again a test at a time when the test is once interrupted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、機器制御を行う
マイクロコンピュータの組み込み型プログラムの評価を
行うプログラム評価システムに関するものである。特
に、評価対象プログラムが使用するメモリ上の入力情報
及び出力情報に着目した評価試験の実施方法と評価試験
の自動実行可能なプログラム評価システムに関するもの
である。
[0001] 1. Field of the Invention [0002] The present invention relates to a program evaluation system for evaluating a built-in program of a microcomputer for controlling devices. In particular, the present invention relates to a method of performing an evaluation test focusing on input information and output information on a memory used by an evaluation target program, and a program evaluation system capable of automatically executing an evaluation test.

【0002】[0002]

【従来の技術】従来のプログラム評価システムについて
説明する。例えば、特開平6−161824号公報で
は、マイクロコンピュータのピンに対する入出力信号を
発生、及びトレースする専用の評価システムを用いて、
入力デバイスを操作した時に生じる信号パターンを評価
システム本体で発生させ、その結果として生じる出力信
号をトレースして、期待値と比較することにより、実際
に周辺デバイスを操作又は目視による動作確認を行うこ
となく試験を自動的に実行している。
2. Description of the Related Art A conventional program evaluation system will be described. For example, JP-A-6-161824 discloses a dedicated evaluation system for generating and tracing input / output signals to / from a pin of a microcomputer,
Actually operate peripheral devices or visually confirm operation by tracing signal patterns generated when operating input devices in the evaluation system main body, tracing the resulting output signals and comparing with expected values The test is running automatically.

【0003】このような従来のプログラム評価システム
は、プログラムの開始から終了までの一連の動作を確認
する試験(複数の試験項目からなる試験)などを行う場
合、試験を中断した際には試験項目の初めからやり直す
ことにより再試験を実行していた。
[0003] Such a conventional program evaluation system performs a test (a test consisting of a plurality of test items) for confirming a series of operations from the start to the end of a program. A retest was performed by starting over from the beginning.

【0004】また、特開昭64−58027号公報で
は、中断時のレジスタ内容をメモリに記憶、表示する機
能により中断時の実行状態の確認のみが行われていた。
In Japanese Patent Application Laid-Open No. 64-58027, only the execution state at the time of interruption is confirmed by the function of storing and displaying the register contents at the time of interruption in a memory.

【0005】さらに、評価対象プログラムの変数値を評
価するだけでなく、その変数値の範囲を評価するプログ
ラム評価システムとしては、特開平6−148283号
公報に示すように、メモリ評価パターンのアドレススキ
ャン範囲を指定し、指定された範囲のデータを表示する
メモリテスタによって実現し、評価試験実施者は表示さ
れたデータを目視により評価していた。
Further, as a program evaluation system which not only evaluates a variable value of a program to be evaluated but also evaluates a range of the variable value, as disclosed in Japanese Patent Application Laid-Open No. 6-148283, an address scan of a memory evaluation pattern is performed. This is realized by a memory tester that specifies a range and displays data in the specified range, and the evaluation tester visually evaluates the displayed data.

【0006】[0006]

【発明が解決しようとする課題】上述したような従来の
プログラム評価システムでは、プログラムの開始から終
了までの試験を行うような複数の試験項目から構成され
るテストシーケンスなどの試験を中断した場合、中断し
た以降の試験項目を行うには、再びテスト項目の初めか
ら実施しなければならないため、無駄な評価時間が発生
してしまうという問題点があった。
In the above-described conventional program evaluation system, when a test such as a test sequence including a plurality of test items for performing a test from the start to the end of the program is interrupted, In order to perform the test items after the interruption, the test items must be performed again from the beginning of the test items, so that there is a problem that unnecessary evaluation time is generated.

【0007】また、他の従来のプログラム評価システム
は、試験中断時のレジスタ内容をメモリに記憶し、表示
する機能は持っているが、この情報を試験の再実行に利
用することができないという問題点があった。
Another conventional program evaluation system has a function of storing and displaying register contents at the time of test interruption in a memory, but this information cannot be used for re-execution of a test. There was a point.

【0008】さらに、他の従来のプログラム評価システ
ムは、試験の期待値として評価対象プログラムの変数値
を評価することができるが、変数値の範囲の評価につい
てはデータ表示機能により目視によってのみ行われてい
るため、評価ミスが発生しやすいという問題点があっ
た。
Further, another conventional program evaluation system can evaluate a variable value of a program to be evaluated as an expected value of a test, but evaluation of a range of the variable value is performed only visually by a data display function. Therefore, there is a problem that evaluation errors are likely to occur.

【0009】この発明は、前述した問題点を解決するた
めになされたもので、試験を途中で中止した後の再試験
実行において、試験項目を初めから行うのではなく、試
験中断時点以降からの試験を行うことができるプログラ
ム評価システムを得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem. In performing a retest after a test is stopped halfway, the test items are not executed from the beginning but from the time of the test interruption. The purpose is to obtain a program evaluation system that can perform tests.

【0010】また、この発明は、評価対象プログラムの
変数値の評価だけでなく、変数値の範囲の評価を行うこ
とができるプログラム評価システムを得ることを目的と
する。
Another object of the present invention is to provide a program evaluation system capable of evaluating not only the variable values of a program to be evaluated but also the range of the variable values.

【0011】[0011]

【課題を解決するための手段】この発明に係るプログラ
ム評価システムは、ホストコンピュータからの疑似的な
入力情報に基づいて、試験装置に格納された評価対象プ
ログラムのエミュレーション動作を実行し、結果を出力
情報として取得することによりプログラムの評価試験を
行うプログラム評価システムにおいて、前記ホストコン
ピュータは、評価試験を実行するための疑似的な入出力
情報を記述したテストケースを複数記述したテストケー
ス群から指定されたテストケースを解析するテストケー
ス解析部と、前記指定されたテストケースの疑似的な入
出力情報を受け取り前記試験装置を制御する試験装置制
御部と、評価試験中断時にその中断時の実行情報を取得
し、評価試験再実行時に前記中断時の実行情報を前記試
験装置にロードする再試験実行部とを備えたものであ
る。
A program evaluation system according to the present invention executes an emulation operation of an evaluation target program stored in a test apparatus based on pseudo input information from a host computer, and outputs a result. In a program evaluation system for performing a program evaluation test by acquiring as information, the host computer is designated from a test case group describing a plurality of test cases describing pseudo input / output information for executing the evaluation test. A test case analysis unit that analyzes the test case, a test device control unit that receives the pseudo input / output information of the specified test case, and controls the test device, and executes execution information at the time of interruption of the evaluation test. And loading the execution information at the time of interruption into the test apparatus when re-executing the evaluation test. It is obtained by a re-test execution unit.

【0012】また、この発明に係るプログラム評価シス
テムは、前記再試験実行部が、評価試験中断時にその中
断時の実行情報を取得する実行状況取得部と、前記実行
情報を実行情報記憶手段に格納する実行状況格納部と、
評価試験再実行時に前記格納された中断時の実行情報を
前記試験装置にロードする実行状況ロード部とを含み、
評価試験再実行時には評価試験中断時以降の試験項目か
ら行うものである。
Further, in the program evaluation system according to the present invention, when the evaluation test is interrupted, the retest execution unit obtains execution information at the time of interruption of the evaluation test, and stores the execution information in execution information storage means. An execution status storage unit,
An execution status loading unit that loads the stored execution information at the time of interruption when the evaluation test is re-executed.
When the evaluation test is re-executed, the test items are performed from the test items after the evaluation test was interrupted.

【0013】また、この発明に係るプログラム評価シス
テムは、前記試験装置が、前記ホストコンピュータと通
信を行うホストコンピュータ通信I/Fと、前記評価対
象プログラムを格納するエミュレーションメモリ部とを
含むものである。
Further, in the program evaluation system according to the present invention, the test apparatus includes a host computer communication I / F for communicating with the host computer, and an emulation memory unit for storing the evaluation target program.

【0014】また、この発明に係るプログラム評価シス
テムは、前記試験装置を、対象とするマイクロコンピュ
ータのICEとしたものである。
Further, in the program evaluation system according to the present invention, the test device is an ICE of a target microcomputer.

【0015】また、この発明に係るプログラム評価シス
テムは、前記ホストコンピュータが、さらに、前記試験
装置を制御して取得した出力情報の範囲と前記指定され
たテストケースに記述された期待値の範囲とを比較して
評価試験の合否を判定する試験結果範囲判定部を備えた
ものである。
Further, in the program evaluation system according to the present invention, the host computer may further control a range of the output information acquired by controlling the test apparatus and a range of an expected value described in the specified test case. And a test result range judging unit for judging pass / fail of the evaluation test.

【0016】また、この発明に係るプログラム評価シス
テムは、前記ホストコンピュータが、さらに、前記指定
されたテストケースに記述されたトレースタイミングに
基づいて割込みを発生し、その時のトレース情報を取得
してレポートするデータトレース部を備えたものであ
る。
In the program evaluation system according to the present invention, the host computer may further generate an interrupt based on a trace timing described in the specified test case, acquire trace information at that time, and report It has a data trace unit to perform.

【0017】また、この発明に係るプログラム評価シス
テムは、前記データトレース部が、前記指定されたテス
トケースに記述された出力情報のトレースタイミングに
基づいて割込みを発生する割込み制御部と、割込み発生
時にトレースしたデータを取得するデータ取得部と、前
記トレースしたデータをトレース情報としてトレース情
報記憶手段に格納するデータ格納部と、前記格納された
トレース情報をレポートするデータレポート部とを含む
ものである。
Further, in the program evaluation system according to the present invention, the data trace unit may include an interrupt control unit that generates an interrupt based on a trace timing of output information described in the specified test case, A data acquisition unit for acquiring traced data; a data storage unit for storing the traced data as trace information in a trace information storage unit; and a data report unit for reporting the stored trace information.

【0018】また、この発明に係るプログラム評価シス
テムは、前記ホストコンピュータが、さらに、前記試験
装置を制御して取得した出力情報と前記指定されたテス
トケースに記述された期待値とを比較して評価試験を行
う試験結果判定部と、前記評価試験の結果を試験履歴と
して作成蓄積し、この蓄積した試験履歴を必要に応じて
レポートする試験履歴情報生成部とを備えたものであ
る。
Further, in the program evaluation system according to the present invention, the host computer further compares the output information obtained by controlling the test apparatus with an expected value described in the specified test case. A test result determination unit for performing an evaluation test; and a test history information generation unit for generating and accumulating the results of the evaluation test as a test history, and reporting the accumulated test history as necessary.

【0019】さらに、この発明に係るプログラム評価シ
ステムは、前記試験履歴情報生成部が、前記評価試験の
結果を試験履歴として作成する試験履歴作成部と、前記
作成した試験履歴を格納する試験履歴格納部と、前記格
納した試験履歴をレポートする試験履歴レポート部とを
含むものである。
Further, in the program evaluation system according to the present invention, the test history information generating section generates a test history as a test history based on a result of the evaluation test, and a test history storage for storing the generated test history. And a test history report section for reporting the stored test history.

【0020】[0020]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.この発明の実施の形態1に係るプログラ
ム評価システムの構成について図1を参照しながら説明
する。図1は、この発明の実施の形態1の構成を示すブ
ロック図である。なお、各図中、同一符号は同一又は相
当部分を示す。
Embodiment 1 FIG. The configuration of the program evaluation system according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of the first embodiment of the present invention. In the drawings, the same reference numerals indicate the same or corresponding parts.

【0021】図1において、1は入力手段、2は表示手
段、3はプリンタである。入力手段1は、入力情報の変
更タイミングや変更アドレス、変更値、出力情報の取得
タイミング、参照アドレス、期待値、メモリサイズが記
述された後述するテストケース群や実行すべきテストケ
ースの組合せと実行回数を入力する。また、表示手段2
は、後述するホストコンピュータから評価試験の実行結
果を表示する。さらに、プリンタ3は、評価試験の結果
に関する情報を出力する。
In FIG. 1, reference numeral 1 denotes input means, 2 denotes display means, and 3 denotes a printer. The input unit 1 executes a combination and execution of a test case group described below in which input information change timing, change address, change value, output information acquisition timing, reference address, expected value, and memory size are described, and a test case to be executed. Enter the number of times. Display means 2
Displays the execution result of the evaluation test from the host computer described later. Further, the printer 3 outputs information on the result of the evaluation test.

【0022】また、同図において、4はホストコンピュ
ータ、5はテストケース群、6はテストケース解析部、
7は試験結果判定部、8は試験結果範囲判定部である。
テストケース群5は、評価試験の入力に相当する入力情
報のメモリ変更タイミング、変更アドレスと変更値、そ
の入力により発生する出力に相当する出力情報の取得タ
イミングと参照アドレス、期待値の組、メモリサイズか
らなるテストケースを複数記述したものである。テスト
ケース解析部6は、テストケース群5から指定されたテ
ストケースを解析し、評価試験の実行を制御する。ま
た、試験結果判定部7は、後述する評価対象機器のメモ
リから、後述する試験装置を制御して取得した出力情報
と、テストケースに記述された期待値を受け取り、両者
を比較することによってテストの合否を判定する。さら
に、試験結果範囲判定部8は、評価値だけでなく結果デ
ータの値の範囲を判定する。
In the same figure, 4 is a host computer, 5 is a test case group, 6 is a test case analysis unit,
Reference numeral 7 denotes a test result determination unit, and reference numeral 8 denotes a test result range determination unit.
The test case group 5 includes a set of a memory change timing of input information corresponding to an input of an evaluation test, a change address and a change value, an acquisition timing and a reference address of output information corresponding to an output generated by the input, an expected value, and a memory. Describes a plurality of test cases consisting of sizes. The test case analysis unit 6 analyzes a test case specified from the test case group 5 and controls execution of an evaluation test. The test result determination unit 7 receives output information obtained by controlling a test device described later and an expected value described in a test case from a memory of an evaluation target device described later, and compares the two by comparing the two. Is determined. Further, the test result range determination unit 8 determines not only the evaluation value but also the value range of the result data.

【0023】また、同図において、9は試験履歴情報生
成部、10は試験履歴作成部、11は試験履歴格納部、
12は試験履歴レポート部である。試験履歴作成部10
は、試験結果判定部7または試験結果範囲判定部8によ
って判定された結果を取得し、試験実施日時や試験結果
をまとめた試験履歴情報として作成する。また、試験履
歴格納部11は、作成した試験履歴情報を格納する。さ
らに、試験履歴レポート部12は、蓄積された試験履歴
情報からバグの収束レポートや過去の試験履歴の表示を
行う。
In the same figure, 9 is a test history information generation unit, 10 is a test history creation unit, 11 is a test history storage unit,
Reference numeral 12 denotes a test history report section. Test history creation unit 10
Acquires the result determined by the test result determination unit 7 or the test result range determination unit 8 and creates test history information that summarizes the test execution date and time and the test result. The test history storage unit 11 stores the created test history information. Further, the test history report unit 12 displays a convergence report of a bug or a past test history from the accumulated test history information.

【0024】また、同図において、13は記憶手段、1
4は試験装置制御部である。記憶手段13は、試験履歴
格納部11により試験履歴情報を蓄積する。試験装置制
御部14は、テストケース解析部6から、入力情報変更
のためのタイミング、アドレス、変更値、出力情報取得
のためのタイミングとアドレス、期待値、メモリサイズ
を受け取り、後述する試験装置を制御する。
In FIG. 1, reference numeral 13 denotes storage means,
Reference numeral 4 denotes a test device control unit. The storage unit 13 stores test history information in the test history storage unit 11. The test apparatus control unit 14 receives from the test case analysis unit 6 the timing for changing the input information, the address, the changed value, the timing and address for obtaining the output information, the expected value, and the memory size. Control.

【0025】また、同図において、15はデータトレー
ス部、16は割込み制御部、17はデータ取得部、18
はデータレポート部、19はデータ格納部、20は記憶
手段である。割込み制御部16は、指定した評価対象プ
ログラムの変数やラベルを一定時間毎にトレースする。
データ取得部17は、割込み発生時にトレース情報を取
得する。また、データレポート部18は、取得したトレ
ース情報から平均値や最大値、最小値などをレポートす
る。データ格納部19は、取得したトレース情報を格納
する。さらに、記憶手段20は、トレース情報を格納す
る。
In the same figure, 15 is a data trace unit, 16 is an interrupt control unit, 17 is a data acquisition unit, 18
Denotes a data report unit, 19 denotes a data storage unit, and 20 denotes a storage unit. The interrupt control unit 16 traces variables and labels of the specified evaluation target program at regular intervals.
The data acquisition unit 17 acquires trace information when an interrupt occurs. The data report unit 18 reports an average value, a maximum value, a minimum value, and the like from the acquired trace information. The data storage unit 19 stores the acquired trace information. Further, the storage unit 20 stores the trace information.

【0026】また、同図において、21は再試験実行
部、22は実行状況取得部、23は実行状況ロード部、
24は実行状況格納部、25は記憶手段である。実行状
況取得部22は、試験中断時に中断時の実行状態(メモ
リやレジスタの内容)を保持する。また、実行状況ロー
ド部23は、試験再実行時に試験中断時の情報を後述す
るエミュレーションメモリ部にロードする。実行状況格
納部24は、実行状況を格納する。さらに、記憶手段2
5は、実行状況を実行情報として格納する。
In the same figure, reference numeral 21 denotes a retest execution unit, 22 denotes an execution status acquisition unit, 23 denotes an execution status loading unit,
24 is an execution status storage unit, and 25 is a storage unit. The execution status acquisition unit 22 holds the execution status (memory and register contents) at the time of interruption of the test. Further, the execution status loading unit 23 loads information at the time of test interruption into an emulation memory unit to be described later when the test is re-executed. The execution status storage unit 24 stores the execution status. Further, storage means 2
5 stores the execution status as execution information.

【0027】また、同図において、26は後述する評価
対象機器に接続された試験装置、27はホストコンピュ
ータ通信I/F、28はエミュレーションメモリ部であ
る。ホストコンピュータ通信I/F27は、ホストコン
ピュータ4と通信を行う。エミュレーションメモリ部2
8は、後述する評価対象機器中にある評価対象プログラ
ムとそのプログラムが使用する変数などを格納するメモ
リをエミュレーションする。
In FIG. 2, reference numeral 26 denotes a test device connected to a device to be described later, reference numeral 27 denotes a host computer communication I / F, and reference numeral 28 denotes an emulation memory unit. The host computer communication I / F 27 communicates with the host computer 4. Emulation memory unit 2
Reference numeral 8 emulates a memory that stores an evaluation target program and variables used by the program in an evaluation target device described later.

【0028】また、同図において、29は入力情報、3
0は出力情報、31は評価対象プログラム、32は入力
ドライバ部、33はプログラム本体部、34は出力ドラ
イバ部である。入力ドライバ部32は、後述する入力デ
バイスからの信号をプログラム本体部33で使用できる
入力情報29に変換してメモリ上に配置する。また、プ
ログラム本体部33は、プログラムの機能の本質(仕様
部分)を実現する。さらに、出力ドライバ部34は、プ
ログラム本体部33の処理結果としてメモリ上に配置さ
れた出力情報を後述する出力デバイスに出力するための
信号に変換する。
Further, in FIG.
0 is output information, 31 is an evaluation target program, 32 is an input driver unit, 33 is a program main unit, and 34 is an output driver unit. The input driver unit 32 converts a signal from an input device, which will be described later, into input information 29 that can be used by the program main unit 33 and arranges the input information 29 on a memory. The program main unit 33 implements the essence (specification part) of the function of the program. Further, the output driver unit 34 converts the output information arranged on the memory as a processing result of the program main unit 33 into a signal to be output to an output device described later.

【0029】さらに、同図において、35は評価対象機
器、36はマイクロコンピュータ、37は入力デバイ
ス、38は出力デバイスである。
Further, in the figure, reference numeral 35 denotes a device to be evaluated, 36 denotes a microcomputer, 37 denotes an input device, and 38 denotes an output device.

【0030】つぎに、この実施の形態1に係るプログラ
ム評価システムにおける作業の動作手順について図2を
参照しながら説明する。図2は、この発明の実施の形態
1における評価試験実行の再試験実行に関する動作手順
を示すフローチャートである。
Next, the operation procedure of the operation in the program evaluation system according to the first embodiment will be described with reference to FIG. FIG. 2 is a flowchart showing an operation procedure relating to the retest execution of the evaluation test execution in the first embodiment of the present invention.

【0031】まず、ステップS101において、評価試
験実施者は、評価試験の入力に相当する入力情報のメモ
リ変更タイミング、変更アドレスと変更値、その入力に
より発生する出力に相当する出力情報の取得タイミング
と参照アドレス、期待値の組、メモリサイズからなるテ
ストケース群5を、ホストコンピュータ4の入力手段1
から入力する。
First, in step S101, the evaluation test implementer determines the memory change timing of the input information corresponding to the input of the evaluation test, the change address and the change value, and the acquisition timing of the output information corresponding to the output generated by the input. A test case group 5 including a reference address, a set of expected values, and a memory size is input to the input unit 1 of the host computer 4.
Enter from.

【0032】次に、ステップS102において、ホスト
コンピュータ4は、入力されたテストケース群5を解析
する。
Next, in step S102, the host computer 4 analyzes the input test case group 5.

【0033】次に、ステップS103において、ホスト
コンピュータ4は、テストケースに基づき試験装置26
を制御してメモリ中の入力情報29の変更や出力情報3
0の照合を行い、評価試験を実行する。
Next, in step S103, the host computer 4 executes the test device 26 based on the test case.
To change the input information 29 in the memory and output information 3
The comparison of 0 is performed, and the evaluation test is executed.

【0034】次に、ステップS104において、ホスト
コンピュータ4は、何らかの事情により入力手段1から
試験中止の指示が出されたか否かを判断する。試験中止
の指示が出されない場合は処理を終了し、試験中止の指
示が出された場合には次のステップへ進む。
Next, in step S104, the host computer 4 determines whether or not an instruction to cancel the test has been issued from the input means 1 for some reason. When the instruction to stop the test is not issued, the process is terminated, and when the instruction to stop the test is issued, the process proceeds to the next step.

【0035】次に、ステップS105において、ホスト
コンピュータ4の再試験実行部21内の実行状況取得部
22は、もし、何らかの事情により入力手段1から試験
中止の指示が出された場合には、指定されたメモリサイ
ズに基づき、プログラムの実行状況をエミュレーション
メモリ部28から取得する。
Next, in step S105, if the execution status acquisition unit 22 in the retest execution unit 21 of the host computer 4 gives an instruction to stop the test from the input unit 1 for some reason, the execution status acquisition unit 22 specifies it. The program execution status is acquired from the emulation memory unit 28 based on the memory size thus set.

【0036】次に、ステップS106において、ホスト
コンピュータ4の再試験実行部21内の実行状況格納部
24は、取得したデータ(実行状況)をハードディスク
などの2次記憶装置(記憶手段)25に実行情報として
格納する。
Next, in step S106, the execution status storage unit 24 in the retest execution unit 21 of the host computer 4 executes the acquired data (execution status) in a secondary storage device (storage means) 25 such as a hard disk. Store as information.

【0037】次に、ステップS107において、ホスト
コンピュータ4は、入力手段1から試験再実行の指示が
出されたか否かを判断する。試験再実行の指示が出され
ない場合は処理を終了し、試験再実行の指示が出された
場合には次のステップへ進む。
Next, in step S107, the host computer 4 determines whether or not an instruction to re-execute the test has been issued from the input means 1. If the instruction to re-execute the test is not issued, the process ends. If the instruction to re-execute the test is issued, the process proceeds to the next step.

【0038】次に、ステップS108において、ホスト
コンピュータ4の再試験実行部21内の実行状況ロード
部23は、入力手段1から試験再実行の指示が出された
場合には、プログラムの実行状況を記憶手段25から読
み出し、エミュレーションメモリ部28上にロードす
る。
Next, in step S108, the execution status loading unit 23 in the retest execution unit 21 of the host computer 4 checks the execution status of the program when the instruction to execute the test is issued from the input unit 1. The data is read from the storage unit 25 and loaded on the emulation memory unit 28.

【0039】最後に、ステップS109において、ホス
トコンピュータ4は、試験装置26を制御して、評価対
象プログラムを実行し、再試験を開始する。
Finally, in step S109, the host computer 4 controls the test apparatus 26 to execute the program to be evaluated, and starts a retest.

【0040】この実施の形態1に係るプログラム評価シ
ステムは、入力デバイス37からの信号を処理し、結果
を出力デバイス38に出力して機器制御を行うために、
メモリ内容の参照タイミングと変更タイミングに基づい
て試験装置26に対しメモリ内容の変更と参照を指示す
るホストコンピュータ4と、試験装置26とから構成さ
れている。
The program evaluation system according to the first embodiment processes a signal from the input device 37, outputs the result to the output device 38, and performs device control.
The host computer 4 instructs the test apparatus 26 to change and refer to the memory contents based on the reference timing and the change timing of the memory contents, and the test apparatus 26.

【0041】ホストコンピュータ4は、評価試験の入力
に相当する入力情報であるメモリ変更タイミング、変更
アドレス、変更値、該入力情報からの出力である出力情
報のメモリ参照タイミングと参照アドレス、及び期待値
の組、メモリサイズを記述したテストケース群5を解析
するテストケース解析部6と、試験装置26を制御する
試験装置制御部14等とを備え、試験装置26は、ホス
トコンピュータ4との通信を行うホストコンピュータ通
信I/F27と、エミュレーションメモリ部28とを備
える。
The host computer 4 stores the memory change timing, change address, and change value as input information corresponding to the input of the evaluation test, the memory reference timing and reference address of the output information output from the input information, and the expected value. , A test case analysis unit 6 for analyzing a test case group 5 describing a memory size, a test device control unit 14 for controlling a test device 26, etc., and the test device 26 communicates with the host computer 4. A host computer communication I / F 27 for performing the operation, and an emulation memory unit 28.

【0042】エミュレーションメモリ部28は、ホスト
コンピュータ通信I/F27を介して評価対象プログラ
ム間で入出力される入出力情報29、30と、マイクロ
コンピュータ機器(評価対象機器35)の入力デバイス
37からの信号をプログラム本体部33で識別可能な入
力情報に変換してメモリ上に配置する入力ドライバ部3
2と、プログラム本体部33による処理結果を出力デバ
イス38において出力制御するための信号に変換する出
力ドライバ部34と、評価対象となるマイクロコンピュ
ータ機器のプログラム本体部33とを含む。
The emulation memory unit 28 is provided with input / output information 29 and 30 which are input and output between the programs to be evaluated via the host computer communication I / F 27 and an input device 37 of the microcomputer device (the device 35 to be evaluated). An input driver unit 3 for converting a signal into input information that can be identified by the program main unit 33 and arranging it on a memory
2, an output driver unit 34 that converts a processing result of the program main unit 33 into a signal for output control in the output device 38, and a program main unit 33 of a microcomputer device to be evaluated.

【0043】また、ホストコンピュータ4は、試験中断
時に中断時の実行状態(メモリやレジスタの内容)を保
持するための実行状況取得部22と、実行状況を格納す
るための実行状況格納部24と、試験再実行時に試験中
断時の実行情報をエミュレーションメモリ部28にロー
ドするための実行状況ロード部23とを含む再試験実行
部21をさらに備える。
The host computer 4 has an execution status acquisition unit 22 for holding the execution status (memory and register contents) when the test is interrupted, and an execution status storage unit 24 for storing the execution status. A retest execution unit 21 including an execution status loading unit 23 for loading execution information at the time of test interruption into the emulation memory unit 28 when the test is re-executed.

【0044】すなわち、この実施の形態1は、試験中断
時に中断時の実行状態(メモリやレジスタの内容)を保
持し、再試験の実行時に先に保持しておいた実行状態を
エミュレーションメモリ部28にロードすることによ
り、再試験実施時に試験項目の初めから実行する必要が
無く、試験中断時点の試験項目からの試験が可能にな
り、評価時間を短縮することができる。
That is, in the first embodiment, when the test is interrupted, the execution state (contents of memories and registers) at the time of interruption is held, and the execution state held earlier when the retest is executed is performed by the emulation memory unit 28. , It is not necessary to execute the test items from the beginning when performing the retest, the test can be started from the test item at the time of the test interruption, and the evaluation time can be shortened.

【0045】実施の形態2.この発明の実施の形態2に
係るプログラム評価システムは、上記実施の形態1の試
験装置26をICE(In Circuit Emulator)に代えた
ものである。
Embodiment 2 The program evaluation system according to the second embodiment of the present invention is obtained by replacing the test apparatus 26 of the first embodiment with an ICE (In Circuit Emulator).

【0046】この場合、ホストコンピュータ4は、入力
されたテストケース群5を解析し、ICEを制御してメ
モリ中の入力情報の変更や出力情報の照合を行い、評価
試験を実行する。これにより、評価対象機器35の操作
及び動作確認試験を市販のツールによっても実施するこ
とができる。
In this case, the host computer 4 analyzes the input test case group 5, controls the ICE to change the input information in the memory and collate the output information, and executes an evaluation test. Thereby, the operation and operation confirmation test of the evaluation target device 35 can be performed by a commercially available tool.

【0047】この実施の形態2は、試験装置26として
対象とするマイクロコンピュータのICEを使用し、試
験中断時に中断時の実行状態(メモリやレジスタの内
容)を保持し、再試験の実行時に先に保持しておいた実
行状態をエミュレーションメモリ部28にロードするこ
とにより、再試験実施時に試験項目の初めから実行する
必要が無く、試験中断時点の試験項目からの試験が可能
になる。
In the second embodiment, an ICE of a target microcomputer is used as the test apparatus 26, the execution state (memory and register contents) at the time of interruption of the test is held when the test is interrupted, and the By loading the execution state stored in the emulation memory unit 28 into the emulation memory unit 28, it is not necessary to execute the test item from the beginning when performing the retest, and the test from the test item at the time of the test interruption can be performed.

【0048】この実施の形態2によれば、試験装置26
の代わりにICEを使用することにより、入手が容易な
既存ツールによっても、試験中断時に中断時の実行状態
(メモリやレジスタの内容)を保持し、再試験実行時に
試験中断時の情報をエミュレーションメモリ部28にロ
ードすることにより、試験中断時点からの評価試験を行
うことができる。このため、柔軟性のあるプログラム評
価システムを構築することができる。
According to the second embodiment, the test device 26
By using ICE instead of, the execution state (contents of memories and registers) at the time of a test interruption is retained even when the test is interrupted, and the information at the time of the test interruption is emulated by the emulation memory at the time of retesting. By loading the data in the section 28, an evaluation test can be performed from the time of the test interruption. Therefore, a flexible program evaluation system can be constructed.

【0049】実施の形態3.この発明の実施の形態3に
係るプログラム評価システムについて図3を参照しなが
ら説明する。図3は、この発明の実施の形態3における
評価試験実行の変数値の範囲についての評価に関する動
作手順を示すフローチャートである。なお、構成は上記
実施の形態1と同様である。
Embodiment 3 A program evaluation system according to Embodiment 3 of the present invention will be described with reference to FIG. FIG. 3 is a flowchart showing an operation procedure relating to the evaluation of a variable value range of execution of an evaluation test according to Embodiment 3 of the present invention. The configuration is the same as in the first embodiment.

【0050】まず、ステップS201において、評価試
験実施者は、評価試験の入力に相当する入力情報のメモ
リ変更タイミング、変更アドレスと変更値、その入力に
より発生する出力に相当する出力情報の取得タイミング
と参照アドレス、期待値の範囲などから構成されたテス
トケースを複数記述したテストケース群5を、ホストコ
ンピュータ4の入力手段1から入力する。
First, in step S201, the evaluation tester determines the memory change timing of the input information corresponding to the input of the evaluation test, the change address and the change value, and the acquisition timing of the output information corresponding to the output generated by the input. A test case group 5 describing a plurality of test cases composed of reference addresses, expected value ranges, and the like is input from the input unit 1 of the host computer 4.

【0051】次に、ステップS202において、ホスト
コンピュータ4は、入力されたテストケース群5を解析
する。
Next, in step S202, the host computer 4 analyzes the input test case group 5.

【0052】次に、ステップS203において、ホスト
コンピュータ4は、テストケース群5に基づき試験装置
26を制御してメモリ中の入力情報29の変更を行い、
評価対象プログラムを実行する。
Next, in step S203, the host computer 4 controls the test apparatus 26 based on the test case group 5 to change the input information 29 in the memory.
Execute the program to be evaluated.

【0053】次に、ステップS204において、ホスト
コンピュータ4の試験装置制御部14は、入力により発
生した出力情報を取得タイミングと参照アドレスに基づ
いて試験装置26を制御することにより取得する。
Next, in step S204, the test apparatus control section 14 of the host computer 4 acquires the output information generated by the input by controlling the test apparatus 26 based on the acquisition timing and the reference address.

【0054】次に、ステップS205において、ホスト
コンピュータ4の試験結果範囲判定部8は、取得したデ
ータと期待値の範囲を比較することにより評価を行う。
Next, in step S205, the test result range determination section 8 of the host computer 4 performs evaluation by comparing the acquired data with the range of the expected value.

【0055】ここで行う評価としては、期待値として1
つ、または2つの値を指定し、その値の範囲と実行結果
を比較することによって行う。例えば、期待値をAとB
の範囲内として指定したとすると、評価試験の入力によ
って発生した出力情報が、この範囲内なら試験合格、そ
うでなければ試験不合格として判定される。
The evaluation performed here is as follows:
One or two values are specified, and the range is compared with the execution result. For example, if the expected values are A and B
If the output information is specified as being within the range, the output information generated by the input of the evaluation test is determined to be a test pass if the output information is within the range, otherwise the test is determined to have failed.

【0056】評価内容としては他に、範囲内の指定以外
にAとBの範囲外、Aより小さい、Aより小さいかまた
は等しい、Aと等しい、Aより大きいかまたは等しい、
Aより大きい、Aに等しくない、などの範囲指定ができ
る。
In addition to the contents of the evaluation, in addition to the specification in the range, the evaluation contents are outside the range of A and B, smaller than A, smaller than or equal to A, equal to A, larger than or equal to A,
A range can be specified, such as greater than A or not equal to A.

【0057】このように、評価試験を変数値の範囲を指
定することにより、評価対象プログラム実行時に指定し
た変数値の範囲である上限値や下限値についての評価を
行うことができる。
As described above, by specifying the range of the variable value in the evaluation test, it is possible to evaluate the upper limit value and the lower limit value which are the variable value ranges specified when the evaluation target program is executed.

【0058】この実施の形態3は、評価試験を評価対象
プログラムの変数値の範囲を指定することにより、評価
対象プログラム実行時に指定した変数値の範囲を検証す
る試験結果範囲判定部8をホストコンピュータ4に備え
たものである。
In the third embodiment, the test result range determining unit 8 for verifying the range of the variable value specified when the evaluation target program is executed by specifying the range of the variable value of the evaluation target program in the evaluation test is executed by the host computer. 4 is provided.

【0059】この実施の形態3によれば、評価試験を変
数値の範囲を指定することにより、評価対象プログラム
の指定した変数値の範囲である上限値や下限値について
の評価を行うことができる。
According to the third embodiment, by specifying the range of the variable value in the evaluation test, it is possible to evaluate the upper limit value and the lower limit value which are the specified variable value range of the evaluation target program. .

【0060】実施の形態4.この発明の実施の形態4に
係るプログラム評価システムについて図4を参照しなが
ら説明する。図4は、この発明の実施の形態4における
評価試験実行のプログラムの変数やラベルを一定時間毎
にトレースする評価に関する動作手順を示すフローチャ
ートである。なお、構成は上記実施の形態1と同様であ
る。
Embodiment 4 A program evaluation system according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 4 is a flowchart showing an operation procedure relating to an evaluation for tracing variables and labels of a program for executing an evaluation test at regular intervals according to the fourth embodiment of the present invention. The configuration is the same as in the first embodiment.

【0061】まず、ステップS301において、評価試
験実施者は、評価試験の入力に相当する入力情報のメモ
リ変更タイミング、変更アドレスと変更値、その入力に
より発生する出力に相当する出力情報をトレースするタ
イミングとトレースするアドレスなどから構成されたテ
ストケースを複数記述したテストケース群5を、ホスト
コンピュータ4の入力手段1から入力する。
First, in step S301, the evaluation tester performs a memory change timing of input information corresponding to an input of an evaluation test, a change address and a change value, and a timing of tracing output information corresponding to an output generated by the input. A test case group 5 describing a plurality of test cases composed of addresses to be traced and the like is input from the input unit 1 of the host computer 4.

【0062】次に、ステップS302において、ホスト
コンピュータ4は、入力されたテストケース群5を解析
する。
Next, in step S302, the host computer 4 analyzes the input test case group 5.

【0063】次に、ステップS303において、ホスト
コンピュータ4は、テストケース群5に基づき試験装置
26を制御してメモリ中の入力情報29の変更を行い、
評価対象プログラムを実行する。
Next, in step S303, the host computer 4 controls the test apparatus 26 based on the test case group 5 to change the input information 29 in the memory.
Execute the program to be evaluated.

【0064】次に、ステップS304において、ホスト
コンピュータ4のデータトレース部15内の割込み制御
部16は、テストケース群5で記述された出力情報のト
レースタイミングに基づいて割り込みを発生する。
Next, in step S304, the interrupt control unit 16 in the data trace unit 15 of the host computer 4 generates an interrupt based on the output information trace timing described in the test case group 5.

【0065】次に、ステップS305において、ホスト
コンピュータ4のデータトレース部15内のデータ取得
部17は、トレースするデータを取得する。
Next, in step S305, the data acquisition unit 17 in the data trace unit 15 of the host computer 4 acquires data to be traced.

【0066】トレースするタイミングとしては、時間単
位または取得する変数が評価対象プログラムによりアク
セスされる毎にトレースする単位の指定を行うことがで
きる。
The timing of tracing can be specified in units of time or in units of tracing each time a variable to be obtained is accessed by the program to be evaluated.

【0067】次に、ステップS306において、ホスト
コンピュータ4のデータトレース部15内のデータ格納
部19は、トレースしたデータをハードディスクなどの
2次記憶装置(記憶手段)20にトレース情報として格
納する。
Next, in step S306, the data storage unit 19 in the data trace unit 15 of the host computer 4 stores the traced data in a secondary storage device (storage means) 20, such as a hard disk, as trace information.

【0068】そして、ステップS307において、ホス
トコンピュータ4のデータトレース部15内のデータレ
ポート部18は、記憶手段20に格納されたトレース情
報を、表示手段2またはプリンタ3からトレースした
値、平均値、最大値、最小値の表示、印刷を行う。
Then, in step S307, the data report unit 18 in the data trace unit 15 of the host computer 4 converts the trace information stored in the storage unit 20 into a value traced from the display unit 2 or the printer 3, an average value, Display and print the maximum and minimum values.

【0069】この実施の形態4は、指定した評価対象プ
ログラムの変数やラベルを一定時間毎にトレースするた
めの割込み制御部16と、割込み発生時にデータを取得
するデータ取得部17と、取得したデータを格納するた
めのデータ格納部19と、取得したトレース情報をレポ
ートするデータレポート部18とを含むデータトレース
部15をホストコンピュータ4に備えたものである。
In the fourth embodiment, an interrupt control unit 16 for tracing variables and labels of a specified evaluation target program at regular intervals, a data acquisition unit 17 for acquiring data when an interrupt occurs, The host computer 4 is provided with a data trace unit 15 including a data storage unit 19 for storing data and a data report unit 18 for reporting acquired trace information.

【0070】この実施の形態4によれば、指定した評価
対象プログラムの変数やラベルの値を一定時間毎にトレ
ースすることにより、トレースした値の平均値や最大
値、最小値をレポートすることができる。
According to the fourth embodiment, by tracing the values of variables and labels of a specified evaluation target program at regular time intervals, it is possible to report the average value, maximum value, and minimum value of the traced values. it can.

【0071】実施の形態5.この発明の実施の形態5に
係るプログラム評価システムについて図5を参照しなが
ら説明する。図5は、この発明の実施の形態5における
評価試験実行の試験履歴作成に関する動作手順を示すフ
ローチャートである。なお、構成は上記実施の形態1と
同様である。
Embodiment 5 FIG. A program evaluation system according to Embodiment 5 of the present invention will be described with reference to FIG. FIG. 5 is a flowchart showing an operation procedure for creating a test history of execution of an evaluation test according to the fifth embodiment of the present invention. The configuration is the same as in the first embodiment.

【0072】まず、ステップS401において、評価試
験実施者は、評価試験の入力に相当する入力情報のメモ
リ変更タイミング、変更アドレスと変更値、その入力に
より発生する出力に相当する出力情報の取得タイミング
と参照アドレス、期待値の組などから構成されたテスト
ケースを複数記述したテストケース群5を、ホストコン
ピュータ4の入力手段1から入力する。
First, in step S401, the evaluation tester determines the memory change timing of the input information corresponding to the input of the evaluation test, the change address and the change value, and the acquisition timing of the output information corresponding to the output generated by the input. A test case group 5 describing a plurality of test cases composed of a set of a reference address, an expected value, and the like is input from the input unit 1 of the host computer 4.

【0073】次に、ステップS402において、ホスト
コンピュータ4は、入力されたテストケース群5を解析
する。
Next, in step S402, the host computer 4 analyzes the input test case group 5.

【0074】次に、ステップS403において、ホスト
コンピュータ4は、テストケース群5に基づき試験装置
26を制御してメモリ中の入力情報29の変更を行い、
評価対象プログラムを実行する。
Next, in step S403, the host computer 4 controls the test apparatus 26 based on the test case group 5 to change the input information 29 in the memory.
Execute the program to be evaluated.

【0075】次に、ステップS404において、ホスト
コンピュータ4の試験装置制御部14は、入力の結果発
生した出力情報をテストケース群5に記述されている取
得タイミングと参照アドレスに基づいて取得し、試験結
果判定部7又は試験結果範囲判定部8によって、テスト
ケース群5に記述された期待値と取得された出力情報と
を比較することにより評価試験を実行する。
Next, in step S404, the test apparatus controller 14 of the host computer 4 acquires the output information generated as a result of the input based on the acquisition timing and the reference address described in the test case group 5, and The evaluation test is executed by comparing the expected value described in the test case group 5 with the obtained output information by the result determination unit 7 or the test result range determination unit 8.

【0076】次に、ステップS405において、ホスト
コンピュータ4の試験履歴情報生成部9内の試験履歴作
成部10は、試験結果を試験履歴として作成する。
Next, in step S405, the test history creating section 10 in the test history information creating section 9 of the host computer 4 creates a test result as a test history.

【0077】上記試験履歴は、試験実施日時や試験合否
情報、試験内容、エラー情報(期待値、結果)が記述さ
れた情報であり、試験実行毎に試験履歴情報13が更新
(追加)され、過去に実施した試験履歴が蓄積される。
The test history is information in which date and time of test execution, test pass / fail information, test contents, and error information (expected value, result) are described. The test history information 13 is updated (added) every time the test is executed. The history of tests performed in the past is accumulated.

【0078】次に、ステップS406において、ホスト
コンピュータ4の試験履歴情報生成部9内の試験履歴格
納部11は、作成された試験履歴をハードディスクなど
の2次記憶装置(記憶手段)13に試験履歴情報として
格納する。
Next, in step S406, the test history storage unit 11 in the test history information generation unit 9 of the host computer 4 stores the created test history in the secondary storage device (storage means) 13 such as a hard disk. Store as information.

【0079】次に、ステップS407において、ホスト
コンピュータ4の試験履歴情報生成部9内の試験履歴レ
ポート部12は、格納された試験履歴情報を表示手段2
あるいはプリンタ3により表示あるいは印刷する。
Next, in step S407, the test history report unit 12 in the test history information generation unit 9 of the host computer 4 displays the stored test history information on the display unit 2.
Alternatively, it is displayed or printed by the printer 3.

【0080】従って、ステップS408〜S409にお
いて、評価試験実施者は、表示あるいは印刷された試験
結果がOKか否かを判断する。すなわち、評価試験実施
者は、試験結果を見ることにより、プログラムが正常に
動作しているかを確認することができる。もし、出力情
報が期待するものと異なっていた場合には評価対象プロ
グラムを修正する。
Therefore, in steps S408 to S409, the evaluation tester judges whether the displayed or printed test result is OK. That is, the evaluation tester can confirm whether the program is operating normally by looking at the test results. If the output information is different from the expected one, modify the evaluation target program.

【0081】このような手順を複数の試験項目に対して
繰り返して行うことでプログラムの評価試験を実行す
る。また、ここで、作成した試験実施日時を蓄積するこ
とによってバグの収束レポートや試験成績書などのドキ
ュメント作成に利用することができる。
The program evaluation test is executed by repeating such a procedure for a plurality of test items. Also, by accumulating the created test execution date and time, it can be used for creating documents such as bug convergence report and test report.

【0082】この実施の形態5は、試験実行結果を試験
履歴として作成する試験履歴作成部10と、作成した試
験履歴を格納する試験履歴格納部11と、蓄積した試験
履歴情報からバグの収束レポートや過去の試験履歴の出
力を行う試験履歴レポート部12とを含む試験履歴情報
生成部9を備えたものである。
In the fifth embodiment, a test history creating unit 10 for creating a test execution result as a test history, a test history storage unit 11 for storing the created test history, and a bug convergence report based on the accumulated test history information. And a test history information generating unit 9 including a test history report unit 12 for outputting a past test history.

【0083】この実施の形態5によれば、試験実行結果
を試験履歴として作成し、試験履歴情報を蓄積すること
により、評価対象プログラムのバグの収束レポートや過
去の試験履歴の出力(表示、印刷)を行うことができ
る。また、試験履歴出力により試験履歴情報を試験成績
書などのドキュメント作成に利用することができる。
According to the fifth embodiment, a test execution result is created as a test history, and the test history information is accumulated, so that a convergence report of a bug of the program to be evaluated and the output (display, printing) of the past test history )It can be performed. In addition, the test history information can be used to create a document such as a test report by outputting the test history.

【0084】[0084]

【発明の効果】この発明に係るプログラム評価システム
は、以上説明したとおり、ホストコンピュータからの疑
似的な入力情報に基づいて、試験装置に格納された評価
対象プログラムのエミュレーション動作を実行し、結果
を出力情報として取得することによりプログラムの評価
試験を行うプログラム評価システムにおいて、前記ホス
トコンピュータは、評価試験を実行するための疑似的な
入出力情報を記述したテストケースを複数記述したテス
トケース群から指定されたテストケースを解析するテス
トケース解析部と、前記指定されたテストケースの疑似
的な入出力情報を受け取り前記試験装置を制御する試験
装置制御部と、評価試験中断時にその中断時の実行情報
を取得し、評価試験再実行時に前記中断時の実行情報を
前記試験装置にロードする再試験実行部とを備えたの
で、再試験実施時に試験項目の初めから実行する必要が
無く、試験中断時点の試験項目からの試験ができ、評価
時間を短縮することができるという効果を奏する。
As described above, the program evaluation system according to the present invention executes the emulation operation of the evaluation target program stored in the test apparatus based on the pseudo input information from the host computer, and outputs the result. In a program evaluation system for performing a program evaluation test by acquiring as output information, the host computer specifies a test case describing a plurality of test cases describing pseudo input / output information for executing the evaluation test from a test case group describing a plurality of test cases. A test case analysis unit for analyzing the specified test case, a test device control unit for receiving the pseudo input / output information of the specified test case, and controlling the test device, and execution information at the time of suspension of the evaluation test And the execution information at the time of interruption is stored in the test apparatus when the evaluation test is re-executed. The re-test execution section that performs the re-test eliminates the need to execute the test items from the beginning when performing re-tests. Play.

【0085】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記再試験実行部が、評
価試験中断時にその中断時の実行情報を取得する実行状
況取得部と、前記実行情報を実行情報記憶手段に格納す
る実行状況格納部と、評価試験再実行時に前記格納され
た中断時の実行情報を前記試験装置にロードする実行状
況ロード部とを含み、評価試験再実行時には評価試験中
断時以降の試験項目から行うので、再試験実施時に試験
項目の初めから実行する必要が無く、試験中断時点の試
験項目からの試験ができ、評価時間を短縮することがで
きるという効果を奏する。
Further, in the program evaluation system according to the present invention, as described above, the retest execution unit obtains execution information at the time of interruption of the evaluation test when the evaluation test is interrupted, and executes the execution information. An execution status storage unit for storing in the information storage means; and an execution status loading unit for loading the stored execution information at the time of re-execution of the evaluation test into the test apparatus. Since the test is performed from the subsequent test items, it is not necessary to execute the test items from the beginning when performing the retest, and the test can be started from the test item at the time of the test interruption, and the evaluation time can be shortened.

【0086】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記試験装置が、前記ホ
ストコンピュータと通信を行うホストコンピュータ通信
I/Fと、前記評価対象プログラムを格納するエミュレ
ーションメモリ部とを含むので、再試験実施時に試験項
目の初めから実行する必要が無く、試験中断時点の試験
項目からの試験ができ、評価時間を短縮することができ
るという効果を奏する。
Further, as described above, in the program evaluation system according to the present invention, the test apparatus includes a host computer communication I / F for communicating with the host computer, and an emulation memory unit for storing the evaluation target program. Therefore, it is not necessary to execute the test item from the beginning when performing the retest, and the test can be started from the test item at the time of the test interruption, and the evaluation time can be shortened.

【0087】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記試験装置を、対象と
するマイクロコンピュータのICEとしたので、柔軟性
のあるシステムを構築することができるという効果を奏
する。
Further, as described above, the program evaluation system according to the present invention has an effect that a flexible system can be constructed because the test apparatus is an ICE of a target microcomputer. .

【0088】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記ホストコンピュータ
が、さらに、前記試験装置を制御して取得した出力情報
の範囲と前記指定されたテストケースに記述された期待
値の範囲とを比較して評価試験の合否を判定する試験結
果範囲判定部を備えたので、評価対象プログラムの変数
値の範囲について上限値や下限値の評価を行うことがで
きるという効果を奏する。
Further, in the program evaluation system according to the present invention, as described above, the host computer further controls the test apparatus to describe the range of output information and the specified test case. The test result range determination unit that compares the expected value with the range of the evaluation test to determine whether the evaluation test is successful or not has the effect that the upper limit and the lower limit of the variable value range of the evaluation target program can be evaluated. Play.

【0089】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記ホストコンピュータ
が、さらに、前記指定されたテストケースに記述された
トレースタイミングに基づいて割込みを発生し、その時
のトレース情報を取得してレポートするデータトレース
部を備えたので、トレースした変数の値、平均値、最大
値、最小値等をレポートすることができるという効果を
奏する。
In the program evaluation system according to the present invention, as described above, the host computer further generates an interrupt based on the trace timing described in the specified test case, and the trace information at that time is generated. Since the data tracing unit is provided to acquire and report the values of the variables, the value, average value, maximum value, minimum value, and the like of the traced variable can be reported.

【0090】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記データトレース部
が、前記指定されたテストケースに記述された出力情報
のトレースタイミングに基づいて割込みを発生する割込
み制御部と、割込み発生時にトレースしたデータを取得
するデータ取得部と、前記トレースしたデータをトレー
ス情報としてトレース情報記憶手段に格納するデータ格
納部と、前記格納されたトレース情報をレポートするデ
ータレポート部とを含むので、トレースした変数の値、
平均値、最大値、最小値等をレポートすることができる
という効果を奏する。
Further, in the program evaluation system according to the present invention, as described above, the data trace unit generates the interrupt based on the trace timing of the output information described in the specified test case. A data acquisition unit that acquires data traced when an interrupt occurs, a data storage unit that stores the traced data as trace information in a trace information storage unit, and a data report unit that reports the stored trace information. The value of the traced variable,
It is possible to report an average value, a maximum value, a minimum value, and the like.

【0091】また、この発明に係るプログラム評価シス
テムは、以上説明したとおり、前記ホストコンピュータ
が、さらに、前記試験装置を制御して取得した出力情報
と前記指定されたテストケースに記述された期待値とを
比較して評価試験を行う試験結果判定部と、前記評価試
験の結果を試験履歴として作成蓄積し、この蓄積した試
験履歴を必要に応じてレポートする試験履歴情報生成部
とを備えたので、評価対象プログラムのバグの収束レポ
ートや過去の試験履歴の表示を行うことができ、また、
試験成績書などのドキュメント作成に利用することがで
きるという効果を奏する。
Further, in the program evaluation system according to the present invention, as described above, the host computer further controls the test apparatus to obtain the output information and the expected value described in the specified test case. And a test history information generating unit that creates and accumulates the result of the evaluation test as a test history and reports the accumulated test history as necessary. , Reports the convergence of bugs in the target program and displays past test history,
This has the effect that it can be used to create documents such as test reports.

【0092】さらに、この発明に係るプログラム評価シ
ステムは、以上説明したとおり、前記試験履歴情報生成
部が、前記評価試験の結果を試験履歴として作成する試
験履歴作成部と、前記作成した試験履歴を格納する試験
履歴格納部と、前記格納した試験履歴をレポートする試
験履歴レポート部とを含むので、評価対象プログラムの
バグの収束レポートや過去の試験履歴の表示を行うこと
ができ、また、試験成績書などのドキュメント作成に利
用することができるという効果を奏する。
Further, as described above, in the program evaluation system according to the present invention, the test history information generating unit generates a test history based on a result of the evaluation test as a test history; Since it includes a test history storage unit for storing and a test history report unit for reporting the stored test history, it is possible to display a convergence report of a bug of a program to be evaluated and to display a past test history. This has an effect that it can be used for creating documents such as books.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1に係るプログラム評
価システムの構成を示す図である。
FIG. 1 is a diagram showing a configuration of a program evaluation system according to Embodiment 1 of the present invention.

【図2】 この発明の実施の形態1の評価試験実施の作
業手順を示すフローチャートである。
FIG. 2 is a flowchart showing a work procedure for performing an evaluation test according to the first embodiment of the present invention.

【図3】 この発明の実施の形態3の評価試験実施の作
業手順を示すフローチャートである。
FIG. 3 is a flowchart showing a work procedure for performing an evaluation test according to a third embodiment of the present invention.

【図4】 この発明の実施の形態4の評価試験実施の作
業手順を示すフローチャートである。
FIG. 4 is a flowchart showing a work procedure for performing an evaluation test according to a fourth embodiment of the present invention.

【図5】 この発明の実施の形態5の評価試験実施の作
業手順を示すフローチャートである。
FIG. 5 is a flowchart showing a work procedure for performing an evaluation test according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 入力手段、2 表示手段、3 プリンタ、4 ホス
トコンピュータ、5テストケース群、6 テストケース
解析部、7 試験結果判定部、8 試験結果範囲判定
部、9 試験履歴情報生成部、10 試験履歴作成部、
11 試験履歴格納部、12 試験履歴レポート部、1
3 記憶手段(試験履歴情報)、14試験装置制御部、
15 データトレース部、16 割込み制御部、17
データ取得部、18 データレポート部、19 データ
格納部、20 記憶手段(トレース情報)、21 再試
験実行部、22 実行状況取得部、23 実行状況ロー
ド部、24 実行状況格納部、25 記憶手段(実行情
報)、26 試験装置、27 ホストコンピュータ通信
I/F、28 エミュレーションメモリ部、29入力情
報、30 出力情報、31 評価対象プログラム、32
入力ドライバ部、33 プログラム本体部、34 出
力ドライバ部、35 評価対象機器、36 マイクロコ
ンピュータ、37 入力デバイス、38 出力デバイ
ス。
1 input means, 2 display means, 3 printer, 4 host computer, 5 test case group, 6 test case analysis section, 7 test result judgment section, 8 test result range judgment section, 9 test history information generation section, 10 test history creation Department,
11 Test history storage unit, 12 Test history report unit, 1
3 storage means (test history information), 14 test apparatus control units,
15 data trace section, 16 interrupt control section, 17
Data acquisition unit, 18 data report unit, 19 data storage unit, 20 storage means (trace information), 21 retest execution unit, 22 execution status acquisition unit, 23 execution status loading unit, 24 execution status storage unit, 25 storage unit ( Execution information), 26 test equipment, 27 host computer communication I / F, 28 emulation memory unit, 29 input information, 30 output information, 31 evaluation target program, 32
Input driver unit, 33 program main unit, 34 output driver unit, 35 evaluation target device, 36 microcomputer, 37 input device, 38 output device.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 ホストコンピュータからの疑似的な入力
情報に基づいて、試験装置に格納された評価対象プログ
ラムのエミュレーション動作を実行し、結果を出力情報
として取得することによりプログラムの評価試験を行う
プログラム評価システムにおいて、 前記ホストコンピュータは、 評価試験を実行するための疑似的な入出力情報を記述し
たテストケースを複数記述したテストケース群から指定
されたテストケースを解析するテストケース解析部と、 前記指定されたテストケースの疑似的な入出力情報を受
け取り前記試験装置を制御する試験装置制御部と、 評価試験中断時にその中断時の実行情報を取得し、評価
試験再実行時に前記中断時の実行情報を前記試験装置に
ロードする再試験実行部とを備えたことを特徴とするプ
ログラム評価システム。
1. A program for performing an emulation operation of an evaluation target program stored in a test apparatus based on pseudo input information from a host computer and acquiring a result as output information to perform an evaluation test of the program. In the evaluation system, the host computer includes: a test case analysis unit configured to analyze a specified test case from a test case group describing a plurality of test cases describing pseudo input / output information for executing an evaluation test; A test apparatus control unit that receives pseudo input / output information of a specified test case and controls the test apparatus; and acquires execution information at the time of interruption of the evaluation test, and executes the interruption at the time of re-execution of the evaluation test. And a retest execution unit for loading information into the test apparatus. System.
【請求項2】 前記再試験実行部は、 評価試験中断時にその中断時の実行情報を取得する実行
状況取得部と、 前記実行情報を実行情報記憶手段に格納する実行状況格
納部と、 評価試験再実行時に前記格納された中断時の実行情報を
前記試験装置にロードする実行状況ロード部とを含み、 評価試験再実行時には評価試験中断時以降の試験項目か
ら行うことを特徴とする請求項1記載のプログラム評価
システム。
2. An execution status acquisition unit that acquires execution information at the time of interruption of an evaluation test, an execution status storage unit that stores the execution information in execution information storage means, and an evaluation test. 2. An execution status loading section for loading the stored execution information at the time of re-execution into the test apparatus, wherein the re-execution of the evaluation test is performed from the test items after the interruption of the evaluation test. The described program evaluation system.
【請求項3】 前記試験装置は、 前記ホストコンピュータと通信を行うホストコンピュー
タ通信I/Fと、 前記評価対象プログラムを格納するエミュレーションメ
モリ部とを含むことを特徴とする請求項2記載のプログ
ラム評価システム。
3. The program evaluation according to claim 2, wherein the test apparatus includes a host computer communication I / F that communicates with the host computer, and an emulation memory unit that stores the evaluation target program. system.
【請求項4】 前記試験装置は、対象とするマイクロコ
ンピュータのICEであることを特徴とする請求項1記
載のプログラム評価システム。
4. The program evaluation system according to claim 1, wherein the test device is an ICE of a target microcomputer.
【請求項5】 前記ホストコンピュータは、さらに、 前記試験装置を制御して取得した出力情報の範囲と前記
指定されたテストケースに記述された期待値の範囲とを
比較して評価試験の合否を判定する試験結果範囲判定部
を備えたことを特徴とする請求項1又は4記載のプログ
ラム評価システム。
5. The host computer further compares a range of output information acquired by controlling the test apparatus with a range of expected values described in the specified test case to determine whether the evaluation test is successful or not. The program evaluation system according to claim 1, further comprising a test result range determination unit for determining.
【請求項6】 前記ホストコンピュータは、さらに、 前記指定されたテストケースに記述されたトレースタイ
ミングに基づいて割込みを発生し、その時のトレース情
報を取得してレポートするデータトレース部を備えたこ
とを特徴とする請求項1又は4記載のプログラム評価シ
ステム。
6. The host computer further includes a data trace unit that generates an interrupt based on a trace timing described in the designated test case, and acquires and reports the trace information at that time. The program evaluation system according to claim 1 or 4, wherein:
【請求項7】 前記データトレース部は、 前記指定されたテストケースに記述された出力情報のト
レースタイミングに基づいて割込みを発生する割込み制
御部と、 割込み発生時にトレースしたデータを取得するデータ取
得部と、 前記トレースしたデータをトレース情報としてトレース
情報記憶手段に格納するデータ格納部と、 前記格納されたトレース情報をレポートするデータレポ
ート部とを含むことを特徴とする請求項6記載のプログ
ラム評価システム。
7. The data trace unit includes: an interrupt control unit configured to generate an interrupt based on a trace timing of output information described in the designated test case; and a data acquisition unit configured to acquire data traced when the interrupt occurs. The program evaluation system according to claim 6, further comprising: a data storage unit that stores the traced data as trace information in a trace information storage unit; and a data report unit that reports the stored trace information. .
【請求項8】 前記ホストコンピュータは、さらに、 前記試験装置を制御して取得した出力情報と前記指定さ
れたテストケースに記述された期待値とを比較して評価
試験を行う試験結果判定部と、 前記評価試験の結果を試験履歴として作成蓄積し、この
蓄積した試験履歴を必要に応じてレポートする試験履歴
情報生成部とを備えたことを特徴とする請求項1又は4
記載のプログラム評価システム。
8. The host computer further includes: a test result determination unit that compares an output information obtained by controlling the test apparatus with an expected value described in the specified test case to perform an evaluation test. And a test history information generating unit that creates and accumulates the result of the evaluation test as a test history, and reports the accumulated test history as needed.
The described program evaluation system.
【請求項9】 前記試験履歴情報生成部は、 前記評価試験の結果を試験履歴として作成する試験履歴
作成部と、 前記作成した試験履歴を格納する試験履歴格納部と、 前記格納した試験履歴をレポートする試験履歴レポート
部とを含むことを特徴とする請求項8記載のプログラム
評価システム。
9. The test history information generation unit, a test history creation unit that creates a result of the evaluation test as a test history, a test history storage unit that stores the created test history, and the stored test history 9. The program evaluation system according to claim 8, further comprising: a test history report section for reporting.
JP08048697A 1997-03-31 1997-03-31 Program evaluation system Expired - Fee Related JP3357567B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08048697A JP3357567B2 (en) 1997-03-31 1997-03-31 Program evaluation system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08048697A JP3357567B2 (en) 1997-03-31 1997-03-31 Program evaluation system

Publications (2)

Publication Number Publication Date
JPH10275094A true JPH10275094A (en) 1998-10-13
JP3357567B2 JP3357567B2 (en) 2002-12-16

Family

ID=13719630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08048697A Expired - Fee Related JP3357567B2 (en) 1997-03-31 1997-03-31 Program evaluation system

Country Status (1)

Country Link
JP (1) JP3357567B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013097580A (en) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp Dynamic analysis device, dynamic analysis system, dynamic analysis method and program
US8914675B2 (en) 2011-08-22 2014-12-16 International Business Machines Corporation Creating data for playing back transactions
JP2019532429A (en) * 2016-11-02 2019-11-07 日立オートモティブシステムズ株式会社 Computer system, test method, and recording medium
CN113866530A (en) * 2021-08-17 2021-12-31 广西电网有限责任公司防城港供电局 Automatic test generation test report system of recognition tester

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8914675B2 (en) 2011-08-22 2014-12-16 International Business Machines Corporation Creating data for playing back transactions
JP2013097580A (en) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp Dynamic analysis device, dynamic analysis system, dynamic analysis method and program
JP2019532429A (en) * 2016-11-02 2019-11-07 日立オートモティブシステムズ株式会社 Computer system, test method, and recording medium
US10810111B2 (en) 2016-11-02 2020-10-20 Hitachi Automotive Systems, Ltd. Computer system, test method, and recording medium
CN113866530A (en) * 2021-08-17 2021-12-31 广西电网有限责任公司防城港供电局 Automatic test generation test report system of recognition tester

Also Published As

Publication number Publication date
JP3357567B2 (en) 2002-12-16

Similar Documents

Publication Publication Date Title
US6487700B1 (en) Semiconductor device simulating apparatus and semiconductor test program debugging apparatus using it
US7269773B2 (en) Test program debugger device, semiconductor test apparatus, test program debugging method and test method
US5633812A (en) Fault simulation of testing for board circuit failures
US7149943B2 (en) System for flexible embedded Boundary Scan testing
US10528689B1 (en) Verification process for IJTAG based test pattern migration
JP3357567B2 (en) Program evaluation system
JP4213306B2 (en) Program debugging device for semiconductor testing
KR100329253B1 (en) Scan test apparatus
US8990624B2 (en) Emulator verification system, emulator verification method
JP4957521B2 (en) Software partial test system, method and program used therefor
CN110704252A (en) Automatic testing device and testing method based on cloud dynamic management
CN114880972A (en) Verification method supporting error injection verification test and computer readable medium
JPH10133914A (en) Computer system and device input/output simulator
JP2007058450A (en) Semiconductor integrated circuit
JPH09259006A (en) Program evaluation system
US5504862A (en) Logic verification method
CN112416807A (en) System and method for analyzing and correlating test case results
JPH05101697A (en) Fault diagnostic circuit for lsi
US20240231347A1 (en) Fault injection test method and apparatus, and fault injection method
AU2023201696B2 (en) Method and device for determining coverage in HIL testing, and storage medium
CN112965868B (en) Automatic testing method and device for game controller and readable medium
CN114443487A (en) Universal computing module resource allocation testing method
JPH11295393A (en) Semiconductor test program debugging apparatus
CN114356681A (en) Fault processing method and device in chip verification process and electronic equipment
JPS62122000A (en) Memory element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees