JP2008089493A - Method of debugging built-in software for use in ic tester - Google Patents

Method of debugging built-in software for use in ic tester Download PDF

Info

Publication number
JP2008089493A
JP2008089493A JP2006272641A JP2006272641A JP2008089493A JP 2008089493 A JP2008089493 A JP 2008089493A JP 2006272641 A JP2006272641 A JP 2006272641A JP 2006272641 A JP2006272641 A JP 2006272641A JP 2008089493 A JP2008089493 A JP 2008089493A
Authority
JP
Japan
Prior art keywords
embedded software
parameters
tester
parameter
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006272641A
Other languages
Japanese (ja)
Inventor
Masashi Ikeda
正志 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006272641A priority Critical patent/JP2008089493A/en
Publication of JP2008089493A publication Critical patent/JP2008089493A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of checking the quality of built-in software for an IC tester without reducing the operating ratio of the IC tester. <P>SOLUTION: Parameters required for operating the IC tester are sequentially set up to a register in a test header using the normal built-in software using the built-in software built in a pin electronics 1 of the test head 12 according to a test program 30 created by a user, and a parameter management system 34 saves the normal parameters as reference parameters 44. After updating the built-in software, by re-executing the test program 30, the parameters set up using the built-in software being subject to newly debugging are set up to the register and compared with the reference parameters 44 saved in the past. If there is a difference as a result of comparison, it can be determined that the updated built-in software has been degraded. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ICテスタに組み込まれる組み込みソフトウェアのデバッグ方法に関するものである。   The present invention relates to a method for debugging embedded software incorporated in an IC tester.

特許文献1に示すように、一般的に、IC(Integrated Circuit)テスタのテストヘッドには、CPU(Central Processing Unit)が設けられ、CPUには、予め、ICテスタの駆動に必要なパラメータを設定する組み込みソフトウェア(ファームウェア)が組み込まれている。パラメータは、テストヘッドの有する所定の複数のレジスタに設定されるものであり、具体的には、テスタの各端子(ピン)に与える電流・電圧値、パターンデータ、リレーのON/OFFなどのリソース情報である。ICテスタは、レジスタに設定されるこれら順次設定されるパラメータに従って各端子を設定し、被試験デバイス(Device Under Unit; DUT)のテストを行う。   As shown in Patent Document 1, generally, a test head of an IC (Integrated Circuit) tester is provided with a CPU (Central Processing Unit), and parameters necessary for driving the IC tester are set in advance in the CPU. Embedded software (firmware) is installed. The parameters are set in a plurality of predetermined registers of the test head. Specifically, resources such as current / voltage values, pattern data, relay ON / OFF applied to each terminal (pin) of the tester Information. The IC tester sets each terminal in accordance with these sequentially set parameters set in the register, and tests the device under test (DUT).

組み込みソフトウェアは、上述のようなリソース情報をテストヘッドに設定するが、かかる設定は、ユーザが作成したテストプログラムからの指定に従って行われる。テストプログラムは、ICテスタに一連のテストを実行させる1つ以上のジョブを実行する。   The embedded software sets the resource information as described above in the test head, and such setting is performed according to the designation from the test program created by the user. The test program executes one or more jobs that cause the IC tester to execute a series of tests.

ジョブを実行することにより、テストに必要なパラメータが指定され、これに応じて、CPUが、組み込みソフトウェアを用い、レジスタに上記のパラメータを設定する。そのジョブの完了後は、別のジョブを実行することにより、再び組み込みソフトウェアを介して、レジスタに、別のパラメータが設定される。このように、レジスタに格納されるパラメータの値は、ジョブが変わるたびに変更される。そして、CPUに組み込まれている組み込みソフトウェアは、テストプログラム(複数のジョブを実行する)で指定されるパラメータを正しくレジスタに保存する役割を果たす。   By executing the job, parameters necessary for the test are specified, and in response to this, the CPU sets the above parameters in the register using the embedded software. After the job is completed, another parameter is set in the register through the embedded software again by executing another job. As described above, the value of the parameter stored in the register is changed every time the job is changed. The embedded software incorporated in the CPU plays a role of correctly storing parameters specified by the test program (executing a plurality of jobs) in a register.

ところで、上述のような組み込みソフトウェアが、機能の追加やデバッグにより更新された場合、あるいは、新しく開発された場合、新しい組み込みソフトウェアに品質劣化(ディグレード)がないことを確認する必要がある。ディグレードとは、具体的には、新しい組み込みソフトウェアにバグがあり、従来の組み込みソフトウェアと同様の期待されたデータをレジスタ群に設定することができないことを意味する。ディグレードがあると、当然、ICテスタが正しくテストを遂行できなくなる。   By the way, when the embedded software as described above is updated by adding functions or debugging, or newly developed, it is necessary to confirm that the new embedded software has no quality degradation (degradation). Degrading specifically means that there is a bug in the new embedded software, and the expected data similar to the conventional embedded software cannot be set in the register group. If there is a degradation, naturally the IC tester will not be able to perform the test correctly.

従来、新しい組み込みソフトウェアの品質を確認するために、テスタ専用言語によって専用の検証プログラムを作成し、利用していた。かかる検証プログラムには、ICテスタのレジスタ群から直接データを読み取る専用ルーチンを用意し、これにより、読み取ったデータと、予めICテスタの仕様によって期待されているデータとが一致していることを確認することにより、新しい組み込みソフトウェアにディグレードがないことを確認していた。
特開2000−292500号公報
Conventionally, in order to check the quality of new embedded software, a dedicated verification program has been created and used in a tester-specific language. In this verification program, a dedicated routine for reading data directly from the register group of the IC tester is prepared, thereby confirming that the read data matches the data expected in advance by the specifications of the IC tester. By doing so, it was confirmed that there was no degradation in the new embedded software.
JP 2000-292500 A

しかし、ユーザが作成するテストプログラムには、レジスタ読み取り専用ルーチンは実装されていない。そのため、ユーザがテスタを使用してテストを遂行する際には、パラメータを取得して動作確認をすることができず、したがって、組み込みソフトウェアの品質を確認することができない。組み込みソフトウェアの品質を確認するには、常に、テストプログラムによるテスト遂行とは別に、上述の専用の検証プログラムを用いて、検証を行う必要があった。これはテスタの稼働率を下げることとなる。   However, the register read-only routine is not implemented in the test program created by the user. Therefore, when a user performs a test using a tester, it is not possible to confirm the operation by acquiring parameters, and therefore it is not possible to confirm the quality of the embedded software. In order to check the quality of the embedded software, it has always been necessary to perform verification using the above-described dedicated verification program separately from the test execution by the test program. This will reduce the availability of the tester.

本発明はこのような課題に鑑み、専用の検証プログラムを用いることなく、ICテスタによる被試験デバイスのテスト遂行時に、組み込みソフトウェアにディグレードがないことを確認する、ICテスタに組み込まれる組み込みソフトウェアのデバッグ方法を提供することを目的とする。   In view of such a problem, the present invention is an embedded software embedded in an IC tester that confirms that there is no degradation in the embedded software when performing a test of the device under test by the IC tester without using a dedicated verification program. An object is to provide a debugging method.

本発明は、上述の課題を解決するために、ICテスタの各端子に順次設定されるパラメータを記載したテストプログラムに従ってパラメータを設定するために用いられる、ICテスタ用組み込みソフトウェアのデバッグ方法において、正常な組み込みソフトウェアを用いてパラメータを設定する工程と、設定したパラメータをリファレンスパラメータとして保存する工程と、デバッグ対象の組み込みソフトウェアを用いてパラメータを設定する工程と、リファレンスパラメータとデバッグ対象の組み込みソフトウェアを用いて設定したパラメータとを比較して相違を検出する工程とを含むことを特徴とする。   In order to solve the above-described problem, the present invention provides a normal debugging method for embedded software for an IC tester that is used to set parameters according to a test program that describes parameters that are sequentially set in each terminal of the IC tester. Setting parameters using embedded software, saving the set parameters as reference parameters, setting parameters using embedded software to be debugged, and using reference parameters and embedded software to be debugged And detecting a difference by comparing with the set parameters.

また、上記のテストプログラムは、テスト遂行に用いられるパラメータを指定する1つ以上のジョブを実行し、上記の保存する工程では、1つ以上のジョブ各々の実行に同期してリファレンスパラメータを保存してよいし、上記の保存する工程では、リファレンスパラメータを、初期パラメータおよび順次設定される過程で変化したパラメータを示す差分データとして保存してよい。   The test program executes one or more jobs that specify parameters used for performing the test. In the storing step, the reference parameters are stored in synchronization with the execution of each of the one or more jobs. Alternatively, in the storing step, the reference parameter may be stored as difference data indicating the initial parameter and the parameter changed in the process of being sequentially set.

さらに、上記の差分を検出する工程では、1つ以上のジョブ各々の実行に同期して比較および相違の検出を行ってよい。   Furthermore, in the step of detecting the difference, the comparison and the difference detection may be performed in synchronization with the execution of each of the one or more jobs.

本発明によれば、ユーザが作成したテストプログラムを実行して被試験デバイスをテストする際に、正常な組み込みソフトウェアによってICテスタのレジスタに順次設定されたパラメータをリファレンスパラメータとして取得・保存可能である。そして、組み込みソフトウェアが更新されたときには、再びテストプログラムを実行することにより、過去に保存されたリファレンスパラメータと、更新されたデバッグ対象の組み込みソフトウェアによって新たに順次設定されたパラメータとを比較できる。この比較により、組み込みソフトウェアの更新前後でパラメータが一致していることを確認することで、更新された組み込みソフトウェアにディグレードがないことを確認可能である。   According to the present invention, when a device under test is tested by executing a test program created by a user, parameters sequentially set in a register of an IC tester by normal embedded software can be acquired and stored as a reference parameter. . When the embedded software is updated, by executing the test program again, it is possible to compare the reference parameters stored in the past with the parameters newly sequentially set by the updated embedded software to be debugged. By this comparison, it can be confirmed that there is no degradation in the updated embedded software by confirming that the parameters match before and after the update of the embedded software.

また、本発明によれば、組み込みソフトウェアのデバッグ時に、専用の検証プログラムを実行する必要はなく、ユーザが作成したテストプログラムを実行することでデバッグが可能であるため、ICテスタの稼働率を低下させることがない。   In addition, according to the present invention, when debugging embedded software, it is not necessary to execute a dedicated verification program, and debugging can be performed by executing a test program created by the user. I will not let you.

次に添付図面を参照して本発明による組み込みソフトウェアのデバッグ方法の実施形態を詳細に説明する。添付図面において、本発明と直接関係のない要素は省略し、信号や情報は、それが現れる信号線の符号によって表記するものとする。また、同様の要素については、同一の参照符号によって表記するものとする。   Next, an embodiment of an embedded software debugging method according to the present invention will be described in detail with reference to the accompanying drawings. In the accompanying drawings, elements not directly related to the present invention are omitted, and signals and information are represented by reference numerals of signal lines on which the signals and information appear. Similar elements are denoted by the same reference numerals.

図1は本発明による組み込みソフトウェアのデバッグ方法を適用するICテスタシステムのブロック図である。ICテスタシステム10は、テストヘッド12と、テストヘッド12に接続されてこれを制御するテスタコントローラ14と、テスタコントローラ12に接続される記憶装置であるハードディスク16と、同じくテスタコントローラ12に接続される表示装置17とで構成されている。   FIG. 1 is a block diagram of an IC tester system to which an embedded software debugging method according to the present invention is applied. The IC tester system 10 is connected to a test head 12, a tester controller 14 that is connected to and controls the test head 12, a hard disk 16 that is a storage device connected to the tester controller 12, and the tester controller 12. And a display device 17.

テストヘッド12の詳細な構成を、以下、説明する。テストヘッド12には、複数のピンエレクトロニクス18が含まれている。各ピンエレクトロニクス18はIC20A、20Bを含み、これらはそれぞれ、レジスタ22A、22Bを含む。これらのレジスタ22A、22Bには、ICテスタの駆動に必要なパラメータが設定される。ピンエレクトロニクス18のCPU24は、ピンエレクトロニクス毎に予め組み込まれている組み込みソフトウェアに基づいて、これらレジスタ22A、22Bに直接パラメータを設定する。なお、図示の便宜上、2つのレジスタ22A、22Bしか示していないが、レジスタの数はこれより多くてもよく、個々のピンエレクトロニクス18に複数のレジスタが含まれていることは言うまでもない。   The detailed configuration of the test head 12 will be described below. The test head 12 includes a plurality of pin electronics 18. Each pin electronics 18 includes ICs 20A, 20B, which include registers 22A, 22B, respectively. Parameters necessary for driving the IC tester are set in these registers 22A and 22B. The CPU 24 of the pin electronics 18 sets parameters directly in these registers 22A and 22B based on embedded software that is previously incorporated for each pin electronics. For convenience of illustration, only two registers 22A and 22B are shown, but the number of registers may be larger than that, and it goes without saying that each pin electronics 18 includes a plurality of registers.

組み込みソフトウェア26には、元々、パラメータは備えられていず、図1に示す、ユーザが作成するテストプログラム30が上記パラメータを指定する。テストプログラム30は、被試験デバイス31に対応してユーザが作成するプログラムであり、上述のパラメータを指定する1つ以上のジョブを実行する。各ジョブを実行することにより、テスト遂行に必要なパラメータが様々に指定される。CPU24は、テストプログラム30が指定するパラメータを、組み込みソフトウェア26を用いて、レジスタ22A、22Bに順次設定する。言い換えれば、レジスタ22A、22Bに設定されるパラメータは、テストプログラム30の進行に伴って様々に変化する。   The built-in software 26 originally does not include parameters, and the test program 30 created by the user shown in FIG. 1 specifies the parameters. The test program 30 is a program created by the user corresponding to the device under test 31, and executes one or more jobs that specify the above-described parameters. By executing each job, various parameters necessary for performing the test are designated. The CPU 24 sequentially sets parameters specified by the test program 30 in the registers 22A and 22B using the embedded software 26. In other words, the parameters set in the registers 22 </ b> A and 22 </ b> B change variously as the test program 30 progresses.

テスタコントローラ14に含まれる制御部32は、テストプログラム30を読み込んで、ICテスタにテストを遂行させる制御装置である。   The control unit 32 included in the tester controller 14 is a control device that reads the test program 30 and causes the IC tester to perform a test.

制御部32に接続されたパラメータ管理システム34は、制御部32に読み込まれたテストプログラム30からのテスト用コマンド36を中継してテストヘッド12に送信する装置である。パラメータ管理システム34は、テスト用コマンド36をテストヘッド12に中継する際、CPU24への指示コマンド38をテストヘッド12に送信する。   The parameter management system 34 connected to the control unit 32 is a device that relays the test command 36 from the test program 30 read into the control unit 32 and transmits it to the test head 12. When relaying the test command 36 to the test head 12, the parameter management system 34 transmits an instruction command 38 to the CPU 24 to the test head 12.

この指示コマンド38を受けたCPU24は、組み込みソフトウェア26を用いて、レジスタ22A、22Bに、テストプログラム30が指定するパラメータを設定するとともに、設定したパラメータ40をパラメータ管理システム34に返信する。そして、パラメータ管理システム34におけるモードが後述するリファレンスパラメータ保存モードに設定されている場合、パラメータ管理システム34は、返信されたパラメータ40を、リファレンスパラメータ44としてハードディスクに保存する。一方、パラメータ管理システム34におけるモードが、後述するディグレードチェックモードに設定されている場合、パラメータ管理システム34は、返信されたパラメータ40と、過去に保存したリファレンスパラメータ44とを比較する。比較した結果は、制御部32に返信し、制御部32によって表示装置17に表示させる。   The CPU 24 that has received this instruction command 38 uses the embedded software 26 to set the parameters specified by the test program 30 in the registers 22A and 22B, and returns the set parameters 40 to the parameter management system 34. When the mode in the parameter management system 34 is set to a reference parameter storage mode to be described later, the parameter management system 34 stores the returned parameter 40 as a reference parameter 44 on the hard disk. On the other hand, when the mode in the parameter management system 34 is set to a degradation check mode described later, the parameter management system 34 compares the returned parameter 40 with the reference parameter 44 stored in the past. The comparison result is returned to the control unit 32 and displayed on the display device 17 by the control unit 32.

以上のように構成されたICテスタシステム10の動作について、以下、図2を用いて説明する。図2はICテスタシステム10によって実行される、組み込みソフトウェアのデバッグ方法の一例を示すフローチャートである。まずユーザが作成したテストプログラム30をハードディスク30から制御部32にロードする(ステップS50)。次に、データ取得モードの一覧を表示し、ユーザにデータ取得モードを選択させる(ステップS52)。データ取得モードには、先に述べたリファレンスパラメータ保存モードとディグレードチェックモードとがある。前者は、組み込みソフトウェア26によってレジスタ22A、22Bに設定されるパラメータを、リファレンスパラメータ44として保存するモードである。そして後者は、予め保存しておいたリファレンスパラメータ44と、現在の組み込みソフトウェアによって設定される新しいパラメータとを比較するモードである。この比較によって、現在の組み込みソフトウェアの品質が確認されることとなる。   The operation of the IC tester system 10 configured as described above will be described below with reference to FIG. FIG. 2 is a flowchart showing an example of the embedded software debugging method executed by the IC tester system 10. First, the test program 30 created by the user is loaded from the hard disk 30 to the control unit 32 (step S50). Next, a list of data acquisition modes is displayed, and the user is allowed to select a data acquisition mode (step S52). The data acquisition mode includes the reference parameter storage mode and the degradation check mode described above. The former is a mode in which parameters set in the registers 22A and 22B by the embedded software 26 are stored as reference parameters 44. The latter is a mode in which the reference parameter 44 stored in advance is compared with a new parameter set by the current embedded software. This comparison will confirm the quality of the current embedded software.

次にテストプログラム30を実行する(ステップS54)。図3は、テストプログラム30の実行に伴って、パラメータ管理システム34が行う処理を、リファレンスパラメータ保存モードとディグレードチェックモードとに分けて示す工程図である。テストプログラム30は、図3に示すように、複数のジョブ30A〜30Gを実行する。なお、ジョブは図示の便宜上、限られた数しか示していないが、自由に増減させてよいことは言うまでもない。   Next, the test program 30 is executed (step S54). FIG. 3 is a process diagram showing the processing performed by the parameter management system 34 in accordance with the execution of the test program 30 separately for the reference parameter storage mode and the degradation check mode. As shown in FIG. 3, the test program 30 executes a plurality of jobs 30A to 30G. For convenience of illustration, only a limited number of jobs are shown, but it goes without saying that the number of jobs may be increased or decreased freely.

各ジョブ30A〜30Gを実行することにより、一連のテストに必要なパラメータが、レジスタ22A、22Bに設定される(ステップS56)。例えばジョブ30Aは初期設定を行い、各レジスタ22A、22Bに初期パラメータを設定する。ジョブ30Bは被試験デバイスに応じたパラメータを指定し、ジョブ30Cは、指定したパターンデータを入力して被試験デバイスからの出力を測定する。このように、レジスタ22A、22Bには、各ジョブが実行されることにより、テスタピンに設定すべき電流・電圧値が設定されたり、被試験デバイス入力すべきパターンデータが設定されたり、被試験デバイスから測定した出力データが設定されたりする。   By executing each of the jobs 30A to 30G, parameters necessary for a series of tests are set in the registers 22A and 22B (step S56). For example, the job 30A performs initial setting, and sets initial parameters in the registers 22A and 22B. The job 30B specifies parameters according to the device under test, and the job 30C inputs the specified pattern data and measures the output from the device under test. As described above, in the registers 22A and 22B, by executing each job, a current / voltage value to be set to the tester pin, pattern data to be input to the device under test, and the device under test are set. The output data measured from is set.

このようにレジスタ22A、22Bに設定されたパラメータは、さらに、図3に示すように、各ジョブの実行に同期して、パラメータ管理システム34によって取得する(ステップS56)。   The parameters set in the registers 22A and 22B in this way are further acquired by the parameter management system 34 in synchronization with the execution of each job, as shown in FIG. 3 (step S56).

次に、ステップS52にて選択されたデータ取得モードに応じて、ICテスタシステム10の動作は条件分岐する(ステップS58)。リファレンスパラメータ保存モードを選択した場合は、パラメータ管理システム34が取得したパラメータを、リファレンスパラメータ44としてハードディスク16に保存する(ステップS60)。これは正常な組み込みソフトウェアを用いて設定されたパラメータであり、将来、組み込みソフトウェアが更新された場合に新たに得られるパラメータと比較されることとなる。   Next, the operation of the IC tester system 10 branches conditionally according to the data acquisition mode selected in step S52 (step S58). When the reference parameter storage mode is selected, the parameter acquired by the parameter management system 34 is stored in the hard disk 16 as the reference parameter 44 (step S60). This is a parameter set using normal embedded software, and will be compared with a parameter newly obtained when the embedded software is updated in the future.

上述のリファレンスパラメータ44の保存は、図3のジョブ30A〜30G各々の実行に同期して、ジョブが実行されるたびに行うとよい。また、図3のブロック34A〜34Gに示すように、リファレンスパラメータ44を、正常な組み込みソフトウェアを用いて設定されたパラメータの初期パラメータおよび順次レジスタ22A、22Bに設定される過程で変化した差分データとして保存するとよい。テストプログラム30の各ジョブ30A〜30Gが実行されるたびに、すべてのレジスタに設定されている正常な組み込みソフトウェアを用いて設定されたパラメータをリファレンスパラメータ44として保存すると、ハードディスク16に必要な記憶容量が膨大となるからである。   The reference parameter 44 described above may be stored every time the job is executed in synchronization with the execution of each of the jobs 30A to 30G in FIG. Further, as shown in blocks 34A to 34G in FIG. 3, the reference parameter 44 is set as an initial parameter of a parameter set using normal embedded software and differential data changed in the process of being sequentially set in the registers 22A and 22B. Save it. Each time the jobs 30A to 30G of the test program 30 are executed, if the parameters set using normal embedded software set in all the registers are stored as the reference parameters 44, the storage capacity required for the hard disk 16 Because it becomes enormous.

一方、ディグレードチェックモードを選択した場合には、現行の組み込みソフトウェアに品質劣化がないかを確認することとなる。その場合、パラメータ管理システム34は、テストプログラム30によって指定され、過去の組み込みソフトウェアによってレジスタ22A、22Bに設定された、順次変化するリファレンスパラメータ44を、それが保存されているハードディスク16から読み出す(ステップS62)。   On the other hand, when the degradation check mode is selected, it is confirmed whether there is any quality deterioration in the current embedded software. In that case, the parameter management system 34 reads out the sequentially changing reference parameters 44 specified by the test program 30 and set in the registers 22A and 22B by the past embedded software from the hard disk 16 in which they are stored (step). S62).

そして、リファレンスパラメータ44と、ステップS56にて現行の組み込みソフトウェアによってレジスタ22A、22Bに設定されパラメータ管理システム34が取得したパラメータ、すなわち、現行のデバッグ対象の組み込みソフトウェアを用いて設定されたレジスタパラメータとを比較し、相違を検出する(ステップS64)。この比較も、図3のブロック34H〜34Nに示すように、ジョブ30A〜30G各々の実行に同期して行い、相違を検出するとよい。   Then, the reference parameter 44 and the parameter set in the registers 22A and 22B by the current embedded software in step S56 and acquired by the parameter management system 34, that is, the register parameter set by using the current debug target embedded software, Are detected and a difference is detected (step S64). This comparison may also be performed in synchronization with the execution of each of the jobs 30A to 30G, as shown in blocks 34H to 34N in FIG.

比較の結果、同一のジョブを実行した時点において、リファレンスパラメータ44と、デバッグ対象の組み込みソフトウェアを用いて設定されたレジスタパラメータとに一致しない部分がなければ、システム34は、かかる結果を制御部32に返信し、ディグレードがないことを表示装置17に表示させる(ステップS68)。一方、一致しないパラメータがあれば、FAIL情報を表示する。具体的には、一致しないパラメータが発見されたジョブ、一致しないパラメータの内容、そのパラメータが設定されているレジスタのアドレス等を表示する。かかる情報により、組み込みソフトウェアが更新された際に、品質劣化(ディグレード)したことを確認でき、また、組み込みソフトウェアのうちディグレードが生じた部位を判断することが容易になる。   As a result of the comparison, if there is no portion that does not match the reference parameter 44 and the register parameter set by using the embedded software to be debugged when the same job is executed, the system 34 displays the result as the control unit 32. To display on the display device 17 that there is no degradation (step S68). On the other hand, if there is a parameter that does not match, FAIL information is displayed. Specifically, the job in which the mismatched parameter is found, the content of the mismatched parameter, the address of the register in which the parameter is set, and the like are displayed. With such information, when the embedded software is updated, it can be confirmed that the quality has deteriorated (degraded), and it becomes easy to determine the portion of the embedded software where the degradation has occurred.

図4は、専用の検証プログラムを用いて組み込みソフトウェアの品質を確認する方式を示すブロック図であり、本願発明の実施形態と比較される方式である。図5は、図4に示す方式で組み込みソフトウェアの品質を確認する際の動作フローチャートである。図4のテストヘッド12の構成は、図1に示すものと同様である。図4の方式を図1に示す本発明の実施形態と比較すると、図4では、まず、図5に示すように、組み込みソフトウェアが組み込まれている対象モジュールを選択する必要がある(ステップS80)。そして選択したモジュールに専用の検証プログラム110をテスタコントローラ100に読み込み、実行する(ステップS82)。   FIG. 4 is a block diagram showing a method for confirming the quality of embedded software using a dedicated verification program, and is a method compared with the embodiment of the present invention. FIG. 5 is an operation flowchart for checking the quality of embedded software by the method shown in FIG. The configuration of the test head 12 in FIG. 4 is the same as that shown in FIG. 4 is compared with the embodiment of the present invention shown in FIG. 1, in FIG. 4, first, as shown in FIG. 5, it is necessary to select a target module in which embedded software is installed (step S80). . Then, the verification program 110 dedicated to the selected module is read into the tester controller 100 and executed (step S82).

これによって、対象モジュールに組み込まれた組み込みソフトウェアの品質を判定する(ステップS84)。すなわち、検証プログラム110に含まれるレジスタパラメータ取得ルーチン120によって、レジスタ22A、22Bのパラメータが読み出され、期待値との比較ルーチン130によって、期待値との比較が行われる。期待値と一致していなければディグレードが生じていると判定する。かかる判定は、対象モジュールの判定がすべて終了するまで繰り返される(ステップS85)。   Thereby, the quality of the embedded software incorporated in the target module is determined (step S84). That is, the register parameter acquisition routine 120 included in the verification program 110 reads the parameters of the registers 22A and 22B, and the comparison routine 130 compares the expected value with the expected value. If it does not match the expected value, it is determined that a degradation has occurred. Such determination is repeated until the determination of all target modules is completed (step S85).

図4の方式では、組み込みソフトウェア26の品質の検証を目的とした専用検証プログラム110を実行することでしか、組み込みソフトウェア26の品質を確認することができないため、テスタの稼働率を下げてしまうという問題がある。また、対象モジュールを選択する点も煩雑である。   In the method of FIG. 4, since the quality of the embedded software 26 can be confirmed only by executing the dedicated verification program 110 for the purpose of verifying the quality of the embedded software 26, the operating rate of the tester is lowered. There's a problem. Further, the point of selecting the target module is also complicated.

一方、図1に示す本発明の実施形態によれば、テストプログラムの実行に同期して組み込みソフトウェアのデバッグを行うため、ICテスタの稼働率を下げるという問題は生じない。また、テストプログラムを実行することによって、品質を確認すべき組み込みソフトウェアが組み込まれているモジュールは、自動的に選択されることとなるため、モジュール選択の煩雑さがなく、よりユーザフレンドリーなデバッグ方法となっている。   On the other hand, according to the embodiment of the present invention shown in FIG. 1, the embedded software is debugged in synchronization with the execution of the test program, so that there is no problem of reducing the operating rate of the IC tester. In addition, modules that have embedded software whose quality is to be checked are automatically selected by executing the test program, so there is no complication in module selection and a more user-friendly debugging method. It has become.

本発明は、ICテスタに組み込まれる組み込みソフトウェアのデバッグ方法に適用可能である。   The present invention can be applied to a method of debugging embedded software incorporated in an IC tester.

本発明による組み込みソフトウェアのデバッグ方法を適用するICテスタシステムのブロック図である。1 is a block diagram of an IC tester system to which an embedded software debugging method according to the present invention is applied. FIG. 図1に示すICテスタシステムによって実行される、組み込みソフトウェアのデバッグ方法の一例を示すフローチャートである。It is a flowchart which shows an example of the debugging method of the embedded software performed by the IC tester system shown in FIG. 図1に示すテストプログラムの実行に伴って、パラメータ管理システムが行う作業を、リファレンスパラメータ保存モードとディグレードチェックモードとに分けて示す工程図である。FIG. 3 is a process diagram illustrating work performed by the parameter management system in accordance with execution of the test program shown in FIG. 1 in a reference parameter storage mode and a degradation check mode. 専用の検証プログラムを用いて組み込みソフトウェアの品質を確認する方式を示すブロック図である。It is a block diagram which shows the system which confirms the quality of embedded software using an exclusive verification program. 図4に示す方式で組み込みソフトウェアの品質を確認する際の動作フローチャートである。5 is an operation flowchart when checking the quality of embedded software by the method shown in FIG.

符号の説明Explanation of symbols

10 ICテスタシステム
12 テストヘッド
14 テスタコントローラ
18 ピンエレクトロニクス
22A、22B レジスタ
26 組み込みソフトウェア
30 テストプログラム
31 被試験デバイス
34 パラメータ管理システム
44 リファレンスパラメータ
10 IC Tester System 12 Test Head 14 Tester Controller 18 Pin Electronics 22A, 22B Register 26 Embedded Software 30 Test Program 31 Device Under Test 34 Parameter Management System 44 Reference Parameter

Claims (4)

被試験デバイスの各端子に順次設定されるパラメータが記載されたテストプログラムに従って該パラメータを設定するために用いられる、ICテスタ用組み込みソフトウェアのデバッグ方法において、
正常な組み込みソフトウェアを用いてパラメータを設定する工程と、
該設定したパラメータをリファレンスパラメータとして保存する工程と、
デバッグ対象の組み込みソフトウェアを用いてパラメータを設定する工程と、
前記リファレンスパラメータとデバッグ対象の組み込みソフトウェアを用いて設定したパラメータとを比較して相違を検出する工程とを含むことを特徴とする、ICテスタ用組み込みソフトウェアのデバッグ方法。
In a method for debugging embedded software for an IC tester, which is used to set parameters according to a test program in which parameters to be sequentially set for each terminal of a device under test are described.
Setting parameters using normal embedded software;
Storing the set parameters as reference parameters;
Setting parameters using the embedded software to be debugged,
A method of debugging embedded software for an IC tester, comprising: comparing the reference parameter with a parameter set using the embedded software to be debugged to detect a difference.
前記テストプログラムは、テスト遂行に用いられるパラメータを指定する1つ以上のジョブを実行し、
前記保存する工程では、前記1つ以上のジョブ各々の実行に同期して前記リファレンスパラメータを保存することを特徴とする、請求項1に記載のICテスタ用組み込みソフトウェアのデバッグ方法。
The test program executes one or more jobs that specify parameters used to perform the test;
The method for debugging embedded software for an IC tester according to claim 1, wherein, in the storing step, the reference parameter is stored in synchronization with execution of each of the one or more jobs.
前記保存する工程では、前記リファレンスパラメータを、初期パラメータおよび順次設定される過程で変化したパラメータを示す差分データとして保存することを特徴とする、請求項1または2に記載のICテスタ用組み込みソフトウェアのデバッグ方法。   3. The IC tester embedded software according to claim 1, wherein, in the storing step, the reference parameter is stored as difference data indicating an initial parameter and a parameter that has been changed in a sequentially set process. 4. How to debug. 前記比較して相違を検出する工程工程では、前記1つ以上のジョブ各々の実行に同期して前記比較および相違の検出を行うことを特徴とする、請求項2または3に記載のICテスタ用組み込みソフトウェアのデバッグ方法。   4. The IC tester according to claim 2, wherein in the step of detecting a difference by comparison, the comparison and the difference are detected in synchronization with execution of each of the one or more jobs. 5. How to debug embedded software.
JP2006272641A 2006-10-04 2006-10-04 Method of debugging built-in software for use in ic tester Pending JP2008089493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006272641A JP2008089493A (en) 2006-10-04 2006-10-04 Method of debugging built-in software for use in ic tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006272641A JP2008089493A (en) 2006-10-04 2006-10-04 Method of debugging built-in software for use in ic tester

Publications (1)

Publication Number Publication Date
JP2008089493A true JP2008089493A (en) 2008-04-17

Family

ID=39373796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006272641A Pending JP2008089493A (en) 2006-10-04 2006-10-04 Method of debugging built-in software for use in ic tester

Country Status (1)

Country Link
JP (1) JP2008089493A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010032351A (en) * 2008-07-29 2010-02-12 Yokogawa Electric Corp Operation test support device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010032351A (en) * 2008-07-29 2010-02-12 Yokogawa Electric Corp Operation test support device

Similar Documents

Publication Publication Date Title
JP2003114260A (en) Embedded memory of asic and built-in self-testing method using processor
US20120131385A1 (en) Testing mehtod for unit under test
JP2010176392A (en) Defect analyzsis device, method, and program
CN112328305B (en) Eye pattern testing method and device, electronic equipment and readable storage medium
CN105120259A (en) Detection method and apparatus for digital television
CN106681877B (en) Chip debugging system and method and system chip
CN114912413A (en) Chip verification method and platform
CN110597675B (en) Chip testing method, device, storage medium and burner
JP2008089493A (en) Method of debugging built-in software for use in ic tester
CN114138587B (en) Method, device and equipment for verifying reliability of server power firmware upgrade
CN115422091A (en) Firmware debugging method and device, electronic equipment and storage medium
JP6580279B2 (en) Test apparatus, test method and test program
US8990624B2 (en) Emulator verification system, emulator verification method
US8131531B2 (en) System and method for simulating a semiconductor wafer prober and a class memory test handler
JP2007058450A (en) Semiconductor integrated circuit
CN107766251B (en) Detection method, system and device for loading image and readable storage medium
JP4511889B2 (en) Test apparatus and test method
CN117192343B (en) Chip testing method based on auxiliary system, electronic equipment and medium
JPH10275094A (en) Program evaluation system
US20090105971A1 (en) System And Method For Time Domain Reflectometry Testing
JP2019164095A (en) Semiconductor integrated circuit
JP2005300344A (en) Test system for semiconductor integrated circuit
CN115510782B (en) Method for locating verification errors, electronic device and storage medium
JP4500249B2 (en) Method and apparatus for designing semiconductor integrated circuit
JP2008304404A (en) Measurement device