JPH10271707A - 直流電源供給回路 - Google Patents
直流電源供給回路Info
- Publication number
- JPH10271707A JPH10271707A JP9075379A JP7537997A JPH10271707A JP H10271707 A JPH10271707 A JP H10271707A JP 9075379 A JP9075379 A JP 9075379A JP 7537997 A JP7537997 A JP 7537997A JP H10271707 A JPH10271707 A JP H10271707A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- mos
- fet
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
(57)【要約】
【課題】 複数電源供給回路において、相互充電しない
ように、複数の電源から効率的に電流を取り出すことが
できる直流電源供給回路を得る。 【解決手段】 Ｖ2 ＞Ｖ1 の場合は、ＭＯＳ−ＦＥＴ３
４には、順方向（図１の矢印Ｉa 方向）の電流が流れ、
電圧は図１のＣ点＞Ｂ点となり、差動増幅器３６の非反
転入力端子３６Ｂ及び反転入力端子３６Ｃに入力される
電圧差が大きく、出力がハイレベル（Ｈ）となる（ＭＯ
Ｓ−ＦＥＴ３４のオン）。一方、Ｖ1 ＞Ｖ2 の場合は、
ＭＯＳ−ＦＥＴ３４には、逆方向（図１の矢印Ｉ b 方
向）の電流が流れ、電圧は図１のＣ点＜Ｂ点となり、差
動増幅器３６の非反転入力端子３６Ｂ及び反転入力端子
３６Ｃに入力される電圧差が小さく、出力がローレベル
（Ｌ）となる（ＭＯＳ−ＦＥＴ３４のオフ）。
ように、複数の電源から効率的に電流を取り出すことが
できる直流電源供給回路を得る。 【解決手段】 Ｖ2 ＞Ｖ1 の場合は、ＭＯＳ−ＦＥＴ３
４には、順方向（図１の矢印Ｉa 方向）の電流が流れ、
電圧は図１のＣ点＞Ｂ点となり、差動増幅器３６の非反
転入力端子３６Ｂ及び反転入力端子３６Ｃに入力される
電圧差が大きく、出力がハイレベル（Ｈ）となる（ＭＯ
Ｓ−ＦＥＴ３４のオン）。一方、Ｖ1 ＞Ｖ2 の場合は、
ＭＯＳ−ＦＥＴ３４には、逆方向（図１の矢印Ｉ b 方
向）の電流が流れ、電圧は図１のＣ点＜Ｂ点となり、差
動増幅器３６の非反転入力端子３６Ｂ及び反転入力端子
３６Ｃに入力される電圧差が小さく、出力がローレベル
（Ｌ）となる（ＭＯＳ−ＦＥＴ３４のオフ）。
Description
【０００１】
【発明の属する技術分野】本発明は、一対の直流電源が
並列接続され、負荷に対して直流電源を供給するための
直流電源供給回路に関する。
並列接続され、負荷に対して直流電源を供給するための
直流電源供給回路に関する。
【０００２】
【従来の技術】従来、電気製品（例えば、ラジカセ等）
は、２つ以上の直流電源供給手段を持っている。すなわ
ち、製品内部の乾電池ボックスに収容された電池からの
電源と、一般家庭の交流電源を直流電源に変換するＡＣ
アダプタから、或いは自動車用電源からの電源線が、製
品のケーシングから露出するＤＣジャッックに接続され
ることにより供給される外部電源と、があり、ＤＣジャ
ック１０２を抜き差しすることに伴い、乾電池１０７と
ＡＣアダプタとの電源の切り換えをするようにされてい
る。
は、２つ以上の直流電源供給手段を持っている。すなわ
ち、製品内部の乾電池ボックスに収容された電池からの
電源と、一般家庭の交流電源を直流電源に変換するＡＣ
アダプタから、或いは自動車用電源からの電源線が、製
品のケーシングから露出するＤＣジャッックに接続され
ることにより供給される外部電源と、があり、ＤＣジャ
ック１０２を抜き差しすることに伴い、乾電池１０７と
ＡＣアダプタとの電源の切り換えをするようにされてい
る。
【０００３】図４には、従来の２電源供給回路１００が
示されている。ＤＣジャック１０２からのプラス側電源
線１０４が、内部の電池ボックス１０６（乾電池１０７
が複数個収容）からのプラス側電源線１０８と接続さ
れ、ＤＣジャック１０２からのマイナス側電源線１１０
が、内部の電池ボックス１０６からのマイナス側電源線
１１２と接続されており、両者は並列接続されている。
示されている。ＤＣジャック１０２からのプラス側電源
線１０４が、内部の電池ボックス１０６（乾電池１０７
が複数個収容）からのプラス側電源線１０８と接続さ
れ、ＤＣジャック１０２からのマイナス側電源線１１０
が、内部の電池ボックス１０６からのマイナス側電源線
１１２と接続されており、両者は並列接続されている。
【０００４】共通のプラス側電源線１１４及びマイナス
側電源線１１６は、製品内部の負荷１１８の両端に接続
されている。
側電源線１１６は、製品内部の負荷１１８の両端に接続
されている。
【０００５】ここで、それぞれのプラス側電源線１０
４、１０８には、順方向に流れる電流に沿うようにダイ
オード１２０、１２２が介在され、両者の電圧差による
逆方向の電流を抑制している。このダイオード１２２、
１２２は、金属と半導体の接合を利用した所謂ショット
キーダイオードである。
４、１０８には、順方向に流れる電流に沿うようにダイ
オード１２０、１２２が介在され、両者の電圧差による
逆方向の電流を抑制している。このダイオード１２２、
１２２は、金属と半導体の接合を利用した所謂ショット
キーダイオードである。
【０００６】
【発明が解決しようとする課題】しかしながら、ダイオ
ード１２０、１２２をそれぞれの電源に直列接続したた
め、電圧ロスを生じる。この電圧ロスは、電源電圧が1.
8 Ｖ〜3.0 Ｖに対して、0.3 Ｖ〜0.6 Ｖであり、かなり
（20％程度）の損失となる。このため、負荷の動作に支
障を来したり、電池寿命を短くしたりするといった問題
点が生じる。
ード１２０、１２２をそれぞれの電源に直列接続したた
め、電圧ロスを生じる。この電圧ロスは、電源電圧が1.
8 Ｖ〜3.0 Ｖに対して、0.3 Ｖ〜0.6 Ｖであり、かなり
（20％程度）の損失となる。このため、負荷の動作に支
障を来したり、電池寿命を短くしたりするといった問題
点が生じる。
【０００７】本発明は上記事実を考慮して、複数電源供
給回路において、相互充電しないように、複数の電源か
ら効率的に電流を取り出すことができる直流電源供給回
路を得ることが目的である。
給回路において、相互充電しないように、複数の電源か
ら効率的に電流を取り出すことができる直流電源供給回
路を得ることが目的である。
【０００８】
【発明が解決するための手段】請求項１に記載の発明
は、一対の直流電源が並列接続され、負荷に対して直流
電源を供給するための直流電源供給回路であって、一方
の直流電源のマイナス端子側にドレイン−ソース間がソ
ース接地で直列に接続され、ゲートへの入力信号に基づ
いてドレイン−ソース間をオン・オフするＮチャンネル
型のＭＯＳ−ＦＥＴと、反転入力端子に前記一方の直流
電源と前記ＭＯＳ−ＦＥＴとの間の電圧が入力され、非
反転入力端子に前記負荷と前記ＭＯＳ−ＦＥＴとの間の
電圧が入力され、両入力端子間の電圧差に基づいて前記
ＭＯＳ−ＦＥＴのゲートへ所定の電圧を出力する差動増
幅器と、を有し、前記ＭＯＳ−ＦＥＴは、前記一方の直
流電源電圧が他方の直流電源電圧よりも高い場合に順方
向に流れる電流により、ドレイン−ソース間に差動増幅
器の入力差を増大させる電圧が入力されることによりオ
ンし、前記一方の直流電源電圧が他方の直流電源電圧よ
りも低い場合に一時的に逆方向に流れる電流により、ド
レイン−ソース間に差動増幅器の入力差を減少させる電
圧が入力されることによりオフすることを特徴としてい
る。
は、一対の直流電源が並列接続され、負荷に対して直流
電源を供給するための直流電源供給回路であって、一方
の直流電源のマイナス端子側にドレイン−ソース間がソ
ース接地で直列に接続され、ゲートへの入力信号に基づ
いてドレイン−ソース間をオン・オフするＮチャンネル
型のＭＯＳ−ＦＥＴと、反転入力端子に前記一方の直流
電源と前記ＭＯＳ−ＦＥＴとの間の電圧が入力され、非
反転入力端子に前記負荷と前記ＭＯＳ−ＦＥＴとの間の
電圧が入力され、両入力端子間の電圧差に基づいて前記
ＭＯＳ−ＦＥＴのゲートへ所定の電圧を出力する差動増
幅器と、を有し、前記ＭＯＳ−ＦＥＴは、前記一方の直
流電源電圧が他方の直流電源電圧よりも高い場合に順方
向に流れる電流により、ドレイン−ソース間に差動増幅
器の入力差を増大させる電圧が入力されることによりオ
ンし、前記一方の直流電源電圧が他方の直流電源電圧よ
りも低い場合に一時的に逆方向に流れる電流により、ド
レイン−ソース間に差動増幅器の入力差を減少させる電
圧が入力されることによりオフすることを特徴としてい
る。
【０００９】請求項１に記載の発明によれば、Ｎチャン
ネル型のＭＯＳ−ＦＥＴは、従来のダイオードに比べて
入力インピーダンスが約１０倍程度低いため、電圧ロス
として約１／１０抑えることができる。
ネル型のＭＯＳ−ＦＥＴは、従来のダイオードに比べて
入力インピーダンスが約１０倍程度低いため、電圧ロス
として約１／１０抑えることができる。
【００１０】このような、ＭＯＳ−ＦＥＴを動作させる
のが、差動増幅器である。差動増幅器は、反転入力端子
に前記一方の直流電源と前記ＭＯＳ−ＦＥＴとの間の電
圧が入力され、非反転入力端子に前記負荷と前記ＭＯＳ
−ＦＥＴとの間の電圧が入力され、出力端子がＭＯＳ−
ＦＥＴのゲートに接続されている。
のが、差動増幅器である。差動増幅器は、反転入力端子
に前記一方の直流電源と前記ＭＯＳ−ＦＥＴとの間の電
圧が入力され、非反転入力端子に前記負荷と前記ＭＯＳ
−ＦＥＴとの間の電圧が入力され、出力端子がＭＯＳ−
ＦＥＴのゲートに接続されている。
【００１１】このため、一方の直流電源電圧が他方の直
流電源電圧よりも低いときに一方の直流電源に逆方向の
電流が流れた場合、ドレイン−ソース間に差動増幅器の
入力差を減少させる電圧が入力される。従って、ゲート
へ入力される信号は小さく、ＭＯＳ−ＦＥＴはオフとな
り、逆方向に流れる電流は一瞬のみとなる。この結果、
他方の直流電源が有効に利用される。
流電源電圧よりも低いときに一方の直流電源に逆方向の
電流が流れた場合、ドレイン−ソース間に差動増幅器の
入力差を減少させる電圧が入力される。従って、ゲート
へ入力される信号は小さく、ＭＯＳ−ＦＥＴはオフとな
り、逆方向に流れる電流は一瞬のみとなる。この結果、
他方の直流電源が有効に利用される。
【００１２】また、一方の直流電源電圧が他方の直流電
源電圧よりも高いときに一方の直流電源に順方向の電流
が流れた場合、ドレイン−ソース間に差動増幅器の入力
差を増大させる電圧が入力されることによりオンし、一
方の直流電源が有効に利用される。この場合、前述した
ように、ＭＯＳ−ＦＥＴの電圧ロスは極めて小さいた
め、安定した電圧を負荷に印加することができる。
源電圧よりも高いときに一方の直流電源に順方向の電流
が流れた場合、ドレイン−ソース間に差動増幅器の入力
差を増大させる電圧が入力されることによりオンし、一
方の直流電源が有効に利用される。この場合、前述した
ように、ＭＯＳ−ＦＥＴの電圧ロスは極めて小さいた
め、安定した電圧を負荷に印加することができる。
【００１３】請求項２に記載の発明は、一対の直流電源
が並列接続され、負荷に対して直流電源を供給するため
の直流電源供給回路であって、一方の直流電源のプラス
端子側にドレイン−ソース間が直列に接続され、ゲート
への入力信号に基づいてドレイン−ソース間をオン・オ
フするＰチャンネル型のＭＯＳ−ＦＥＴと、反転入力端
子に前記一方の直流電源とＭＯＳ−ＦＥＴとの間の電圧
が入力され、非反転入力端子に前記負荷と前記ＭＯＳ−
ＦＥＴとの間の電圧が入力され、両入力端子間の電圧差
に基づいて前記ＭＯＳ−ＦＥＴのゲートへ所定の電圧を
出力する差動増幅器と、を有し、前記ＭＯＳ−ＦＥＴ
は、前記一方の直流電源電圧が他方の直流電源電圧より
も高い場合に順方向に流れる電流により、ドレイン−ソ
ース間に差動増幅器の入力差を減少させる電圧が入力さ
れることによりオンし、前記一方の直流電源電圧が他方
の直流電源電圧よりも低い場合に一時的に逆方向に流れ
る電流により、ドレイン−ソース間に差動増幅器の入力
差を増大させる電圧が入力されることによりオフするこ
とを特徴としている。
が並列接続され、負荷に対して直流電源を供給するため
の直流電源供給回路であって、一方の直流電源のプラス
端子側にドレイン−ソース間が直列に接続され、ゲート
への入力信号に基づいてドレイン−ソース間をオン・オ
フするＰチャンネル型のＭＯＳ−ＦＥＴと、反転入力端
子に前記一方の直流電源とＭＯＳ−ＦＥＴとの間の電圧
が入力され、非反転入力端子に前記負荷と前記ＭＯＳ−
ＦＥＴとの間の電圧が入力され、両入力端子間の電圧差
に基づいて前記ＭＯＳ−ＦＥＴのゲートへ所定の電圧を
出力する差動増幅器と、を有し、前記ＭＯＳ−ＦＥＴ
は、前記一方の直流電源電圧が他方の直流電源電圧より
も高い場合に順方向に流れる電流により、ドレイン−ソ
ース間に差動増幅器の入力差を減少させる電圧が入力さ
れることによりオンし、前記一方の直流電源電圧が他方
の直流電源電圧よりも低い場合に一時的に逆方向に流れ
る電流により、ドレイン−ソース間に差動増幅器の入力
差を増大させる電圧が入力されることによりオフするこ
とを特徴としている。
【００１４】請求項２に記載の発明によれば、ＭＯＳ−
ＦＥＴを請求項１のＮチャンネル型に代えて、Ｐチャン
ネル型とした場合であり、反転入力端子及び非反転入力
端子に入力させる電圧、差動増幅器の動作が異なるもの
の同様の効果を得ることができる。
ＦＥＴを請求項１のＮチャンネル型に代えて、Ｐチャン
ネル型とした場合であり、反転入力端子及び非反転入力
端子に入力させる電圧、差動増幅器の動作が異なるもの
の同様の効果を得ることができる。
【００１５】すなわち、一方の直流電源電圧が他方の直
流電源電圧よりも低いときに一方の直流電源に逆方向の
電流が流れた場合、ドレイン−ソース間に差動増幅器の
入力差を増大させる電圧が入力される。従って、ゲート
へ入力される信号は小さく、ＭＯＳ−ＦＥＴはオフとな
り、逆方向に流れる電流は一瞬のみとなる。この結果、
他方の直流電源が有効に利用される。
流電源電圧よりも低いときに一方の直流電源に逆方向の
電流が流れた場合、ドレイン−ソース間に差動増幅器の
入力差を増大させる電圧が入力される。従って、ゲート
へ入力される信号は小さく、ＭＯＳ−ＦＥＴはオフとな
り、逆方向に流れる電流は一瞬のみとなる。この結果、
他方の直流電源が有効に利用される。
【００１６】また、一方の直流電源電圧が他方の直流電
源電圧よりも高いときに一方の直流電源に順方向の電流
が流れた場合、ドレイン−ソース間に差動増幅器の入力
差を減少させる電圧が入力されることによりオンし、一
方の直流電源が有効に利用される。この場合、前述した
ように、ＭＯＳ−ＦＥＴの電圧ロスは極めて小さいた
め、安定した電圧を負荷に印加することができる。
源電圧よりも高いときに一方の直流電源に順方向の電流
が流れた場合、ドレイン−ソース間に差動増幅器の入力
差を減少させる電圧が入力されることによりオンし、一
方の直流電源が有効に利用される。この場合、前述した
ように、ＭＯＳ−ＦＥＴの電圧ロスは極めて小さいた
め、安定した電圧を負荷に印加することができる。
【００１７】請求項３に記載の発明は、前記一方の直流
電源が負荷を構成する電気製品の内部に収容される内部
電池電源であり、前記他方の直流電源が負荷を構成する
電気製品の外部から取り込む外部電源であり、前記外部
電源側には、内部電池電源から逆流する電流を防止する
ダイオードが介在されていることを特徴としている。
電源が負荷を構成する電気製品の内部に収容される内部
電池電源であり、前記他方の直流電源が負荷を構成する
電気製品の外部から取り込む外部電源であり、前記外部
電源側には、内部電池電源から逆流する電流を防止する
ダイオードが介在されていることを特徴としている。
【００１８】請求項３に記載の発明によれば、一方の直
流電源を内部電池とし、他方の直流電源を一般家庭の交
流電源をＡＣ−ＤＣ変換アダプタで直流に変換した電
源、或いは自動車用電源（総称して外部電源）とすれ
ば、内部電池の寿命を延ばすことができる。
流電源を内部電池とし、他方の直流電源を一般家庭の交
流電源をＡＣ−ＤＣ変換アダプタで直流に変換した電
源、或いは自動車用電源（総称して外部電源）とすれ
ば、内部電池の寿命を延ばすことができる。
【００１９】この場合、内部電池の電圧が外部電源の電
圧よりも高いときに内部電池の電流が外部電源側の電源
線を逆流しないようにダイオードを介在させる。外部電
源は、電圧設定が自由であるため、ダイオードによる電
圧ロス分を予め考慮しておけばよいからである。
圧よりも高いときに内部電池の電流が外部電源側の電源
線を逆流しないようにダイオードを介在させる。外部電
源は、電圧設定が自由であるため、ダイオードによる電
圧ロス分を予め考慮しておけばよいからである。
【００２０】請求項４に記載の発明は、前記一方の直流
電源が負荷を構成する電気製品の内部に収容される第１
の内部電池電源であり、前記他方の直流電源が前記第１
の内部電池電源とは異なる電圧の第２の内部電池電源で
あることを特徴としている。
電源が負荷を構成する電気製品の内部に収容される第１
の内部電池電源であり、前記他方の直流電源が前記第１
の内部電池電源とは異なる電圧の第２の内部電池電源で
あることを特徴としている。
【００２１】請求項４に記載の発明によれば、直流電源
として、２種の内部電池電源を適用する場合であり、そ
の効果を請求項４と同様であるが、第１の内部電池電源
から第２の内部電池電源、或いはその逆への相互の充電
があり得るため、請求項１又は請求項２に記載のＭＯＳ
−ＦＥＴと差動増幅器とで構成される回路を両方の回路
に組み込むことが好ましい。
として、２種の内部電池電源を適用する場合であり、そ
の効果を請求項４と同様であるが、第１の内部電池電源
から第２の内部電池電源、或いはその逆への相互の充電
があり得るため、請求項１又は請求項２に記載のＭＯＳ
−ＦＥＴと差動増幅器とで構成される回路を両方の回路
に組み込むことが好ましい。
【００２２】請求項５に記載の発明は、前記差動増幅器
がＣ−ＭＯＳオペアンプであることを特徴としている。
がＣ−ＭＯＳオペアンプであることを特徴としている。
【００２３】請求項５に記載の発明によれば、差動増幅
器としてＣ−ＭＯＳアンプを用いることにより、消費電
力を抑えることができる。
器としてＣ−ＭＯＳアンプを用いることにより、消費電
力を抑えることができる。
【００２４】
【発明の実施の形態】図１には、本実施の形態に係る直
流２電源供給回路１０が示されている。
流２電源供給回路１０が示されている。
【００２５】この直流２電源供給回路１０及び負荷１２
を内蔵する電気製品（図示省略）のケーシングには、外
部から電源を取り込むためのＤＣジャック１４が露出さ
れている。なお、本実施の形態に適用される電気製品と
は、所謂ラジカセ、小型テレビジョン、小型ＶＴＲ等が
該当する。
を内蔵する電気製品（図示省略）のケーシングには、外
部から電源を取り込むためのＤＣジャック１４が露出さ
れている。なお、本実施の形態に適用される電気製品と
は、所謂ラジカセ、小型テレビジョン、小型ＶＴＲ等が
該当する。
【００２６】ＤＣジャック１４の両端には、それぞれ外
部電源用プラス側電源線１６、外部電源用マイナス側電
源線１８が接続されている。
部電源用プラス側電源線１６、外部電源用マイナス側電
源線１８が接続されている。
【００２７】ＤＣジャック１４には、一般家庭用電源コ
ンセントに差し込まれたＡＣアダプタ（図示省略）の出
力線、あるいは、自動車用電源から取り出された出力線
が着脱可能に接続されている。
ンセントに差し込まれたＡＣアダプタ（図示省略）の出
力線、あるいは、自動車用電源から取り出された出力線
が着脱可能に接続されている。
【００２８】一方、電気製品内部には、電池ボックス２
０が配設され、数個（例えば、乾電池であれば、1.5 Ｖ
単位で必要な電圧に相当する数）の電池２２が収容され
ている。電池ボックス２０のプラス端子には、内部電源
用プラス側電源線２４が接続され、マイナス端子には、
内部電源用マイナス側電源線２６が接続されている。な
お、外部電源用プラス側電源線１６には、電流の順方向
に沿ってダイオード２８が介在されている（ＤＣジャッ
ク１４側がアノード側）。
０が配設され、数個（例えば、乾電池であれば、1.5 Ｖ
単位で必要な電圧に相当する数）の電池２２が収容され
ている。電池ボックス２０のプラス端子には、内部電源
用プラス側電源線２４が接続され、マイナス端子には、
内部電源用マイナス側電源線２６が接続されている。な
お、外部電源用プラス側電源線１６には、電流の順方向
に沿ってダイオード２８が介在されている（ＤＣジャッ
ク１４側がアノード側）。
【００２９】ここで、前記外部電源用及び内部電源用の
それぞれのプラス側電源線１６、２４が接続され、前記
外部電源用及び内部電源用のそれぞれのマイナス側電源
線１８、２６が接続されている。
それぞれのプラス側電源線１６、２４が接続され、前記
外部電源用及び内部電源用のそれぞれのマイナス側電源
線１８、２６が接続されている。
【００３０】これらが接続されることによって共通とな
った共通プラス側電源線３０及び共通マイナス側電源線
３２は、負荷１２の両端にそれぞれ接続されている。
った共通プラス側電源線３０及び共通マイナス側電源線
３２は、負荷１２の両端にそれぞれ接続されている。
【００３１】一方、内部電源用のマイナス側電源線２６
には、Ｎチャンネル型のＭＯＳ−ＦＥＴ３４が介在され
ている。
には、Ｎチャンネル型のＭＯＳ−ＦＥＴ３４が介在され
ている。
【００３２】すなわち、ＭＯＳ−ＦＥＴ３４のドレイン
（Ｄ）と前記電池ボックス２０のマイナス側端子（図１
のＢ点）が接続され、ソース（Ｓ）が共通マイナス側電
源線に接続されている。また、ゲート（Ｇ）は、差動増
幅器３６の出力端子３６Ａと接続されている。このた
め、ＭＯＳ−ＦＥＴ３４は、差動増幅器３６からローレ
ベル（Ｌ）の信号が出力されると、ドレイン（Ｄ）−ソ
ース（Ｓ）間がオフとなり、ハイレベル（Ｈ）の信号が
出力されると、ドレイン（Ｄ）−ソース（Ｓ）間がオン
となる。なお、本実施の形態に適用される差動増幅器３
６は、Ｃ−ＭＯＳアンプであり、消費電力を抑える設計
となっている。
（Ｄ）と前記電池ボックス２０のマイナス側端子（図１
のＢ点）が接続され、ソース（Ｓ）が共通マイナス側電
源線に接続されている。また、ゲート（Ｇ）は、差動増
幅器３６の出力端子３６Ａと接続されている。このた
め、ＭＯＳ−ＦＥＴ３４は、差動増幅器３６からローレ
ベル（Ｌ）の信号が出力されると、ドレイン（Ｄ）−ソ
ース（Ｓ）間がオフとなり、ハイレベル（Ｈ）の信号が
出力されると、ドレイン（Ｄ）−ソース（Ｓ）間がオン
となる。なお、本実施の形態に適用される差動増幅器３
６は、Ｃ−ＭＯＳアンプであり、消費電力を抑える設計
となっている。
【００３３】差動増幅器３６のＶDDは、共通プラス側電
源線３０の基部（図１のＡ点）に接続され、グランド
（ＧＮＤ）端子は、共通マイナス側電源線３２の基部
（図１のＣ点）に接続されており、外部電源電圧
（Ｖ1 ）又は内部電源電圧（Ｖ2 ）の何れか一方から作
動電圧（ＶDD）を得ることができるようになっている。
源線３０の基部（図１のＡ点）に接続され、グランド
（ＧＮＤ）端子は、共通マイナス側電源線３２の基部
（図１のＣ点）に接続されており、外部電源電圧
（Ｖ1 ）又は内部電源電圧（Ｖ2 ）の何れか一方から作
動電圧（ＶDD）を得ることができるようになっている。
【００３４】また、差動増幅器３６の非反転入力端子３
６Ｂは電源ボックス２０のマイナス端子（図１のＢ点）
と接続され、反転入力端子３６Ｃは共通マイナス側電源
線３２の基部（図１のＣ点）に接続されている。
６Ｂは電源ボックス２０のマイナス端子（図１のＢ点）
と接続され、反転入力端子３６Ｃは共通マイナス側電源
線３２の基部（図１のＣ点）に接続されている。
【００３５】ここで、通常は、ＤＣジャック１４から得
る外部電源電圧（Ｖ1 ）と、電池ボックス２０に収容さ
れた電池２２から得る内部電源電圧（Ｖ2 ）と、は同電
位であるため、相互充電等の問題はないが、これらの間
で電位差が生じることがある。これは、外部電源の供給
源の電圧変動や内部の電池２２の消耗による。この場
合、Ｖ2 ＞Ｖ1 の場合と、Ｖ1 ＞Ｖ2 の場合が考えられ
る。
る外部電源電圧（Ｖ1 ）と、電池ボックス２０に収容さ
れた電池２２から得る内部電源電圧（Ｖ2 ）と、は同電
位であるため、相互充電等の問題はないが、これらの間
で電位差が生じることがある。これは、外部電源の供給
源の電圧変動や内部の電池２２の消耗による。この場
合、Ｖ2 ＞Ｖ1 の場合と、Ｖ1 ＞Ｖ2 の場合が考えられ
る。
【００３６】Ｖ2 ＞Ｖ1 の場合は、ＭＯＳ−ＦＥＴ３４
には、順方向（図１の矢印Ｉa 方向）の電流が流れ、電
圧は図１のＣ点＞Ｂ点となり、差動増幅器３６の非反転
入力端子３６Ｂ及び反転入力端子３６Ｃに入力される電
圧差が大きく、出力がハイレベル（Ｈ）となる。
には、順方向（図１の矢印Ｉa 方向）の電流が流れ、電
圧は図１のＣ点＞Ｂ点となり、差動増幅器３６の非反転
入力端子３６Ｂ及び反転入力端子３６Ｃに入力される電
圧差が大きく、出力がハイレベル（Ｈ）となる。
【００３７】一方、Ｖ1 ＞Ｖ2 の場合は、ＭＯＳ−ＦＥ
Ｔ３４には、逆方向（図１の矢印Ｉ b 方向）の電流が流
れ、電圧は図１のＣ点＜Ｂ点となり、差動増幅器３６の
非反転入力端子３６Ｂ及び反転入力端子３６Ｃに入力さ
れる電圧差が小さく、出力がローレベル（Ｌ）となる。
Ｔ３４には、逆方向（図１の矢印Ｉ b 方向）の電流が流
れ、電圧は図１のＣ点＜Ｂ点となり、差動増幅器３６の
非反転入力端子３６Ｂ及び反転入力端子３６Ｃに入力さ
れる電圧差が小さく、出力がローレベル（Ｌ）となる。
【００３８】以下に本実施の形態の作用を説明する。Ｄ
Ｃジャック１４に外部電源が接続され、電池ボックス２
０内に新品の電池２２が収容された場合、互いの電圧は
等しく（Ｖ1 ＝Ｖ2 ）相互充電もなく、安定して負荷１
２に電源を供給することができる。
Ｃジャック１４に外部電源が接続され、電池ボックス２
０内に新品の電池２２が収容された場合、互いの電圧は
等しく（Ｖ1 ＝Ｖ2 ）相互充電もなく、安定して負荷１
２に電源を供給することができる。
【００３９】ここで、外部電源の供給源の電圧変動等に
起因して、Ｖ2 ＞Ｖ1 となると、内部の電池２２により
負荷１２を作動する必要がある。
起因して、Ｖ2 ＞Ｖ1 となると、内部の電池２２により
負荷１２を作動する必要がある。
【００４０】本実施の形態の直流２電源供給回路１０で
は、この電位差が生じると、ＭＯＳ−ＦＥＴ３４に順方
向（図１の矢印Ｉa 方向）の電流が流れるため、ＭＯＳ
−ＦＥＴ３４のドレイン（Ｄ）−ソース（Ｓ）間電圧、
すなわち、図１のＢ点の電位と、図１のＣ点の電位と
は、Ｃ点＞Ｂ点の関係となる。
は、この電位差が生じると、ＭＯＳ−ＦＥＴ３４に順方
向（図１の矢印Ｉa 方向）の電流が流れるため、ＭＯＳ
−ＦＥＴ３４のドレイン（Ｄ）−ソース（Ｓ）間電圧、
すなわち、図１のＢ点の電位と、図１のＣ点の電位と
は、Ｃ点＞Ｂ点の関係となる。
【００４１】このため、差動増幅器３６の非反転入力端
子３６Ａと反転入力端子３６Ｂとに入力される電圧差が
大きくなり、出力端子３６Ａからはハイレベル（Ｈ）の
信号がＭＯＳ−ＦＥＴ３４のゲート（Ｇ）に出力され
る。この結果、ＭＯＳ−ＦＥＴ３４は、ドレイン（Ｄ）
−ソース（Ｓ）間がオンされて、内部の電池２２を電源
として適用することが可能となる。なお、この場合、外
部電源用プラス側電源線１６には、ダイオード２８が介
在されているため、電流がＤＣジャック１４方向に逆流
するようなことはない。
子３６Ａと反転入力端子３６Ｂとに入力される電圧差が
大きくなり、出力端子３６Ａからはハイレベル（Ｈ）の
信号がＭＯＳ−ＦＥＴ３４のゲート（Ｇ）に出力され
る。この結果、ＭＯＳ−ＦＥＴ３４は、ドレイン（Ｄ）
−ソース（Ｓ）間がオンされて、内部の電池２２を電源
として適用することが可能となる。なお、この場合、外
部電源用プラス側電源線１６には、ダイオード２８が介
在されているため、電流がＤＣジャック１４方向に逆流
するようなことはない。
【００４２】次に、内部の電池２２の消耗に起因して、
Ｖ1 ＞Ｖ2 となると、外部の電源による負荷１２を作動
させることになる。
Ｖ1 ＞Ｖ2 となると、外部の電源による負荷１２を作動
させることになる。
【００４３】この場合、共通プラス側電源線の基部（図
１のＡ点）から電流が逆流して、ＭＯＳ−ＦＥＴ３４の
ドレイン（Ｄ）−ソース（Ｓ）間に図１の矢印Ｉb 方向
の電流が流れる。この電流が流れると、ドレイン（Ｄ）
−ソース（Ｓ）間の電圧、すなわち、図１のＢ点の電位
と、図１のＣ点の電位とは、Ｂ点＞Ｃ点の関係となる。
１のＡ点）から電流が逆流して、ＭＯＳ−ＦＥＴ３４の
ドレイン（Ｄ）−ソース（Ｓ）間に図１の矢印Ｉb 方向
の電流が流れる。この電流が流れると、ドレイン（Ｄ）
−ソース（Ｓ）間の電圧、すなわち、図１のＢ点の電位
と、図１のＣ点の電位とは、Ｂ点＞Ｃ点の関係となる。
【００４４】このため、差動増幅器３６の非反転入力端
子３６Ｂと反転入力端子３６Ｃとに入力される電圧差が
小さくなり、出力端子３６Ａからはローレベル（Ｌ）の
信号がＭＯＳ−ＦＥＴ３４のゲート（Ｇ）に出力され
る。この結果、ＭＯＳ−ＦＥＴ３４は、ドレイン（Ｄ）
−ソース（Ｓ）間がオフされて、前記逆電流（Ｉb ）は
一瞬のものとなる。
子３６Ｂと反転入力端子３６Ｃとに入力される電圧差が
小さくなり、出力端子３６Ａからはローレベル（Ｌ）の
信号がＭＯＳ−ＦＥＴ３４のゲート（Ｇ）に出力され
る。この結果、ＭＯＳ−ＦＥＴ３４は、ドレイン（Ｄ）
−ソース（Ｓ）間がオフされて、前記逆電流（Ｉb ）は
一瞬のものとなる。
【００４５】このＭＯＳ−ＦＥＴ３４のオフ状態で内部
の電池２２は、マイナス側電源線２６が開放状態とな
り、外部電源からの電流を効率良く全て負荷１２へ流す
ことができる。また、電池２２が充電されるといった不
具合も解消することができる。
の電池２２は、マイナス側電源線２６が開放状態とな
り、外部電源からの電流を効率良く全て負荷１２へ流す
ことができる。また、電池２２が充電されるといった不
具合も解消することができる。
【００４６】このように、直流２電源供給回路１０の内
部電源（電池２２）側に入力インピーダンスがダイオー
ドよりも低いＭＯＳ−ＦＥＴ３４を介在させることによ
って、電池２２の電圧Ｖ2 が外部電源の電圧Ｖ1 よりも
高いときは電圧ロスが極めて少ない状態で負荷１２を作
動させることができる。
部電源（電池２２）側に入力インピーダンスがダイオー
ドよりも低いＭＯＳ−ＦＥＴ３４を介在させることによ
って、電池２２の電圧Ｖ2 が外部電源の電圧Ｖ1 よりも
高いときは電圧ロスが極めて少ない状態で負荷１２を作
動させることができる。
【００４７】この電圧ロスを、従来例に係るダイオード
１２２と本実施の形態のＭＯＳ−ＦＥＴ３４とで比較す
る。まず、本実施の形態に適用したＭＯＳ−ＦＥＴ３４
のオン抵抗は、ゲート（Ｇ）−ソース（Ｓ）間電圧ＶGS
＝２Ｖとすると、0.1 Ω程度である。
１２２と本実施の形態のＭＯＳ−ＦＥＴ３４とで比較す
る。まず、本実施の形態に適用したＭＯＳ−ＦＥＴ３４
のオン抵抗は、ゲート（Ｇ）−ソース（Ｓ）間電圧ＶGS
＝２Ｖとすると、0.1 Ω程度である。
【００４８】本実施の形態の負荷１２の負荷電流ＩL を
300mA とすると、0.1 Ω×0.3 Ａ＝0.03Ｖとなる。
300mA とすると、0.1 Ω×0.3 Ａ＝0.03Ｖとなる。
【００４９】これに対して、従来例に係るダイオード１
２２は、通電時の抵抗がＭＯＳ−ＦＥＴ３４の１０倍以
上（例えば、1.3 Ω) であるので、1.3 Ω×0.3 Ａ＝0.
39Ｖとなる。
２２は、通電時の抵抗がＭＯＳ−ＦＥＴ３４の１０倍以
上（例えば、1.3 Ω) であるので、1.3 Ω×0.3 Ａ＝0.
39Ｖとなる。
【００５０】この計算結果からも分かるように、ＭＯＳ
−ＦＥＴ３４を用いることにより、電圧ロスを極めて小
さくすることができる。また、電池の電圧Ｖ2 が外部電
源の電圧Ｖ1 よりも低くなったときには、電池２２の回
路網を開放（ＭＯＳ−ＦＥＴ３４のオフ）し、電池２２
に逆電流が流れないようにしたため、外部電源を有効に
かる効率良く利用することができる。
−ＦＥＴ３４を用いることにより、電圧ロスを極めて小
さくすることができる。また、電池の電圧Ｖ2 が外部電
源の電圧Ｖ1 よりも低くなったときには、電池２２の回
路網を開放（ＭＯＳ−ＦＥＴ３４のオフ）し、電池２２
に逆電流が流れないようにしたため、外部電源を有効に
かる効率良く利用することができる。
【００５１】なお、本実施の形態では、ＭＯＳ−ＦＥＴ
３４として、Ｎチャンネル型を用いたが、Ｐチャンネル
型を用いても同様の効果を得ることができる。但し、回
路構成が若干異なり、図２に示されるような配線とな
る。なお、この図２に示される回路において、前記図１
で示した回路と同一構成部分については同一の符号を付
してその説明を省略する。
３４として、Ｎチャンネル型を用いたが、Ｐチャンネル
型を用いても同様の効果を得ることができる。但し、回
路構成が若干異なり、図２に示されるような配線とな
る。なお、この図２に示される回路において、前記図１
で示した回路と同一構成部分については同一の符号を付
してその説明を省略する。
【００５２】すなわち、図２に示される如く、内部電源
用のプラス側電源線２４には、Ｐチャンネル型のＭＯＳ
−ＦＥＴ３４Ｐが介在されている。
用のプラス側電源線２４には、Ｐチャンネル型のＭＯＳ
−ＦＥＴ３４Ｐが介在されている。
【００５３】すなわち、ＭＯＳ−ＦＥＴ３４Ｐのドレイ
ン（Ｄ）と共通プラス側電源線３０に接続され（図２の
Ａ点）、ソース（Ｓ）が前記電池ボックス２０のプラス
側端子（図２のＢ点）が接続されいる。また、ゲート
（Ｇ）は、差動増幅器３６の出力端子３６Ａと接続され
ている。このため、ＭＯＳ−ＦＥＴ３４は、差動増幅器
３６からハイレベル（Ｈ）の信号が出力されると、ドレ
イン（Ｄ）−ソース（Ｓ）間がオフとなり、ローレベル
（Ｌ）の信号が出力されると、ドレイン（Ｄ）−ソース
（Ｓ）間がオンとなる。
ン（Ｄ）と共通プラス側電源線３０に接続され（図２の
Ａ点）、ソース（Ｓ）が前記電池ボックス２０のプラス
側端子（図２のＢ点）が接続されいる。また、ゲート
（Ｇ）は、差動増幅器３６の出力端子３６Ａと接続され
ている。このため、ＭＯＳ−ＦＥＴ３４は、差動増幅器
３６からハイレベル（Ｈ）の信号が出力されると、ドレ
イン（Ｄ）−ソース（Ｓ）間がオフとなり、ローレベル
（Ｌ）の信号が出力されると、ドレイン（Ｄ）−ソース
（Ｓ）間がオンとなる。
【００５４】差動増幅器３６のＶSSは、共通マイナス側
電源線３２の基部（図２のＣ点）に接続され、ＶDDは、
ＭＯＳ−ＦＥＴ３４Ｐのソース（Ｓ）端子（図２のＢ
点）に接続されている。
電源線３２の基部（図２のＣ点）に接続され、ＶDDは、
ＭＯＳ−ＦＥＴ３４Ｐのソース（Ｓ）端子（図２のＢ
点）に接続されている。
【００５５】また、差動増幅器３６の非反転入力端子３
６Ｂは図２のＢ点と接続され、反転入力端子３６Ｃは図
２のＡ点に接続されている。
６Ｂは図２のＢ点と接続され、反転入力端子３６Ｃは図
２のＡ点に接続されている。
【００５６】ここで、通常は、ＤＣジャック１４から得
る外部電源電圧（Ｖ1 ）と、電池ボックス２０に収容さ
れた電池２２から得る内部電源電圧（Ｖ2 ）と、に差が
生じると、Ｖ2 ＞Ｖ1 の場合は、ＭＯＳ−ＦＥＴ３４Ｐ
には、順方向（図２の矢印Ｉ a 方向）の電流が流れ、電
圧は図２のＢ点＞Ａ点となり、差動増幅器３６の非反転
入力端子３６Ｂ及び反転入力端子３６Ｃに入力される電
圧差が小さく、出力がローレベル（Ｌ）となって、ＭＯ
Ｓ−ＦＥＴ３４Ｐをオンすることができる。
る外部電源電圧（Ｖ1 ）と、電池ボックス２０に収容さ
れた電池２２から得る内部電源電圧（Ｖ2 ）と、に差が
生じると、Ｖ2 ＞Ｖ1 の場合は、ＭＯＳ−ＦＥＴ３４Ｐ
には、順方向（図２の矢印Ｉ a 方向）の電流が流れ、電
圧は図２のＢ点＞Ａ点となり、差動増幅器３６の非反転
入力端子３６Ｂ及び反転入力端子３６Ｃに入力される電
圧差が小さく、出力がローレベル（Ｌ）となって、ＭＯ
Ｓ−ＦＥＴ３４Ｐをオンすることができる。
【００５７】一方、Ｖ1 ＞Ｖ2 の場合は、ＭＯＳ−ＦＥ
Ｔ３４Ｐには、逆方向（図２の矢印Ｉb 方向）の電流が
流れ、電圧は図１のＢ点＜Ａ点となり、差動増幅器３６
の非反転入力端子３６Ｂ及び反転入力端子３６Ｃに入力
される電圧差が大きく、出力がハイレベル（Ｈ）となっ
て、ＭＯＳ−ＦＥＴ３４Ｐをオフすることができる。
Ｔ３４Ｐには、逆方向（図２の矢印Ｉb 方向）の電流が
流れ、電圧は図１のＢ点＜Ａ点となり、差動増幅器３６
の非反転入力端子３６Ｂ及び反転入力端子３６Ｃに入力
される電圧差が大きく、出力がハイレベル（Ｈ）となっ
て、ＭＯＳ−ＦＥＴ３４Ｐをオフすることができる。
【００５８】また、本実施の形態では、一方の直流電源
を内部の電池２２とし、他方の直流電源をＤＣジャック
１４から取り込む外部電源としたが、図３に示される如
く、両方共内部電池（一方が乾電池２２、他方がリチウ
ム電池２２Ｌ）電源としてもよい。この場合、両者の電
圧差が相互に影響を与えるため、図１又は図２に示すＭ
ＯＳ−ＦＥＴ３４と差動増幅器３６との組み合わせ回路
Ｃ34,36 をそれぞれの内部電池電源２２、２２Ｌに接続
することが好ましい。
を内部の電池２２とし、他方の直流電源をＤＣジャック
１４から取り込む外部電源としたが、図３に示される如
く、両方共内部電池（一方が乾電池２２、他方がリチウ
ム電池２２Ｌ）電源としてもよい。この場合、両者の電
圧差が相互に影響を与えるため、図１又は図２に示すＭ
ＯＳ−ＦＥＴ３４と差動増幅器３６との組み合わせ回路
Ｃ34,36 をそれぞれの内部電池電源２２、２２Ｌに接続
することが好ましい。
【００５９】
【発明の効果】以上説明した如く直流電源供給回路は、
複数電源供給回Ｄにおいて、相互充電しないように、複
数の電源から効率的に電流を取り出すことができるとい
う優れた効果を有する。
複数電源供給回Ｄにおいて、相互充電しないように、複
数の電源から効率的に電流を取り出すことができるとい
う優れた効果を有する。
【図１】本実施の形態に係る直流２電源供給回路の回路
図である。
図である。
【図２】Ｐチャンネル側ＭＯＳ−ＦＥＴを使用した場合
の直流２電源供給回路の回路図である。
の直流２電源供給回路の回路図である。
【図３】２種の電源共に、内部電池を適用した場合の直
流２電源供給回路の回路図である。
流２電源供給回路の回路図である。
【図４】従来例に係る直流２電源供給回路の回路図であ
る。
る。
１０ 直流２電源供給回路 １２ 負荷 １４ ＤＣジャック（外部電源） １６ 外部電源用プラス側電源線 １８ 外部電源用マイナス側電源線 ２０ 電池ボックス ２２ 電池（内部電源） ２４ 内部電源用プラス側電源線 ２６ 内部電源用マイナス側電源線 ２８ ダイオード ３０ 共通プラス側電源線 ３２ 共通マイナス側電源線 ３４ ＭＯＳ−ＦＥＴ（Ｎチャンネル型） ３４Ｐ ＭＯＳ−ＦＥＴ（Ｐチャンネル型） ３６ 差動増幅器
Claims (5)
- 【請求項１】 一対の直流電源が並列接続され、負荷に
対して直流電源を供給するための直流電源供給回路であ
って、 一方の直流電源のマイナス端子側にドレイン−ソース間
が直列に接続され、ゲートへの入力信号に基づいてドレ
イン−ソース間をオン・オフするＮチャンネル型のＭＯ
Ｓ−ＦＥＴと、 反転入力端子に前記一方の直流電源と前記ＭＯＳ−ＦＥ
Ｔとの間の電圧が入力され、非反転入力端子に前記負荷
と前記ＭＯＳ−ＦＥＴとの間の電圧が入力され、両入力
端子間の電圧差に基づいて前記ＭＯＳ−ＦＥＴのゲート
へ所定の電圧を出力する差動増幅器と、を有し、 前記ＭＯＳ−ＦＥＴは、前記一方の直流電源電圧が他方
の直流電源電圧よりも高い場合に順方向に流れる電流に
より、ドレイン−ソース間に差動増幅器の入力差を増大
させる電圧が入力されることによりオンし、前記一方の
直流電源電圧が他方の直流電源電圧よりも低い場合に一
時的に逆方向に流れる電流により、ドレイン−ソース間
に差動増幅器の入力差を減少させる電圧が入力されるこ
とによりオフすることを特徴とした直流電源供給回路。 - 【請求項２】 一対の直流電源が並列接続され、負荷に
対して直流電源を供給するための直流電源供給回路であ
って、 一方の直流電源のプラス端子側にドレイン−ソース間が
直列に接続され、ゲートへの入力信号に基づいてドレイ
ン−ソース間をオン・オフするＰチャンネル型のＭＯＳ
−ＦＥＴと、 反転入力端子に前記一方の直流電源とＭＯＳ−ＦＥＴと
の間の電圧が入力され、非反転入力端子に前記負荷と前
記ＭＯＳ−ＦＥＴとの間の電圧が入力され、両入力端子
間の電圧差に基づいて前記ＭＯＳ−ＦＥＴのゲートへ所
定の電圧を出力する差動増幅器と、を有し、 前記ＭＯＳ−ＦＥＴは、前記一方の直流電源電圧が他方
の直流電源電圧よりも高い場合に順方向に流れる電流に
より、ドレイン−ソース間に差動増幅器の入力差を減少
させる電圧が入力されることによりオンし、前記一方の
直流電源電圧が他方の直流電源電圧よりも低い場合に一
時的に逆方向に流れる電流により、ドレイン−ソース間
に差動増幅器の入力差を増大させる電圧が入力されるこ
とによりオフすることを特徴とした直流電源供給回路。 - 【請求項３】 前記一方の直流電源が負荷を構成する電
気製品の内部に収容される内部電池電源であり、前記他
方の直流電源が負荷を構成する電気製品の外部から取り
込む外部電源であり、前記外部電源側には、内部電池電
源から逆流する電流を防止するダイオードが介在されて
いることを特徴とする請求項１又は請求項２記載の直流
電源供給回路。 - 【請求項４】 前記一方の直流電源が負荷を構成する電
気製品の内部に収容される第１の内部電池電源であり、
前記他方の直流電源が前記第１の内部電池電源とは異な
る電圧の第２の内部電池電源であることを特徴とする請
求項１乃至請求項３のいずれか１項記載の直流電源供給
回路。 - 【請求項５】 前記差動増幅器がＣ−ＭＯＳオペアンプ
であることを特徴とする請求項１乃至請求項４のいずれ
か１項記載の直流電源供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075379A JPH10271707A (ja) | 1997-03-27 | 1997-03-27 | 直流電源供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9075379A JPH10271707A (ja) | 1997-03-27 | 1997-03-27 | 直流電源供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271707A true JPH10271707A (ja) | 1998-10-09 |
Family
ID=13574516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9075379A Abandoned JPH10271707A (ja) | 1997-03-27 | 1997-03-27 | 直流電源供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10271707A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006266087A (ja) * | 2005-03-22 | 2006-10-05 | Mikuni Corp | 車両における電力供給制御装置及び電力供給制御方法 |
| GB2438052A (en) * | 2006-05-09 | 2007-11-14 | Sanyo Electric Co | Battery back up power supply |
| JP2015527867A (ja) * | 2012-09-07 | 2015-09-17 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電圧崩壊保護のための方法およびシステム |
-
1997
- 1997-03-27 JP JP9075379A patent/JPH10271707A/ja not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006266087A (ja) * | 2005-03-22 | 2006-10-05 | Mikuni Corp | 車両における電力供給制御装置及び電力供給制御方法 |
| GB2438052A (en) * | 2006-05-09 | 2007-11-14 | Sanyo Electric Co | Battery back up power supply |
| US7598707B2 (en) | 2006-05-09 | 2009-10-06 | Sanyo Electric Co., Ltd. | Power source apparatus |
| GB2438052B (en) * | 2006-05-09 | 2010-12-29 | Sanyo Electric Co | Power source apparatus |
| JP2015527867A (ja) * | 2012-09-07 | 2015-09-17 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 電圧崩壊保護のための方法およびシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326768B2 (en) | Method, apparatus and battery pack for charging and discharging secondary batteries | |
| US8508963B2 (en) | Step-down switching regulator capable of providing high-speed response with compact structure | |
| KR100352409B1 (ko) | 충/방전 제어 회로 및 충전가능한 전원장치 | |
| US8350532B2 (en) | Power management systems | |
| US5095223A (en) | Dc/dc voltage multiplier with selective charge/discharge | |
| EP2190100A2 (en) | Overcurrent protection circuit of a rechargeable battery | |
| GB2416606A (en) | Power supply circuit for portable battery powered device | |
| JP5511569B2 (ja) | ボルテージ・レギュレータ | |
| KR20110108315A (ko) | 전력 부스트 플랫폼 | |
| JP3872476B2 (ja) | 充放電制御回路と充電式電源装置 | |
| CN104348202A (zh) | 充电控制电路、方法及电子设备 | |
| EP2498166B1 (en) | Power management system | |
| JP5902136B2 (ja) | 電池監視装置および電池監視システム | |
| JPH10271707A (ja) | 直流電源供給回路 | |
| KR100288746B1 (ko) | 전원회로 | |
| CN115954980A (zh) | 一种电池均衡放电控制电路 | |
| CN203491731U (zh) | 充电控制电路及电子设备 | |
| JP6718109B2 (ja) | 過電圧保護回路及び過電圧保護制御方法 | |
| JP2000152510A (ja) | 充放電制御回路と充電式電源装置 | |
| CN112994679A (zh) | 驱动电路及控制芯片 | |
| CN107425721B (zh) | 一种用于太阳能收集的三态多输出接口电路 | |
| JP2003079058A (ja) | 電池パック | |
| US8680824B2 (en) | Inverter circuit with a driver gate receiving a voltage lower than zero and related method for supplying an inverted voltage | |
| CN214045430U (zh) | 一种优化的预放电电路 | |
| KR102320700B1 (ko) | 전력관리 집적회로 및 에너지 하베스팅 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051003 |