JPH10271581A - 交換方法及び交換装置及びその交換装置を用いたネットワークシステム - Google Patents
交換方法及び交換装置及びその交換装置を用いたネットワークシステムInfo
- Publication number
- JPH10271581A JPH10271581A JP7554197A JP7554197A JPH10271581A JP H10271581 A JPH10271581 A JP H10271581A JP 7554197 A JP7554197 A JP 7554197A JP 7554197 A JP7554197 A JP 7554197A JP H10271581 A JPH10271581 A JP H10271581A
- Authority
- JP
- Japan
- Prior art keywords
- output
- time
- channel
- unit
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【課題】 記憶手段に記憶された信号を複数のチャネル
のいずれかに出力するときに、特定のチャネルに出力す
べき信号が増大したときの輻輳の発生を低減する。 【解決手段】 記憶手段が接続される出力チャネルを変
更し、記憶手段が複数ののチャネルの内のあるチャネル
に接続される接続時間の内の少なくとも一部の時間であ
る第１の時間内に、該接続されるチャネルで記憶手段か
ら出力すべき信号を出力する交換方法において、前記第
１の時間の長さを前記接続されるチャネルで出力すべき
信号を出力するのに要する時間に応じて前記接続される
チャネル毎に変更する。
のいずれかに出力するときに、特定のチャネルに出力す
べき信号が増大したときの輻輳の発生を低減する。 【解決手段】 記憶手段が接続される出力チャネルを変
更し、記憶手段が複数ののチャネルの内のあるチャネル
に接続される接続時間の内の少なくとも一部の時間であ
る第１の時間内に、該接続されるチャネルで記憶手段か
ら出力すべき信号を出力する交換方法において、前記第
１の時間の長さを前記接続されるチャネルで出力すべき
信号を出力するのに要する時間に応じて前記接続される
チャネル毎に変更する。
Description
【０００１】
【発明の属する技術分野】本発明は信号の交換方法及び
交換装置及びその交換装置を用いたネットワークシステ
ムに関する。更に詳しくは、信号の複数のチャネルへの
出力を、交換による遅延を減らし、かつ信号を衝突させ
ることなく効率よく行う交換方法に関する。
交換装置及びその交換装置を用いたネットワークシステ
ムに関する。更に詳しくは、信号の複数のチャネルへの
出力を、交換による遅延を減らし、かつ信号を衝突させ
ることなく効率よく行う交換方法に関する。
【０００２】
【従来の技術】近年、端末装置の高速化に伴い、端末装
置を接続するネットワークの高速化の為に、複数の光波
長を用いた波長多重伝送路から成るネットワークを使用
したネットワークシステムが幾つか検討されて来てい
る。以下に特開平８−２３７３０６号公報によって提案
されたノード装置及びこれを用いたネットワークシステ
ムについて述べる。
置を接続するネットワークの高速化の為に、複数の光波
長を用いた波長多重伝送路から成るネットワークを使用
したネットワークシステムが幾つか検討されて来てい
る。以下に特開平８−２３７３０６号公報によって提案
されたノード装置及びこれを用いたネットワークシステ
ムについて述べる。
【０００３】図１１において、符号８４９はノード装置
の制御部であり、その内部には、バッファ制御部８５０
と波長制御部１５１を有している。符号８５０はバッフ
ァ制御部であり、バッファ８２９〜８３６に記憶された
パケットの送信先のサブ伝送路が、隣接ノード装置に接
続されている場合、隣接ノード装置において送信先のサ
ブ伝送路が接続された分離挿入部１２１〜１２８にパケ
ットを出力する固定波長受信部１０５〜１１２が受信す
る波長と、そのパケットを送信する可変波長送信部１１
３〜１２０の送信波長が一致するまで、バッファ８２９
〜８３６に記憶されたそのパケットの読み出しを行なわ
ない様にバッファ８２９〜８３６の読み出し制御を行
い、宛先の隣接ノード装置の端末１７０〜１７７に対応
する隣接ノード装置の固定波長受信部１０５〜１１２と
一致するときにバッファ８２９〜８３６内に記憶されて
いるパケットを読み出すような制御を行なう。
の制御部であり、その内部には、バッファ制御部８５０
と波長制御部１５１を有している。符号８５０はバッフ
ァ制御部であり、バッファ８２９〜８３６に記憶された
パケットの送信先のサブ伝送路が、隣接ノード装置に接
続されている場合、隣接ノード装置において送信先のサ
ブ伝送路が接続された分離挿入部１２１〜１２８にパケ
ットを出力する固定波長受信部１０５〜１１２が受信す
る波長と、そのパケットを送信する可変波長送信部１１
３〜１２０の送信波長が一致するまで、バッファ８２９
〜８３６に記憶されたそのパケットの読み出しを行なわ
ない様にバッファ８２９〜８３６の読み出し制御を行
い、宛先の隣接ノード装置の端末１７０〜１７７に対応
する隣接ノード装置の固定波長受信部１０５〜１１２と
一致するときにバッファ８２９〜８３６内に記憶されて
いるパケットを読み出すような制御を行なう。
【０００４】また、波長制御部１５１は、後述する所定
の送信波長制御テーブルのパターンに従って可変波長送
信部１１３〜１２０の送信波長を制御する。符号１０１
は、光波長多重伝送路であるところの光ファイバであ
り、上流に隣接するノード装置の合流器と自ノード装置
の分岐器１０２との間の伝送路として機能する。符号１
０２は分岐器であり、光ファイバ１０１を伝送してきた
光信号を分岐し８個の固定波長受信部１０５〜１１２に
出力する。符号１０５から１１２はフォトダイオードを
用いた固定波長受信手段であるところの固定波長受信部
Ｉ〜固定波長受信部ＶＩＩＩである。固定波長受信部Ｉ
〜固定波長受信部ＶＩＩＩは、それぞれ波長λ１からλ
８に対応した一つの波長の光信号で伝送されるパケット
のみを受信する。例えば、固定波長受信部Ｉ１０５は波
長λ１の光信号を受信し、固定波長受信部ＩＩ１０６は
波長λ２の光信号を受信し、固定波長受信部ＶＩＩＩ１
１２は波長λ８の光信号を受信する。
の送信波長制御テーブルのパターンに従って可変波長送
信部１１３〜１２０の送信波長を制御する。符号１０１
は、光波長多重伝送路であるところの光ファイバであ
り、上流に隣接するノード装置の合流器と自ノード装置
の分岐器１０２との間の伝送路として機能する。符号１
０２は分岐器であり、光ファイバ１０１を伝送してきた
光信号を分岐し８個の固定波長受信部１０５〜１１２に
出力する。符号１０５から１１２はフォトダイオードを
用いた固定波長受信手段であるところの固定波長受信部
Ｉ〜固定波長受信部ＶＩＩＩである。固定波長受信部Ｉ
〜固定波長受信部ＶＩＩＩは、それぞれ波長λ１からλ
８に対応した一つの波長の光信号で伝送されるパケット
のみを受信する。例えば、固定波長受信部Ｉ１０５は波
長λ１の光信号を受信し、固定波長受信部ＩＩ１０６は
波長λ２の光信号を受信し、固定波長受信部ＶＩＩＩ１
１２は波長λ８の光信号を受信する。
【０００５】また、符号１２１〜１２８は分離挿入手段
であるところの分離挿入部であり、固定波長受信部１０
５〜１１２から出力されるパケット流の中から、サブ伝
送路１６０〜１６７に伝送させるパケットとバッファ８
２９〜８３６に出力させるパケットに分離すると共に、
サブ伝送路１６０〜１６７から伝送されてくるパケット
を、固定波長受信部１０５〜１１２からバッファに出力
されるパケット流に挿入する機能を有している。符号８
２９〜８３６は、バッファであり、分離挿入部１２１〜
１２８から出力されるパケットを可変波長送信部１１３
〜１２０の各送信波長に対応した記憶領域に一時記憶す
る機能を有している。
であるところの分離挿入部であり、固定波長受信部１０
５〜１１２から出力されるパケット流の中から、サブ伝
送路１６０〜１６７に伝送させるパケットとバッファ８
２９〜８３６に出力させるパケットに分離すると共に、
サブ伝送路１６０〜１６７から伝送されてくるパケット
を、固定波長受信部１０５〜１１２からバッファに出力
されるパケット流に挿入する機能を有している。符号８
２９〜８３６は、バッファであり、分離挿入部１２１〜
１２８から出力されるパケットを可変波長送信部１１３
〜１２０の各送信波長に対応した記憶領域に一時記憶す
る機能を有している。
【０００６】また、符号１１３〜１２０は、チューナブ
ルレーザダイオード（ＴＬＤ）を用いた可変波長送信手
段であるところの可変波長送信部Ｉから可変波長送信部
ＶＩＩＩであり、バッファ部８２９〜８３６から出力さ
れるパケットを、波長制御部１５１の制御によって、波
長λ１から波長λ８の内の、所定の波長の光信号に変換
して合流器１０３を介して光波長多重伝送路であるとこ
ろの光ファイバ１０４に送出する。ここで固定波長受信
部Ｉ１０５と分離挿入部Ｉ１２１、バッファＩ８２９及
び可変波長送信部Ｉ１１３は組をなしており、固定波長
受信部Ｉ１０５で受信されたパケットは、この組の内部
で処理され他の組で処理されることはない。同様に、固
定波長受信部ＩＩ１０６と分離挿入部ＩＩ１２２、バッ
ファＩＩ８３０及び可変波長送信部ＩＩ１１４も組をな
しており、他の固定波長受信部１０７〜１１２と分離挿
入部１２３〜１２８、バッファ８３１〜８３６及び可変
波長送信部１１５〜１２０も同様である。符号１０３は
合流器であり、８個の可変波長送信部１１３〜１２０か
ら送出される波長λ１から波長λ８の光信号を合流し、
下流の隣接ノード装置に接続された光ファイバ１０４に
出射する。
ルレーザダイオード（ＴＬＤ）を用いた可変波長送信手
段であるところの可変波長送信部Ｉから可変波長送信部
ＶＩＩＩであり、バッファ部８２９〜８３６から出力さ
れるパケットを、波長制御部１５１の制御によって、波
長λ１から波長λ８の内の、所定の波長の光信号に変換
して合流器１０３を介して光波長多重伝送路であるとこ
ろの光ファイバ１０４に送出する。ここで固定波長受信
部Ｉ１０５と分離挿入部Ｉ１２１、バッファＩ８２９及
び可変波長送信部Ｉ１１３は組をなしており、固定波長
受信部Ｉ１０５で受信されたパケットは、この組の内部
で処理され他の組で処理されることはない。同様に、固
定波長受信部ＩＩ１０６と分離挿入部ＩＩ１２２、バッ
ファＩＩ８３０及び可変波長送信部ＩＩ１１４も組をな
しており、他の固定波長受信部１０７〜１１２と分離挿
入部１２３〜１２８、バッファ８３１〜８３６及び可変
波長送信部１１５〜１２０も同様である。符号１０３は
合流器であり、８個の可変波長送信部１１３〜１２０か
ら送出される波長λ１から波長λ８の光信号を合流し、
下流の隣接ノード装置に接続された光ファイバ１０４に
出射する。
【０００７】また、符号１０４は光波長多重伝送路であ
るところの光ファイバであり、自ノード装置の合流器１
０３と下流に隣接するノード装置の分岐器との間の伝送
路として機能する。符号１６０から１６７はサブ伝送路
Ｉからサブ伝送路ＶＩＩＩであり、分離挿入部１２１〜
１２８と端末１７０〜１７７との間のパケットの伝送路
としての機能を果たす。符号１７０〜１７７は、それぞ
れサブ伝送路Ｉからサブ伝送路ＶＩＩＩに接続された端
末Ｉから端末ＶＩＩＩであり、分離挿入部１２１〜１２
８から出力されるパケットを受信すると共に、他の端末
へ送信するパケットを作成し、サブ伝送路１７０〜１７
７を介して、分離挿入部１２１〜１２８に送信する。
るところの光ファイバであり、自ノード装置の合流器１
０３と下流に隣接するノード装置の分岐器との間の伝送
路として機能する。符号１６０から１６７はサブ伝送路
Ｉからサブ伝送路ＶＩＩＩであり、分離挿入部１２１〜
１２８と端末１７０〜１７７との間のパケットの伝送路
としての機能を果たす。符号１７０〜１７７は、それぞ
れサブ伝送路Ｉからサブ伝送路ＶＩＩＩに接続された端
末Ｉから端末ＶＩＩＩであり、分離挿入部１２１〜１２
８から出力されるパケットを受信すると共に、他の端末
へ送信するパケットを作成し、サブ伝送路１７０〜１７
７を介して、分離挿入部１２１〜１２８に送信する。
【０００８】図１２は、このノード装置内に用いられる
バッファＩ８２９〜バッファＶＩＩＩ８３６の内部構成
図である。バッファＩ〜バッファＶＩＩＩの内部構成は
全て同一の構成である。符号９０１はデコーダであり、
入力されるパケットのヘッダーに送信先アドレスを載置
するアドレス部を読み取り、パケットの送信先が隣接ノ
ードに接続されたサブ伝送路であるか否かを判断し、隣
接ノードに接続されたサブ伝送路でない場合は、デマル
チプレクサ９０４の出力先をＦＩＦＯ９０６に設定する
様にデマルチプレクサ９０４に指示する。一方パケット
の送信先が隣接ノードに接続されたサブ伝送路である場
合においては、デコーダ９０１は、デマルチプレクサ９
０４の出力先をデュアルポートメモリ９０５に設定する
様にデマルチプレクサ９０４に指示すると共に、そのパ
ケットの書き込み先である記憶領域の書き込み開始アド
レスを書き込みアドレスカウンタ９０２に指示する。符
号９０２は書き込みアドレスカウンタであり、デコーダ
９０１から出力される書き込み開始アドレス値から順次
パケットを書き込むべき記憶領域のアドレスをデュアル
ポートメモリ９０５に出力する。パケットを記憶させる
べきデュアルポートメモリ９０５内の記憶領域は、パケ
ットの送信先である隣接ノード装置に接続する端末に関
係する。例えば、パケットの送信先が隣接するノード装
置に接続する端末ＩＩ１７１であるならば、端末ＩＩ１
７１が隣接ノード装置内の分離挿入部ＩＩ１２２に接続
されているので、端末ＩＩ１７１にパケットが到達する
ためには、そのパケットが波長λ２の光信号として隣接
ノード装置内の分離挿入部ＩＩ１２２に接続した固定波
長受信部ＩＩ１０６に入力する必要があり、パケットが
波長λ２の光信号に変換されるためには、デュアルポー
トメモリ９０５内の波長λ２に対応する記憶領域ＩＩに
記憶される必要がある。
バッファＩ８２９〜バッファＶＩＩＩ８３６の内部構成
図である。バッファＩ〜バッファＶＩＩＩの内部構成は
全て同一の構成である。符号９０１はデコーダであり、
入力されるパケットのヘッダーに送信先アドレスを載置
するアドレス部を読み取り、パケットの送信先が隣接ノ
ードに接続されたサブ伝送路であるか否かを判断し、隣
接ノードに接続されたサブ伝送路でない場合は、デマル
チプレクサ９０４の出力先をＦＩＦＯ９０６に設定する
様にデマルチプレクサ９０４に指示する。一方パケット
の送信先が隣接ノードに接続されたサブ伝送路である場
合においては、デコーダ９０１は、デマルチプレクサ９
０４の出力先をデュアルポートメモリ９０５に設定する
様にデマルチプレクサ９０４に指示すると共に、そのパ
ケットの書き込み先である記憶領域の書き込み開始アド
レスを書き込みアドレスカウンタ９０２に指示する。符
号９０２は書き込みアドレスカウンタであり、デコーダ
９０１から出力される書き込み開始アドレス値から順次
パケットを書き込むべき記憶領域のアドレスをデュアル
ポートメモリ９０５に出力する。パケットを記憶させる
べきデュアルポートメモリ９０５内の記憶領域は、パケ
ットの送信先である隣接ノード装置に接続する端末に関
係する。例えば、パケットの送信先が隣接するノード装
置に接続する端末ＩＩ１７１であるならば、端末ＩＩ１
７１が隣接ノード装置内の分離挿入部ＩＩ１２２に接続
されているので、端末ＩＩ１７１にパケットが到達する
ためには、そのパケットが波長λ２の光信号として隣接
ノード装置内の分離挿入部ＩＩ１２２に接続した固定波
長受信部ＩＩ１０６に入力する必要があり、パケットが
波長λ２の光信号に変換されるためには、デュアルポー
トメモリ９０５内の波長λ２に対応する記憶領域ＩＩに
記憶される必要がある。
【０００９】また、符号９０３は読み出しアドレスカウ
ンタであり、後述のバッファ制御テーブルから出力され
る、オフセット値を読み出し開始アドレスとして、順
次、パケットを読み出すべきアドレス信号をデュアルポ
ートメモリ９０５に出力する。符号９０４はデマルチプ
レクサであり、入力されたパケットをデコーダ９０１の
指示に応じて、デュアルポートメモリ９０５又は、ＦＩ
ＦＯ９０６に出力する。符号９０５はパケットデータの
書き込みと、読み出しを独立に行なう為のデュアルポー
トメモリである。デュアルポートメモリ９０５の記憶領
域は図３のメモリマップに示す様に、変調可能な可変波
長毎に記憶領域が確保されている。例えば、記憶領域Ｉ
Ｖに記憶されたパケットは、可変波長送信部１１３〜１
２０の送信波長が波長λ４に設定された時にのみ読み出
されて、可変波長送信部１１３〜１２０により波長λ４
の光信号として送出される。よって各記憶領域に記憶さ
れたパケットは、各記憶領域３０１〜３０８に対応した
波長の光信号に変換されてノード装置から出力される。
記憶領域Ｉ〜記憶領域ＶＩＩＩの先頭アドレスは、それ
ぞれＡ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７及びＡ
８である。
ンタであり、後述のバッファ制御テーブルから出力され
る、オフセット値を読み出し開始アドレスとして、順
次、パケットを読み出すべきアドレス信号をデュアルポ
ートメモリ９０５に出力する。符号９０４はデマルチプ
レクサであり、入力されたパケットをデコーダ９０１の
指示に応じて、デュアルポートメモリ９０５又は、ＦＩ
ＦＯ９０６に出力する。符号９０５はパケットデータの
書き込みと、読み出しを独立に行なう為のデュアルポー
トメモリである。デュアルポートメモリ９０５の記憶領
域は図３のメモリマップに示す様に、変調可能な可変波
長毎に記憶領域が確保されている。例えば、記憶領域Ｉ
Ｖに記憶されたパケットは、可変波長送信部１１３〜１
２０の送信波長が波長λ４に設定された時にのみ読み出
されて、可変波長送信部１１３〜１２０により波長λ４
の光信号として送出される。よって各記憶領域に記憶さ
れたパケットは、各記憶領域３０１〜３０８に対応した
波長の光信号に変換されてノード装置から出力される。
記憶領域Ｉ〜記憶領域ＶＩＩＩの先頭アドレスは、それ
ぞれＡ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７及びＡ
８である。
【００１０】また、符号９０６はＦＩＦＯ（First In F
irst Out）であり、入力されたパケットを一時記憶して
入力された順番にセレクタに出力する。符号９０７はセ
レクタであり、図１３に示すバッファ制御部８５０内の
読み出し制御部１００１からの指示により、デュアルポ
ートメモリ９０５又はＦＩＦＯ９０６のいずれか一方の
出力端を可変波長送信部１１３〜１２０に接続する。
irst Out）であり、入力されたパケットを一時記憶して
入力された順番にセレクタに出力する。符号９０７はセ
レクタであり、図１３に示すバッファ制御部８５０内の
読み出し制御部１００１からの指示により、デュアルポ
ートメモリ９０５又はＦＩＦＯ９０６のいずれか一方の
出力端を可変波長送信部１１３〜１２０に接続する。
【００１１】図１３は、バッファ制御部８５０の構成図
である。図１３において、符号４０１〜４０８はそれぞ
れバッファ制御テーブルＩからバッファ制御テーブルＶ
ＩＩＩである。バッファ制御テーブルＩからバッファ制
御テーブルＶＩＩＩは、波長制御部１５１内のＲＯＭカ
ウンタ５０２から出力されるアドレス値によって順次読
み出され、読み出された所定のオフセット値をバッファ
ＩからバッファＶＩＩＩの読み出しアドレスカウンタ９
０３に出力する。これらのテーブルは、リードオンリー
メモリ（ＲＯＭ）によって構成されている。バッファ制
御テーブルＩからバッファ制御テーブルＶＩＩＩの内容
は後述する。符号１００１は読み出し制御部であり、波
長制御部１５１から出力されるクロック信号をカウント
することによって、デュアルポートメモリ９０５か、ま
たはＦＩＦＯ９０６のどちらか一方のパケットを読み出
すための読み出し制御信号をバッファＩからバッファＶ
ＩＩＩ内のセレクタ９０７に出力する。
である。図１３において、符号４０１〜４０８はそれぞ
れバッファ制御テーブルＩからバッファ制御テーブルＶ
ＩＩＩである。バッファ制御テーブルＩからバッファ制
御テーブルＶＩＩＩは、波長制御部１５１内のＲＯＭカ
ウンタ５０２から出力されるアドレス値によって順次読
み出され、読み出された所定のオフセット値をバッファ
ＩからバッファＶＩＩＩの読み出しアドレスカウンタ９
０３に出力する。これらのテーブルは、リードオンリー
メモリ（ＲＯＭ）によって構成されている。バッファ制
御テーブルＩからバッファ制御テーブルＶＩＩＩの内容
は後述する。符号１００１は読み出し制御部であり、波
長制御部１５１から出力されるクロック信号をカウント
することによって、デュアルポートメモリ９０５か、ま
たはＦＩＦＯ９０６のどちらか一方のパケットを読み出
すための読み出し制御信号をバッファＩからバッファＶ
ＩＩＩ内のセレクタ９０７に出力する。
【００１２】図５は、波長制御部１５１の内部構成図で
ある。図５において、符号５０３〜５１０は、それぞれ
波長制御テーブルＩから波長制御テーブルＶＩＩＩであ
る。波長制御テーブルＩから波長制御テーブルＶＩＩＩ
は、ＲＯＭカウンタ５０２から出力されるアドレス値に
よって順次読み出され、所定の波長制御信号を、可変波
長送信部１１３〜１２０の送信波長を可変できる駆動部
に出力する。これらのテーブルは、リードオンリーメモ
リ（ＲＯＭ）によって構成されている。波長制御テーブ
ルＩから波長制御テーブルＶＩＩＩの内容は後述する。
符号５０１は、クロック発生器であり所定のクロック信
号を発生し、バッファ制御部８５０に送ると共に、この
クロック信号を分周し、ＲＯＭカウンタ５０２に出力す
る。
ある。図５において、符号５０３〜５１０は、それぞれ
波長制御テーブルＩから波長制御テーブルＶＩＩＩであ
る。波長制御テーブルＩから波長制御テーブルＶＩＩＩ
は、ＲＯＭカウンタ５０２から出力されるアドレス値に
よって順次読み出され、所定の波長制御信号を、可変波
長送信部１１３〜１２０の送信波長を可変できる駆動部
に出力する。これらのテーブルは、リードオンリーメモ
リ（ＲＯＭ）によって構成されている。波長制御テーブ
ルＩから波長制御テーブルＶＩＩＩの内容は後述する。
符号５０１は、クロック発生器であり所定のクロック信
号を発生し、バッファ制御部８５０に送ると共に、この
クロック信号を分周し、ＲＯＭカウンタ５０２に出力す
る。
【００１３】前述した波長制御テーブルＩ５０３から波
長制御テーブルＶＩＩＩ５１０の内容は、可変波長送信
部１１３〜１２０が送信する光信号の波長の遷移を示す
ものであり、例えば、表１に示す如く設定される。表１
のアドレス０〜７以外の各数字は波長λ１〜λ８に該当
する数を示している。
長制御テーブルＶＩＩＩ５１０の内容は、可変波長送信
部１１３〜１２０が送信する光信号の波長の遷移を示す
ものであり、例えば、表１に示す如く設定される。表１
のアドレス０〜７以外の各数字は波長λ１〜λ８に該当
する数を示している。
【００１４】
【表１】 又、前述したバッファ制御テーブルＩからバッファ制御
テーブルＶＩＩＩのオフセット値は表２に示す如く設定
されている。表２中Ａ１〜Ａ８は記憶領域の先頭アドレ
スを示している。
テーブルＶＩＩＩのオフセット値は表２に示す如く設定
されている。表２中Ａ１〜Ａ８は記憶領域の先頭アドレ
スを示している。
【００１５】
【表２】 これら波長制御テーブルとバッファ制御テーブルの１６
個のテーブルは、ＲＯＭカウンタ５０２によって同期し
て読み出される。これにより可変波長送信部１１３〜１
２０の各チューナブルレーザダイオード（ＴＬＤ）の送
信波長は、λ１からλ３、λ５、λ７、λ８、λ６、λ
４、λ２、λ１の順に循環して遷移し、また可変波長送
信部１１３〜１２０の各チューナブルレーザダイオード
（ＴＬＤ）に接続されたバッファ８２９〜８３６のデュ
アルポートメモリ９０５内の記憶領域を読み出す為のオ
フセット値は、Ａ１，Ａ３，Ａ５，Ａ７，Ａ８，Ａ６，
Ａ４，Ａ２，Ａ１の順に循環し、可変波長送信部１１３
〜１２０の可変波長の遷移に同期している。従って、波
長制御テーブルとバッファ制御テーブルに従うことによ
って、循環して遷移する可変波長送信部１１３〜１２０
の送信波長に対応した記憶領域内のパケットが、その時
々の可変波長送信部１１３〜１２０の送信波長の光信号
に変換されて出力される。また、各チューナブルレーザ
ダイオード（ＴＬＤ）の送信波長は複数のチューナブル
レーザダイオード（ＴＬＤ）が、同一の波長での送信を
行なわない様に、送信波長の循環遷移の位相がずれてい
る。この様に設定された波長制御テーブルＩから波長制
御テーブルＶＩＩＩによって可変波長送信部１１３〜１
２０の送信波長が制御されている。
個のテーブルは、ＲＯＭカウンタ５０２によって同期し
て読み出される。これにより可変波長送信部１１３〜１
２０の各チューナブルレーザダイオード（ＴＬＤ）の送
信波長は、λ１からλ３、λ５、λ７、λ８、λ６、λ
４、λ２、λ１の順に循環して遷移し、また可変波長送
信部１１３〜１２０の各チューナブルレーザダイオード
（ＴＬＤ）に接続されたバッファ８２９〜８３６のデュ
アルポートメモリ９０５内の記憶領域を読み出す為のオ
フセット値は、Ａ１，Ａ３，Ａ５，Ａ７，Ａ８，Ａ６，
Ａ４，Ａ２，Ａ１の順に循環し、可変波長送信部１１３
〜１２０の可変波長の遷移に同期している。従って、波
長制御テーブルとバッファ制御テーブルに従うことによ
って、循環して遷移する可変波長送信部１１３〜１２０
の送信波長に対応した記憶領域内のパケットが、その時
々の可変波長送信部１１３〜１２０の送信波長の光信号
に変換されて出力される。また、各チューナブルレーザ
ダイオード（ＴＬＤ）の送信波長は複数のチューナブル
レーザダイオード（ＴＬＤ）が、同一の波長での送信を
行なわない様に、送信波長の循環遷移の位相がずれてい
る。この様に設定された波長制御テーブルＩから波長制
御テーブルＶＩＩＩによって可変波長送信部１１３〜１
２０の送信波長が制御されている。
【００１６】図６は、図１１に示したノード装置を用い
たネットワークシステムの構成例であり、５つのノード
装置を光ファイバによって接続した例を示している。符
号６０１〜６０５は、それぞれ図１１に示したノード装
置であり、それぞれ８個のサブ伝送路を介して８個の端
末が接続されている。符号６０６〜６１０は、光波長多
重伝送路であるところの光ファイバである。
たネットワークシステムの構成例であり、５つのノード
装置を光ファイバによって接続した例を示している。符
号６０１〜６０５は、それぞれ図１１に示したノード装
置であり、それぞれ８個のサブ伝送路を介して８個の端
末が接続されている。符号６０６〜６１０は、光波長多
重伝送路であるところの光ファイバである。
【００１７】以下図３、図５、図６、図１１、図１２、
図１３、図１４、表１、表２を参照しながら、このネッ
トワークシステムの伝送制御方法について説明する。こ
こで、図１４は波長制御部１５１内のクロック発生器の
クロック信号に基づく動作期間に応じた一部の動作状態
を示すチャートである。
図１３、図１４、表１、表２を参照しながら、このネッ
トワークシステムの伝送制御方法について説明する。こ
こで、図１４は波長制御部１５１内のクロック発生器の
クロック信号に基づく動作期間に応じた一部の動作状態
を示すチャートである。
【００１８】伝送制御方法を説明するに当たり、送信元
がノード装置Ｉ６０１のサブ伝送路Ｉ１６０に接続され
た端末Ｉ１７０であり、宛て先がノード装置ＩＩ６０２
のサブ伝送路ＩＩ１６１に接続された端末ＩＩ１７１で
ある場合のパケットの伝送を例に説明する。
がノード装置Ｉ６０１のサブ伝送路Ｉ１６０に接続され
た端末Ｉ１７０であり、宛て先がノード装置ＩＩ６０２
のサブ伝送路ＩＩ１６１に接続された端末ＩＩ１７１で
ある場合のパケットの伝送を例に説明する。
【００１９】以下の説明では１つのパケットＡの伝送動
作を説明する。又、異なる端末装置の同じ構成要素に対
しては、便宜上図３、図５、図６、図１１、図１２、図
１３、図１４に示された同一の符号を用いることとす
る。
作を説明する。又、異なる端末装置の同じ構成要素に対
しては、便宜上図３、図５、図６、図１１、図１２、図
１３、図１４に示された同一の符号を用いることとす
る。
【００２０】先ず、ノード装置Ｉ６０１に接続された端
末の通信動作について説明する。送信元であるノード装
置Ｉ６０１のサブ伝送路Ｉ１６０に接続された端末Ｉ１
７０は、送信先であるノード装置ＩＩ６０２のサブ伝送
路ＩＩ１６１に接続された端末ＩＩ１７１のアドレスを
送信データに付加し、サブ伝送路Ｉ１６０を介してノー
ド装置Ｉ６０１の分離挿入部Ｉ１２１にパケットＡを出
力する。
末の通信動作について説明する。送信元であるノード装
置Ｉ６０１のサブ伝送路Ｉ１６０に接続された端末Ｉ１
７０は、送信先であるノード装置ＩＩ６０２のサブ伝送
路ＩＩ１６１に接続された端末ＩＩ１７１のアドレスを
送信データに付加し、サブ伝送路Ｉ１６０を介してノー
ド装置Ｉ６０１の分離挿入部Ｉ１２１にパケットＡを出
力する。
【００２１】ノード装置Ｉ６０１の分離挿入部Ｉ１２１
は、固定波長受信部Ｉ１０５で受信されるパケット流の
切れ目を見いだし、その切れ目にサブ伝送路Ｉ１６０を
介して入力されたパケットＡを挿入して、バッファＩ８
２９に出力する。バッファＩ８２９内のデコーダ９０１
は、入力されたパケットＡのアドレス部を読み取る。こ
のパケットＡの送信先は隣接するノード装置ＩＩ６０２
に接続された端末ＩＩ１７１であるため、デコーダ９０
１はデマルチプレクサ９０４の出力先をデュアルポート
メモリ９０５に接続し、且つ書き込みアドレスカウンタ
９０２にパケットＡの所定の書き込み開始アドレス値Ａ
２を出力する。これにより書き込みアドレスカウンタ９
０２は、パケットＡの書き込み開始アドレス値から順次
パケットを書き込むべき記憶領域のアドレスをデュアル
ポートメモリ９０５に出力する。パケットＡがデュアル
ポートメモリ９０５内の記憶領域ＩＩに記憶されたの
は、パケットＡがノード装置ＩＩ６０２に接続された端
末ＩＩ１７１に送信されたパケットであり、端末ＩＩ１
７１はノード装置ＩＩ６０２内の分離挿入部ＩＩ１２２
に接続されているので、端末ＩＩ１７１にパケットが到
達するためには、そのパケットが波長λ２の光信号に変
換されてノード装置ＩＩ６０２内の分離挿入部ＩＩ１２
２に接続した固定波長受信部ＩＩ１０６に入力しなけれ
ばならないからである。デュアルポートメモリ９０５内
の記憶領域ＩＩに記憶されたパケットは、可変波長送信
部の送信波長が波長λ２に制御された時にのみ読み出さ
れるので、パケットＡは、可変波長送信部の発振波長が
波長λ２の時に、波長λ２の光信号に変換されてノード
装置ＩＩ６０２に出力されることになる。
は、固定波長受信部Ｉ１０５で受信されるパケット流の
切れ目を見いだし、その切れ目にサブ伝送路Ｉ１６０を
介して入力されたパケットＡを挿入して、バッファＩ８
２９に出力する。バッファＩ８２９内のデコーダ９０１
は、入力されたパケットＡのアドレス部を読み取る。こ
のパケットＡの送信先は隣接するノード装置ＩＩ６０２
に接続された端末ＩＩ１７１であるため、デコーダ９０
１はデマルチプレクサ９０４の出力先をデュアルポート
メモリ９０５に接続し、且つ書き込みアドレスカウンタ
９０２にパケットＡの所定の書き込み開始アドレス値Ａ
２を出力する。これにより書き込みアドレスカウンタ９
０２は、パケットＡの書き込み開始アドレス値から順次
パケットを書き込むべき記憶領域のアドレスをデュアル
ポートメモリ９０５に出力する。パケットＡがデュアル
ポートメモリ９０５内の記憶領域ＩＩに記憶されたの
は、パケットＡがノード装置ＩＩ６０２に接続された端
末ＩＩ１７１に送信されたパケットであり、端末ＩＩ１
７１はノード装置ＩＩ６０２内の分離挿入部ＩＩ１２２
に接続されているので、端末ＩＩ１７１にパケットが到
達するためには、そのパケットが波長λ２の光信号に変
換されてノード装置ＩＩ６０２内の分離挿入部ＩＩ１２
２に接続した固定波長受信部ＩＩ１０６に入力しなけれ
ばならないからである。デュアルポートメモリ９０５内
の記憶領域ＩＩに記憶されたパケットは、可変波長送信
部の送信波長が波長λ２に制御された時にのみ読み出さ
れるので、パケットＡは、可変波長送信部の発振波長が
波長λ２の時に、波長λ２の光信号に変換されてノード
装置ＩＩ６０２に出力されることになる。
【００２２】但し、各バッファ内のデコーダ９０１で読
み出した受信パケットの送信先のアドレスが、隣接する
ノード装置に接続された端末のアドレスでない時には、
デコーダ９０１はデマルチプレクサ９０４の出力先をＦ
ＩＦＯ９０６に接続し，その受信パケットはＦＩＦＯ９
０６に記憶される。
み出した受信パケットの送信先のアドレスが、隣接する
ノード装置に接続された端末のアドレスでない時には、
デコーダ９０１はデマルチプレクサ９０４の出力先をＦ
ＩＦＯ９０６に接続し，その受信パケットはＦＩＦＯ９
０６に記憶される。
【００２３】ノード装置Ｉ６０１内の波長制御部１５１
のＲＯＭカウンタ５０２は、クロック５０１のクロック
信号から読み出しアドレス値を波長制御テーブルＩから
ＶＩＩＩとバッファ制御テーブルＩからＶＩＩＩに同時
に出力する。このアドレス値によって各波長制御テーブ
ルと各バッファ制御テーブルの内容が、それぞれ可変波
長送信部とバッファに出力される。今仮に、ＲＯＭカウ
ンタ５０２から読み出しアドレス値６が各波長制御テー
ブルと各バッファ制御テーブルに出力されたとする。こ
のとき読み出される内容は、前述した表１で示されてい
る様に、波長制御テーブルＩからは、波長λ４に対応し
た制御信号であり、以下波長制御テーブルＩＩ、波長制
御テーブルＩＩＩ、波長制御テーブルＩＶ、波長制御テ
ーブルＶ、波長制御テーブルＶＩ、波長制御テーブルＶ
ＩＩ、及び波長制御テーブルＶＩＩＩは、それぞれ波長
λ２、波長λ１、波長λ３、波長λ５、波長λ７、波長
λ８及び波長λ６に対応した制御信号を出力する。これ
ら制御信号は、それぞれ各波長制御テーブルと接続する
可変波長送信部に入力される。各可変波長送信部は、そ
の制御信号により所定の波長の光信号を送出する。
のＲＯＭカウンタ５０２は、クロック５０１のクロック
信号から読み出しアドレス値を波長制御テーブルＩから
ＶＩＩＩとバッファ制御テーブルＩからＶＩＩＩに同時
に出力する。このアドレス値によって各波長制御テーブ
ルと各バッファ制御テーブルの内容が、それぞれ可変波
長送信部とバッファに出力される。今仮に、ＲＯＭカウ
ンタ５０２から読み出しアドレス値６が各波長制御テー
ブルと各バッファ制御テーブルに出力されたとする。こ
のとき読み出される内容は、前述した表１で示されてい
る様に、波長制御テーブルＩからは、波長λ４に対応し
た制御信号であり、以下波長制御テーブルＩＩ、波長制
御テーブルＩＩＩ、波長制御テーブルＩＶ、波長制御テ
ーブルＶ、波長制御テーブルＶＩ、波長制御テーブルＶ
ＩＩ、及び波長制御テーブルＶＩＩＩは、それぞれ波長
λ２、波長λ１、波長λ３、波長λ５、波長λ７、波長
λ８及び波長λ６に対応した制御信号を出力する。これ
ら制御信号は、それぞれ各波長制御テーブルと接続する
可変波長送信部に入力される。各可変波長送信部は、そ
の制御信号により所定の波長の光信号を送出する。
【００２４】また、波長制御部１５１のＲＯＭカウンタ
５０２から出力される読み出しアドレス値６は、バッフ
ァ制御部８５０のバッファ制御テーブルＩ〜バッファ制
御テーブルＶＩＩＩにも出力される。このアドレス値に
よってバッファ制御テーブルＩからＶＩＩＩの内容が読
み出される。このとき読み出される内容は、前述の表２
で示されているように、バッファ制御テーブルＩから
は、記憶領域ＩＶに対応したオフセット値Ａ４であり、
以下バッファ制御テーブルＩＩ、バッファ制御テーブル
ＩＩＩ、バッファ制御テーブルＩＶ、バッファ制御テー
ブルＶ、バッファ制御テーブルＶＩ、バッファ制御テー
ブルＶＩＩ、及びバッファ制御テーブルＶＩＩＩは、そ
れぞれ記憶領域ＩＩ、記憶領域Ｉ、記憶領域ＩＩＩ、記
憶領域Ｖ、記憶領域ＶＩＩ、記憶領域ＶＩＩＩ、及び記
憶領域ＶＩに対応したオフセット値Ａ２，オフセット値
Ａ１，オフセット値Ａ３，オフセット値Ａ５，オフセッ
ト値Ａ７，オフセット値Ａ８、及びオフセット値Ａ６で
ある。これらオフセット値は、それぞれバッファＩから
バッファＶＩＩＩの読み出しアドレスカウンタ９０３に
出力される。
５０２から出力される読み出しアドレス値６は、バッフ
ァ制御部８５０のバッファ制御テーブルＩ〜バッファ制
御テーブルＶＩＩＩにも出力される。このアドレス値に
よってバッファ制御テーブルＩからＶＩＩＩの内容が読
み出される。このとき読み出される内容は、前述の表２
で示されているように、バッファ制御テーブルＩから
は、記憶領域ＩＶに対応したオフセット値Ａ４であり、
以下バッファ制御テーブルＩＩ、バッファ制御テーブル
ＩＩＩ、バッファ制御テーブルＩＶ、バッファ制御テー
ブルＶ、バッファ制御テーブルＶＩ、バッファ制御テー
ブルＶＩＩ、及びバッファ制御テーブルＶＩＩＩは、そ
れぞれ記憶領域ＩＩ、記憶領域Ｉ、記憶領域ＩＩＩ、記
憶領域Ｖ、記憶領域ＶＩＩ、記憶領域ＶＩＩＩ、及び記
憶領域ＶＩに対応したオフセット値Ａ２，オフセット値
Ａ１，オフセット値Ａ３，オフセット値Ａ５，オフセッ
ト値Ａ７，オフセット値Ａ８、及びオフセット値Ａ６で
ある。これらオフセット値は、それぞれバッファＩから
バッファＶＩＩＩの読み出しアドレスカウンタ９０３に
出力される。
【００２５】又、バッファ制御部８５０の読み出し制御
部１００１は、波長制御部から出力されるクロック信号
を元に、デュアルポートメモリ読み出し時間Ｔｄ内にデ
ュアルポートメモリ９０５の読み出し許可、ＦＩＦＯ９
０６の読み出し禁止の制御信号をセレクタ９０７に出力
し、その後、所定のＦＩＦＯ読み出し時間Ｔｆ内にＦＩ
ＦＯの読み出し許可、デュアルポートメモリの読み出し
禁止の制御信号をセレクタ９０７に交互に出力する。こ
れにより、セレクタ９０７の入力端はＦＩＦＯ９０６ま
たはデュアルポートメモリ９０５のどちらか一方と接続
される。但し、読み出し制御部１００１は、クロック信
号をカウントすることにより、デュアルポートメモリ読
み出し時間ＴｄとＦＩＦＯ読み出し時間Ｔｆとの合計時
間が、可変波長送信部におけるある波長の光信号を出し
続ける時間と一致するように、各読み出し許可制御信号
の出力時間を制御している。
部１００１は、波長制御部から出力されるクロック信号
を元に、デュアルポートメモリ読み出し時間Ｔｄ内にデ
ュアルポートメモリ９０５の読み出し許可、ＦＩＦＯ９
０６の読み出し禁止の制御信号をセレクタ９０７に出力
し、その後、所定のＦＩＦＯ読み出し時間Ｔｆ内にＦＩ
ＦＯの読み出し許可、デュアルポートメモリの読み出し
禁止の制御信号をセレクタ９０７に交互に出力する。こ
れにより、セレクタ９０７の入力端はＦＩＦＯ９０６ま
たはデュアルポートメモリ９０５のどちらか一方と接続
される。但し、読み出し制御部１００１は、クロック信
号をカウントすることにより、デュアルポートメモリ読
み出し時間ＴｄとＦＩＦＯ読み出し時間Ｔｆとの合計時
間が、可変波長送信部におけるある波長の光信号を出し
続ける時間と一致するように、各読み出し許可制御信号
の出力時間を制御している。
【００２６】デュアルポートメモリ読み出し時間Ｔｄに
おける、バッファＩ８２９内の読み出しアドレスカウン
タ９０３は、バッファ制御テーブルＩ４０１から出力さ
れたオフセット値Ａ４をロードし、順次カウンタをイン
クリメントすることによって記憶領域ＩＶにかき込まれ
ているパケットを読み出す為のアドレスを発生し、デュ
アルポートメモリ９０５に出力する。この読み出しアド
レスによってデュアルポートメモリ９０５の出力ポート
からパケットが読み出され、可変波長送信部Ｉ１１３に
出力される。パケットＡは、バッファＩ８２９内の記憶
領域ＩＶに記憶されていないので、可変波長送信部Ｉ１
１３にパケットＡは出力されない。
おける、バッファＩ８２９内の読み出しアドレスカウン
タ９０３は、バッファ制御テーブルＩ４０１から出力さ
れたオフセット値Ａ４をロードし、順次カウンタをイン
クリメントすることによって記憶領域ＩＶにかき込まれ
ているパケットを読み出す為のアドレスを発生し、デュ
アルポートメモリ９０５に出力する。この読み出しアド
レスによってデュアルポートメモリ９０５の出力ポート
からパケットが読み出され、可変波長送信部Ｉ１１３に
出力される。パケットＡは、バッファＩ８２９内の記憶
領域ＩＶに記憶されていないので、可変波長送信部Ｉ１
１３にパケットＡは出力されない。
【００２７】ＦＩＦＯ読み出し時間Ｔｆにおいては、バ
ッファ制御部８５０内の読み出し制御部１００１が、Ｆ
ＩＦＯの読み出し許可、デュアルポートメモリの読み出
し禁止の制御信号をセレクタ９０７に出力し、セレクタ
９０７は、ＦＩＦＯ９０６内に記憶されたパケットを可
変波長送信部Ｉ１１３に出力する。
ッファ制御部８５０内の読み出し制御部１００１が、Ｆ
ＩＦＯの読み出し許可、デュアルポートメモリの読み出
し禁止の制御信号をセレクタ９０７に出力し、セレクタ
９０７は、ＦＩＦＯ９０６内に記憶されたパケットを可
変波長送信部Ｉ１１３に出力する。
【００２８】次にまた波長制御部１５１のＲＯＭカウン
タ５０２は、クロック５０１のクロック信号をカウント
し、読み出しアドレス値７を波長制御テーブルＩからＶ
ＩＩＩとバッファ制御テーブルＩからＶＩＩＩに同時に
出力する。このとき波長制御テーブルＩ５０３から読み
出される内容は、前述した表１で示されている波長λ２
に対応した制御信号である。この波長λ２に対応した制
御信号は、波長制御テーブルＩと接続する可変波長送信
部Ｉ１１３に出力される。可変波長送信部Ｉ１１３は、
その制御信号により波長λ２の光信号を送出する。
タ５０２は、クロック５０１のクロック信号をカウント
し、読み出しアドレス値７を波長制御テーブルＩからＶ
ＩＩＩとバッファ制御テーブルＩからＶＩＩＩに同時に
出力する。このとき波長制御テーブルＩ５０３から読み
出される内容は、前述した表１で示されている波長λ２
に対応した制御信号である。この波長λ２に対応した制
御信号は、波長制御テーブルＩと接続する可変波長送信
部Ｉ１１３に出力される。可変波長送信部Ｉ１１３は、
その制御信号により波長λ２の光信号を送出する。
【００２９】また、波長制御部１５１のＲＯＭカウンタ
５０２から出力される読み出しアドレス値７は、バッフ
ァ制御部８５０のバッファ制御テーブルＩ〜バッファ制
御テーブルＶＩＩＩにも出力され、バッファ制御テーブ
ルＩからＶＩＩＩの内容が読み出される。このときバッ
ファ制御テーブルＩから読み出される内容は、前述表２
で示されている記憶領域ＩＩに対応したオフセット値Ａ
２である。
５０２から出力される読み出しアドレス値７は、バッフ
ァ制御部８５０のバッファ制御テーブルＩ〜バッファ制
御テーブルＶＩＩＩにも出力され、バッファ制御テーブ
ルＩからＶＩＩＩの内容が読み出される。このときバッ
ファ制御テーブルＩから読み出される内容は、前述表２
で示されている記憶領域ＩＩに対応したオフセット値Ａ
２である。
【００３０】各テーブルへの読み出しアドレス値の出力
と同期して、バッファ制御部８５０の読み出し制御部１
００１は、波長制御部から出力されるクロック信号を元
に、デュアルポートメモリの読み出し許可、ＦＩＦＯの
読み出し禁止の制御信号をセレクタ９０７に出力する。
デュアルポートメモリ読み出し時間Ｔｄにおける、バッ
ファＩ８２９内の読み出しアドレスカウンタ９０３は、
バッファ制御テーブルＩ４０１から出力されたオフセッ
ト値Ａ２をロードし、順次カウンタをインクリメントす
ることによって記憶領域ＩＩに書き込まれているパケッ
トＡを読み出す為のアドレスを発生し、デュアルポート
メモリ９０５に出力する。この読み出しアドレスによっ
てデュアルポートメモリ９０５の出力ポートからパケッ
トＡが読み出され、可変波長送信部Ｉ１１３に出力され
る。パケットＡは、可変波長送信部Ｉ１１３により波長
λ２の光信号に変換されて、合流器１０３に出力され
る。各可変波長送信部ＩＩ１１４から可変波長送信部Ｖ
ＩＩＩ１２０はバッファＩＩ８３０からバッファＶＩＩ
Ｉ８３６より出力されたパケットを波長制御部１５１か
らの波長制御信号を元に所定の波長の光信号に変換して
合流器１０３に出射する。この時出射される光信号の波
長は、前述の通り、可変波長送信部ＩＩ１１４が 波長
λ１、可変波長送信部ＩＩＩ１１５が波長λ３、可変波
長送信部ＩＶが波長λ５、可変波長送信部Ｖが波長λ
７、可変波長送信部ＶＩが波長λ８、可変波長送信部Ｖ
ＩＩが波長λ６、可変波長送信部ＶＩＩＩが波長λ４で
ある。この様に８個の可変波長送信部から出射される光
信号の波長は、波長制御部１５１の制御により異なって
いる為、合流器１０３においてお互いに影響されること
なく混合され、全ての波長の光が、光ファイバ１０４
（図６において６０７）に入射し、下流に隣接するノー
ド装置ＩＩ６０２に伝送される。
と同期して、バッファ制御部８５０の読み出し制御部１
００１は、波長制御部から出力されるクロック信号を元
に、デュアルポートメモリの読み出し許可、ＦＩＦＯの
読み出し禁止の制御信号をセレクタ９０７に出力する。
デュアルポートメモリ読み出し時間Ｔｄにおける、バッ
ファＩ８２９内の読み出しアドレスカウンタ９０３は、
バッファ制御テーブルＩ４０１から出力されたオフセッ
ト値Ａ２をロードし、順次カウンタをインクリメントす
ることによって記憶領域ＩＩに書き込まれているパケッ
トＡを読み出す為のアドレスを発生し、デュアルポート
メモリ９０５に出力する。この読み出しアドレスによっ
てデュアルポートメモリ９０５の出力ポートからパケッ
トＡが読み出され、可変波長送信部Ｉ１１３に出力され
る。パケットＡは、可変波長送信部Ｉ１１３により波長
λ２の光信号に変換されて、合流器１０３に出力され
る。各可変波長送信部ＩＩ１１４から可変波長送信部Ｖ
ＩＩＩ１２０はバッファＩＩ８３０からバッファＶＩＩ
Ｉ８３６より出力されたパケットを波長制御部１５１か
らの波長制御信号を元に所定の波長の光信号に変換して
合流器１０３に出射する。この時出射される光信号の波
長は、前述の通り、可変波長送信部ＩＩ１１４が 波長
λ１、可変波長送信部ＩＩＩ１１５が波長λ３、可変波
長送信部ＩＶが波長λ５、可変波長送信部Ｖが波長λ
７、可変波長送信部ＶＩが波長λ８、可変波長送信部Ｖ
ＩＩが波長λ６、可変波長送信部ＶＩＩＩが波長λ４で
ある。この様に８個の可変波長送信部から出射される光
信号の波長は、波長制御部１５１の制御により異なって
いる為、合流器１０３においてお互いに影響されること
なく混合され、全ての波長の光が、光ファイバ１０４
（図６において６０７）に入射し、下流に隣接するノー
ド装置ＩＩ６０２に伝送される。
【００３１】次にノード装置ＩＩ６０２の通信動作を説
明する。波長λ２の光信号に変換され、光ファイバ６０
７を伝送してきたパケットＡは、ノード装置ＩＩ６０２
内の固定波長受信部ＩＩ１０６でのみ受信される。
明する。波長λ２の光信号に変換され、光ファイバ６０
７を伝送してきたパケットＡは、ノード装置ＩＩ６０２
内の固定波長受信部ＩＩ１０６でのみ受信される。
【００３２】受信されたパケットＡは、分離挿入部ＩＩ
１２２によりバッファＩＩ８３０に送られるパケットと
分離されて、送信先である端末ＩＩ１７１に送信され、
パケットＡの伝送が完了する。
１２２によりバッファＩＩ８３０に送られるパケットと
分離されて、送信先である端末ＩＩ１７１に送信され、
パケットＡの伝送が完了する。
【００３３】
【発明が解決しようとする課題】しかしながら上述の従
来例においては、以下に示す様な問題点があった。
来例においては、以下に示す様な問題点があった。
【００３４】上述した従来例のノード装置内のバッファ
制御部及び各バッファの構成では、デュアルポートメモ
リとＦＩＦＯメモリ内の記憶されているパケット数に関
係なく、デュアルポートメモリ読み出し時間（Ｔｄ時
間）の間は、デュアルポートメモリ内のパケットの読み
出しを試み、ＦＩＦＯメモリ読み出し時間（Ｔｆ時間）
の間は、ＦＩＦＯメモリ内のパケットの読み出しを試み
る。これにより、メモリ内にパケットが無い場合におい
てもパケットの読み出しを試み、また、どちらか一方の
メモリ内に多数のパケットが記憶されている場合も、も
う一方のメモリの所定の時間の間は多数のパケットが存
在するメモリを読み出すことができず、デュアルポート
メモリとＦＩＦＯの記憶状態に応じたパケット読み出し
制御が不可能であった。
制御部及び各バッファの構成では、デュアルポートメモ
リとＦＩＦＯメモリ内の記憶されているパケット数に関
係なく、デュアルポートメモリ読み出し時間（Ｔｄ時
間）の間は、デュアルポートメモリ内のパケットの読み
出しを試み、ＦＩＦＯメモリ読み出し時間（Ｔｆ時間）
の間は、ＦＩＦＯメモリ内のパケットの読み出しを試み
る。これにより、メモリ内にパケットが無い場合におい
てもパケットの読み出しを試み、また、どちらか一方の
メモリ内に多数のパケットが記憶されている場合も、も
う一方のメモリの所定の時間の間は多数のパケットが存
在するメモリを読み出すことができず、デュアルポート
メモリとＦＩＦＯの記憶状態に応じたパケット読み出し
制御が不可能であった。
【００３５】また、ネットワークシステムにおいて、特
定の端末間の通信が大量に発生した場合、特定の記憶領
域にパケットが集中することとなる。これらのパケット
が読み出されて可変波長送信部から送信されるのは、図
１４のタイムチャートにも示すように、その記憶領域に
対応した波長に、可変波長送信部の送信波長が設定され
ている間である。よってある記憶領域から読み出される
パケット量は限られ、且つその限られた読み出し期間で
処理されるパケット量に比してバッファ中のパケットが
大量である場合、大きな伝送遅延を招くこととなり、さ
らにはパケット廃棄の要因ともなる。従って、一般にパ
ケットがバッファ中で特定の記憶領域に集中した場合、
これらを他のパケットより優先的に送信するなどの制御
を行なうことが望ましい。しかしながら上述の従来例に
おいては、可変波長送信部の波長制御パターンが固定で
あり、各波長での送信時間がすべて等しく一定であるた
め、そのような輻輳の制御は困難であった。よって、輻
輳による伝送遅延のおよびパケット廃棄を軽減し、迅速
に平常状態に復旧可能なネットワークシステムおよび伝
送制御方法を提供する必要がある。
定の端末間の通信が大量に発生した場合、特定の記憶領
域にパケットが集中することとなる。これらのパケット
が読み出されて可変波長送信部から送信されるのは、図
１４のタイムチャートにも示すように、その記憶領域に
対応した波長に、可変波長送信部の送信波長が設定され
ている間である。よってある記憶領域から読み出される
パケット量は限られ、且つその限られた読み出し期間で
処理されるパケット量に比してバッファ中のパケットが
大量である場合、大きな伝送遅延を招くこととなり、さ
らにはパケット廃棄の要因ともなる。従って、一般にパ
ケットがバッファ中で特定の記憶領域に集中した場合、
これらを他のパケットより優先的に送信するなどの制御
を行なうことが望ましい。しかしながら上述の従来例に
おいては、可変波長送信部の波長制御パターンが固定で
あり、各波長での送信時間がすべて等しく一定であるた
め、そのような輻輳の制御は困難であった。よって、輻
輳による伝送遅延のおよびパケット廃棄を軽減し、迅速
に平常状態に復旧可能なネットワークシステムおよび伝
送制御方法を提供する必要がある。
【００３６】
【課題を解決するための手段】本発明は上記従来例を鑑
み、特に、効率よく信号を読み出すことができる交換方
法及び交換装置及びそれを用いたネットワークシステム
を提供することを目的とする。
み、特に、効率よく信号を読み出すことができる交換方
法及び交換装置及びそれを用いたネットワークシステム
を提供することを目的とする。
【００３７】本発明の交換方法は、以下のように構成さ
れる。
れる。
【００３８】複数のチャネルの内のいずれかで出力する
信号を記憶手段に記憶し、チャネル変更手段によって、
前記記憶手段の少なくとも１つ有る読み出した信号を出
力する出力部と前記複数のチャネルの内のいずれかを接
続し、かつ該接続されるチャネルを変更し、前記少なく
とも１つ有る出力部の１つからは、該１つの出力部が前
記チャネル変更部によって前記複数のチャネルの内のあ
るチャネルに接続される接続時間の内の少なくとも一部
の時間である第１の時間内に、該接続されるチャネルで
前記１つの出力部から出力すべき信号（チャネル指定信
号）を出力する交換方法であって、前記第１の時間の長
さを前記接続されるチャネルで出力すべき信号（チャネ
ル指定信号）を出力するのに要する時間に応じて前記接
続されるチャネル毎に変更することを特徴とする交換方
法を提供するものである。
信号を記憶手段に記憶し、チャネル変更手段によって、
前記記憶手段の少なくとも１つ有る読み出した信号を出
力する出力部と前記複数のチャネルの内のいずれかを接
続し、かつ該接続されるチャネルを変更し、前記少なく
とも１つ有る出力部の１つからは、該１つの出力部が前
記チャネル変更部によって前記複数のチャネルの内のあ
るチャネルに接続される接続時間の内の少なくとも一部
の時間である第１の時間内に、該接続されるチャネルで
前記１つの出力部から出力すべき信号（チャネル指定信
号）を出力する交換方法であって、前記第１の時間の長
さを前記接続されるチャネルで出力すべき信号（チャネ
ル指定信号）を出力するのに要する時間に応じて前記接
続されるチャネル毎に変更することを特徴とする交換方
法を提供するものである。
【００３９】もちろんこの発明が、前記第１の時間の長
さを前記接続されるチャネル毎に変更する必要がないと
きには、変更しないという選択をすることもでき、必要
に応じて第１の時間の長さを変更するものを含むことは
言うまでもない。
さを前記接続されるチャネル毎に変更する必要がないと
きには、変更しないという選択をすることもでき、必要
に応じて第１の時間の長さを変更するものを含むことは
言うまでもない。
【００４０】この交換方法において、前記接続されるチ
ャネルは、所定のパターンに従って変更される様にする
と、記憶手段に記憶されている信号の宛先をそれぞれ判
別してそれにしたがってチャネル変更手段を制御して接
続チャネルを決定するという制御が不要になるので、好
適である。所定のパターンに従って接続されるチャネル
を変更する際には、記憶手段からの信号の読み出しは、
記憶手段が所望のチャネルに接続されるのに同期して、
該接続されるチャネルで出力すべき信号を出力するよう
にすればよい。
ャネルは、所定のパターンに従って変更される様にする
と、記憶手段に記憶されている信号の宛先をそれぞれ判
別してそれにしたがってチャネル変更手段を制御して接
続チャネルを決定するという制御が不要になるので、好
適である。所定のパターンに従って接続されるチャネル
を変更する際には、記憶手段からの信号の読み出しは、
記憶手段が所望のチャネルに接続されるのに同期して、
該接続されるチャネルで出力すべき信号を出力するよう
にすればよい。
【００４１】前記記憶手段からの信号の出力は、複数ｎ
個（ｎは正の整数）の出力部から行い、前記ｎ個の出力
部は前記チャネル変更手段によってそれぞれ異なるチャ
ネルに接続され、かつそれぞれ接続されるチャネルが変
更される構成をとることもでき、この時にも前記ｎ個の
出力部がそれぞれ接続されるチャネルは、それぞれ所定
のパターンに従って変更される様にすると好適である。
というのは所定のパターンを決めるときに、それぞれの
出力部が同時には同じチャネルに接続されないパターン
（それぞれの出力部が同時には異なるチャネルに接続さ
れるパターン）を決めておけば信号の衝突が起こらず、
複数の出力部からの信号の宛先を判別して、アービトレ
ーション制御をすることも不要になるからである。
個（ｎは正の整数）の出力部から行い、前記ｎ個の出力
部は前記チャネル変更手段によってそれぞれ異なるチャ
ネルに接続され、かつそれぞれ接続されるチャネルが変
更される構成をとることもでき、この時にも前記ｎ個の
出力部がそれぞれ接続されるチャネルは、それぞれ所定
のパターンに従って変更される様にすると好適である。
というのは所定のパターンを決めるときに、それぞれの
出力部が同時には同じチャネルに接続されないパターン
（それぞれの出力部が同時には異なるチャネルに接続さ
れるパターン）を決めておけば信号の衝突が起こらず、
複数の出力部からの信号の宛先を判別して、アービトレ
ーション制御をすることも不要になるからである。
【００４２】前記記憶手段への信号の入力を、複数ｎ個
の入力部より行う時には、前記複数ｎ個の入力部と複数
ｎ個の出力部はそれぞれ１つづつ対応しており、入力さ
れた信号は対応する出力部から出力される様にすればよ
い。
の入力部より行う時には、前記複数ｎ個の入力部と複数
ｎ個の出力部はそれぞれ１つづつ対応しており、入力さ
れた信号は対応する出力部から出力される様にすればよ
い。
【００４３】また制御の簡単のために、前記接続される
チャネル毎の前記接続時間を一定とし、前記第１の時間
の長さは該一定の接続時間内で変更される様にする構成
を取り得る。
チャネル毎の前記接続時間を一定とし、前記第１の時間
の長さは該一定の接続時間内で変更される様にする構成
を取り得る。
【００４４】また前記第１の時間の長さは、前記接続さ
れるチャネルで出力すべき信号を出力するのに要する時
間に応じて決めるものであるが、具体的には、例えばそ
の信号が固定長のパケットである場合や、個々の信号の
読み出しにかかる時間の差が無視できる程度であれば、
前記接続されるチャネルで出力すべき信号の数に応じて
決めることができる。また別の具体的な決めかたとして
は、前記接続されるチャネルで出力すべき信号が前記記
憶手段に入力される速さに応じて決めることもできる。
また別の具体的な決めかたとしては、前記第１の時間の
長さは、前記接続されるチャネルで出力すべき信号が前
記接続時間内にすべて出力できないときに前記接続時間
をすべて前記第１の時間にするか、もしくは前記接続さ
れるチャネルで出力すべき信号が前記接続時間内にすべ
て出力できるときに前記接続されるチャネルで出力すべ
き信号を出力しおわるまでを前記第１の時間にすること
によって決めることもできる。
れるチャネルで出力すべき信号を出力するのに要する時
間に応じて決めるものであるが、具体的には、例えばそ
の信号が固定長のパケットである場合や、個々の信号の
読み出しにかかる時間の差が無視できる程度であれば、
前記接続されるチャネルで出力すべき信号の数に応じて
決めることができる。また別の具体的な決めかたとして
は、前記接続されるチャネルで出力すべき信号が前記記
憶手段に入力される速さに応じて決めることもできる。
また別の具体的な決めかたとしては、前記第１の時間の
長さは、前記接続されるチャネルで出力すべき信号が前
記接続時間内にすべて出力できないときに前記接続時間
をすべて前記第１の時間にするか、もしくは前記接続さ
れるチャネルで出力すべき信号が前記接続時間内にすべ
て出力できるときに前記接続されるチャネルで出力すべ
き信号を出力しおわるまでを前記第１の時間にすること
によって決めることもできる。
【００４５】また前記接続時間の内の前記第１の時間以
外の第２の時間において、前記複数のチャネルの内のい
ずれのチャネルで出力してもいい信号（チャネル無指定
信号）を前記出力部から出力する様にしてもよい。例え
ば、この交換方法に基づく交換装置を信号が何度か経由
するようなときに、最後に経由する交換装置でのみ所定
のチャネルで出力すればいいのであれば、途中の交換装
置においては、その信号を所定のチャネルで出力する必
要はないので、その途中の交換装置においては、その信
号は前記第２の時間に出力するようにすればよい。また
特に本発明では、チャネル指定信号を出力するのに要す
る時間、具体的にはその個数や入力速度に基づき、第１
の時間を決めるので、チャネル指定信号とチャネル無指
定信号を記憶手段内で区別して記憶しておくと好適であ
る。というのは特にチャネル指定信号の個数や入力速度
をモニタしやすいからである。また記憶手段からの読み
出しの制御が容易になるというメリットもある。更に、
チャネル指定信号を指定されたチャネル毎に区別して記
憶しておくと、モニタが更に容易になり、また読み出し
制御も更に容易になる。
外の第２の時間において、前記複数のチャネルの内のい
ずれのチャネルで出力してもいい信号（チャネル無指定
信号）を前記出力部から出力する様にしてもよい。例え
ば、この交換方法に基づく交換装置を信号が何度か経由
するようなときに、最後に経由する交換装置でのみ所定
のチャネルで出力すればいいのであれば、途中の交換装
置においては、その信号を所定のチャネルで出力する必
要はないので、その途中の交換装置においては、その信
号は前記第２の時間に出力するようにすればよい。また
特に本発明では、チャネル指定信号を出力するのに要す
る時間、具体的にはその個数や入力速度に基づき、第１
の時間を決めるので、チャネル指定信号とチャネル無指
定信号を記憶手段内で区別して記憶しておくと好適であ
る。というのは特にチャネル指定信号の個数や入力速度
をモニタしやすいからである。また記憶手段からの読み
出しの制御が容易になるというメリットもある。更に、
チャネル指定信号を指定されたチャネル毎に区別して記
憶しておくと、モニタが更に容易になり、また読み出し
制御も更に容易になる。
【００４６】また前記接続時間の内の前記第１の時間と
第２の時間のそれぞれの長さは、前記接続されるチャネ
ルで出力すべき信号を出力するのに要する時間と、前記
複数のチャネルの内のいずれのチャネルで出力してもい
い信号を出力するのに要する時間とに応じて変更される
様にすればよい。これらはそれぞれの時間の比を以下に
示す実施形態１乃至４、７乃至１０のように決めるもの
であったり、第１の時間を第２の時間を考慮することな
く実施形態５や１０のように決めるものであったりす
る。
第２の時間のそれぞれの長さは、前記接続されるチャネ
ルで出力すべき信号を出力するのに要する時間と、前記
複数のチャネルの内のいずれのチャネルで出力してもい
い信号を出力するのに要する時間とに応じて変更される
様にすればよい。これらはそれぞれの時間の比を以下に
示す実施形態１乃至４、７乃至１０のように決めるもの
であったり、第１の時間を第２の時間を考慮することな
く実施形態５や１０のように決めるものであったりす
る。
【００４７】また本発明においては、実施形態６に示す
ように、前記接続されるチャネル毎の前記第１の時間の
長さは、前記接続されるチャネル毎の前記接続時間とと
もに変更される様にすることもできる。このとき、前記
接続時間の長さは、前記記憶手段に記憶されている前記
複数のチャネルのそれぞれで出力すべき信号それぞれを
読み出すのに要する時間に応じて変更されるものであっ
たり、前記複数のチャネルのそれぞれで出力すべき信号
それぞれが入力される速さに応じて変更されるものであ
ったりすることは言うまでもない。
ように、前記接続されるチャネル毎の前記第１の時間の
長さは、前記接続されるチャネル毎の前記接続時間とと
もに変更される様にすることもできる。このとき、前記
接続時間の長さは、前記記憶手段に記憶されている前記
複数のチャネルのそれぞれで出力すべき信号それぞれを
読み出すのに要する時間に応じて変更されるものであっ
たり、前記複数のチャネルのそれぞれで出力すべき信号
それぞれが入力される速さに応じて変更されるものであ
ったりすることは言うまでもない。
【００４８】また、本発明の交換装置は以下のように構
成される。
成される。
【００４９】複数のチャネルの内のいずれかで出力する
信号を記憶する記憶手段と、前記記憶手段の少なくとも
１つある読み出した信号を出力する出力部と前記複数の
チャネルの内のいずれかを接続し、かつ該接続されるチ
ャネルを変更するチャネル変更手段とを有しており、前
記少なくとも１つある出力部の１つからは、該１つの出
力部が前記チャネル変更部によって前記複数のチャネル
の内のあるチャネルに接続される接続時間の内の少なく
とも一部の時間である第１の時間内に、該接続されるチ
ャネルで前記１つの出力部から出力すべき信号を出力す
る交換装置であって、前記第１の時間の長さを前記接続
されるチャネルで出力すべき信号を出力するのに要する
時間に応じて前記接続されるチャネル毎に変更する制御
手段を有することを特徴とする交換装置を提供するもの
である。
信号を記憶する記憶手段と、前記記憶手段の少なくとも
１つある読み出した信号を出力する出力部と前記複数の
チャネルの内のいずれかを接続し、かつ該接続されるチ
ャネルを変更するチャネル変更手段とを有しており、前
記少なくとも１つある出力部の１つからは、該１つの出
力部が前記チャネル変更部によって前記複数のチャネル
の内のあるチャネルに接続される接続時間の内の少なく
とも一部の時間である第１の時間内に、該接続されるチ
ャネルで前記１つの出力部から出力すべき信号を出力す
る交換装置であって、前記第１の時間の長さを前記接続
されるチャネルで出力すべき信号を出力するのに要する
時間に応じて前記接続されるチャネル毎に変更する制御
手段を有することを特徴とする交換装置を提供するもの
である。
【００５０】前記記憶手段が、信号が入力される複数ｎ
個（ｎは正の整数）の入力部と、信号を出力する複数ｎ
個の出力部を有しており、前記ｎ個の入力部と前記ｎ個
の出力部はそれぞれ１つづつ対応しており、入力された
信号は対応する出力部から出力されるものである具体的
な構成としては、記憶手段が複数ｎ個のバッファからな
っており、各バッファの入力部が前記複数ｎ個の入力部
のそれぞれに相当し、各バッファの出力部が前記複数ｎ
個の出力のそれぞれに相当することになる。
個（ｎは正の整数）の入力部と、信号を出力する複数ｎ
個の出力部を有しており、前記ｎ個の入力部と前記ｎ個
の出力部はそれぞれ１つづつ対応しており、入力された
信号は対応する出力部から出力されるものである具体的
な構成としては、記憶手段が複数ｎ個のバッファからな
っており、各バッファの入力部が前記複数ｎ個の入力部
のそれぞれに相当し、各バッファの出力部が前記複数ｎ
個の出力のそれぞれに相当することになる。
【００５１】また前記チャネル変更手段は、前記複数の
チャネルそれぞれに信号を出力できる可変チャネル送信
手段を有しており、前記出力部を接続するチャネルの変
更は、前記可変チャネル送信手段の出力チャネルを変更
することによって行うものである構成を取り得る。具体
的には、前記複数のチャネルがそれぞれ異なる複数の波
長であれば、それらの波長を切り換えて出力できる光
源、更に具体的には波長可変レーザ、を可変チャネル送
信手段として用いることができる。前記記憶手段が複数
ｎ個の出力部を有している時には、前記チャネル変更手
段は、前記可変チャネル送信手段を前記ｎ個の出力部そ
れぞれに対応して有していればよい。
チャネルそれぞれに信号を出力できる可変チャネル送信
手段を有しており、前記出力部を接続するチャネルの変
更は、前記可変チャネル送信手段の出力チャネルを変更
することによって行うものである構成を取り得る。具体
的には、前記複数のチャネルがそれぞれ異なる複数の波
長であれば、それらの波長を切り換えて出力できる光
源、更に具体的には波長可変レーザ、を可変チャネル送
信手段として用いることができる。前記記憶手段が複数
ｎ個の出力部を有している時には、前記チャネル変更手
段は、前記可変チャネル送信手段を前記ｎ個の出力部そ
れぞれに対応して有していればよい。
【００５２】また前記チャネル変更手段は、前記出力部
の出力を入力する入力端と、前記複数のチャネルぞれぞ
れに対応する複数の出力端とを有する接続変更部を有し
ており、前記出力部を接続するチャネルの変更は、前記
接続変更部の前記入力端と前記出力端の接続関係を変更
することによって行うものである構成を取り得る。前記
記憶手段が、複数ｎ個の出力部を有しているときには、
前記チャネル変更手段の前記接続変更部は、前記入力端
を前記ｎ個の出力部それぞれに対応して有してればよ
い。具体的には、前記接続変更部はスイッチなどにより
構成することができる。更に具体的には、前記接続変更
部は、各入力端もしくは出力端のいずれかのそれぞれに
対応するセレクタを用いて構成することができる。
の出力を入力する入力端と、前記複数のチャネルぞれぞ
れに対応する複数の出力端とを有する接続変更部を有し
ており、前記出力部を接続するチャネルの変更は、前記
接続変更部の前記入力端と前記出力端の接続関係を変更
することによって行うものである構成を取り得る。前記
記憶手段が、複数ｎ個の出力部を有しているときには、
前記チャネル変更手段の前記接続変更部は、前記入力端
を前記ｎ個の出力部それぞれに対応して有してればよ
い。具体的には、前記接続変更部はスイッチなどにより
構成することができる。更に具体的には、前記接続変更
部は、各入力端もしくは出力端のいずれかのそれぞれに
対応するセレクタを用いて構成することができる。
【００５３】また本発明のネットワークシステムとして
は、複数の端末を接続して、前記端末間で信号の伝送を
行うネットワークシステムであって、信号の交換を上記
の交換装置により行うことを特徴とするネットワークシ
ステムがある。
は、複数の端末を接続して、前記端末間で信号の伝送を
行うネットワークシステムであって、信号の交換を上記
の交換装置により行うことを特徴とするネットワークシ
ステムがある。
【００５４】また上記の交換装置を前記複数のチャネル
で複数接続することを特徴とするネットワークシステム
がある。このとき、前記複数のチャネル上には、各チャ
ネルを伝送される信号を分離して接続されるサブ伝送路
に出力する分離手段が設けられている構成にすることに
より、交換装置間を接続するチャネルからの信号の分離
と、複数のチャネルの内の信号を伝送するチャネルの乗
り換えを行う交換とを独立に行うことができ、交換装置
において、チャネルの乗り換えと端末への信号の出力を
同時に交換する構成に比べて交換制御が飛躍的に簡略化
される。この時、信号の各チャネルへの挿入は、各チャ
ネル上に設けたサブ伝送路から伝送されてきた信号を各
チャネルに挿入する挿入手段を用いて行うとよい。ま
た、前記分離手段及びもしくは前記挿入手段と前記交換
装置はノード装置内に設けられている様にすると、例え
ば、分離や挿入や交換を電気信号の形態で行う構成にお
いて、ノード装置間では光伝送を行うといった、信号の
処理のための信号の形態と信号伝送のための信号の形態
が異なる場合には、信号の形態変換が必要な信号処理
（分離、挿入、交換等）をノード装置内において一括し
て行うことができ好適である。
で複数接続することを特徴とするネットワークシステム
がある。このとき、前記複数のチャネル上には、各チャ
ネルを伝送される信号を分離して接続されるサブ伝送路
に出力する分離手段が設けられている構成にすることに
より、交換装置間を接続するチャネルからの信号の分離
と、複数のチャネルの内の信号を伝送するチャネルの乗
り換えを行う交換とを独立に行うことができ、交換装置
において、チャネルの乗り換えと端末への信号の出力を
同時に交換する構成に比べて交換制御が飛躍的に簡略化
される。この時、信号の各チャネルへの挿入は、各チャ
ネル上に設けたサブ伝送路から伝送されてきた信号を各
チャネルに挿入する挿入手段を用いて行うとよい。ま
た、前記分離手段及びもしくは前記挿入手段と前記交換
装置はノード装置内に設けられている様にすると、例え
ば、分離や挿入や交換を電気信号の形態で行う構成にお
いて、ノード装置間では光伝送を行うといった、信号の
処理のための信号の形態と信号伝送のための信号の形態
が異なる場合には、信号の形態変換が必要な信号処理
（分離、挿入、交換等）をノード装置内において一括し
て行うことができ好適である。
【００５５】［作用］上述の如く構成された本発明の交
換方法及び交換装置及びそれを用いたネットワークシス
テムにおいては、接続されるチャネルで出力すべき信号
を出力するのに要する時間に応じて、適切にチャネル指
定信号を読み出す時間を設定することができるため、効
率よくパケット処理を行うことができる。またパケット
廃棄の可能性を減らすことができる。
換方法及び交換装置及びそれを用いたネットワークシス
テムにおいては、接続されるチャネルで出力すべき信号
を出力するのに要する時間に応じて、適切にチャネル指
定信号を読み出す時間を設定することができるため、効
率よくパケット処理を行うことができる。またパケット
廃棄の可能性を減らすことができる。
【００５６】
［実施形態１］図１は、本発明によるノード装置の構成
を示す図であり、バッファ及び制御部内のバッファ制御
部の構成が従来のノード装置と異なっている。本発明に
よるノード装置内の個々の構成部分である固定波長受信
部、分離挿入部、可変波長送信部の動作機能は、それぞ
れ従来のノード装置内で用いた固定波長受信部、分離挿
入部、可変波長送信部の機能と全く同じものである。よ
って、図１において、従来例で説明した部分の機能の説
明は省略する。
を示す図であり、バッファ及び制御部内のバッファ制御
部の構成が従来のノード装置と異なっている。本発明に
よるノード装置内の個々の構成部分である固定波長受信
部、分離挿入部、可変波長送信部の動作機能は、それぞ
れ従来のノード装置内で用いた固定波長受信部、分離挿
入部、可変波長送信部の機能と全く同じものである。よ
って、図１において、従来例で説明した部分の機能の説
明は省略する。
【００５７】本発明によるノード装置においては、バッ
ファ内のデュアルポートメモリとＦＩＦＯに記憶されて
いるパケットを効率良く読み出すところが、従来のノー
ド装置の機能と異なる。そのため、本発明のノード装置
においては、デュアルポートメモリ内の各記憶領域とＦ
ＩＦＯ内のパケット数をモニタするメモリモニタ、及び
メモリモニタにより測定された各記憶領域とＦＩＦＯ内
のパケット数の比率から、ある一定時間内におけるデュ
アルポートメモリとＦＩＦＯへのアクセス時間の比率を
最適化する読み出し制御部が新たに設けられている。
ファ内のデュアルポートメモリとＦＩＦＯに記憶されて
いるパケットを効率良く読み出すところが、従来のノー
ド装置の機能と異なる。そのため、本発明のノード装置
においては、デュアルポートメモリ内の各記憶領域とＦ
ＩＦＯ内のパケット数をモニタするメモリモニタ、及び
メモリモニタにより測定された各記憶領域とＦＩＦＯ内
のパケット数の比率から、ある一定時間内におけるデュ
アルポートメモリとＦＩＦＯへのアクセス時間の比率を
最適化する読み出し制御部が新たに設けられている。
【００５８】符号１５０はバッファ制御部であり、ある
接続時間（以下、単位時間ともいう）内においてバッフ
ァ１２９〜１３６内のデュアルポートメモリ内のある記
憶領域とＦＩＦＯ内のパケットを読み出し、その単位時
間が経過すると他の記憶領域とＦＩＦＯ内のパケットを
読み出して、全ての記憶領域にアクセスすると又一番最
初に読み出した記憶領域とＦＩＦＯ内のパケットを読み
出すようにパケットの読み出し制御を行う。又、バッフ
ァ制御部は、ある記憶領域内のパケット数とＦＩＦＯ内
のパケット数から、ある単位時間内のその記憶領域内の
パケットを読み出す時間とＦＩＦＯ内のパケットを読み
出す時間を設定する。又、デュアルポートメモリ内のあ
る記憶領域に記憶されたパケットは、そのパケットが隣
接ノード装置に接続した端末に送信されたものであり、
隣接ノード装置における送信先のサブ伝送路が接続され
た分離挿入部にパケットを出力する固定波長受信部が受
信する波長と、そのパケットを送信する可変波長送信部
の送信波長が一致するまで、そのパケットの読み出しを
行なわない様に記憶領域の読み出し制御を行う。
接続時間（以下、単位時間ともいう）内においてバッフ
ァ１２９〜１３６内のデュアルポートメモリ内のある記
憶領域とＦＩＦＯ内のパケットを読み出し、その単位時
間が経過すると他の記憶領域とＦＩＦＯ内のパケットを
読み出して、全ての記憶領域にアクセスすると又一番最
初に読み出した記憶領域とＦＩＦＯ内のパケットを読み
出すようにパケットの読み出し制御を行う。又、バッフ
ァ制御部は、ある記憶領域内のパケット数とＦＩＦＯ内
のパケット数から、ある単位時間内のその記憶領域内の
パケットを読み出す時間とＦＩＦＯ内のパケットを読み
出す時間を設定する。又、デュアルポートメモリ内のあ
る記憶領域に記憶されたパケットは、そのパケットが隣
接ノード装置に接続した端末に送信されたものであり、
隣接ノード装置における送信先のサブ伝送路が接続され
た分離挿入部にパケットを出力する固定波長受信部が受
信する波長と、そのパケットを送信する可変波長送信部
の送信波長が一致するまで、そのパケットの読み出しを
行なわない様に記憶領域の読み出し制御を行う。
【００５９】図２は、このノード装置内に用いられるバ
ッファＩ〜バッファＶＩＩＩの内部構成図である。バッ
ファＩ〜バッファＶＩＩＩの内部構成は全て同一の構成
である。符号２０１はデコーダであり、入力されるパケ
ットのアドレス部を読み取り、パケットの送信先が隣接
ノードに接続されたサブ伝送路であるか否かを判断し、
隣接ノードに接続されたサブ伝送路でない場合は、デマ
ルチプレクサ２０４の出力先をＦＩＦＯ２０６に設定す
る様にデマルチプレクサ２０４に指示する。一方パケッ
トの送信先が隣接ノードに接続されたサブ伝送路である
場合においては、デコーダ２０１は、デマルチプレクサ
２０４の出力先をデュアルポートメモリ２０５に設定す
る様にデマルチプレクサ２０４に指示すると共に、その
パケットの書き込み先である記憶領域の書き込み開始ア
ドレスを書き込みアドレスカウンタ２０２に指示する。
符号２０２は書き込みアドレスカウンタであり、デコー
ダ２０１から出力される書き込み開始アドレス値から順
次パケットを書き込むべき記憶領域のアドレスをデュア
ルポートメモリ２０５に出力する。パケットを記憶させ
るべきデュアルポートメモリ２０５内の記憶領域は、パ
ケットの送信先である端末に関係する。例えば、パケッ
トの送信先が隣接するノード装置に接続する端末ＩＩ１
７１であるならば、端末ＩＩ１７１がノード装置内の分
離挿入部ＩＩ１２２に接続されているので、端末ＩＩ１
７１にパケットが到達するためには、そのパケットが波
長λ２の光信号としてノード装置内の分離挿入部ＩＩ１
２２に接続した固定波長受信部ＩＩ１０６に入力する必
要があり、パケットが波長λ２の光信号に変換されるた
めには、デュアルポートメモリ２０５内の波長λ２に対
応する記憶領域ＩＩに記憶される必要がある。符号２０
３は、読みだしアドレスカウンタであり、バッファ制御
テーブルから出力されるオフセット値を読みだし開始ア
ドレスとして、順次、パケットを読み出すべきアドレス
信号をデュアルポートメモリ２０５に出力する。符号２
０４は、デマルチプレクサであり、入力されたパケット
をデコーダ２０１の指示に応じて、デュアルポートメモ
リ２０５又は、ＦＩＦＯ２０６に出力する。符号２０５
は、パケットデータの書き込みと、読みだしを独立に行
なう為のデュアルポートメモリである。デュアルポート
メモリ２０５の記憶領域は図３のメモリマップに示す様
に、変調可能な可変波長毎に記憶領域が確保されてい
る。例えば、記憶領域ＩＶに記憶されたパケットは、可
変波長送信部の送信波長が波長λ４に設定された時にの
み読み出されて、可変波長送信部により波長λ４の光信
号として送出される。各記憶領域に記憶されたパケット
は、各記憶領域に対応した波長の光信号に変換されてノ
ード装置から出力される。記憶領域Ｉ〜記憶領域ＶＩＩ
Ｉの先頭アドレスは、それぞれＡ１，Ａ２，Ａ３，Ａ
４，Ａ５，Ａ６，Ａ７及びＡ８である。符号２０６は、
ＦＩＦＯ（First In First Out）であり、入力されたパ
ケットを一時記憶して入力された順番にセレクタに出力
する。符号２０７はセレクタであり、読み出し制御部４
０９からの指示により、デュアルポートメモリ２０５又
はＦＩＦＯ２０６のいずれか一方の出力端を可変波長送
信部１１３〜１２０に接続する。
ッファＩ〜バッファＶＩＩＩの内部構成図である。バッ
ファＩ〜バッファＶＩＩＩの内部構成は全て同一の構成
である。符号２０１はデコーダであり、入力されるパケ
ットのアドレス部を読み取り、パケットの送信先が隣接
ノードに接続されたサブ伝送路であるか否かを判断し、
隣接ノードに接続されたサブ伝送路でない場合は、デマ
ルチプレクサ２０４の出力先をＦＩＦＯ２０６に設定す
る様にデマルチプレクサ２０４に指示する。一方パケッ
トの送信先が隣接ノードに接続されたサブ伝送路である
場合においては、デコーダ２０１は、デマルチプレクサ
２０４の出力先をデュアルポートメモリ２０５に設定す
る様にデマルチプレクサ２０４に指示すると共に、その
パケットの書き込み先である記憶領域の書き込み開始ア
ドレスを書き込みアドレスカウンタ２０２に指示する。
符号２０２は書き込みアドレスカウンタであり、デコー
ダ２０１から出力される書き込み開始アドレス値から順
次パケットを書き込むべき記憶領域のアドレスをデュア
ルポートメモリ２０５に出力する。パケットを記憶させ
るべきデュアルポートメモリ２０５内の記憶領域は、パ
ケットの送信先である端末に関係する。例えば、パケッ
トの送信先が隣接するノード装置に接続する端末ＩＩ１
７１であるならば、端末ＩＩ１７１がノード装置内の分
離挿入部ＩＩ１２２に接続されているので、端末ＩＩ１
７１にパケットが到達するためには、そのパケットが波
長λ２の光信号としてノード装置内の分離挿入部ＩＩ１
２２に接続した固定波長受信部ＩＩ１０６に入力する必
要があり、パケットが波長λ２の光信号に変換されるた
めには、デュアルポートメモリ２０５内の波長λ２に対
応する記憶領域ＩＩに記憶される必要がある。符号２０
３は、読みだしアドレスカウンタであり、バッファ制御
テーブルから出力されるオフセット値を読みだし開始ア
ドレスとして、順次、パケットを読み出すべきアドレス
信号をデュアルポートメモリ２０５に出力する。符号２
０４は、デマルチプレクサであり、入力されたパケット
をデコーダ２０１の指示に応じて、デュアルポートメモ
リ２０５又は、ＦＩＦＯ２０６に出力する。符号２０５
は、パケットデータの書き込みと、読みだしを独立に行
なう為のデュアルポートメモリである。デュアルポート
メモリ２０５の記憶領域は図３のメモリマップに示す様
に、変調可能な可変波長毎に記憶領域が確保されてい
る。例えば、記憶領域ＩＶに記憶されたパケットは、可
変波長送信部の送信波長が波長λ４に設定された時にの
み読み出されて、可変波長送信部により波長λ４の光信
号として送出される。各記憶領域に記憶されたパケット
は、各記憶領域に対応した波長の光信号に変換されてノ
ード装置から出力される。記憶領域Ｉ〜記憶領域ＶＩＩ
Ｉの先頭アドレスは、それぞれＡ１，Ａ２，Ａ３，Ａ
４，Ａ５，Ａ６，Ａ７及びＡ８である。符号２０６は、
ＦＩＦＯ（First In First Out）であり、入力されたパ
ケットを一時記憶して入力された順番にセレクタに出力
する。符号２０７はセレクタであり、読み出し制御部４
０９からの指示により、デュアルポートメモリ２０５又
はＦＩＦＯ２０６のいずれか一方の出力端を可変波長送
信部１１３〜１２０に接続する。
【００６０】符号２０８はメモリモニタであり、デュア
ルポートメモリ２０５内の各記憶領域内のパケット数と
ＦＩＦＯ２０６内のパケット数を測定する。
ルポートメモリ２０５内の各記憶領域内のパケット数と
ＦＩＦＯ２０６内のパケット数を測定する。
【００６１】ここで、図３は従来例で説明した通りのデ
ュアルポートメモリ２０５内のメモリマップである。
ュアルポートメモリ２０５内のメモリマップである。
【００６２】図４は、バッファ制御部１５０の内部構成
図である。図４において、符号４０１〜４０８は、それ
ぞれバッファ制御テーブルＩからバッファ制御テーブル
ＶＩＩＩである。バッファ制御テーブルＩからバッファ
制御テーブルＶＩＩＩは、波長制御部１５１内のＲＯＭ
カウンタ５０２から出力されるアドレス値によって順次
読み出され、読み出された所定のオフセット値をバッフ
ァＩからバッファＶＩＩＩ内の読み出しアドレスカウン
タ２０３へ出力する。これらのテーブルは、リードオン
リーメモリ（ＲＯＭ）によって構成されている。符号４
０９は、読み出し制御部であり、メモリモニタ２０８に
よって測定されたデュアルポートメモリ２０５内のある
記憶領域内のパケット数とＦＩＦＯ２０６内のパケット
数の比率により、ある単位時間内におけるその記憶領域
内のパケット読み出し時間とＦＩＦＯ２０６内のパケッ
ト読み出し時間を設定し、その時間配分をセレクタ２０
７に命令する。セレクタ２０７はその時間配分に従って
その記憶領域とＦＩＦＯ２０６内のパケットを読み出
す。
図である。図４において、符号４０１〜４０８は、それ
ぞれバッファ制御テーブルＩからバッファ制御テーブル
ＶＩＩＩである。バッファ制御テーブルＩからバッファ
制御テーブルＶＩＩＩは、波長制御部１５１内のＲＯＭ
カウンタ５０２から出力されるアドレス値によって順次
読み出され、読み出された所定のオフセット値をバッフ
ァＩからバッファＶＩＩＩ内の読み出しアドレスカウン
タ２０３へ出力する。これらのテーブルは、リードオン
リーメモリ（ＲＯＭ）によって構成されている。符号４
０９は、読み出し制御部であり、メモリモニタ２０８に
よって測定されたデュアルポートメモリ２０５内のある
記憶領域内のパケット数とＦＩＦＯ２０６内のパケット
数の比率により、ある単位時間内におけるその記憶領域
内のパケット読み出し時間とＦＩＦＯ２０６内のパケッ
ト読み出し時間を設定し、その時間配分をセレクタ２０
７に命令する。セレクタ２０７はその時間配分に従って
その記憶領域とＦＩＦＯ２０６内のパケットを読み出
す。
【００６３】但し、このある単位時間の設定は、ネット
ワーク設計者及びネットワークの形態や各端末からのト
ラヒック特性に依存する。具体的に説明すると、読み出
し制御部４０９は、図７のタイムチャートに示されてい
るように記憶領域Ｉ内のパケット及びＦＩＦＯ２０６内
のパケット、次に記憶領域ＩＩＩ内のパケット及びＦＩ
ＦＯ２０６内のパケット、次に記憶領域Ｖ内のパケット
及びＦＩＦＯ内のパケット、次に記憶領域ＶＩＩ内のパ
ケット及びＦＩＦＯ２０６内のパケット、次に記憶領域
ＶＩＩＩ内のパケット及びＦＩＦＯ２０６内のパケッ
ト、記憶領域ＶＩ内のパケット及びＦＩＦＯ２０６内の
パケット、記憶領域ＩＶ内のパケット及びＦＩＦＯ２０
６内のパケット、記憶領域ＩＩ内のパケット及びＦＩＦ
Ｏ２０６内のパケットの読み出し制御信号をセレクタ２
０７に出力し、この動作を巡回させて各記憶領域及びＦ
ＩＦＯ２０６からパケットを読み出す。また、本実施形
態では、一つの記憶領域及びＦＩＦＯ２０６からパケッ
トを読み出す時間は一定であり、もしある記憶領域とＦ
ＩＦＯ２０６内の全てのパケットの読み出しに必要な時
間が、その一定時間より小さい場合においては、その一
定のパケット読み出し時間が経過しなければ次の記憶領
域のパケット読み出し制御は行われない。
ワーク設計者及びネットワークの形態や各端末からのト
ラヒック特性に依存する。具体的に説明すると、読み出
し制御部４０９は、図７のタイムチャートに示されてい
るように記憶領域Ｉ内のパケット及びＦＩＦＯ２０６内
のパケット、次に記憶領域ＩＩＩ内のパケット及びＦＩ
ＦＯ２０６内のパケット、次に記憶領域Ｖ内のパケット
及びＦＩＦＯ内のパケット、次に記憶領域ＶＩＩ内のパ
ケット及びＦＩＦＯ２０６内のパケット、次に記憶領域
ＶＩＩＩ内のパケット及びＦＩＦＯ２０６内のパケッ
ト、記憶領域ＶＩ内のパケット及びＦＩＦＯ２０６内の
パケット、記憶領域ＩＶ内のパケット及びＦＩＦＯ２０
６内のパケット、記憶領域ＩＩ内のパケット及びＦＩＦ
Ｏ２０６内のパケットの読み出し制御信号をセレクタ２
０７に出力し、この動作を巡回させて各記憶領域及びＦ
ＩＦＯ２０６からパケットを読み出す。また、本実施形
態では、一つの記憶領域及びＦＩＦＯ２０６からパケッ
トを読み出す時間は一定であり、もしある記憶領域とＦ
ＩＦＯ２０６内の全てのパケットの読み出しに必要な時
間が、その一定時間より小さい場合においては、その一
定のパケット読み出し時間が経過しなければ次の記憶領
域のパケット読み出し制御は行われない。
【００６４】本実施形態においては、この一定時間をＳ
Ｔとし、説明の便宜上、ＳＴの単位は１つのパケットを
読み出すのに必要な時間を１単位として記述する。例え
ば、ＳＴ＝１０ならば、ある記憶領域又はＦＩＦＯから
連続する１０個のパケットを読み出すのに必要な時間を
表す。
Ｔとし、説明の便宜上、ＳＴの単位は１つのパケットを
読み出すのに必要な時間を１単位として記述する。例え
ば、ＳＴ＝１０ならば、ある記憶領域又はＦＩＦＯから
連続する１０個のパケットを読み出すのに必要な時間を
表す。
【００６５】図５は、波長制御部１５１の内部構成図で
ある。符号５０１は、クロック発生器であり所定のクロ
ック信号を発生し、バッファ制御部１５０に送ると共
に、このクロック信号を分周し、ＲＯＭカウンタ５０２
に出力する。
ある。符号５０１は、クロック発生器であり所定のクロ
ック信号を発生し、バッファ制御部１５０に送ると共
に、このクロック信号を分周し、ＲＯＭカウンタ５０２
に出力する。
【００６６】図７は、各記憶領域内のパケットの読み出
しに関するタイムチャートである。
しに関するタイムチャートである。
【００６７】表１は、波長制御テーブルＩから波長制御
テーブルＶＩＩＩの内容を示すものであり、可変波長送
信部が送信する光信号の波長の遷移を示すものである。
表２は、バッファ制御テーブルＩからバッファ制御テー
ブルＶＩＩＩのオフセット値を示すものである。波長制
御テーブルＩから波長制御テーブルＶＩＩＩ、バッファ
制御テーブルＩからバッファ制御テーブルＶＩＩＩは、
ＲＯＭカウンタ５０２によって同期して読み出される。
これにより各可変波長送信部内のチューナブルレーザダ
イオード（ＴＬＤ）の送信波長は、λ１からλ３、λ
５、λ７、λ８、λ６、λ４、λ２の順に循環して遷移
し、また各チューナブルレーザダイオード（ＴＬＤ）に
接続された各バッファ内のデュアルポートメモリの記憶
領域を読み出す為のオフセット値は、Ａ１，Ａ３，Ａ
５，Ａ７，Ａ８，Ａ６，Ａ４，Ａ２の順に循環し、可変
波長送信部の送信波長の遷移に同期している。従って、
波長制御テーブルとバッファ制御テーブルに従うことに
よって、循環して遷移する可変波長送信部の送信波長に
対応した記憶領域内のパケットが、その時々の可変波長
送信部の送信波長の光信号に変換されて出力される。ま
た、可変波長送信部Ｉから可変波長送信部ＶＩＩＩの送
信波長は、他の可変波長送信部が同一の波長での送信を
行なわない様に、送信波長の循環遷移の位相がずれてい
る。
テーブルＶＩＩＩの内容を示すものであり、可変波長送
信部が送信する光信号の波長の遷移を示すものである。
表２は、バッファ制御テーブルＩからバッファ制御テー
ブルＶＩＩＩのオフセット値を示すものである。波長制
御テーブルＩから波長制御テーブルＶＩＩＩ、バッファ
制御テーブルＩからバッファ制御テーブルＶＩＩＩは、
ＲＯＭカウンタ５０２によって同期して読み出される。
これにより各可変波長送信部内のチューナブルレーザダ
イオード（ＴＬＤ）の送信波長は、λ１からλ３、λ
５、λ７、λ８、λ６、λ４、λ２の順に循環して遷移
し、また各チューナブルレーザダイオード（ＴＬＤ）に
接続された各バッファ内のデュアルポートメモリの記憶
領域を読み出す為のオフセット値は、Ａ１，Ａ３，Ａ
５，Ａ７，Ａ８，Ａ６，Ａ４，Ａ２の順に循環し、可変
波長送信部の送信波長の遷移に同期している。従って、
波長制御テーブルとバッファ制御テーブルに従うことに
よって、循環して遷移する可変波長送信部の送信波長に
対応した記憶領域内のパケットが、その時々の可変波長
送信部の送信波長の光信号に変換されて出力される。ま
た、可変波長送信部Ｉから可変波長送信部ＶＩＩＩの送
信波長は、他の可変波長送信部が同一の波長での送信を
行なわない様に、送信波長の循環遷移の位相がずれてい
る。
【００６８】以下図１、図２、図３、図４、図５、図７
を参照しながら、各バッファ内のデュアルポートメモリ
及びＦＩＦＯからのパケット読み出し制御について説明
する。本実施形態のデュアルポートメモリ及びＦＩＦＯ
からのパケット読み出し制御は、１つの記憶領域に記憶
されているパケット数とＦＩＦＯに記憶されているパケ
ット数の比率から、ＳＴ単位時間内におけるその記憶領
域からのパケット読み出し時間と、ＦＩＦＯからのパケ
ット読み出し時間を最適に配分する制御方法について説
明する。
を参照しながら、各バッファ内のデュアルポートメモリ
及びＦＩＦＯからのパケット読み出し制御について説明
する。本実施形態のデュアルポートメモリ及びＦＩＦＯ
からのパケット読み出し制御は、１つの記憶領域に記憶
されているパケット数とＦＩＦＯに記憶されているパケ
ット数の比率から、ＳＴ単位時間内におけるその記憶領
域からのパケット読み出し時間と、ＦＩＦＯからのパケ
ット読み出し時間を最適に配分する制御方法について説
明する。
【００６９】今仮に、記憶領域Ｉ内のパケット数をＮ１
としＦＩＦＯ内のパケット数をＮ２とし、記憶領域の数
をＭｎとする。この状態において、メモリモニタ２０８
はその値を読み出し制御部４０９に申告する。読み出し
制御部４０９は、このＮ１、Ｎ２の値から、デュアルポ
ートメモリ２０５の記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ
１＋Ｎ２÷Ｍｎ）｝個のパケットが、ＦＩＦＯ２０６か
ら｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個
のパケットが読み出されるようにセレクタ２０７に制御
信号を出力する。前記２つの式の意味は、記憶領域Ｉ内
のパケット数Ｎ１と１つの記憶領域当たりのＦＩＦＯ２
０６内のパケット数（Ｎ２÷Ｍｎ）との比率で、パケッ
ト読み出し時間ＳＴを分けたものである。この時、｛Ｓ
Ｔ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値と｛ＳＴ×（Ｎ
２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値が整数になら
ない場合には、記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋
Ｎ２÷Ｍｎ）｝の絶対数に１を加えた値分のパケット
を、ＦＩＦＯ２０６から｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ
１＋Ｎ２÷Ｍｎ）｝の絶対数分のパケットを読み出すよ
うにセレクタ２０７に制御信号を出力する。但し、｛Ｓ
Ｔ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値と｛ＳＴ×（Ｎ
２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値が整数になら
ない場合に、記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ
２÷Ｍｎ）｝の絶対数分のパケットを、ＦＩＦＯ２０６
から｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝
の絶対数に１を加えた値分のパケットを読み出すように
セレクタ２０７に制御信号を出力することも考えられ、
どちらかに設定するのかは、ネットワーク設計者及びネ
ットワークのトラヒック特性に依存する。また、読み出
し制御部４０９は、このＮ１、Ｎ２の値から、記憶領域
Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２）｝個のパケット
が、ＦＩＦＯから｛ＳＴ×Ｎ２÷（Ｎ１＋Ｎ２）｝個の
パケットが読み出されるようにセレクタ２０７に制御信
号を出力する方式も考えられる。
としＦＩＦＯ内のパケット数をＮ２とし、記憶領域の数
をＭｎとする。この状態において、メモリモニタ２０８
はその値を読み出し制御部４０９に申告する。読み出し
制御部４０９は、このＮ１、Ｎ２の値から、デュアルポ
ートメモリ２０５の記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ
１＋Ｎ２÷Ｍｎ）｝個のパケットが、ＦＩＦＯ２０６か
ら｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個
のパケットが読み出されるようにセレクタ２０７に制御
信号を出力する。前記２つの式の意味は、記憶領域Ｉ内
のパケット数Ｎ１と１つの記憶領域当たりのＦＩＦＯ２
０６内のパケット数（Ｎ２÷Ｍｎ）との比率で、パケッ
ト読み出し時間ＳＴを分けたものである。この時、｛Ｓ
Ｔ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値と｛ＳＴ×（Ｎ
２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値が整数になら
ない場合には、記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋
Ｎ２÷Ｍｎ）｝の絶対数に１を加えた値分のパケット
を、ＦＩＦＯ２０６から｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ
１＋Ｎ２÷Ｍｎ）｝の絶対数分のパケットを読み出すよ
うにセレクタ２０７に制御信号を出力する。但し、｛Ｓ
Ｔ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値と｛ＳＴ×（Ｎ
２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝の値が整数になら
ない場合に、記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ
２÷Ｍｎ）｝の絶対数分のパケットを、ＦＩＦＯ２０６
から｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝
の絶対数に１を加えた値分のパケットを読み出すように
セレクタ２０７に制御信号を出力することも考えられ、
どちらかに設定するのかは、ネットワーク設計者及びネ
ットワークのトラヒック特性に依存する。また、読み出
し制御部４０９は、このＮ１、Ｎ２の値から、記憶領域
Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２）｝個のパケット
が、ＦＩＦＯから｛ＳＴ×Ｎ２÷（Ｎ１＋Ｎ２）｝個の
パケットが読み出されるようにセレクタ２０７に制御信
号を出力する方式も考えられる。
【００７０】上記制御を具体的に説明する。
【００７１】読み出し制御部４０９は、上記計算結果か
ら｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット
読み出し時間の間、デュアルポートメモリ２０５の読み
出し許可、ＦＩＦＯ２０６の読みだし禁止の制御信号を
セレクタ２０７に出力する。この制御信号を受け取った
セレクタ２０７は、｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝個のパケット読み出し時間の間、デュアルポート
メモリ２０５内の記憶領域Ｉよりパケットを読み出す。
次に、読み出し制御部４０９は、｛ＳＴ×（Ｎ２÷Ｍ
ｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット読み出し時
間の間、ＦＩＦＯ２０６の読み出し許可、デュアルポー
トメモリ２０４の読み出し禁止の制御信号をセレクタ２
０７に出力し、この制御信号を受け取ったセレクタ２０
７は、｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝個のパケット読み出し時間の間、ＦＩＦＯ２０６
よりパケットを読み出す。
ら｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット
読み出し時間の間、デュアルポートメモリ２０５の読み
出し許可、ＦＩＦＯ２０６の読みだし禁止の制御信号を
セレクタ２０７に出力する。この制御信号を受け取った
セレクタ２０７は、｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝個のパケット読み出し時間の間、デュアルポート
メモリ２０５内の記憶領域Ｉよりパケットを読み出す。
次に、読み出し制御部４０９は、｛ＳＴ×（Ｎ２÷Ｍ
ｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット読み出し時
間の間、ＦＩＦＯ２０６の読み出し許可、デュアルポー
トメモリ２０４の読み出し禁止の制御信号をセレクタ２
０７に出力し、この制御信号を受け取ったセレクタ２０
７は、｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝個のパケット読み出し時間の間、ＦＩＦＯ２０６
よりパケットを読み出す。
【００７２】次に、読み出し制御部４０９は、ＳＴ時間
内における記憶領域ＩＩＩ及びＦＩＦＯからのパケット
読み出す時間を設定し、その結果に基づいて読み出し許
可、読み出し禁止の制御信号をセレクタ２０７に出力
し、次に記憶領域Ｖ及びＦＩＦＯ、次に記憶領域ＶＩＩ
及びＦＩＦＯ、次に記憶領域ＶＩＩＩ及びＦＩＦＯ、次
に記憶領域ＶＩ及びＦＩＦＯ、次に記憶領域ＩＶ及びＦ
ＩＦＯ、次に記憶領域ＩＩ及びＦＩＦＯと、パケットを
読み出す記憶領域を変更し、この動作を巡回させて各記
憶領域及びＦＩＦＯからパケットを読み出す。このよう
に、これから読み出しが行われる記憶領域とＦＩＦＯ内
のパケット数により、その記憶領域からパケットが読み
出される時間とＦＩＦＯから読み出される時間を設定す
ることは、従来の各読み出し時間が固定されていて記憶
領域及びＦＩＦＯ内の状態に応じたパケットの読み出し
が行われていない時よりも、効率良くパケットを読み出
すことが可能になる。
内における記憶領域ＩＩＩ及びＦＩＦＯからのパケット
読み出す時間を設定し、その結果に基づいて読み出し許
可、読み出し禁止の制御信号をセレクタ２０７に出力
し、次に記憶領域Ｖ及びＦＩＦＯ、次に記憶領域ＶＩＩ
及びＦＩＦＯ、次に記憶領域ＶＩＩＩ及びＦＩＦＯ、次
に記憶領域ＶＩ及びＦＩＦＯ、次に記憶領域ＩＶ及びＦ
ＩＦＯ、次に記憶領域ＩＩ及びＦＩＦＯと、パケットを
読み出す記憶領域を変更し、この動作を巡回させて各記
憶領域及びＦＩＦＯからパケットを読み出す。このよう
に、これから読み出しが行われる記憶領域とＦＩＦＯ内
のパケット数により、その記憶領域からパケットが読み
出される時間とＦＩＦＯから読み出される時間を設定す
ることは、従来の各読み出し時間が固定されていて記憶
領域及びＦＩＦＯ内の状態に応じたパケットの読み出し
が行われていない時よりも、効率良くパケットを読み出
すことが可能になる。
【００７３】本発明は、バッファ部からのパケットの読
み出し制御に関するものであり、ネットワークにおける
パケットの伝送制御と独立の関係にあるため、ネットワ
ーク上の送信パケットの伝送制御については従来例と同
じである。よって、本実施形態では、パケットの伝送制
御については省略する。
み出し制御に関するものであり、ネットワークにおける
パケットの伝送制御と独立の関係にあるため、ネットワ
ーク上の送信パケットの伝送制御については従来例と同
じである。よって、本実施形態では、パケットの伝送制
御については省略する。
【００７４】［実施形態２］本実施形態は、読み出し制
御が行われる記憶領域以外の記憶領域に記憶されている
パケット数も考慮し、ＳＴ単位時間内における一つの記
憶領域からのパケット読み出し時間と、ＦＩＦＯからの
パケット読み出し時間を最適に配分する制御方法につい
て説明する。但し、読み出し制御部４０９は、実施形態
１と同じ様に記憶領域Ｉ内のパケット及びＦＩＦＯ内の
パケット、次に記憶領域ＩＩＩ内のパケット及びＦＩＦ
Ｏ内のパケット、次に記憶領域Ｖ内のパケット及びＦＩ
ＦＯ内のパケット、次に記憶領域ＶＩＩ内のパケット及
びＦＩＦＯ内のパケット、次に記憶領域ＶＩＩＩ内のパ
ケット及びＦＩＦＯ内のパケット、．．．、等と、次に
記憶領域ＩＩ内のパケット及びＦＩＦＯ内のパケットと
読み出し、この動作を巡回させて各記憶領域及びＦＩＦ
Ｏからパケットを読み出す。また、一つの記憶領域及び
ＦＩＦＯからパケットを読み出す時間は一定であり、も
しある記憶領域とＦＩＦＯ内の全てのパケットの読み出
しに必要な時間が、その一定時間より小さい場合におい
ては、その一定のパケット読み出し時間が経過しなけれ
ば次の記憶領域のパケット読み出し制御は行われない。
本実施形態においては、この一定時間をＳＴとし、説明
の便宜上、ＳＴの単位は１つのパケットを読み出すのに
必要な時間を１単位として記述する。
御が行われる記憶領域以外の記憶領域に記憶されている
パケット数も考慮し、ＳＴ単位時間内における一つの記
憶領域からのパケット読み出し時間と、ＦＩＦＯからの
パケット読み出し時間を最適に配分する制御方法につい
て説明する。但し、読み出し制御部４０９は、実施形態
１と同じ様に記憶領域Ｉ内のパケット及びＦＩＦＯ内の
パケット、次に記憶領域ＩＩＩ内のパケット及びＦＩＦ
Ｏ内のパケット、次に記憶領域Ｖ内のパケット及びＦＩ
ＦＯ内のパケット、次に記憶領域ＶＩＩ内のパケット及
びＦＩＦＯ内のパケット、次に記憶領域ＶＩＩＩ内のパ
ケット及びＦＩＦＯ内のパケット、．．．、等と、次に
記憶領域ＩＩ内のパケット及びＦＩＦＯ内のパケットと
読み出し、この動作を巡回させて各記憶領域及びＦＩＦ
Ｏからパケットを読み出す。また、一つの記憶領域及び
ＦＩＦＯからパケットを読み出す時間は一定であり、も
しある記憶領域とＦＩＦＯ内の全てのパケットの読み出
しに必要な時間が、その一定時間より小さい場合におい
ては、その一定のパケット読み出し時間が経過しなけれ
ば次の記憶領域のパケット読み出し制御は行われない。
本実施形態においては、この一定時間をＳＴとし、説明
の便宜上、ＳＴの単位は１つのパケットを読み出すのに
必要な時間を１単位として記述する。
【００７５】今仮に、記憶領域Ｉに記憶されているパケ
ット数がＮ１であり、記憶領域ＩＩに記憶されているパ
ケット数がＮ２であり、記憶領域ＩＩＩに記憶されてい
るパケット数がＮ３であり、記憶領域ＩＶに記憶されて
いるパケット数がＮ４であり、記憶領域Ｖに記憶されて
いるパケット数がＮ５であり、記憶領域ＶＩに記憶され
ているパケット数がＮ６であり、記憶領域ＶＩＩに記憶
されているパケット数がＮ７であり、記憶領域ＶＩＩＩ
に記憶されているパケット数がＮ８であり、ＦＩＦＯに
記憶されているパケット数がＮ９である状態において説
明する。
ット数がＮ１であり、記憶領域ＩＩに記憶されているパ
ケット数がＮ２であり、記憶領域ＩＩＩに記憶されてい
るパケット数がＮ３であり、記憶領域ＩＶに記憶されて
いるパケット数がＮ４であり、記憶領域Ｖに記憶されて
いるパケット数がＮ５であり、記憶領域ＶＩに記憶され
ているパケット数がＮ６であり、記憶領域ＶＩＩに記憶
されているパケット数がＮ７であり、記憶領域ＶＩＩＩ
に記憶されているパケット数がＮ８であり、ＦＩＦＯに
記憶されているパケット数がＮ９である状態において説
明する。
【００７６】メモリモニタ２０８は、測定したＮ１から
Ｎ９までの値を、同時に又は非同期に読み出し制御部４
０９に申告する。読み出し制御部４０９は、最も新しい
値であるＮ１からＮ９の値により、次に読み出し制御が
行われる記憶領域からのパケット読み出し時間と、ＦＩ
ＦＯ２０６からのパケット読み出し時間を最適に配分す
る。ここで、次に読み出し制御が行われる記憶領域を記
憶領域ＩＩＩとすると以下のようにパケット読み出し時
間が設定される。
Ｎ９までの値を、同時に又は非同期に読み出し制御部４
０９に申告する。読み出し制御部４０９は、最も新しい
値であるＮ１からＮ９の値により、次に読み出し制御が
行われる記憶領域からのパケット読み出し時間と、ＦＩ
ＦＯ２０６からのパケット読み出し時間を最適に配分す
る。ここで、次に読み出し制御が行われる記憶領域を記
憶領域ＩＩＩとすると以下のようにパケット読み出し時
間が設定される。
【００７７】このＮ１からＮ９の値より、記憶領域ＩＩ
Ｉから 〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）
÷Ｍｎ｝〕個 のパケットが、また、ＦＩＦＯ２０６から ［ＳＴ×〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝］個 のパケットが読み出されるようにセレクタ２０７に制御
信号を出力する。前記２つの式は、ＳＴ時間内に読み出
されるパケット数が記憶領域に係わらず一定となるよう
に、ＦＩＦＯ２０６内のパケット読み出し時間をそれぞ
れの記憶領域内のパケット数に応じて決定している。こ
の時、〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋
Ｎ９）÷Ｍｎ｝〕の値と、［ＳＴ×〔Ｎ３−｛（Ｎ１＋
Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］の値と、が整数に
ならない場合には、実施形態１と同じ処理を行い、記憶
領域ＩＩＩから〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．
＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕の絶対数に１を加えた値分の
パケットを、ＦＩＦＯ２０６から［ＳＴ×〔Ｎ３−
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］の絶
対数分のパケットを読み出すようにセレクタ２０７に制
御信号を出力する。
Ｉから 〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）
÷Ｍｎ｝〕個 のパケットが、また、ＦＩＦＯ２０６から ［ＳＴ×〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝］個 のパケットが読み出されるようにセレクタ２０７に制御
信号を出力する。前記２つの式は、ＳＴ時間内に読み出
されるパケット数が記憶領域に係わらず一定となるよう
に、ＦＩＦＯ２０６内のパケット読み出し時間をそれぞ
れの記憶領域内のパケット数に応じて決定している。こ
の時、〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋
Ｎ９）÷Ｍｎ｝〕の値と、［ＳＴ×〔Ｎ３−｛（Ｎ１＋
Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］の値と、が整数に
ならない場合には、実施形態１と同じ処理を行い、記憶
領域ＩＩＩから〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．
＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕の絶対数に１を加えた値分の
パケットを、ＦＩＦＯ２０６から［ＳＴ×〔Ｎ３−
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］の絶
対数分のパケットを読み出すようにセレクタ２０７に制
御信号を出力する。
【００７８】上記制御を具体的に説明する。
【００７９】読み出し制御部４０９は、上記計算結果か
ら〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝〕個のパケット読み出し時間の間、デュア
ルポートメモリ２０５内の読み出し許可、ＦＩＦＯ２０
６の読みだし禁止の制御信号をセレクタ２０７に出力す
る。この制御信号を受け取ったセレクタ２０７は、〔Ｓ
Ｔ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕個のパケット読み出し時間の間、デュアルポート
メモリ２０５内の記憶領域ＩＩＩよりパケットを読み出
す。次に、読み出し制御部４０９は、［ＳＴ×〔Ｎ３−
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個の
パケット読み出し時間の間、ＦＩＦＯ２０６の読み出し
許可、デュアルポートメモリ２０５の読み出し禁止の制
御信号をセレクタ２０７に出力し、この制御信号を受け
取ったセレクタ２０７は、［ＳＴ×〔Ｎ３−｛（Ｎ１＋
Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個のパケット読み
出し時間の間、ＦＩＦＯ２０６からパケットを読み出
す。こうして、１つのパケットを読み出すのに必要な時
間を１単位とするＳＴ単位時間内におけるデュアルポー
トメモリ２０５内一つの記憶領域からのパケット読み出
し時間と、ＦＩＦＯ２０６からのパケット読み出し時間
を最適に配分することができる。
ら〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝〕個のパケット読み出し時間の間、デュア
ルポートメモリ２０５内の読み出し許可、ＦＩＦＯ２０
６の読みだし禁止の制御信号をセレクタ２０７に出力す
る。この制御信号を受け取ったセレクタ２０７は、〔Ｓ
Ｔ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕個のパケット読み出し時間の間、デュアルポート
メモリ２０５内の記憶領域ＩＩＩよりパケットを読み出
す。次に、読み出し制御部４０９は、［ＳＴ×〔Ｎ３−
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個の
パケット読み出し時間の間、ＦＩＦＯ２０６の読み出し
許可、デュアルポートメモリ２０５の読み出し禁止の制
御信号をセレクタ２０７に出力し、この制御信号を受け
取ったセレクタ２０７は、［ＳＴ×〔Ｎ３−｛（Ｎ１＋
Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個のパケット読み
出し時間の間、ＦＩＦＯ２０６からパケットを読み出
す。こうして、１つのパケットを読み出すのに必要な時
間を１単位とするＳＴ単位時間内におけるデュアルポー
トメモリ２０５内一つの記憶領域からのパケット読み出
し時間と、ＦＩＦＯ２０６からのパケット読み出し時間
を最適に配分することができる。
【００８０】［実施形態３］本実施形態は、１つの記憶
領域に入力するパケットの入力速度とＦＩＦＯに入力す
るパケットの入力速度の比率から、ＳＴ単位時間内にお
けるその記憶領域からのパケット読み出し時間と、ＦＩ
ＦＯからのパケット読み出し時間を最適に配分する制御
方法について説明する。よって、本実施形態のノード装
置内のメモリモニタ２０８は、デュアルポートメモリ２
０５内の各記憶領域とＦＩＦＯ２０６に入力するパケッ
トの入力速度をモニタし、読み出し制御部４０９は、メ
モリモニタ２０８により測定されたある一つの記憶領域
とＦＩＦＯ２０６の入力速度の比率から、ある一定時間
内におけるその記憶領域とＦＩＦＯ２０６へのパケット
読み出し時間を最適化する。
領域に入力するパケットの入力速度とＦＩＦＯに入力す
るパケットの入力速度の比率から、ＳＴ単位時間内にお
けるその記憶領域からのパケット読み出し時間と、ＦＩ
ＦＯからのパケット読み出し時間を最適に配分する制御
方法について説明する。よって、本実施形態のノード装
置内のメモリモニタ２０８は、デュアルポートメモリ２
０５内の各記憶領域とＦＩＦＯ２０６に入力するパケッ
トの入力速度をモニタし、読み出し制御部４０９は、メ
モリモニタ２０８により測定されたある一つの記憶領域
とＦＩＦＯ２０６の入力速度の比率から、ある一定時間
内におけるその記憶領域とＦＩＦＯ２０６へのパケット
読み出し時間を最適化する。
【００８１】読み出し制御部４０９は、実施形態１、２
と同じ様に、デュアルポートメモリ２０５内の記憶領域
Ｉ内のパケット及びＦＩＦＯ２０６内のパケット、次に
記憶領域ＩＩＩ内のパケット及びＦＩＦＯ内のパケッ
ト、．．．．．、記憶領域ＩＶ内のパケット及びＦＩＦ
Ｏ内のパケット、記憶領域ＩＩ内のパケット及びＦＩＦ
Ｏ内のパケットを読み出し、この動作を巡回させて各記
憶領域及びＦＩＦＯからパケットを読み出す。また、一
つの記憶領域及びＦＩＦＯからパケットを読み出す時間
は一定であり、その単位時間ＳＴは実施形態１、２と同
じくＳＴである。また、記憶領域に入力するパケットの
入力速度とは、ある一定時間内にその記憶領域に入力す
るパケット数である。この一定時間の設定は、ネットワ
ーク設計者に委ねられ、例としては、ある一つの記憶領
域とＦＩＦＯからパケットを読み出す時間、すなわちＳ
Ｔ時間の整数倍に設定することができる。
と同じ様に、デュアルポートメモリ２０５内の記憶領域
Ｉ内のパケット及びＦＩＦＯ２０６内のパケット、次に
記憶領域ＩＩＩ内のパケット及びＦＩＦＯ内のパケッ
ト、．．．．．、記憶領域ＩＶ内のパケット及びＦＩＦ
Ｏ内のパケット、記憶領域ＩＩ内のパケット及びＦＩＦ
Ｏ内のパケットを読み出し、この動作を巡回させて各記
憶領域及びＦＩＦＯからパケットを読み出す。また、一
つの記憶領域及びＦＩＦＯからパケットを読み出す時間
は一定であり、その単位時間ＳＴは実施形態１、２と同
じくＳＴである。また、記憶領域に入力するパケットの
入力速度とは、ある一定時間内にその記憶領域に入力す
るパケット数である。この一定時間の設定は、ネットワ
ーク設計者に委ねられ、例としては、ある一つの記憶領
域とＦＩＦＯからパケットを読み出す時間、すなわちＳ
Ｔ時間の整数倍に設定することができる。
【００８２】今仮に、デュアルポートメモリ２０５内の
記憶領域Ｉへ入力するパケットの入力速度をＮ１とし、
ＦＩＦＯ２０６へ入力するパケットの入力速度をＮ２と
する。この状態において、メモリモニタ２０８はその値
を読み出し制御部４０９に申告する。読み出し制御部４
０９は、このＮ１、Ｎ２の値から、及び記憶領域の数を
Ｍｎとして、記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ
２÷Ｍｎ）｝個のパケットが、ＦＩＦＯ２０６から｛Ｓ
Ｔ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケ
ットが読み出されるようにセレクタ２０７に制御信号を
出力する。この時、｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝の値と｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷
Ｍｎ）｝の値が整数にならない場合には、実施形態１と
同様の処理を行う。
記憶領域Ｉへ入力するパケットの入力速度をＮ１とし、
ＦＩＦＯ２０６へ入力するパケットの入力速度をＮ２と
する。この状態において、メモリモニタ２０８はその値
を読み出し制御部４０９に申告する。読み出し制御部４
０９は、このＮ１、Ｎ２の値から、及び記憶領域の数を
Ｍｎとして、記憶領域Ｉから｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ
２÷Ｍｎ）｝個のパケットが、ＦＩＦＯ２０６から｛Ｓ
Ｔ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケ
ットが読み出されるようにセレクタ２０７に制御信号を
出力する。この時、｛ＳＴ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝の値と｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷
Ｍｎ）｝の値が整数にならない場合には、実施形態１と
同様の処理を行う。
【００８３】上記制御を具体的に説明する。読み出し制
御部４０９は、上記計算結果から｛ＳＴ×Ｎ１÷（Ｎ１
＋Ｎ２÷Ｍｎ）｝個のパケット読み出し時間の間、デュ
アルポートメモリ２０５の読み出し許可、ＦＩＦＯ２０
６の読み出し禁止の制御信号をセレクタ２０７に出力
し、この制御信号を受け取ったセレクタ２０７は、｛Ｓ
Ｔ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット読み出
し時間の間、デュアルポートメモリ２０５内の記憶領域
Ｉよりパケットを読み出す。次に、読み出し制御部４０
９は、｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝個のパケット読み出し時間の間、ＦＩＦＯ２０６
の読み出し許可、デュアルポートメモリ２０５の読み出
し禁止の制御信号をセレクタ２０７に出力し、この制御
信号を受け取ったセレクタ２０７は、｛ＳＴ×（Ｎ２÷
Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット読み出し
時間の間、ＦＩＦＯ２０６よりパケットを読み出す。そ
して、この制御を各記憶領域に対して行い、この動作を
巡回させて１つの記憶領域から読み出されるパケット数
とＦＩＦＯから読み出されるパケット数を最適に配分す
る。
御部４０９は、上記計算結果から｛ＳＴ×Ｎ１÷（Ｎ１
＋Ｎ２÷Ｍｎ）｝個のパケット読み出し時間の間、デュ
アルポートメモリ２０５の読み出し許可、ＦＩＦＯ２０
６の読み出し禁止の制御信号をセレクタ２０７に出力
し、この制御信号を受け取ったセレクタ２０７は、｛Ｓ
Ｔ×Ｎ１÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット読み出
し時間の間、デュアルポートメモリ２０５内の記憶領域
Ｉよりパケットを読み出す。次に、読み出し制御部４０
９は、｛ＳＴ×（Ｎ２÷Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍ
ｎ）｝個のパケット読み出し時間の間、ＦＩＦＯ２０６
の読み出し許可、デュアルポートメモリ２０５の読み出
し禁止の制御信号をセレクタ２０７に出力し、この制御
信号を受け取ったセレクタ２０７は、｛ＳＴ×（Ｎ２÷
Ｍｎ）÷（Ｎ１＋Ｎ２÷Ｍｎ）｝個のパケット読み出し
時間の間、ＦＩＦＯ２０６よりパケットを読み出す。そ
して、この制御を各記憶領域に対して行い、この動作を
巡回させて１つの記憶領域から読み出されるパケット数
とＦＩＦＯから読み出されるパケット数を最適に配分す
る。
【００８４】［実施形態４］本実施形態は、各記憶領域
に入力するパケットの入力速度とＦＩＦＯに入力するパ
ケットの入力速度から、ＳＴ単位時間内におけるある一
つの記憶領域からのパケット読み出し時間と、ＦＩＦＯ
からのパケット読み出し時間を最適に配分する制御方法
について説明する。但し、本実施形態のノード装置内の
メモリモニタ２０８は、デュアルポートメモリ内の各記
憶領域とＦＩＦＯに入力するパケットの入力速度をモニ
タし、読み出し制御部４０９は、メモリモニタにより測
定された全ての記憶領域とＦＩＦＯの入力速度を考慮
し、ある一定時間内におけるある記憶領域とＦＩＦＯへ
のパケット読み出し時間を最適化する。実施形態３と異
なる点は、バッファの各デュアルポートメモリの記憶領
域Ｉ〜ＶＩＩＩそれぞれの入力速度について考慮したこ
とである。また、読み出し制御部４０９は、実施形態１
と同じ様に記憶領域Ｉ内のパケット及びＦＩＦＯ内のパ
ケット、次に記憶領域ＩＩＩ内のパケット及びＦＩＦＯ
内のパケット、次に記憶領域Ｖ内のパケット及びＦＩＦ
Ｏ内のパケット、次に記憶領域ＶＩＩ内のパケット及び
ＦＩＦＯ内のパケット、次に記憶領域ＶＩＩＩ内のパケ
ット及びＦＩＦＯ内のパケット、．．．．．、次に記憶
領域ＩＩ内のパケット及びＦＩＦＯ内のパケットとを順
次読み出し、この動作を巡回させて各記憶領域及びＦＩ
ＦＯからパケットを読み出す。また、実施形態１、２、
３と同じ様に一つの記憶領域及びＦＩＦＯからパケット
を読み出す時間は一定であり、ＳＴ時間とする。また、
記憶領域に入力するパケットの入力速度とは、ある一定
時間内にその記憶領域に入力するパケット数である。こ
の一定時間の設定は、ネットワーク設計者に委ねられ、
例としては、ある一つの記憶領域とＦＩＦＯからパケッ
トを読み出す時間、すなわちＳＴ時間の整数倍に設定す
ることができる。
に入力するパケットの入力速度とＦＩＦＯに入力するパ
ケットの入力速度から、ＳＴ単位時間内におけるある一
つの記憶領域からのパケット読み出し時間と、ＦＩＦＯ
からのパケット読み出し時間を最適に配分する制御方法
について説明する。但し、本実施形態のノード装置内の
メモリモニタ２０８は、デュアルポートメモリ内の各記
憶領域とＦＩＦＯに入力するパケットの入力速度をモニ
タし、読み出し制御部４０９は、メモリモニタにより測
定された全ての記憶領域とＦＩＦＯの入力速度を考慮
し、ある一定時間内におけるある記憶領域とＦＩＦＯへ
のパケット読み出し時間を最適化する。実施形態３と異
なる点は、バッファの各デュアルポートメモリの記憶領
域Ｉ〜ＶＩＩＩそれぞれの入力速度について考慮したこ
とである。また、読み出し制御部４０９は、実施形態１
と同じ様に記憶領域Ｉ内のパケット及びＦＩＦＯ内のパ
ケット、次に記憶領域ＩＩＩ内のパケット及びＦＩＦＯ
内のパケット、次に記憶領域Ｖ内のパケット及びＦＩＦ
Ｏ内のパケット、次に記憶領域ＶＩＩ内のパケット及び
ＦＩＦＯ内のパケット、次に記憶領域ＶＩＩＩ内のパケ
ット及びＦＩＦＯ内のパケット、．．．．．、次に記憶
領域ＩＩ内のパケット及びＦＩＦＯ内のパケットとを順
次読み出し、この動作を巡回させて各記憶領域及びＦＩ
ＦＯからパケットを読み出す。また、実施形態１、２、
３と同じ様に一つの記憶領域及びＦＩＦＯからパケット
を読み出す時間は一定であり、ＳＴ時間とする。また、
記憶領域に入力するパケットの入力速度とは、ある一定
時間内にその記憶領域に入力するパケット数である。こ
の一定時間の設定は、ネットワーク設計者に委ねられ、
例としては、ある一つの記憶領域とＦＩＦＯからパケッ
トを読み出す時間、すなわちＳＴ時間の整数倍に設定す
ることができる。
【００８５】今仮に、記憶領域Ｉに入力するパケットの
入力速度がＮ１であり、記憶領域ＩＩに入力するパケッ
トの入力速度がＮ２であり、記憶領域ＩＩＩにおいては
入力速度がＮ３であり、記憶領域ＩＶにおいては入力速
度がＮ４であり、記憶領域Ｖにおいては入力速度がＮ５
であり、記憶領域ＶＩにおいては入力速度がＮ６であ
り、記憶領域ＶＩＩにおいては入力速度がＮ７であり、
記憶領域ＶＩＩＩにおいては入力速度がＮ８であり、Ｆ
ＩＦＯにおいては入力速度がＮ９である状態において説
明する。
入力速度がＮ１であり、記憶領域ＩＩに入力するパケッ
トの入力速度がＮ２であり、記憶領域ＩＩＩにおいては
入力速度がＮ３であり、記憶領域ＩＶにおいては入力速
度がＮ４であり、記憶領域Ｖにおいては入力速度がＮ５
であり、記憶領域ＶＩにおいては入力速度がＮ６であ
り、記憶領域ＶＩＩにおいては入力速度がＮ７であり、
記憶領域ＶＩＩＩにおいては入力速度がＮ８であり、Ｆ
ＩＦＯにおいては入力速度がＮ９である状態において説
明する。
【００８６】メモリモニタ２０８は、測定したＮ１から
Ｎ９までの値を、同時に又は非同期に読み出し制御部４
０９に申告する。読み出し制御部４０９は、最も新しい
値であるＮ１からＮ９の値により、次に読み出し制御が
行われる記憶領域からのパケット読み出し時間と、ＦＩ
ＦＯからのパケット読み出し時間を最適に配分する。こ
こで、次に読み出し制御が行われる記憶領域を記憶領域
ＩＩＩとすると、以下のようにパケット読み出し時間が
設定される。
Ｎ９までの値を、同時に又は非同期に読み出し制御部４
０９に申告する。読み出し制御部４０９は、最も新しい
値であるＮ１からＮ９の値により、次に読み出し制御が
行われる記憶領域からのパケット読み出し時間と、ＦＩ
ＦＯからのパケット読み出し時間を最適に配分する。こ
こで、次に読み出し制御が行われる記憶領域を記憶領域
ＩＩＩとすると、以下のようにパケット読み出し時間が
設定される。
【００８７】このＮ１からＮ９の値より、記憶領域ＩＩ
Ｉから、〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８
＋Ｎ９）÷Ｍｎ｝〕個のパケットが、また、ＦＩＦＯか
ら、［ＳＴ×〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋
Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝］個のパケットが読み出されるようにセレ
クタ２０７に制御信号を出力する。前記２つの式は、Ｓ
Ｔ時間内に読み出されるパケット数が記憶領域に係わら
ず一定となるように、ＦＩＦＯ内のパケット読み出し時
間をそれぞれの記憶領域へのパケットの入力速度に応じ
て決定している。この時、〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕の値と［ＳＴ×
〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝］の値が整数にならない場合には、実施形態１、
２、３と同じ処理を行い、記憶領域ＩＩＩから〔ＳＴ×
Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕の絶対数に１を加えた値分のパケットを、ＦＩＦ
Ｏから［ＳＴ×〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８
＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋
Ｎ９）÷Ｍｎ｝］の絶対数分のパケットを読み出すよう
にセレクタ２０７に制御信号を出力する。
Ｉから、〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８
＋Ｎ９）÷Ｍｎ｝〕個のパケットが、また、ＦＩＦＯか
ら、［ＳＴ×〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋
Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝］個のパケットが読み出されるようにセレ
クタ２０７に制御信号を出力する。前記２つの式は、Ｓ
Ｔ時間内に読み出されるパケット数が記憶領域に係わら
ず一定となるように、ＦＩＦＯ内のパケット読み出し時
間をそれぞれの記憶領域へのパケットの入力速度に応じ
て決定している。この時、〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕の値と［ＳＴ×
〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝］の値が整数にならない場合には、実施形態１、
２、３と同じ処理を行い、記憶領域ＩＩＩから〔ＳＴ×
Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕の絶対数に１を加えた値分のパケットを、ＦＩＦ
Ｏから［ＳＴ×〔Ｎ３−｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８
＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋
Ｎ９）÷Ｍｎ｝］の絶対数分のパケットを読み出すよう
にセレクタ２０７に制御信号を出力する。
【００８８】上記制御を具体的に説明する。
【００８９】読み出し制御部４０９は、上記計算結果か
ら〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝〕個のパケット読み出し時間の間、デュア
ルポートメモリ２０５内の読み出し許可、ＦＩＦＯ２０
６の読みだし禁止の制御信号をセレクタ２０７に出力す
る。この制御信号を受け取ったセレクタ２０７は、〔Ｓ
Ｔ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕個のパケット読み出し時間の間、デュアルポート
メモリ２０５内の記憶領域ＩＩＩよりパケットを読み出
す。次に、読み出し制御部４０９は、［ＳＴ×〔Ｎ３−
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個の
パケット読み出し時間の間、ＦＩＦＯ２０６の読み出し
許可、デュアルポートメモリ２０５の読み出し禁止の制
御信号をセレクタ２０７に出力し、この制御信号を受け
取ったセレクタ２０７は、［ＳＴ×〔Ｎ３−｛（Ｎ１＋
Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個のパケット読み
出し時間の間、ＦＩＦＯ２０６からパケットを読み出
す。こうして、それぞれの記憶領域に入力するパケット
の入力速度とＦＩＦＯに入力するパケットの入力速度を
メモリモニタにて測定し、その結果から、ＳＴ単位時間
内におけるある一つの記憶領域からのパケット読み出し
時間と、ＦＩＦＯからのパケット読み出し時間を最適に
配分することができる。
ら〔ＳＴ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ
９）÷Ｍｎ｝〕個のパケット読み出し時間の間、デュア
ルポートメモリ２０５内の読み出し許可、ＦＩＦＯ２０
６の読みだし禁止の制御信号をセレクタ２０７に出力す
る。この制御信号を受け取ったセレクタ２０７は、〔Ｓ
Ｔ×Ｎ３÷｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍ
ｎ｝〕個のパケット読み出し時間の間、デュアルポート
メモリ２０５内の記憶領域ＩＩＩよりパケットを読み出
す。次に、読み出し制御部４０９は、［ＳＴ×〔Ｎ３−
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷
｛（Ｎ１＋Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個の
パケット読み出し時間の間、ＦＩＦＯ２０６の読み出し
許可、デュアルポートメモリ２０５の読み出し禁止の制
御信号をセレクタ２０７に出力し、この制御信号を受け
取ったセレクタ２０７は、［ＳＴ×〔Ｎ３−｛（Ｎ１＋
Ｎ２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝〕÷｛（Ｎ１＋Ｎ
２＋．．．＋Ｎ８＋Ｎ９）÷Ｍｎ｝］個のパケット読み
出し時間の間、ＦＩＦＯ２０６からパケットを読み出
す。こうして、それぞれの記憶領域に入力するパケット
の入力速度とＦＩＦＯに入力するパケットの入力速度を
メモリモニタにて測定し、その結果から、ＳＴ単位時間
内におけるある一つの記憶領域からのパケット読み出し
時間と、ＦＩＦＯからのパケット読み出し時間を最適に
配分することができる。
【００９０】［実施形態５］本実施形態は、読み出し制
御が行われる記憶領域内のパケット数だけに着目し、Ｓ
Ｔ単位時間内におけるその記憶領域からのパケット読み
出し時間と、ＦＩＦＯからのパケット読み出し時間を最
適に配分する制御方法について説明する。よって、実施
形態１、２、３、４と異なる点は、メモリモニタ２０８
によって測定された測定値の比率により、ある記憶領域
からのパケット読み出し時間とＦＩＦＯからのパケット
読み出し時間を最適に配分するのではなく、その測定値
の値によりある記憶領域からのパケット読み出し時間
と、ＦＩＦＯからのパケット読み出し時間を決定すると
ころにある。
御が行われる記憶領域内のパケット数だけに着目し、Ｓ
Ｔ単位時間内におけるその記憶領域からのパケット読み
出し時間と、ＦＩＦＯからのパケット読み出し時間を最
適に配分する制御方法について説明する。よって、実施
形態１、２、３、４と異なる点は、メモリモニタ２０８
によって測定された測定値の比率により、ある記憶領域
からのパケット読み出し時間とＦＩＦＯからのパケット
読み出し時間を最適に配分するのではなく、その測定値
の値によりある記憶領域からのパケット読み出し時間
と、ＦＩＦＯからのパケット読み出し時間を決定すると
ころにある。
【００９１】また、実施形態１、２、３、４と同様に一
つの記憶領域及びＦＩＦＯからパケットを読み出す時間
は一定であり、本実施形態においてもこの一定時間をＳ
Ｔとする。よって、ＳＴ時間内において、最も多く読み
出されるパケット数はＳＴ個となる。
つの記憶領域及びＦＩＦＯからパケットを読み出す時間
は一定であり、本実施形態においてもこの一定時間をＳ
Ｔとする。よって、ＳＴ時間内において、最も多く読み
出されるパケット数はＳＴ個となる。
【００９２】今仮に、記憶領域Ｉに記憶されているパケ
ット数がＮ１である状態において説明する。
ット数がＮ１である状態において説明する。
【００９３】メモリモニタ２０８は、測定したＮ１の値
を読み出し制御部４０９に申告する。読み出し制御部４
０９は、申告値Ｎ１がＳＴ時間内の最多パケット読み出
し数（ＳＴ）より大きい場合には、記憶領域Ｉに対応す
るＳＴ時間内に記憶領域ＩからＳＴ個のパケットが読み
出されるようにセレクタ２０７に命令し、申告値Ｎ１が
ＳＴ時間内の最多パケット読み出し数（ＳＴ）より小さ
い場合には、記憶領域Ｉに対応するＳＴ時間内に、記憶
領域ＩからＮ１個のパケットが読み出され、ＦＩＦＯか
ら（ＳＴ−Ｎ１）個のパケットが読み出されるようにセ
レクタ２０７に命令する。
を読み出し制御部４０９に申告する。読み出し制御部４
０９は、申告値Ｎ１がＳＴ時間内の最多パケット読み出
し数（ＳＴ）より大きい場合には、記憶領域Ｉに対応す
るＳＴ時間内に記憶領域ＩからＳＴ個のパケットが読み
出されるようにセレクタ２０７に命令し、申告値Ｎ１が
ＳＴ時間内の最多パケット読み出し数（ＳＴ）より小さ
い場合には、記憶領域Ｉに対応するＳＴ時間内に、記憶
領域ＩからＮ１個のパケットが読み出され、ＦＩＦＯか
ら（ＳＴ−Ｎ１）個のパケットが読み出されるようにセ
レクタ２０７に命令する。
【００９４】上記制御を具体的に説明する。
【００９５】読み出し制御部４０９は、申告値Ｎ１がＳ
Ｔ時間内の最多パケット読み出し数（ＳＴ）より大きい
場合には、記憶領域Ｉに対応するＳＴ時間においてデュ
アルポートメモリ２０５内の読み出し許可、ＦＩＦＯ２
０６の読みだし禁止の制御信号をセレクタ２０７に出力
する。よって、この制御信号を受け取ったセレクタ２０
７は、記憶領域ＩからＳＴ個のパケットを読み出す。ま
た、申告値Ｎ１がＳＴ時間内の最多パケット読み出し数
（ＳＴ）より小さい場合には、記憶領域Ｉに対応するＳ
Ｔ時間内におけるＮ１個のパケット読み出し時間におい
て、読み出し制御部４０９はデュアルポートメモリ２０
５内の読み出し許可、ＦＩＦＯ２０６の読みだし禁止の
制御信号をセレクタ２０７に出力し、続く（ＳＴ−Ｎ
１）個のパケット読み出し時間において、読み出し制御
部４０９はＦＩＦＯ２０６内の読み出し許可、デュアル
ポートメモリ２０５の読みだし禁止の制御信号をセレク
タ２０７に出力。よって、この制御信号を受け取ったセ
レクタ２０７は、記憶領域ＩからＮ１個のパケットを読
み出し、ＦＩＦＯ２０６から（ＳＴ−Ｎ１）個のパケッ
トが読み出す。
Ｔ時間内の最多パケット読み出し数（ＳＴ）より大きい
場合には、記憶領域Ｉに対応するＳＴ時間においてデュ
アルポートメモリ２０５内の読み出し許可、ＦＩＦＯ２
０６の読みだし禁止の制御信号をセレクタ２０７に出力
する。よって、この制御信号を受け取ったセレクタ２０
７は、記憶領域ＩからＳＴ個のパケットを読み出す。ま
た、申告値Ｎ１がＳＴ時間内の最多パケット読み出し数
（ＳＴ）より小さい場合には、記憶領域Ｉに対応するＳ
Ｔ時間内におけるＮ１個のパケット読み出し時間におい
て、読み出し制御部４０９はデュアルポートメモリ２０
５内の読み出し許可、ＦＩＦＯ２０６の読みだし禁止の
制御信号をセレクタ２０７に出力し、続く（ＳＴ−Ｎ
１）個のパケット読み出し時間において、読み出し制御
部４０９はＦＩＦＯ２０６内の読み出し許可、デュアル
ポートメモリ２０５の読みだし禁止の制御信号をセレク
タ２０７に出力。よって、この制御信号を受け取ったセ
レクタ２０７は、記憶領域ＩからＮ１個のパケットを読
み出し、ＦＩＦＯ２０６から（ＳＴ−Ｎ１）個のパケッ
トが読み出す。
【００９６】［実施形態６］本実施形態における構成は
図１に示すものであり、バッファ１２９〜１３６内のメ
モリモニタ２０８で、各デュアルポートメモリとＦＩＦ
Ｏのメモリ量を監視する。バッファ１２９〜１３６のメ
モリ量の監視は、各バッファの各記憶領域中のバッファ
量を監視し、その結果をバッファ制御部１５０を介して
波長制御部１５１に出力する。バッファ制御部１５０
は、各可変波長送信部の送信波長に応じ、対応する各バ
ッファからのパケットの読み出しを制御する。波長制御
部１５１は、バッファのメモリ量の監視結果に応じ、即
ち、いずれかの記憶領域でバッファメモリ量が所定の閾
値を越えている場合には、上記実施形態１〜５に示すよ
うに、その閾値を越えた記憶領域の読み出し時間を増加
するようにセレクタ２０７で選択することによって各可
変波長送信部１１３〜１２０の送信波長を制御する。
図１に示すものであり、バッファ１２９〜１３６内のメ
モリモニタ２０８で、各デュアルポートメモリとＦＩＦ
Ｏのメモリ量を監視する。バッファ１２９〜１３６のメ
モリ量の監視は、各バッファの各記憶領域中のバッファ
量を監視し、その結果をバッファ制御部１５０を介して
波長制御部１５１に出力する。バッファ制御部１５０
は、各可変波長送信部の送信波長に応じ、対応する各バ
ッファからのパケットの読み出しを制御する。波長制御
部１５１は、バッファのメモリ量の監視結果に応じ、即
ち、いずれかの記憶領域でバッファメモリ量が所定の閾
値を越えている場合には、上記実施形態１〜５に示すよ
うに、その閾値を越えた記憶領域の読み出し時間を増加
するようにセレクタ２０７で選択することによって各可
変波長送信部１１３〜１２０の送信波長を制御する。
【００９７】又は、各可変波長送信部１１３〜１２０に
対して各々異なる所定の位相でもって同一の波長遷移パ
ターンを繰り返すように送信波長を制御すると共に、メ
モリモニタ２０８の出力に応じて、この波長遷移パター
ンの遷移時間を変更して制御することもできる。
対して各々異なる所定の位相でもって同一の波長遷移パ
ターンを繰り返すように送信波長を制御すると共に、メ
モリモニタ２０８の出力に応じて、この波長遷移パター
ンの遷移時間を変更して制御することもできる。
【００９８】すなわち、これまでの実施形態では、各チ
ャネルに接続されている接続時間はどのチャネルに接続
しているときでも共通であり、その接続時間の内のその
接続時間において接続されているチャネルで出力するこ
とを指定されて対応する記憶領域に記憶されているパケ
ットを読み出す時間を各接続時間毎に適宜設定するもの
としたが、本実施形態では、各接続時間それぞれを適宜
設定する。例えばあるノード装置の端末Ｉ１７０から下
流に隣接するノード装置の端末 VII１７６に大量のパケ
ットが出力されると、バッファ１２９に波長λ７で出力
するべきパケットが大量に入力される。よってこの大量
のパケットを速やかに出力するためには、表１における
アドレス３の時間を長くすればよい。
ャネルに接続されている接続時間はどのチャネルに接続
しているときでも共通であり、その接続時間の内のその
接続時間において接続されているチャネルで出力するこ
とを指定されて対応する記憶領域に記憶されているパケ
ットを読み出す時間を各接続時間毎に適宜設定するもの
としたが、本実施形態では、各接続時間それぞれを適宜
設定する。例えばあるノード装置の端末Ｉ１７０から下
流に隣接するノード装置の端末 VII１７６に大量のパケ
ットが出力されると、バッファ１２９に波長λ７で出力
するべきパケットが大量に入力される。よってこの大量
のパケットを速やかに出力するためには、表１における
アドレス３の時間を長くすればよい。
【００９９】さらに、メモリモニタ２０８の出力に応じ
て、前記各可変波長送信手段毎に、前記波長遷移パター
ンの位相をも変更することで、記憶オーバーしそうな記
憶領域を優先的に読み出すことができ、その結果として
記憶領域の使用効率を向上することができる。
て、前記各可変波長送信手段毎に、前記波長遷移パター
ンの位相をも変更することで、記憶オーバーしそうな記
憶領域を優先的に読み出すことができ、その結果として
記憶領域の使用効率を向上することができる。
【０１００】［実施形態７］本実施形態においては、実
施形態１と異なる構成である図８に示すノード装置を用
いる。本実施形態においては、バッファからのパケット
の読み出し制御方式に関しては、実施形態１と同じもの
であるが、その制御の対象であるバッファと接続変更部
の構成が、本実施形態と実施形態１との違いである。
施形態１と異なる構成である図８に示すノード装置を用
いる。本実施形態においては、バッファからのパケット
の読み出し制御方式に関しては、実施形態１と同じもの
であるが、その制御の対象であるバッファと接続変更部
の構成が、本実施形態と実施形態１との違いである。
【０１０１】図８において、図１と共通の部分には同一
の符号を付している。図１のノード装置と異なる点は、
送信部Ｉ２６３から送信部VIII２７０の出力する波長は
可変でないこと、及びバッファと送信部との間の接続関
係を変更する接続変更部２６２を有すること、及び波長
制御部の代わりに接続変更部２６２を制御する接続変更
制御部２６１を有することである。
の符号を付している。図１のノード装置と異なる点は、
送信部Ｉ２６３から送信部VIII２７０の出力する波長は
可変でないこと、及びバッファと送信部との間の接続関
係を変更する接続変更部２６２を有すること、及び波長
制御部の代わりに接続変更部２６２を制御する接続変更
制御部２６１を有することである。
【０１０２】接続変更手段であるところの接続変更部２
６２は、入力端Ｉから入力端VIIIがそれぞれバッファＩ
からバッファVIIIに接続されており、出力端Ｉから出力
端VIIIがそれぞれ送信部Ｉから送信部VIIIに接続されて
おり、各入力端と各出力端の接続関係を任意に変更する
ことができる。
６２は、入力端Ｉから入力端VIIIがそれぞれバッファＩ
からバッファVIIIに接続されており、出力端Ｉから出力
端VIIIがそれぞれ送信部Ｉから送信部VIIIに接続されて
おり、各入力端と各出力端の接続関係を任意に変更する
ことができる。
【０１０３】符号２６３から２７０は、半導体レーザを
用いた送信手段であるところの送信部Ｉから送信部VIII
であり、接続変更部２６２から出力されるパケットを、
所定の固定波長の光信号に変換して合流器１０３を介し
て光波長多重伝送路の物理媒体であるところの光ファイ
バ１０４に送出する。
用いた送信手段であるところの送信部Ｉから送信部VIII
であり、接続変更部２６２から出力されるパケットを、
所定の固定波長の光信号に変換して合流器１０３を介し
て光波長多重伝送路の物理媒体であるところの光ファイ
バ１０４に送出する。
【０１０４】本実施形態におけるノード装置では、送信
部はそれぞれの波長を変化させず、各送信部２６３〜２
７０には所定の波長を割り当てているので、バッファ１
２９〜１３６から読み出されるパケットを所定の波長の
光信号に変換するためには、その所定の波長が割り当て
られた送信部２６３〜２７０へパケットを出力する必要
がある。また、バッファ１２９〜１３６と送信部２６３
〜２７０との接続関係は接続変更部２６２により後述の
接続制御テーブルのパターンに従って変更される。これ
により、１つの送信部及び接続変更部の動作は、実施形
態１において説明した１つの可変波長送信部の動作と同
じ効果をもたらす。以下に、１つの送信部及び接続変更
部の動作及び１つの可変波長送信部の動作が同じ効果を
もたらすものであることを説明する。
部はそれぞれの波長を変化させず、各送信部２６３〜２
７０には所定の波長を割り当てているので、バッファ１
２９〜１３６から読み出されるパケットを所定の波長の
光信号に変換するためには、その所定の波長が割り当て
られた送信部２６３〜２７０へパケットを出力する必要
がある。また、バッファ１２９〜１３６と送信部２６３
〜２７０との接続関係は接続変更部２６２により後述の
接続制御テーブルのパターンに従って変更される。これ
により、１つの送信部及び接続変更部の動作は、実施形
態１において説明した１つの可変波長送信部の動作と同
じ効果をもたらす。以下に、１つの送信部及び接続変更
部の動作及び１つの可変波長送信部の動作が同じ効果を
もたらすものであることを説明する。
【０１０５】本実施形態の制御部２６０は、実施形態１
の波長制御テーブルと同じ内容を持つ接続制御テーブル
（表３参照）を図９に示すＲＯＭカウンタ３００２から
出力されるアドレス値によって読みだし、その値に従っ
て接続変更部２６２の入力端と出力端との接続関係を制
御し、各バッファと各送信部との接続を変更する。
の波長制御テーブルと同じ内容を持つ接続制御テーブル
（表３参照）を図９に示すＲＯＭカウンタ３００２から
出力されるアドレス値によって読みだし、その値に従っ
て接続変更部２６２の入力端と出力端との接続関係を制
御し、各バッファと各送信部との接続を変更する。
【０１０６】
【表３】 例えば、表３における接続制御テーブルＩは、接続変更
部２６２の入力端Ｉ（バッファＩ１２９と接続する入力
端）と出力端との接続関係を記述するものであり、接続
制御テーブルＩのアドレス３における値７は、入力端Ｉ
と出力端VII を接続することを意味し、これにより、バ
ッファＩ１２９と送信部VII ２６９が接続する。また、
接続制御テーブルVIIIは、接続変更部２６２の入力端VI
II（バッファVIII１３６と接続する入力端）と出力端と
の接続関係を記述するものであり、アドレス３における
値５は出力端Vに対応する送信部V２６７に接続される。
これらの接続制御テーブルは、実施形態１と同様に同期
して読み出され、各テーブルの読み出し間隔もそれぞれ
同じである。よって、バッファ内のパケットを所定の波
長の光信号に変換するためには、そのバッファがその所
定の波長の光信号を出力する送信部と接続される間に、
接続変更部を介してその送信部に出力されればよい。ま
た、バッファ制御部１５０内のバッファ制御テーブルＩ
からバッファ制御テーブルVIIIは、図９に示す接続変更
制御部２６１内のＲＯＭカウンタ３００２から出力され
るアドレス値によって表２に示すように順次読み出さ
れ、読み出された所定のオフセット値をバッファＩから
バッファVIIIの読み出しアドレスカウンタ２０３に出力
する。そして、出力されたオフセット値が示す記憶領域
からパケットが読み出され、接続変更部２６２を介して
所定の波長を出力する送信部へ出力される。すなわち、
表３及び表２に示す、これら１６個のテーブルは、ＲＯ
Ｍカウンタ３００２によって同期して読み出され、これ
によりある１つのバッファと接続する送信部は、ある間
隔毎に接続変更部２６２によって、送信部Ｉ、送信部II
I 、送信部Ｖ、送信部VII 、送信部VIII、送信部VI、送
信部IV、送信部IIと変更される。そして、これと同期し
てそのバッファのデュアルポートメモリからパケットが
読み出される記憶領域は、記憶領域Ｉ、記憶領域III 、
記憶領域Ｖ、記憶領域VII 、記憶領域VIII、記憶領域V
I、記憶領域IV、記憶領域IIと変更される。従って、表
３の接続制御テーブルと表２のバッファ制御テーブルに
従うことによって、バッファ１２９〜１３６は８つの送
信部２６３〜２７０と順々に接続し、その時々に接続し
ている送信部２６３〜２７０の固定送信波長に対応する
記憶領域内のパケットを出力し、その接続している送信
部２６３〜２７０によって所定の波長の光信号に変換さ
れる。よって、１つの送信部及び接続変更部２６２の動
作は、実施形態１において説明した１つの可変波長送信
部の動作と同じ効果をもたらす。
部２６２の入力端Ｉ（バッファＩ１２９と接続する入力
端）と出力端との接続関係を記述するものであり、接続
制御テーブルＩのアドレス３における値７は、入力端Ｉ
と出力端VII を接続することを意味し、これにより、バ
ッファＩ１２９と送信部VII ２６９が接続する。また、
接続制御テーブルVIIIは、接続変更部２６２の入力端VI
II（バッファVIII１３６と接続する入力端）と出力端と
の接続関係を記述するものであり、アドレス３における
値５は出力端Vに対応する送信部V２６７に接続される。
これらの接続制御テーブルは、実施形態１と同様に同期
して読み出され、各テーブルの読み出し間隔もそれぞれ
同じである。よって、バッファ内のパケットを所定の波
長の光信号に変換するためには、そのバッファがその所
定の波長の光信号を出力する送信部と接続される間に、
接続変更部を介してその送信部に出力されればよい。ま
た、バッファ制御部１５０内のバッファ制御テーブルＩ
からバッファ制御テーブルVIIIは、図９に示す接続変更
制御部２６１内のＲＯＭカウンタ３００２から出力され
るアドレス値によって表２に示すように順次読み出さ
れ、読み出された所定のオフセット値をバッファＩから
バッファVIIIの読み出しアドレスカウンタ２０３に出力
する。そして、出力されたオフセット値が示す記憶領域
からパケットが読み出され、接続変更部２６２を介して
所定の波長を出力する送信部へ出力される。すなわち、
表３及び表２に示す、これら１６個のテーブルは、ＲＯ
Ｍカウンタ３００２によって同期して読み出され、これ
によりある１つのバッファと接続する送信部は、ある間
隔毎に接続変更部２６２によって、送信部Ｉ、送信部II
I 、送信部Ｖ、送信部VII 、送信部VIII、送信部VI、送
信部IV、送信部IIと変更される。そして、これと同期し
てそのバッファのデュアルポートメモリからパケットが
読み出される記憶領域は、記憶領域Ｉ、記憶領域III 、
記憶領域Ｖ、記憶領域VII 、記憶領域VIII、記憶領域V
I、記憶領域IV、記憶領域IIと変更される。従って、表
３の接続制御テーブルと表２のバッファ制御テーブルに
従うことによって、バッファ１２９〜１３６は８つの送
信部２６３〜２７０と順々に接続し、その時々に接続し
ている送信部２６３〜２７０の固定送信波長に対応する
記憶領域内のパケットを出力し、その接続している送信
部２６３〜２７０によって所定の波長の光信号に変換さ
れる。よって、１つの送信部及び接続変更部２６２の動
作は、実施形態１において説明した１つの可変波長送信
部の動作と同じ効果をもたらす。
【０１０７】次に、図８に示されたノード装置におけ
る、本発明の読み出し制御方法について説明する。本実
施形態においては、実施形態１から実施形態５までの読
み出し制御方法と同様に、デュアルポートメモリ２０５
内の各記憶領域とＦＩＦＯ２０６内のパケット数をモニ
タするモニタ２０８、及びモニタ２０８により測定され
た各記憶領域とＦＩＦＯ２０６内のパケット数の比率か
ら、ある一定時間内におけるデュアルポートメモリ２０
５とＦＩＦＯ２０６へのアクセス時間の比率を最適化す
る。
る、本発明の読み出し制御方法について説明する。本実
施形態においては、実施形態１から実施形態５までの読
み出し制御方法と同様に、デュアルポートメモリ２０５
内の各記憶領域とＦＩＦＯ２０６内のパケット数をモニ
タするモニタ２０８、及びモニタ２０８により測定され
た各記憶領域とＦＩＦＯ２０６内のパケット数の比率か
ら、ある一定時間内におけるデュアルポートメモリ２０
５とＦＩＦＯ２０６へのアクセス時間の比率を最適化す
る。
【０１０８】以下、図８、図２、図３、図４、図９、図
７を参照しながら、各バッファ内のデュアルポートメモ
リ２０５及びＦＩＦＯ２０６からのパケット読み出し制
御について説明する。本実施形態のデュアルポートメモ
リ２０５及びＦＩＦＯ２０６からのパケット読み出し制
御は、１つの記憶領域に記憶されているパケット数とＦ
ＩＦＯ２０６に記憶されているパケット数の比率から、
ＳＴ単位時間内におけるその記憶領域からのパケット読
み出し時間と、ＦＩＦＯ２０６からのパケット読み出し
時間を最適に配分する制御方法について説明する。
７を参照しながら、各バッファ内のデュアルポートメモ
リ２０５及びＦＩＦＯ２０６からのパケット読み出し制
御について説明する。本実施形態のデュアルポートメモ
リ２０５及びＦＩＦＯ２０６からのパケット読み出し制
御は、１つの記憶領域に記憶されているパケット数とＦ
ＩＦＯ２０６に記憶されているパケット数の比率から、
ＳＴ単位時間内におけるその記憶領域からのパケット読
み出し時間と、ＦＩＦＯ２０６からのパケット読み出し
時間を最適に配分する制御方法について説明する。
【０１０９】今仮に、記憶領域Ｉ内のパケット数をＮ1
としＦＩＦＯ内のパケット数をＮ2とし、記憶領域の数
をＭn とする。この状態において、モニタ２０８は各パ
ケット数を読み出し制御部４０９に申告する。読み出し
制御部４０９は、実施形態１と同様に｛ＳＴ×Ｎ1 ÷
（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケット読み出し時間の
間、デュアルポートメモリ２０５の読み出し許可、ＦＩ
ＦＯ２０６の読み出し禁止の制御信号をセレクタ２０７
に出力する。この制御信号を受け取ったセレクタ２０７
は、｛ＳＴ×Ｎ1 ÷（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケッ
ト読み出し時間の間、デュアルポートメモリ２０５内の
記憶領域Ｉよりパケットを読み出す。次に、読み出し制
御部４０９は、｛ＳＴ×（Ｎ2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ2
÷Ｍn ）｝個のパケット読み出し時間の間、ＦＩＦＯ２
０６の読み出し許可、デュアルポートメモリ２０５の読
み出し禁止の制御信号をセレクタ２０７に出力し、この
制御信号を受け取ったセレクタ２０７は、｛ＳＴ×（Ｎ
2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ2 ÷Ｍ n ）｝個のパケット読み
出し時間の間、ＦＩＦＯ２０６よりパケットを読み出
す。
としＦＩＦＯ内のパケット数をＮ2とし、記憶領域の数
をＭn とする。この状態において、モニタ２０８は各パ
ケット数を読み出し制御部４０９に申告する。読み出し
制御部４０９は、実施形態１と同様に｛ＳＴ×Ｎ1 ÷
（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケット読み出し時間の
間、デュアルポートメモリ２０５の読み出し許可、ＦＩ
ＦＯ２０６の読み出し禁止の制御信号をセレクタ２０７
に出力する。この制御信号を受け取ったセレクタ２０７
は、｛ＳＴ×Ｎ1 ÷（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケッ
ト読み出し時間の間、デュアルポートメモリ２０５内の
記憶領域Ｉよりパケットを読み出す。次に、読み出し制
御部４０９は、｛ＳＴ×（Ｎ2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ2
÷Ｍn ）｝個のパケット読み出し時間の間、ＦＩＦＯ２
０６の読み出し許可、デュアルポートメモリ２０５の読
み出し禁止の制御信号をセレクタ２０７に出力し、この
制御信号を受け取ったセレクタ２０７は、｛ＳＴ×（Ｎ
2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ2 ÷Ｍ n ）｝個のパケット読み
出し時間の間、ＦＩＦＯ２０６よりパケットを読み出
す。
【０１１０】次に、読み出し制御部４０９は、ＳＴ時間
内における記憶領域III 及びＦＩＦＯ２０６からのパケ
ットを読み出す時間を設定し、その結果に基づいて読み
出し許可、読み出し禁止の制御信号をセレクタ２０７に
出力し、次に記憶領域Ｖ及びＦＩＦＯ、次に記憶領域VI
I 及びＦＩＦＯ、次に記憶領域VIII及びＦＩＦＯ、次に
記憶領域VI及びＦＩＦＯ、次に記憶領域IV及びＦＩＦ
Ｏ、次に記憶領域II及びＦＩＦＯと、パケットを読み出
す記憶領域を変更し、この動作を巡回させて各記憶領域
及びＦＩＦＯ２０６からパケットを読み出す。このよう
に、これから読み出しが行われる記憶領域とＦＩＦＯ２
０６内のパケット数により、その記憶領域からパケット
が読み出される時間とＦＩＦＯ２０６から読み出される
時間を設定することは、従来の各読み出し時間が固定さ
れていて記憶領域及びＦＩＦＯ２０６内の状態に応じた
パケットの読み出しが行われていない時よりも、効率良
くパケットを読み出すことが可能になる。
内における記憶領域III 及びＦＩＦＯ２０６からのパケ
ットを読み出す時間を設定し、その結果に基づいて読み
出し許可、読み出し禁止の制御信号をセレクタ２０７に
出力し、次に記憶領域Ｖ及びＦＩＦＯ、次に記憶領域VI
I 及びＦＩＦＯ、次に記憶領域VIII及びＦＩＦＯ、次に
記憶領域VI及びＦＩＦＯ、次に記憶領域IV及びＦＩＦ
Ｏ、次に記憶領域II及びＦＩＦＯと、パケットを読み出
す記憶領域を変更し、この動作を巡回させて各記憶領域
及びＦＩＦＯ２０６からパケットを読み出す。このよう
に、これから読み出しが行われる記憶領域とＦＩＦＯ２
０６内のパケット数により、その記憶領域からパケット
が読み出される時間とＦＩＦＯ２０６から読み出される
時間を設定することは、従来の各読み出し時間が固定さ
れていて記憶領域及びＦＩＦＯ２０６内の状態に応じた
パケットの読み出しが行われていない時よりも、効率良
くパケットを読み出すことが可能になる。
【０１１１】［実施形態８］本実施形態においては、実
施形態２で説明したパケットの読み出し方法を図８に記
載のノード装置に適用した場合である。
施形態２で説明したパケットの読み出し方法を図８に記
載のノード装置に適用した場合である。
【０１１２】本実施形態における読み出し制御は、読み
出し制御が行われる記憶領域以外の記憶領域に記憶され
ているパケット数も考慮し、ＳＴ単位時間内における一
つの記憶領域からのパケット読み出し時間と、ＦＩＦＯ
２０６からのパケット読み出し時間を最適に配分する制
御方法について説明する。
出し制御が行われる記憶領域以外の記憶領域に記憶され
ているパケット数も考慮し、ＳＴ単位時間内における一
つの記憶領域からのパケット読み出し時間と、ＦＩＦＯ
２０６からのパケット読み出し時間を最適に配分する制
御方法について説明する。
【０１１３】今仮に、記憶領域Ｉに記憶されているパケ
ット数がＮ1 であり、記憶領域IIに記憶されているパケ
ット数がＮ2 であり、記憶領域III に記憶されているパ
ケット数がＮ3 であり、記憶領域IVに記憶されているパ
ケット数がＮ4 であり、記憶領域Ｖに記憶されているパ
ケット数がＮ5 であり、記憶領域VIに記憶されているパ
ケット数がＮ6 であり、記憶領域VII に記憶されている
パケット数がＮ7 であり、記憶領域VIIIに記憶されてい
るパケット数がＮ8 であり、ＦＩＦＯ２０６に記憶され
ているパケット数がＮ9 である状態において説明する。
この状態において、モニタ２０８はこれらの各パケット
数を読み出し制御部４０９に申告する。読み出し制御部
４０９は、実施形態２と同様に［ＳＴ×Ｎ3 ÷｛（Ｎ1
＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読み
出し時間の間、デュアルポートメモリ２０５内に読み出
し許可、ＦＩＦＯ２０６の読み出し禁止の制御信号をセ
レクタ２０７に出力する。この制御信号を受け取ったセ
レクタ２０７は、［ＳＴ×Ｎ3 ÷｛（Ｎ1 ＋Ｎ2 ＋…＋
Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読み出し時間の
間、デュアルポートメモリ２０５内の記憶領域III より
パケットを読み出し。次に、読み出し制御部４０９は、
［ＳＴ×〔Ｎ3 −｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷
Ｍn ｝〕÷｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍ
n ｝］個のパケット読み出し時間の間、ＦＩＦＯ２０６
の読み出し許可、デュアルポートメモリ２０５の読み出
し禁止の制御信号をセレクタ２０７に出力し、この制御
信号を受け取ったセレクタ２０７は、［ＳＴ×〔Ｎ3 −
｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝〕÷｛（Ｎ
1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読
み出し時間、ＦＩＦＯ２０６よりパケットを読み出す。
ット数がＮ1 であり、記憶領域IIに記憶されているパケ
ット数がＮ2 であり、記憶領域III に記憶されているパ
ケット数がＮ3 であり、記憶領域IVに記憶されているパ
ケット数がＮ4 であり、記憶領域Ｖに記憶されているパ
ケット数がＮ5 であり、記憶領域VIに記憶されているパ
ケット数がＮ6 であり、記憶領域VII に記憶されている
パケット数がＮ7 であり、記憶領域VIIIに記憶されてい
るパケット数がＮ8 であり、ＦＩＦＯ２０６に記憶され
ているパケット数がＮ9 である状態において説明する。
この状態において、モニタ２０８はこれらの各パケット
数を読み出し制御部４０９に申告する。読み出し制御部
４０９は、実施形態２と同様に［ＳＴ×Ｎ3 ÷｛（Ｎ1
＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読み
出し時間の間、デュアルポートメモリ２０５内に読み出
し許可、ＦＩＦＯ２０６の読み出し禁止の制御信号をセ
レクタ２０７に出力する。この制御信号を受け取ったセ
レクタ２０７は、［ＳＴ×Ｎ3 ÷｛（Ｎ1 ＋Ｎ2 ＋…＋
Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読み出し時間の
間、デュアルポートメモリ２０５内の記憶領域III より
パケットを読み出し。次に、読み出し制御部４０９は、
［ＳＴ×〔Ｎ3 −｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷
Ｍn ｝〕÷｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍ
n ｝］個のパケット読み出し時間の間、ＦＩＦＯ２０６
の読み出し許可、デュアルポートメモリ２０５の読み出
し禁止の制御信号をセレクタ２０７に出力し、この制御
信号を受け取ったセレクタ２０７は、［ＳＴ×〔Ｎ3 −
｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝〕÷｛（Ｎ
1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読
み出し時間、ＦＩＦＯ２０６よりパケットを読み出す。
【０１１４】［実施形態９］本実施形態においては、実
施形態３で説明したパケットの読み出し方法を図８に記
載のノード装置に適用した場合である。
施形態３で説明したパケットの読み出し方法を図８に記
載のノード装置に適用した場合である。
【０１１５】本実施形態における読み出し制御は、１つ
の記憶領域に入力するパケットの入力速度とＦＩＦＯ２
０６に入力するパケットの入力速度の比率から、ＳＴ単
位時間内におけるその記憶領域からのパケット読み出し
時間と、ＦＩＦＯ２０６からのパケット読み出し時間を
最適に配分する制御方法について説明する。
の記憶領域に入力するパケットの入力速度とＦＩＦＯ２
０６に入力するパケットの入力速度の比率から、ＳＴ単
位時間内におけるその記憶領域からのパケット読み出し
時間と、ＦＩＦＯ２０６からのパケット読み出し時間を
最適に配分する制御方法について説明する。
【０１１６】今仮に、記憶領域Ｉへ入力するパケットの
入力速度をＮ1 としＦＩＦＯ２０６へ入力するパケット
の入力速度をＮ2 とする。この状態において、モニタ２
０８は各入力速度を読み出し制御部４０９に申告する。
読み出し制御部４０９は、実施形態３と同様に｛ＳＴ×
Ｎ1 ÷（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケット読み出し時
間の間、デュアルポートメモリ２０５の読み出し許可、
ＦＩＦＯ２０６の読み出し禁止の制御信号をセレクタ２
０７に出力し、この制御信号を受け取ったセレクタ２０
７は、｛ＳＴ×Ｎ1 ÷（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケ
ット読み出し時間の間、デュアルポートメモリ２０５内
の記憶領域Ｉよりパケットを読み出す。次に、読み出し
制御部４０９は、｛ＳＴ×（Ｎ2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ
2 ÷Ｍn）｝個のパケット読み出し時間の間、ＦＩＦＯ
２０６の読み出し許可、デュアルポートメモリ２０５の
読み出し禁止の制御信号をセレクタ２０７に出力し、こ
の制御信号を受け取ったセレクタ２０７は、｛ＳＴ×
（Ｎ2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ 2 ÷Ｍn ）｝個のパケット
読み出し時間、ＦＩＦＯ２０６よりパケットを読み出
す。そして、この制御を各記憶領域に対して行い、この
動作を巡回させて１つの記憶領域から読み出されるパケ
ット数とＦＩＦＯ２０６から読み出されるパケット数を
最適に配分する。
入力速度をＮ1 としＦＩＦＯ２０６へ入力するパケット
の入力速度をＮ2 とする。この状態において、モニタ２
０８は各入力速度を読み出し制御部４０９に申告する。
読み出し制御部４０９は、実施形態３と同様に｛ＳＴ×
Ｎ1 ÷（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケット読み出し時
間の間、デュアルポートメモリ２０５の読み出し許可、
ＦＩＦＯ２０６の読み出し禁止の制御信号をセレクタ２
０７に出力し、この制御信号を受け取ったセレクタ２０
７は、｛ＳＴ×Ｎ1 ÷（Ｎ1 ＋Ｎ2 ÷Ｍn ）｝個のパケ
ット読み出し時間の間、デュアルポートメモリ２０５内
の記憶領域Ｉよりパケットを読み出す。次に、読み出し
制御部４０９は、｛ＳＴ×（Ｎ2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ
2 ÷Ｍn）｝個のパケット読み出し時間の間、ＦＩＦＯ
２０６の読み出し許可、デュアルポートメモリ２０５の
読み出し禁止の制御信号をセレクタ２０７に出力し、こ
の制御信号を受け取ったセレクタ２０７は、｛ＳＴ×
（Ｎ2 ÷Ｍn ）÷（Ｎ1 ＋Ｎ 2 ÷Ｍn ）｝個のパケット
読み出し時間、ＦＩＦＯ２０６よりパケットを読み出
す。そして、この制御を各記憶領域に対して行い、この
動作を巡回させて１つの記憶領域から読み出されるパケ
ット数とＦＩＦＯ２０６から読み出されるパケット数を
最適に配分する。
【０１１７】［実施形態１０］本実施形態においては、
実施形態４で説明したパケットの読み出し方法を図８に
記載のノード装置に適用した場合である。
実施形態４で説明したパケットの読み出し方法を図８に
記載のノード装置に適用した場合である。
【０１１８】本実施形態における読み出し制御は、各記
憶領域に入力するパケットの入力速度とＦＩＦＯ２０６
に入力するパケットの入力速度から、ＳＴ単位時間内に
おけるある一つの記憶領域からのパケット読み出し時間
と、ＦＩＦＯ２０６からのパケット読み出し時間を最適
に配分する制御方法について説明する。但し、本実施形
態のノード装置内のモニタ２０８は、デュアルポートメ
モリ２０５内の各記憶領域とＦＩＦＯ２０６に入力する
パケットの入力速度をモニタし、読み出し制御部４０９
は、モニタ２０８により測定された全ての記憶領域とＦ
ＩＦＯ２０６の入力速度を考慮し、ある一定時間内にお
けるある記憶領域とＦＩＦＯ２０６へのパケット読み出
し時間を最適化する。また、記憶領域に入力するパケッ
トの入力速度とは、ある一定時間内にその記憶領域に入
力するパケット数である。この一定時間の設定は、ネッ
トワーク設計者に委ねられ、例としては、ある一つの記
憶領域とＦＩＦＯ２０６からパケットを読み出す時間、
すなわちＳＴ時間の整数倍に設定することができる。
憶領域に入力するパケットの入力速度とＦＩＦＯ２０６
に入力するパケットの入力速度から、ＳＴ単位時間内に
おけるある一つの記憶領域からのパケット読み出し時間
と、ＦＩＦＯ２０６からのパケット読み出し時間を最適
に配分する制御方法について説明する。但し、本実施形
態のノード装置内のモニタ２０８は、デュアルポートメ
モリ２０５内の各記憶領域とＦＩＦＯ２０６に入力する
パケットの入力速度をモニタし、読み出し制御部４０９
は、モニタ２０８により測定された全ての記憶領域とＦ
ＩＦＯ２０６の入力速度を考慮し、ある一定時間内にお
けるある記憶領域とＦＩＦＯ２０６へのパケット読み出
し時間を最適化する。また、記憶領域に入力するパケッ
トの入力速度とは、ある一定時間内にその記憶領域に入
力するパケット数である。この一定時間の設定は、ネッ
トワーク設計者に委ねられ、例としては、ある一つの記
憶領域とＦＩＦＯ２０６からパケットを読み出す時間、
すなわちＳＴ時間の整数倍に設定することができる。
【０１１９】今仮に、記憶領域Ｉに入力するパケットの
入力速度がＮ1 であり、記憶領域IIに入力するパケット
の入力速度がＮ2 であり、記憶領域III においては入力
速度がＮ3 であり、記憶領域IVにおいては入力速度がＮ
4 であり、記憶領域Ｖにおいては入力速度がＮ5 であ
り、記憶領域VIにおいては入力速度がＮ6 であり、記憶
領域VII においては入力速度がＮ7 であり、記憶領域VI
IIにおいては入力速度がＮ8 であり、ＦＩＦＯ２０６に
おいては入力速度がＮ9 である状態において説明する。
モニタ２０８は、測定したＮ1 からＮ9 までの値を、同
時に又は非同期に読み出し制御部４０９に申告する。読
み出し制御部４０９は、実施形態４と同様に［ＳＴ×Ｎ
3 ÷｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個の
パケット読み出し時間の間、デュアルポートメモリ２０
５内の読み出し許可、ＦＩＦＯ２０６の読み出し禁止の
制御信号をセレクタ２０７に出力する。この制御信号を
受け取ったセレクタ２０７は、［ＳＴ×Ｎ3 ÷｛（Ｎ1
＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読み
出し時間の間、デュアルポートメモリ２０５内の記憶領
域III よりパケットを読み出し。読み出し制御部４０９
は、［ＳＴ×〔Ｎ3 −｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ
9 ）÷Ｍn ｝〕÷｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ 9 ）÷
Ｍn ｝］個のパケット読み出し時間の間、ＦＩＦＯ２０
６の読み出し許可、デュアルポートメモリ２０５の読み
出し禁止の制御信号をセレクタ２０７に出力し、この制
御信号を受け取ったセレクタ２０７は、［ＳＴ×〔Ｎ3
−｛（Ｎ1＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝〕÷
｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍ n ｝］個のパケ
ット読み出し時間、ＦＩＦＯ２０６からパケットを読み
出す。
入力速度がＮ1 であり、記憶領域IIに入力するパケット
の入力速度がＮ2 であり、記憶領域III においては入力
速度がＮ3 であり、記憶領域IVにおいては入力速度がＮ
4 であり、記憶領域Ｖにおいては入力速度がＮ5 であ
り、記憶領域VIにおいては入力速度がＮ6 であり、記憶
領域VII においては入力速度がＮ7 であり、記憶領域VI
IIにおいては入力速度がＮ8 であり、ＦＩＦＯ２０６に
おいては入力速度がＮ9 である状態において説明する。
モニタ２０８は、測定したＮ1 からＮ9 までの値を、同
時に又は非同期に読み出し制御部４０９に申告する。読
み出し制御部４０９は、実施形態４と同様に［ＳＴ×Ｎ
3 ÷｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個の
パケット読み出し時間の間、デュアルポートメモリ２０
５内の読み出し許可、ＦＩＦＯ２０６の読み出し禁止の
制御信号をセレクタ２０７に出力する。この制御信号を
受け取ったセレクタ２０７は、［ＳＴ×Ｎ3 ÷｛（Ｎ1
＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝］個のパケット読み
出し時間の間、デュアルポートメモリ２０５内の記憶領
域III よりパケットを読み出し。読み出し制御部４０９
は、［ＳＴ×〔Ｎ3 −｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ
9 ）÷Ｍn ｝〕÷｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ 9 ）÷
Ｍn ｝］個のパケット読み出し時間の間、ＦＩＦＯ２０
６の読み出し許可、デュアルポートメモリ２０５の読み
出し禁止の制御信号をセレクタ２０７に出力し、この制
御信号を受け取ったセレクタ２０７は、［ＳＴ×〔Ｎ3
−｛（Ｎ1＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍn ｝〕÷
｛（Ｎ1 ＋Ｎ2 ＋…＋Ｎ8 ＋Ｎ9 ）÷Ｍ n ｝］個のパケ
ット読み出し時間、ＦＩＦＯ２０６からパケットを読み
出す。
【０１２０】［実施形態１１］本実施形態においては、
実施形態５で説明したパケットの読み出し方法を図８に
記載のノード装置に適用した場合である。
実施形態５で説明したパケットの読み出し方法を図８に
記載のノード装置に適用した場合である。
【０１２１】本実施形態における読み出し制御は、読み
出し制御が行われる記憶領域内のパケット数だけに着目
し、ＳＴ単位時間内におけるその記憶領域からのパケッ
ト読み出し時間と、ＦＩＦＯ２０６からのパケット読み
出し時間を最適に配分する制御方法について説明する。
よって、実施形態１、２、３、４、６、７、８、９と異
なる点は、モニタ２０８によって測定された測定値の比
率により、ある記憶領域からのパケット読み出し時間と
ＦＩＦＯ２０６からのパケット読み出し時間を最適に配
分するのではなく、その測定値の値によりある記憶領域
からのパケット読み出し時間と、ＦＩＦＯ２０６からの
パケット読み出し時間を決定するところにある。今仮
に、記憶領域Ｉに記憶されているパケット数がＮ1 であ
る状態において説明する。モニタ２０８は、測定したＮ
1 の値を読み出し制御部４０９に申告する。読み出し制
御部４０９は、申告値Ｎ1 がＳＴ時間内の最多パケット
読み出し数（ＳＴ）より大きい場合には、記憶領域Ｉに
対応するＳＴ時間内に記憶領域ＩからＳＴ個のパケット
が読み出されるようにセレクタ２０７に命令し、申告値
Ｎ1 がＳＴ時間内の最多パケット読み出し数（ＳＴ）よ
り小さい場合には、記憶領域Ｉに対応するＳＴ時間内
に、記憶領域ＩからＮ1 個のパケットが読み出され、Ｆ
ＩＦＯ２０６から（ＳＴ−Ｎ1 ）個のパケットが読み出
されるようにセレクタ２０７に命令する。
出し制御が行われる記憶領域内のパケット数だけに着目
し、ＳＴ単位時間内におけるその記憶領域からのパケッ
ト読み出し時間と、ＦＩＦＯ２０６からのパケット読み
出し時間を最適に配分する制御方法について説明する。
よって、実施形態１、２、３、４、６、７、８、９と異
なる点は、モニタ２０８によって測定された測定値の比
率により、ある記憶領域からのパケット読み出し時間と
ＦＩＦＯ２０６からのパケット読み出し時間を最適に配
分するのではなく、その測定値の値によりある記憶領域
からのパケット読み出し時間と、ＦＩＦＯ２０６からの
パケット読み出し時間を決定するところにある。今仮
に、記憶領域Ｉに記憶されているパケット数がＮ1 であ
る状態において説明する。モニタ２０８は、測定したＮ
1 の値を読み出し制御部４０９に申告する。読み出し制
御部４０９は、申告値Ｎ1 がＳＴ時間内の最多パケット
読み出し数（ＳＴ）より大きい場合には、記憶領域Ｉに
対応するＳＴ時間内に記憶領域ＩからＳＴ個のパケット
が読み出されるようにセレクタ２０７に命令し、申告値
Ｎ1 がＳＴ時間内の最多パケット読み出し数（ＳＴ）よ
り小さい場合には、記憶領域Ｉに対応するＳＴ時間内
に、記憶領域ＩからＮ1 個のパケットが読み出され、Ｆ
ＩＦＯ２０６から（ＳＴ−Ｎ1 ）個のパケットが読み出
されるようにセレクタ２０７に命令する。
【０１２２】上記制御を具体的に説明する。読み出し制
御部４０９は、申告値Ｎ1 がＳＴ時間内の最多パケット
読み出し数（ＳＴ）より大きい場合には、記憶領域Ｉに
対応するＳＴ時間においてデュアルポートメモリ２０５
内の読み出し許可、ＦＩＦＯ２０６の読み出し禁止の制
御信号をセレクタ２０７に出力する。よって、この制御
信号を受け取ったセレクタ２０７は、記憶領域ＩからＳ
Ｔ個のパケットを読み出す。また、申告値Ｎ1 がＳＴ時
間内の最多パケット読み出し数（ＳＴ）より小さい場合
には、記憶領域Ｉに対応するＳＴ時間内におけるＮ1 個
のパケット読み出し時間において、読み出し制御部４０
９はデュアルポートメモリ２０５内の読み出し許可、Ｆ
ＩＦＯ２０６の読み出し禁止の制御信号をセレクタ２０
７に出力し、続く（ＳＴ−Ｎ1 ）個のパケット読み出し
時間において、読み出し制御部４０９はＦＩＦＯ２０６
内の読み出し許可、デュアルポートメモリ２０５の読み
出し禁止の制御信号をセレクタ２０７に出力。よって、
この制御信号を受け取ったセレクタ２０７は、記憶領域
ＩからＮ1 個のパケットを読み出し、ＦＩＦＯ２０６か
ら（ＳＴ−Ｎ1 ）個のパケットが読み出す。
御部４０９は、申告値Ｎ1 がＳＴ時間内の最多パケット
読み出し数（ＳＴ）より大きい場合には、記憶領域Ｉに
対応するＳＴ時間においてデュアルポートメモリ２０５
内の読み出し許可、ＦＩＦＯ２０６の読み出し禁止の制
御信号をセレクタ２０７に出力する。よって、この制御
信号を受け取ったセレクタ２０７は、記憶領域ＩからＳ
Ｔ個のパケットを読み出す。また、申告値Ｎ1 がＳＴ時
間内の最多パケット読み出し数（ＳＴ）より小さい場合
には、記憶領域Ｉに対応するＳＴ時間内におけるＮ1 個
のパケット読み出し時間において、読み出し制御部４０
９はデュアルポートメモリ２０５内の読み出し許可、Ｆ
ＩＦＯ２０６の読み出し禁止の制御信号をセレクタ２０
７に出力し、続く（ＳＴ−Ｎ1 ）個のパケット読み出し
時間において、読み出し制御部４０９はＦＩＦＯ２０６
内の読み出し許可、デュアルポートメモリ２０５の読み
出し禁止の制御信号をセレクタ２０７に出力。よって、
この制御信号を受け取ったセレクタ２０７は、記憶領域
ＩからＮ1 個のパケットを読み出し、ＦＩＦＯ２０６か
ら（ＳＴ−Ｎ1 ）個のパケットが読み出す。
【０１２３】又、本実施形態における図２〜図５で示し
たノード装置内の各構成部分は、図に示された構成に限
るものではなく、本実施形態の機能を実現するものであ
れば、他の構成でも差し支えない。
たノード装置内の各構成部分は、図に示された構成に限
るものではなく、本実施形態の機能を実現するものであ
れば、他の構成でも差し支えない。
【０１２４】［実施形態１２］図８に記載のノード装置
の如く送信チャネルを変更しない固定波長発光の送信部
２６２〜２７０を用いる時は、ある１つのノード装置の
１つの送信部と、その送信部の出力するチャネルを受信
する１つの受信部は１対１で対応している為、１つのノ
ード装置の各送信部２６２〜２７０と隣接ノード装置の
各受信部１０５〜１１２とを別々の伝送路で接続するこ
とができる。その構成を図１０に示す。この構成におい
ては各送信部２６２〜２７０からの信号が１つの伝送路
中に合流することはないので、各送信部毎の波長等を互
いに異なるものにする必要はない。ここでは各チャネル
は波長で区別されるものではなくどの伝送路を伝送され
るかで区別されている。従って、本実施形態では、内部
構成及びその動作については上述の実施形態７〜１１と
同様である。
の如く送信チャネルを変更しない固定波長発光の送信部
２６２〜２７０を用いる時は、ある１つのノード装置の
１つの送信部と、その送信部の出力するチャネルを受信
する１つの受信部は１対１で対応している為、１つのノ
ード装置の各送信部２６２〜２７０と隣接ノード装置の
各受信部１０５〜１１２とを別々の伝送路で接続するこ
とができる。その構成を図１０に示す。この構成におい
ては各送信部２６２〜２７０からの信号が１つの伝送路
中に合流することはないので、各送信部毎の波長等を互
いに異なるものにする必要はない。ここでは各チャネル
は波長で区別されるものではなくどの伝送路を伝送され
るかで区別されている。従って、本実施形態では、内部
構成及びその動作については上述の実施形態７〜１１と
同様である。
【０１２５】ただし、別々の伝送路で各チャネルを伝送
する構成においても各伝送路は束ねて用いると、配線の
とり回しの点で有利である。本実施形態では各伝送路と
して光ファイバを用いており、かつ各ファイバを束ねた
リボンファイバを用い、隣接ノード装置の受信部１０５
〜１１２に伝送される。
する構成においても各伝送路は束ねて用いると、配線の
とり回しの点で有利である。本実施形態では各伝送路と
して光ファイバを用いており、かつ各ファイバを束ねた
リボンファイバを用い、隣接ノード装置の受信部１０５
〜１１２に伝送される。
【０１２６】
【発明の効果】以上述べてきたように、本発明の交換方
法を用いることにより、パケットの読み出し時間が長く
必要なときには長く、長く必要でないときには短く設定
することができ、バッファに記憶されるパケットを効率
よく出力することができる。
法を用いることにより、パケットの読み出し時間が長く
必要なときには長く、長く必要でないときには短く設定
することができ、バッファに記憶されるパケットを効率
よく出力することができる。
【０１２７】また本発明によれば、パケットがバッファ
中で特定の記憶領域に集中した場合、これらの他のパケ
ットより優先的に処理するよう制御することにより、伝
送遅延の低減及びパケット廃棄の低減が可能となり、迅
速に閉場状態に復旧可能なネットワークシステムを提供
することができる。
中で特定の記憶領域に集中した場合、これらの他のパケ
ットより優先的に処理するよう制御することにより、伝
送遅延の低減及びパケット廃棄の低減が可能となり、迅
速に閉場状態に復旧可能なネットワークシステムを提供
することができる。
【図１】本発明によるノード装置の構成を示す図であ
る。
る。
【図２】本発明によるバッファ部の構成を示す図であ
る。
る。
【図３】本発明によるデュアルポートメモリのメモリマ
ップを示す図である。
ップを示す図である。
【図４】本発明によるバッファ制御部の構成を示す図で
ある。
ある。
【図５】本発明による波長制御部の構成を示す図であ
る。
る。
【図６】本発明によるネットワーク構成を示す図であ
る。
る。
【図７】本発明による記憶領域を読み出すタイムチャー
トを示す図である。
トを示す図である。
【図８】本発明によるノード装置の他の構成を示す図で
ある。
ある。
【図９】本発明による接続変更制御部の構成を示す図で
ある。
ある。
【図１０】本発明によるノード装置の他の構成を示す図
である。
である。
【図１１】従来例のノード装置の構成を示す図である。
【図１２】従来例のバッファ部の構成を示す図。
【図１３】従来例のバッファ制御部の構成を示す図。
【図１４】従来例のタイムチャートを示す図。
１００ ノード装置 １０１、１０４、６０６〜６１０ 波長多重光ファイバ
伝送系 １５０、８５０ バッファ制御部 １５１ 波長制御部 １０５〜１１２ 固定波長受信部 １２１〜１２８ 分離挿入部 １２９〜１３６、８２９〜８３６ バッファ １１３〜１２０ 可変波長送信 １６０〜１６７ サブ伝送路 １７０〜１７４ 端末 ６０１〜６０５ ノード装置
伝送系 １５０、８５０ バッファ制御部 １５１ 波長制御部 １０５〜１１２ 固定波長受信部 １２１〜１２８ 分離挿入部 １２９〜１３６、８２９〜８３６ バッファ １１３〜１２０ 可変波長送信 １６０〜１６７ サブ伝送路 １７０〜１７４ 端末 ６０１〜６０５ ノード装置
Claims (35)
- 【請求項１】 複数のチャネルの内のいずれかで出力す
る信号を記憶手段に記憶し、 チャネル変更手段によって、前記記憶手段の少なくとも
１つ有る読み出した信号を出力する出力部と前記複数の
チャネルの内のいずれかを接続し、且つ該接続されるチ
ャネルを変更し、 前記少なくとも１つ有る出力部の１つからは、該１つの
出力部が前記チャネル変更手段によって前記複数のチャ
ネルの内のあるチャネルに接続される接続時間の内の少
なくとも一部の時間である第１の時間内に、該接続され
るチャネルで前記１つの出力部から出力すべき信号を出
力する交換方法であって、 前記第１の時間の長さを前記接続されるチャネルで出力
すべき信号を出力するのに要する時間に応じて前記接続
されるチャネル毎に変更することを特徴とする交換方
法。 - 【請求項２】 前記接続されるチャネルは、所定のパタ
ーンに従って変更される請求項１に記載の交換方法。 - 【請求項３】 前記記憶手段からの信号の出力は、複数
ｎ個（ｎは正の整数）の出力部から行い、前記ｎ個の出
力部は前記チャネル変更手段によってそれぞれ異なるチ
ャネルに接続され、かつそれぞれ接続されるチャネルが
変更される請求項１に記載の交換方法。 - 【請求項４】 前記ｎ個の出力部がそれぞれ接続される
チャネルは、それぞれ所定のパターンに従って変更され
る請求項３に記載の交換方法。 - 【請求項５】 前記記憶手段への信号の入力は、複数ｎ
個の入力部より行われ、前記複数ｎ個の入力部と複数ｎ
個の出力部はそれぞれ１つづつ対応しており、入力され
た信号は対応する出力部から出力される請求項３又は４
に記載の交換方法。 - 【請求項６】 前記接続されるチャネル毎の前記接続時
間を一定とし、前記第１の時間の長さは該一定の接続時
間内で変更される請求項１乃至５のいずれかに記載の交
換方法。 - 【請求項７】 前記第１の時間の長さは、前記記憶手段
に記憶されている前記接続されるチャネルで出力すべき
信号の数に応じて変更される請求項１乃至６のいずれか
に記載の交換方法。 - 【請求項８】 前記第１の時間の長さは、前記記憶手段
に前記接続されるチャネルで出力すべき記号が入力され
る速さに応じて変更される請求項１乃至６のいずれかに
記載の交換方法。 - 【請求項９】 前記第１の時間の長さは、前記接続され
るチャネルで出力すべき信号が前記接続時間内にすべて
出力できないときに前記接続時間をすべて前記第１の時
間にするか、もしくは前記接続されるチャネルで出力す
べき信号が前記接続時間内にすべて出力できるときに前
記接続されるチャネルで出力すべき信号を出力しおわる
までを前記第１の時間にすることによって変更される請
求項１乃至６のいずれかに記載の交換方法。 - 【請求項１０】 前記接続時間の内の前記第１の時間以
外の第２の時間において、前記複数のチャネルの内のい
ずれのチャネルで出力してもいい信号を前記出力部から
出力する請求項１乃至９のいずれかに記載の交換方法。 - 【請求項１１】 前記接続時間の内の前記第１の時間と
第２の時間のそれぞれの長さは、前記接続されるチャネ
ルで出力すべき信号を出力するのに要する時間と、前記
複数のチャネルの内のいずれのチャネルで出力してもい
い信号を出力するのに要する時間とに応じて変更される
請求項１０に記載の交換方法。 - 【請求項１２】 前記接続されるチャネル毎の前記第１
の時間の長さは、前記接続されるチャネル毎の前記接続
時間とともに変更される請求項１乃至５のいずれかに記
載の交換方法。 - 【請求項１３】 前記接続時間の長さは、前記記憶手段
に記憶されている前記複数のチャネルのそれぞれで出力
すべき信号それぞれを読み出すのに要する時間に応じて
変更される請求項１２に記載の交換方法。 - 【請求項１４】 前記接続時間の長さは、前記複数のチ
ャネルのそれぞれで出力すべき信号それぞれが入力され
る速さに応じて変更される請求項１２に記載の交換方
法。 - 【請求項１５】 複数のチャネルの内のいずれかで出力
する信号を記憶する記憶手段と、 前記記憶手段の少なくとも１つ有る読み出した信号を出
力する出力部と前記複数のチャネルの内のいずれかを接
続し、かつ該接続されるチャネルを変更するチャネル変
更手段とを有しており、 前記少なくとも１つ有る出力部の１つからは、該１つの
出力部が前記チャネル変更部によって前記複数のチャネ
ルの内のあるチャネルに接続される接続時間の内の少な
くとも一部の時間である第１の時間内に、該接続される
チャネルで前記１つの出力部から出力すべき信号を出力
する交換装置であって、 前記第１の時間の長さを前記接続されるチャネルで出力
すべき信号を出力するのに要する時間に応じて前記接続
されるチャネル毎に変更する制御手段を有することを特
徴とする交換装置。 - 【請求項１６】 前記チャネル変更手段は、前記接続す
るチャネルを所定のパターンに従って変更するものであ
る請求項１５に記載の交換装置。 - 【請求項１７】 前記記憶手段は、複数ｎ個（ｎは正の
整数）の出力部を有しており、前記記憶手段からの信号
の出力は、前記ｎ個の出力部から行うものであり、前記
チャネル変更手段は、前記ｎ個の出力部をそれぞれ異な
るチャネルに接続し、かつそれぞれ接続をチャネルが変
更するものである請求項１５に記載の交換装置。 - 【請求項１８】 前記チャネル変更手段は、前記ｎ個の
出力部をそれぞれ接続するチャネルを、それぞれ所定の
パターンに従って変更するものである請求項１７に記載
の交換装置。 - 【請求項１９】 前記記憶手段は、複数ｎ個の入力部を
有しており、前記記憶手段への信号の入力は、前記ｎ個
の入力部より行われ、前記ｎ個の入力部と前記ｎ個の出
力部はそれぞれ１つづつ対応しており、入力された信号
に対応する出力部から出力されるものである請求項１７
又は１８に記載の交換装置。 - 【請求項２０】 前記接続されるチャネル毎の前記接続
時間を一定とし、前記第１の時間の長さは該一定の接続
時間内で変更される請求項１５乃至１９のいずれかに記
載の交換装置。 - 【請求項２１】 前記記憶手段に記憶されている前記接
続されるチャネルで出力すべき信号の数をモニタするモ
ニタ手段を有しており、前記制御手段は、前記第１の時
間の長さを、前記モニタ手段でモニタした前記記憶手段
に記憶されている前記接続されるチャネルで出力すべき
信号の数に応じて変更するものである請求項１５乃至２
０のいずれかに記載の交換装置。 - 【請求項２２】 前記記憶手段に前記接続されるチャネ
ルで出力すべき信号が入力される速さをモニタするモニ
タ手段を有しており、前記制御手段は、前記第１の時間
の長さを、前記モニタ手段でモニタした前記記憶手段に
前記接続されるチャネルで出力すべき信号が入力される
速さに応じて変更する請求項１５乃至２０のいずれかに
記載の交換装置。 - 【請求項２３】 前記記憶手段に記憶されている前記接
続されるチャネルで出力すべき信号の数をモニタするモ
ニタ手段を有しており、前記制御手段は、前記第１の時
間の長さを、前記接続されるチャネルで出力すべき信号
が前記接続時間内にすべて出力できないときに前記接続
時間をすべて前記第１の時間にするか、もしくは前記接
続されるチャネルで出力すべき信号が前記接続時間内に
すべて出力できるときに前記接続されるチャネルで出力
すべき信号を出力しおわるまでを前記第１の時間にする
ことによって変更するものである請求項１５乃至２０い
ずれかに記載の交換装置。 - 【請求項２４】 前記接続されるチャネル毎の前記第１
の時間の長さは、前記接続されるチャネル毎の前記接続
時間とともに変更される請求項１５乃至１９のいずれか
に記載の交換装置。 - 【請求項２５】 前記記憶手段に記憶されている前記接
続されるチャネルで出力すべき信号の数をモニタするモ
ニタ手段を有しており、前記制御手段は、前記接続時間
の長さを、前記記憶手段に記憶されている前記複数のチ
ャネルのそれぞれで出力すべき信号それぞれを読み出す
のに要する時間に応じて変更するものである請求項２４
に記載の交換装置。 - 【請求項２６】 前記記憶手段に前記接続されるチャネ
ルで出力すべき信号が入力される速さをモニタするモニ
タ手段を有しており、前記制御手段は、前記第１の時間
の長さを、前記複数のチャネルのそれぞれで出力すべき
信号それぞれが入力される速さに応じて変更するもので
ある請求項２４に記載の交換装置。 - 【請求項２７】 前記チャネル変更手段は、前記複数の
チャネルそれぞれに信号を出力できる可変チャネル送信
手段を有しており、前記出力部を接続するチャネルの変
更は、前記可変チャネル送信手段の出力チャネルを変更
することによって行うものである請求項１５乃至２６の
いずれかに記載の交換装置。 - 【請求項２８】 前記記憶手段は、複数ｎ個の出力部を
有しており、前記チャネル変更手段は、前記可変チャネ
ル送信手段を前記ｎ個の出力部それぞれに対応して有し
ている請求項２７に記載の交換装置。 - 【請求項２９】 前記チャネル変更手段は、前記出力部
の出力を入力する入力端と、前記複数のチャネルそれぞ
れに対応する複数の出力端とを有する接続変更部を有し
ており、前記出力部を接続するチャネルの変更は、前記
接続変更部の前記入力端と前記出力端の接続関係を変更
することによって行うものである請求項１５乃至２６の
いずれかに記載の交換装置。 - 【請求項３０】 前記記憶手段は、複数ｎ個の出力部を
有しており、前記チャネル変更手段の前記接続変更部
は、前記入力端を前記ｎ個の出力部それぞれに対応して
有している請求項２９に記載の交換装置。 - 【請求項３１】 複数の端末を接続して、前記端末間で
信号の伝送を行うネットワークシステムであって、信号
の交換を請求項１５乃至３０のいずれかに記載の交換装
置により行うことを特徴とするネットワークシステム。 - 【請求項３２】 請求項１５乃至３０のいずれかに記載
の交換装置を前記複数のチャネルで複数接続することを
特徴とするネットワークシステム。 - 【請求項３３】 前記複数のチャネル上には、各チャネ
ルを伝送される信号を分離して接続されるサブ伝送路に
出力する分離手段が設けられている請求項３２に記載の
ネットワークシステム。 - 【請求項３４】 前記複数のチャネル上には、サブ伝送
路から伝送されてきた信号を各チャネルに挿入する挿入
手段が設けられている請求項３２又は３３に記載のネッ
トワークシステム。 - 【請求項３５】 前記分離手段及びもしくは前記挿入手
段と前記交換装置はノード装置内に設けられている請求
項３３又は３４に記載のネットワークシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7554197A JPH10271581A (ja) | 1997-03-27 | 1997-03-27 | 交換方法及び交換装置及びその交換装置を用いたネットワークシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7554197A JPH10271581A (ja) | 1997-03-27 | 1997-03-27 | 交換方法及び交換装置及びその交換装置を用いたネットワークシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271581A true JPH10271581A (ja) | 1998-10-09 |
Family
ID=13579173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7554197A Pending JPH10271581A (ja) | 1997-03-27 | 1997-03-27 | 交換方法及び交換装置及びその交換装置を用いたネットワークシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10271581A (ja) |
-
1997
- 1997-03-27 JP JP7554197A patent/JPH10271581A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3335075B2 (ja) | ネットワークシステム及びノード装置及び伝送制御方法 | |
| AU706670B2 (en) | A network system having transmission control for plural node devices without arbitration, and transmission control method therefore | |
| US5930014A (en) | Network system having node devices connected therebetween, node device used in the network system, and communication method utilized in the network system | |
| US5521732A (en) | Optical wavelength selection control system in optical networks | |
| JP3311234B2 (ja) | ネットワークシステム及びノード装置及び伝送制御方法 | |
| JP3335087B2 (ja) | ネットワークシステム及びノード装置及びその制御方法 | |
| EP0755138A2 (en) | Network node device | |
| US6493350B2 (en) | Transmission control method in a network system for interactively transmitting a signal between node devices and network system using the same | |
| US6744762B1 (en) | Node device, communication network having a plurality of node devices, and control method therefor | |
| JP3420395B2 (ja) | ネットワークシステム、ネットワークシステム用ノード装置及び通信方法 | |
| JPH10271581A (ja) | 交換方法及び交換装置及びその交換装置を用いたネットワークシステム | |
| JP3332776B2 (ja) | 伝送制御方法及びそれを用いるネットワークシステム | |
| JPH10336248A (ja) | 通信システム及び通信システムに接続可能な通信装置と、通信システムの制御方法及び通信システムに接続可能な通信装置の制御方法 | |
| JP3467036B2 (ja) | ネットワークシステム及びノード装置及び伝送制御方法 | |
| JP3428781B2 (ja) | 複数のチャネルを介してノード装置間の通信が行われるネットワークシステムのパケット放送方法 | |
| JP3459737B2 (ja) | ネットワークシステム、そこで用いられる交換装置における通信方法 | |
| JPH06232885A (ja) | 通信ネットワークシステム | |
| EP0790721B1 (en) | Transmission control method in network system for signal transmission by plural channels and network system therefor | |
| JPH0998188A (ja) | 信号交換方法及びそれを用いる信号交換装置及びそれを用いるネットワークシステム | |
| JPH09172694A (ja) | 光通信方法及び端末装置及び波長多重ネットワークシステム |