JPH10270289A - Chip-type lc varistor and manufacture therefor - Google Patents

Chip-type lc varistor and manufacture therefor

Info

Publication number
JPH10270289A
JPH10270289A JP6964197A JP6964197A JPH10270289A JP H10270289 A JPH10270289 A JP H10270289A JP 6964197 A JP6964197 A JP 6964197A JP 6964197 A JP6964197 A JP 6964197A JP H10270289 A JPH10270289 A JP H10270289A
Authority
JP
Japan
Prior art keywords
varistor
electrode
chip
main surface
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6964197A
Other languages
Japanese (ja)
Inventor
Yuji Shigeta
祐二 繁田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP6964197A priority Critical patent/JPH10270289A/en
Publication of JPH10270289A publication Critical patent/JPH10270289A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a small-sized chip-type LC varistor of high reliability at low cost which has both the characteristic of an LC filter for restraining high frequency noise and characteristic of a varistor for absorbing a surge of static electricity or the like. SOLUTION: A first capacitance obtaining electrode 2 is formed on one main surface A of a varistor porcelain single plate 1. A second capacitance obtaining electrode 4 is formed on the other main surface B. An insulating layer 3, obtained by heat-treating glass paste containing ferrite magnetic powder is formed, covering the first electrode 2. I/O electrodes 5 which are electrically connected with the first electrode 2 are formed in both end portions of the varistor porcelain single plate 1 in the longitudinal direction. An electrode 6 for grounding which is electrically connected with the second electrode 4 is formed on at least the one side surface of the varistor porcelain single plate 1. The device normally acts as an LC filter and functions as a varistor, when a surge infiltrates the filter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミックバリス
タを利用したインダクタ成分とキャパシタ成分とを有す
るチップ型LCバリスタ及びその製造方法に関する。
The present invention relates to a chip-type LC varistor having an inductor component and a capacitor component using a ceramic varistor, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、社会の様々な分野で電子機器が使
用されているが、これらの大部分はノイズ成分を多く含
むディジタル信号を利用している。従って、これらの電
子機器を使用する際には、ノイズ障害を防止するための
対策を講じておく必要がある。ノイズ対策には、EMI
(Electro Magnetic Interference)対策(ノイズを発生
させないこと)と、イミュニティ(Immunity)対策(ノ
イズがあっても機器が誤動作しないこと)とがあり、こ
れらの両方を合わせたEMC(Electro MagneticCompat
ibility)の研究が盛んに進められている。
2. Description of the Related Art In recent years, electronic devices have been used in various fields of society, and most of them use digital signals containing many noise components. Therefore, when using these electronic devices, it is necessary to take measures for preventing noise interference. For noise suppression, EMI
(Electro Magnetic Interference) countermeasures (to avoid generating noise) and immunity (Immunity) countermeasures (to prevent equipment from malfunctioning even if there is noise). EMC (Electro Magnetic Compat
) is being actively researched.

【0003】このようなEMCの研究において、従来か
ら一般的に、高周波ノイズを抑制するためにインダクタ
またはLCフィルタが用いられ、静電気等のサージを吸
収するためにバリスタが用いられている。そして、最近
急速に需要が増加しているワードプロセッサ,パーソナ
ルコンピュータ等の電子機器においては、主としてディ
ジタル信号の高調波に起因する高周波ノイズに加えて、
キーボード等の入力装置でデータを入力する場合に人体
から生じる静電気により、電子機器のIC,LSI等の
回路が誤動作または損傷する虞もあり、LCフィルタと
バリスタとの両方の素子を用いる必要性が高く、これら
の素子の特性を合わせ持つ複合素子の開発が望まれてい
る。
In the study of such EMC, an inductor or an LC filter is generally used to suppress high-frequency noise, and a varistor is used to absorb a surge such as static electricity. In electronic devices such as word processors and personal computers, whose demand has been rapidly increasing recently, in addition to high frequency noise mainly caused by harmonics of digital signals,
When inputting data with an input device such as a keyboard, static electricity generated by the human body may cause malfunctions or damage to circuits such as ICs and LSIs of electronic devices, and it is necessary to use both elements of the LC filter and the varistor. It is highly desired to develop a composite element having the characteristics of these elements.

【0004】また、電子機器の小型化が押し進められる
中で、このようなノイズ抑制素子にあっても小型化が要
求されており、上記複合素子はその小型化の要求に合致
するものである。この小型化の要求に応じるべく、積層
型の複合素子が特開平4−257110号公報に提案さ
れている。この複合素子は、帯状導体線路が形成された
フェライトシートが積層されてなる積層チップインダク
クタと対向電極が形成されたバリスタシートが積層され
てなる積層チップコンデンサとを積層一体化して外形を
直方体状に形成した構成をなしている。
[0004] In addition, as electronic devices have been reduced in size, such noise suppression devices have also been required to be reduced in size, and the composite device meets the demand for downsizing. In order to meet the demand for miniaturization, a laminated composite device has been proposed in Japanese Patent Application Laid-Open No. Hei 4-257110. This composite element is formed by laminating and integrating a laminated chip inductor formed by laminating ferrite sheets on which strip-shaped conductor lines are formed and a laminated chip capacitor formed by laminating varistor sheets formed with counter electrodes. Is formed.

【0005】[0005]

【発明が解決しようとする課題】特開平4−25711
0号公報に提案された複合素子は、従来別々に実装する
必要があったLCフィルタとバリスタとを一体化して1
つの部品で構成されているので、電子機器の小型化に寄
与している。しかしながら、この複合素子は、磁性体材
料とバリスタ材料とを張り合わせた後に一体的に焼成し
て作製するが、その焼成時にそれぞれの材料の成分が相
互に拡散してしまう。そのため、磁性体材料単体または
バリスタ材料単体で作製したそれぞれの素子では優れた
特性を有していても、複合素子にすることによって、そ
れらの特性が劣化してしまう。また、2種の材料を積層
して焼成する場合に、その2種の材料の収縮率を整合さ
せる必要があり、製造工程における管理は、それぞれの
材料単体を用いて素子単体を製造する場合に比べて、難
しい条件選定が必要である。以上のような異種材料の張
り合わせ及び異種材料の共焼に起因する理由により、特
開平4−257110号公報に提案された複合素子は、
安定した特性と信頼性とを確保することが困難であり、
歩留りも悪く、製造コストが高くなって安価な製品を供
給できないという問題点がある。
Problems to be Solved by the Invention
The composite device proposed in Japanese Patent Application Publication No. 0-205400 integrates an LC filter and a varistor, which conventionally had to be mounted separately, into one.
Since it is composed of three parts, it contributes to the miniaturization of electronic equipment. However, this composite element is manufactured by laminating a magnetic material and a varistor material and then integrally firing them. At the time of firing, the components of the respective materials are mutually diffused. Therefore, even if each element made of a magnetic material alone or a varistor material alone has excellent characteristics, the characteristics are deteriorated by forming a composite element. In addition, when two kinds of materials are laminated and fired, it is necessary to match the shrinkage ratios of the two kinds of materials, and the management in the manufacturing process is performed when manufacturing a single element using each single material. In comparison, difficult condition selection is required. Due to the above-mentioned lamination of different materials and the co-firing of different materials, the composite element proposed in JP-A-4-257110 is
It is difficult to ensure stable characteristics and reliability,
There is a problem that the yield is poor, the manufacturing cost is high, and it is not possible to supply inexpensive products.

【0006】本発明は斯かる事情に鑑みてなされたもの
であり、特開平4−257110号公報に提案された複
合素子の問題点を解消できると共に、表面実装が可能で
あり、LCフィルタ及びバリスタの両方の機能を1つの
部品で有し、その製造コストが安く、小型で信頼性が高
くて安価なチップ型LCバリスタ、及び、それを製造す
る方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and can solve the problems of the composite device proposed in Japanese Patent Application Laid-Open No. 4-257110, can be surface-mounted, and can provide an LC filter and a varistor. It is an object of the present invention to provide a small, highly reliable and inexpensive chip-type LC varistor which has both functions of a single component, is inexpensive to manufacture, and has a method of manufacturing the same.

【0007】[0007]

【課題を解決するための手段】請求項1に係るチップ型
LCバリスタは、インダクタ成分とキャパシタ成分とを
有するチップ型LCバリスタにおいて、直方体状のセラ
ミックバリスタと、該セラミックバリスタの第1の主面
に設けた第1の容量取得用電極と、前記第1の主面と対
向する第2の主面に設けた第2の容量取得用電極と、前
記第1の容量取得用電極の一部または全部を覆う態様に
て形成された磁性体粉を含む絶縁層とを有することを特
徴とする。
A chip-type LC varistor according to claim 1 is a chip-type LC varistor having an inductor component and a capacitor component, wherein a rectangular parallelepiped ceramic varistor and a first main surface of the ceramic varistor are provided. A first capacitance acquisition electrode provided on a first capacitance acquisition electrode, a second capacitance acquisition electrode provided on a second principal surface opposite to the first principal surface, and a part or a part of the first capacitance acquisition electrode. And an insulating layer containing a magnetic powder formed in a manner to cover the whole.

【0008】請求項2に係るチップ型LCバリスタは、
請求項1において、前記第2の容量取得用電極の一部ま
たは全部を覆う態様にて形成された絶縁層を更に有する
ことを特徴とする。
The chip type LC varistor according to claim 2 is
The semiconductor device according to claim 1, further comprising an insulating layer formed so as to cover part or all of the second capacitance acquisition electrode.

【0009】請求項3に係るチップ型LCバリスタは、
請求項1または2において、前記セラミックバリスタの
両端部に設けられ、前記第1の容量取得用電極と電気的
に接続される入出力電極と、前記セラミックバリスタの
両端部を除いた前記第1及び第2の主面と実質的に垂直
である面に設けられ、前記第2の容量取得用電極と電気
的に接続される接地用電極とを更に有することを特徴と
する。
According to a third aspect of the present invention, there is provided a chip-type LC varistor.
3. The input / output electrode provided at both ends of the ceramic varistor and electrically connected to the first capacitance obtaining electrode according to claim 1, and the first and second electrodes except both ends of the ceramic varistor. 4. A ground electrode provided on a surface substantially perpendicular to the second main surface and electrically connected to the second capacitance acquisition electrode is further provided.

【0010】請求項4に係るチップ型LCバリスタは、
請求項1〜3の何れかにおいて、前記セラミックバリス
タは、チタン酸ストロンチウムを主成分とする半導体磁
器単板であることを特徴とする。
A chip type LC varistor according to claim 4 is
The ceramic varistor according to any one of claims 1 to 3, wherein the ceramic varistor is a semiconductor porcelain single plate containing strontium titanate as a main component.

【0011】請求項5に係るチップ型LCバリスタの製
造方法は、インダクタ成分とキャパシタ成分とを有する
チップ型LCバリスタを製造する方法において、直方体
状のセラミックバリスタの第1の主面に第1の容量取得
用電極を形成する工程と、前記第1の主面と対向する前
記セラミックバリスタの第2の主面に第2の容量取得用
電極を形成する工程と、前記第1の容量取得用電極の一
部または全部を覆う態様にて、磁性体粉を含む絶縁層を
形成する工程とを有することを特徴とする。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a chip-type LC varistor having an inductor component and a capacitor component, wherein the first main surface of the rectangular parallelepiped ceramic varistor is provided. Forming a capacitance acquisition electrode; forming a second capacitance acquisition electrode on a second main surface of the ceramic varistor facing the first main surface; and forming the first capacitance acquisition electrode Forming an insulating layer containing a magnetic substance powder in a mode that covers a part or all of the insulating layer.

【0012】本発明のチップ型LCバリスタでは、セラ
ミックバリスタの表面に容量取得用電極を形成し、その
容量取得用電極の一部または全部を覆うように、磁性体
粉を含む絶縁層を形成している。よって、本発明のチッ
プ型LCバリスタは、図2に示すような等価回路を有す
る。絶縁層は、従来、部品の信頼性を高めるために形成
していたが、その絶縁層に磁性体粉を混ぜることにより
信頼性の向上を図るだけでなく、素子にインダクタ成分
(L成分)を持たせることができる。また、セラミック
バリスタを素体として使用しているので、通常はLCフ
イルタとして作動しているが、サージが侵入した場合に
は、バリスタとして機能する。
In the chip-type LC varistor of the present invention, a capacitance obtaining electrode is formed on the surface of the ceramic varistor, and an insulating layer containing a magnetic powder is formed so as to cover a part or all of the capacitance obtaining electrode. ing. Therefore, the chip-type LC varistor of the present invention has an equivalent circuit as shown in FIG. Conventionally, the insulating layer is formed in order to enhance the reliability of the component. However, not only is the insulating layer mixed with a magnetic powder to improve the reliability, but also the inductor component (L component) is added to the element. You can have. Further, since the ceramic varistor is used as the element body, it normally operates as an LC filter, but functions as a varistor when a surge enters.

【0013】本発明では、容量取得用電極及び磁性体粉
を混ぜた絶縁層をセラミックバリスタに形成することに
より、LCフィルタとバリスタとの両方の特性を有する
複合素子を作製できるので、2種の材料を張り合わせて
焼成する場合のように、材料特性の劣化が生じない。ま
た、2種の材料を用いる場合のように、収縮率の整合を
考える必要がなく、製造工程における管理が簡単にな
り、製造コストの低減を図れる。このように本発明で
は、異種材料の張り合わせ及び共焼という、コスト的に
高く、しかも十分な信頼性を確保することが困難である
技術を用いることなく、小型で安価な信頼性が高いチッ
プ型LCバリスタを得ることができる。
According to the present invention, a composite element having both characteristics of an LC filter and a varistor can be manufactured by forming an insulating layer containing a capacitance obtaining electrode and a magnetic substance powder on a ceramic varistor. Unlike the case where the materials are laminated and fired, the material characteristics do not deteriorate. Further, unlike the case where two kinds of materials are used, it is not necessary to consider the matching of the shrinkage ratio, so that the management in the manufacturing process is simplified and the manufacturing cost can be reduced. As described above, according to the present invention, a small, inexpensive and highly reliable chip type is used without using a technique of bonding and co-firing of different materials, which is costly and it is difficult to secure sufficient reliability. An LC varistor can be obtained.

【0014】[0014]

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面を参照して具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments.

【0015】(第1の実施の形態)図1(a)は本発明
のチップ型LCバリスタ(第1の実施の形態)の斜視
図、図1(b)は同じくその側面図である。図におい
て、1はチップ型LCバリスタの素体としてのバリスタ
磁器単板である。バリスタ磁器単板1は、長さ3.2m
m,幅1.6mm,厚さ0.8mm程度の直方体状をな
し、図1(a),(b)で上側の面である第1の主面A
と、主面Aと平行で対向する第2の主面Bとを有する。
また、バリスタ磁器単板1は、チタン酸ストロンチウム
(SrTiO3 )を主成分とするセラミック材料を焼成
して得られたものである。
(First Embodiment) FIG. 1A is a perspective view of a chip type LC varistor (first embodiment) of the present invention, and FIG. 1B is a side view thereof. In the figure, reference numeral 1 denotes a varistor porcelain single plate as a body of a chip type LC varistor. The varistor porcelain veneer 1 is 3.2 m long
m, a width of 1.6 mm, a thickness of about 0.8 mm, and a first main surface A which is an upper surface in FIGS. 1 (a) and 1 (b).
And a second main surface B which is parallel to and opposite to the main surface A.
The varistor porcelain veneer 1 is obtained by firing a ceramic material containing strontium titanate (SrTiO 3 ) as a main component.

【0016】バリスタ磁器単板1の主面Aには、その幅
方向の中央部(幅0.4〜0.8mm)に長手方向全域
にわたって厚さ5〜10μmの第1の容量取得用電極2
が形成されている。第1の容量取得用電極2は、銀(A
g)ペーストを熱処理したものである。また、第1の容
量取得用電極2と第1の容量取得用電極2が形成されて
いないバリスタ磁器単板1の主面Aとの上には、バリス
タ磁器単板1の長手方向の両端部を除く全域にわたっ
て、厚さ30〜40μmの絶縁層3が形成されており、
絶縁層3が第1の容量取得用電極2の大部分の領域を覆
っている。絶縁層3は、フェライト磁粉を5〜50重量
%含んだガラスペーストを熱処理したものである。ま
た、バリスタ磁器単板1の主面Bには、その長手方向の
中央部に幅方向全域にわたって、第1の容量取得用電極
2と同材質の第2の容量取得用電極4が厚さ5〜10μ
mで形成されている。
On the main surface A of the varistor porcelain veneer 1, a first capacitance acquisition electrode 2 having a thickness of 5 to 10 μm is provided at a central portion (width 0.4 to 0.8 mm) in the width direction over the entire region in the longitudinal direction.
Are formed. The first capacitance acquisition electrode 2 is made of silver (A
g) The paste is heat-treated. Also, both ends of the varistor porcelain veneer 1 in the longitudinal direction are placed on the first capacitance acquisition electrode 2 and the main surface A of the varistor porcelain veneer 1 on which the first capacitance acquisition electrode 2 is not formed. An insulating layer 3 having a thickness of 30 to 40 μm is formed over the entire region except for
The insulating layer 3 covers most of the area of the first capacitance acquisition electrode 2. The insulating layer 3 is obtained by heat-treating a glass paste containing 5 to 50% by weight of ferrite magnetic powder. On the main surface B of the varistor porcelain veneer 1, a second capacitance acquisition electrode 4 of the same material as the first capacitance acquisition electrode 2 having a thickness of 5 ~ 10μ
m.

【0017】バリスタ磁器単板1の長手方向の両端部に
は、入出力電極5が形成されており、入出力電極5は、
第1の容量取得用電極2と電気的に接続している。ま
た、バリスタ磁器単板1の少なくとも一側面には、その
長手方向の中央部において、接地用電極6が形成されて
おり、接地用電極6は、第2の容量取得用電極4と電気
的に接続している。
Input / output electrodes 5 are formed at both ends of the varistor porcelain veneer 1 in the longitudinal direction.
It is electrically connected to the first capacitance acquisition electrode 2. A grounding electrode 6 is formed on at least one side surface of the varistor porcelain veneer 1 at the center in the longitudinal direction, and the grounding electrode 6 is electrically connected to the second capacitance obtaining electrode 4. Connected.

【0018】このような構成をなす本発明のチップ型L
Cバリスタでは、バリスタ磁器単板1の両主面A,Bに
第1の容量取得用電極2,第2の容量取得用電極4を形
成し、第1の容量取得用電極2の大部分を覆うように、
フェライト磁粉を含む絶縁層3を形成することにより、
図2に示すような等価回路のチップ型LCバリスタが得
られ、高周波ノイズと静電気等のサージとを合わせて吸
収できる、ノイズ対策用の複合素子となっている。ま
た、上述した寸法のバリスタ磁器単板1に薄膜の容量取
得用電極,絶縁層等を形成した構成であるので、十分な
小型化を実現できている。
The chip type L of the present invention having such a configuration
In the C varistor, a first capacitance acquisition electrode 2 and a second capacitance acquisition electrode 4 are formed on both main surfaces A and B of the varistor porcelain veneer 1, and most of the first capacitance acquisition electrode 2 is formed. To cover
By forming the insulating layer 3 containing ferrite magnetic powder,
A chip-type LC varistor having an equivalent circuit as shown in FIG. 2 is obtained, which is a composite element for noise countermeasures that can absorb high-frequency noise and surge such as static electricity. Further, since the configuration is such that the thin-film capacitance acquiring electrode, the insulating layer, and the like are formed on the varistor porcelain single plate 1 having the dimensions described above, a sufficient miniaturization can be realized.

【0019】次に、このような本発明のチップ型LCバ
リスタの製造方法について説明する。まず、以下の手順
にてバリスタ磁器単板1を作製する。チタン酸ストロン
チウムを主成分とする半導体磁器用原料をプレス成形ま
たはシート成形して、単板状成形体を得る。この単板状
成形体を大気中で脱バインダした後、還元雰囲気中13
00〜1500℃で焼成して、半導体磁器単板を得る。
得られた半導体磁器単板の片面に例えば炭酸ナトリウム
(Na2 CO3 )を主成分とした拡散剤を塗布し、大気
中で粒界絶縁化のための熱処理を900〜1100℃で
行って、粒界絶縁型のバリスタ磁器単板1を得る。
Next, a method of manufacturing such a chip type LC varistor of the present invention will be described. First, the varistor porcelain veneer 1 is manufactured in the following procedure. A raw material for semiconductor porcelain containing strontium titanate as a main component is press-formed or sheet-formed to obtain a single-plate shaped body. After debinding the single-plate shaped body in the air, the compact is placed in a reducing atmosphere.
Sintering is performed at 00 to 1500 ° C. to obtain a semiconductor porcelain veneer.
A diffusing agent containing, for example, sodium carbonate (Na 2 CO 3 ) as a main component is applied to one surface of the obtained semiconductor porcelain veneer, and a heat treatment is performed at 900 to 1100 ° C. in the atmosphere for grain boundary insulation. The varistor porcelain single plate 1 of the grain boundary insulation type is obtained.

【0020】次に、このように作製したバリスタ磁器単
板1の両主面A,Bに銀ペーストを、主面Aではバリス
タ磁器単板1の幅方向の中央部に長手方向全域にわたっ
た態様で、主面Bではバリスタ磁器単板1の長手方向の
中央部に幅方向全域にわたった態様で、塗布した後、大
気中で熱処理を600〜800℃で行って、第1の容量
取得用電極2及び第2の容量取得用電極4を形成する。
図3は、これらの第1の容量取得用電極2及び第2の容
量取得用電極4を形成した後の状態を示す斜視図であ
り、図3(a)は主面Aに第1の容量取得用電極2を形
成した状態、図3(b)は主面Bに第2の容量取得用電
極4を形成した状態をそれぞれ示している。
Next, the silver paste is applied to both main surfaces A and B of the varistor porcelain veneer 1 manufactured as described above, and the main surface A covers the central portion in the width direction of the varistor porcelain veneer 1 in the entire longitudinal direction. In the embodiment, on the main surface B, the coating is applied to the central portion in the longitudinal direction of the varistor porcelain veneer 1 in the entire width direction and then heat-treated at 600 to 800 ° C. in the air to obtain the first capacity. Electrode 2 and the second capacitance acquisition electrode 4 are formed.
FIG. 3 is a perspective view showing a state after the first capacitance acquisition electrode 2 and the second capacitance acquisition electrode 4 are formed. FIG. FIG. 3B shows a state in which the acquisition electrode 2 is formed, and FIG. 3B shows a state in which the second capacitance acquisition electrode 4 is formed on the main surface B.

【0021】次に、バリスタ磁器単板1の主面A上にそ
の長手方向の両端部を除く全域にわたって、第1の容量
取得用電極2の大部分の領域を覆うように、フェライト
磁粉を5〜50重量%含んだガラスペーストを塗布し、
大気中で熱処理を600〜800℃で行って、絶縁層3
を形成する。図4は、この絶縁層3を形成した後の状態
を示す上面図である。
Next, ferrite magnetic powder is applied on the main surface A of the varistor porcelain veneer 1 so as to cover most of the area of the first capacitance acquisition electrode 2 over the entire area except for both ends in the longitudinal direction. Apply a glass paste containing ~ 50% by weight,
Heat treatment is performed at 600 to 800 ° C. in the air to form an insulating layer 3.
To form FIG. 4 is a top view showing a state after the insulating layer 3 is formed.

【0022】最後に、バリスタ磁器単板1の長手方向の
両端部に、第1の容量取得用電極2と電気的に接続させ
た態様で、入出力電極5を形成すると共に、バリスタ磁
器単板1の少なくとも一側面の長手方向の中央部に、第
2の容量取得用電極4と電気的に接続させた態様で、接
地用電極6を形成し、大気中で熱処理を600〜800
℃で行って、図1に示す構成のチップ型LCバリスタを
製造する。
Finally, input / output electrodes 5 are formed on both ends of the varistor porcelain veneer 1 in the longitudinal direction in such a manner as to be electrically connected to the first capacitance acquisition electrodes 2. A grounding electrode 6 is formed at a central portion in the longitudinal direction of at least one side surface of the first electrode 1 so as to be electrically connected to the second capacitance acquiring electrode 4, and heat treatment is performed in the air at 600 to 800 mm.
C. to produce a chip-type LC varistor having the configuration shown in FIG.

【0023】(第2の実施の形態)図5は本発明のチッ
プ型LCバリスタ(第2の実施の形態)の側面図であ
る。第2の実施の形態では、上述した第1の実施の形態
の構成に加えて、バリスタ磁器単板1の主面Bに絶縁層
を形成している。即ち、第2の容量取得用電極4と第2
の容量取得用電極4が形成されていないバリスタ磁器単
板1の主面Bとの上には、バリスタ磁器単板1の幅方向
の両端部を除く全域にわたって、フェライト磁粉を含ま
ないガラスペーストを熱処理してなる絶縁層7が形成さ
れている。なお、他の構成は、上述した第1の実施の形
態と同様であり、同一部分には同一番号を付してそれら
の説明は省略する。
(Second Embodiment) FIG. 5 is a side view of a chip type LC varistor (second embodiment) of the present invention. In the second embodiment, in addition to the configuration of the above-described first embodiment, an insulating layer is formed on the main surface B of the varistor porcelain single plate 1. That is, the second capacitance obtaining electrode 4 and the second
On the main surface B of the varistor porcelain veneer 1 on which the capacitance acquisition electrodes 4 are not formed, a glass paste containing no ferrite magnetic powder is applied over the entire area except for both ends in the width direction of the varistor porcelain veneer 1. An insulating layer 7 formed by heat treatment is formed. The other configuration is the same as that of the first embodiment described above, and the same portions are denoted by the same reference numerals and description thereof will be omitted.

【0024】第2の実施の形態にあっても、上述した第
1の実施の形態と同様に、図2に示すような等価回路を
なし、LCフィルタ及びバリスタの両特性を有し、高周
波ノイズと静電気等のサージとを合わせて吸収できる。
また、バリスタ磁器単板1の主面Bに絶縁層7を形成し
ているので、第2の容量取得用電極4,接地用電極6の
他の導体との不必要な導通を防止できるので、このチッ
プ型LCバリスタの配置に制限がなくなり配置の自由度
が向上する。
In the second embodiment, as in the first embodiment, an equivalent circuit as shown in FIG. 2 is formed, which has both characteristics of an LC filter and a varistor, and has a high frequency noise. And surges such as static electricity can be absorbed together.
Further, since the insulating layer 7 is formed on the main surface B of the varistor porcelain veneer 1, unnecessary conduction with other conductors of the second capacitance acquiring electrode 4 and the grounding electrode 6 can be prevented. There is no restriction on the arrangement of the chip type LC varistors, and the degree of freedom of arrangement is improved.

【0025】バリスタ磁器単板1のチップサイズを含む
作製条件を第1の実施の形態と同じにし、バリスタ磁器
単板1の主面B側に磁粉を含まない絶縁層7を形成した
第2の実施の形態におけるチップ型LCバリスタは、以
下に示すような特性を有しており、LCフィルタ及びバ
リスタの両方の十分な特性が達成されている。 インダクタ L=65.3nH キャパシタ C=2215pF バリスタ電圧 VImA =21.3V 比直線係数 α=9.5
The manufacturing conditions including the chip size of the varistor porcelain veneer 1 are the same as those of the first embodiment, and the second varistor porcelain veneer 1 has an insulating layer 7 containing no magnetic powder on the main surface B side. The chip type LC varistor according to the embodiment has the following characteristics, and sufficient characteristics of both the LC filter and the varistor are achieved. Inductor L = 65.3nH Capacitor C = 2215pF Varistor voltage V ImA = 21.3V Specific linear coefficient α = 9.5

【0026】なお、上述した例では、バリスタ磁器単板
1の半導体磁器材料の主成分としてチタン酸ストロンチ
ウムを使用する場合について説明したが、これ以外に、
酸化亜鉛(ZnO),チタン酸バリウム(BaTi
3 )等、バリスタ特性を示す各種の材料を主成分とし
て使用しても良いことは勿論である。
In the above-described example, the case where strontium titanate is used as a main component of the semiconductor ceramic material of the varistor ceramic single plate 1 has been described.
Zinc oxide (ZnO), barium titanate (BaTi
Of course, various materials exhibiting varistor characteristics such as O 3 ) may be used as a main component.

【0027】[0027]

【発明の効果】以上のように本発明のチップ型LCバリ
スタでは、第1及び第2の容量取得用電極と磁性体粉を
混ぜた絶縁層とをセラミックバリスタに形成する構成に
したので、高周波ノイズを抑制するLCフィルタの特性
と静電気等のサージを吸収するバリスタの特性との両方
の特性を有するノイズ対策用の複合素子が得られる。ま
た、従来の複合素子のような異種材料の張り合わせ及び
共焼という条件選定が難しい工程を必要とせず、製造コ
ストが安くて歩留りが高く小型で安価な信頼性が高いチ
ップ型LCバリスタを提供できる等、本発明は優れた効
果を奏する。
As described above, in the chip-type LC varistor of the present invention, since the first and second capacitance obtaining electrodes and the insulating layer containing the magnetic powder are formed on the ceramic varistor, the high frequency operation is achieved. A composite element for noise suppression having both characteristics of an LC filter for suppressing noise and a varistor for absorbing surges such as static electricity is obtained. In addition, it is possible to provide a chip-type LC varistor having a low manufacturing cost, a high yield, a small size, an inexpensive reliability and a low cost without requiring a difficult step of bonding different materials and co-firing as in the conventional composite element. The present invention has excellent effects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のチップ型LCバリスタ(第1の実施の
形態)の斜視図及び側面図である。
FIG. 1 is a perspective view and a side view of a chip-type LC varistor (first embodiment) of the present invention.

【図2】本発明のチップ型LCバリスタの等価回路を示
す図である。
FIG. 2 is a diagram showing an equivalent circuit of the chip-type LC varistor of the present invention.

【図3】本発明のチップ型LCバリスタの製造工程にお
ける中間状態を示す斜視図である。
FIG. 3 is a perspective view showing an intermediate state in a manufacturing process of the chip-type LC varistor of the present invention.

【図4】本発明のチップ型LCバリスタの製造工程にお
ける中間状態を示す上面図である。
FIG. 4 is a top view showing an intermediate state in a manufacturing process of the chip-type LC varistor of the present invention.

【図5】本発明のチップ型LCバリスタ(第2の実施の
形態)の側面図である。
FIG. 5 is a side view of a chip-type LC varistor (second embodiment) of the present invention.

【符号の説明】[Explanation of symbols]

1 バリスタ磁器単板 2 第1の容量取得用電極 3 フェライト磁粉を含む絶縁層 4 第2の容量取得用電極 5 入出力電極 6 接地用電極 7 フェライト磁粉を含まない絶縁層 A,B 主面 REFERENCE SIGNS LIST 1 varistor porcelain single plate 2 first capacitance obtaining electrode 3 insulating layer containing ferrite magnetic powder 4 second capacitance obtaining electrode 5 input / output electrode 6 grounding electrode 7 insulating layer containing no ferrite magnetic powder A, B main surface

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 インダクタ成分とキャパシタ成分とを有
するチップ型LCバリスタにおいて、直方体状のセラミ
ックバリスタと、該セラミックバリスタの第1の主面に
設けた第1の容量取得用電極と、前記第1の主面と対向
する第2の主面に設けた第2の容量取得用電極と、前記
第1の容量取得用電極の一部または全部を覆う態様にて
形成された磁性体粉を含む絶縁層とを有することを特徴
とするチップ型LCバリスタ。
1. A chip-type LC varistor having an inductor component and a capacitor component, comprising: a rectangular parallelepiped ceramic varistor; a first capacitance acquisition electrode provided on a first main surface of the ceramic varistor; And a second capacitance obtaining electrode provided on a second main surface opposite to the main surface of the first electrode, and an insulating material including a magnetic powder formed so as to cover part or all of the first capacitance obtaining electrode. A chip-type LC varistor, comprising:
【請求項2】 前記第2の容量取得用電極の一部または
全部を覆う態様にて形成された絶縁層を更に有すること
を特徴とする請求項1記載のチップ型LCバリスタ。
2. The chip-type LC varistor according to claim 1, further comprising an insulating layer formed so as to cover a part or the whole of the second capacitance obtaining electrode.
【請求項3】 前記セラミックバリスタの両端部に設け
られ、前記第1の容量取得用電極と電気的に接続される
入出力電極と、前記セラミックバリスタの両端部を除い
た前記第1及び第2の主面と実質的に垂直である面に設
けられ、前記第2の容量取得用電極と電気的に接続され
る接地用電極とを更に有することを特徴とする請求項1
または2記載のチップ型LCバリスタ。
3. An input / output electrode provided at both ends of the ceramic varistor and electrically connected to the first capacitance obtaining electrode, and the first and second electrodes excluding both ends of the ceramic varistor. 2. A ground electrode provided on a surface substantially perpendicular to the main surface of the first electrode and electrically connected to the second capacitance obtaining electrode.
Or the chip-type LC varistor according to 2.
【請求項4】 前記セラミックバリスタは、チタン酸ス
トロンチウムを主成分とする半導体磁器単板であること
を特徴とする請求項1〜3の何れかに記載のチップ型L
Cバリスタ。
4. The chip type L according to claim 1, wherein said ceramic varistor is a semiconductor porcelain single plate containing strontium titanate as a main component.
C varistor.
【請求項5】 インダクタ成分とキャパシタ成分とを有
するチップ型LCバリスタを製造する方法において、直
方体状のセラミックバリスタの第1の主面に第1の容量
取得用電極を形成する工程と、前記第1の主面と対向す
る前記セラミックバリスタの第2の主面に第2の容量取
得用電極を形成する工程と、前記第1の容量取得用電極
の一部または全部を覆う態様にて、磁性体粉を含む絶縁
層を形成する工程とを有することを特徴とするチップ型
LCバリスタの製造方法。
5. A method for manufacturing a chip-type LC varistor having an inductor component and a capacitor component, wherein a step of forming a first capacitance acquisition electrode on a first main surface of a rectangular parallelepiped ceramic varistor; Forming a second capacitance obtaining electrode on a second main surface of the ceramic varistor opposite to the first main surface; and covering a part or all of the first capacitance obtaining electrode. Forming an insulating layer containing body powder.
JP6964197A 1997-03-24 1997-03-24 Chip-type lc varistor and manufacture therefor Pending JPH10270289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6964197A JPH10270289A (en) 1997-03-24 1997-03-24 Chip-type lc varistor and manufacture therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6964197A JPH10270289A (en) 1997-03-24 1997-03-24 Chip-type lc varistor and manufacture therefor

Publications (1)

Publication Number Publication Date
JPH10270289A true JPH10270289A (en) 1998-10-09

Family

ID=13408699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6964197A Pending JPH10270289A (en) 1997-03-24 1997-03-24 Chip-type lc varistor and manufacture therefor

Country Status (1)

Country Link
JP (1) JPH10270289A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419034A (en) * 2004-10-11 2006-04-12 Samsung Electro Mech Combined varistor and LC filter device
JP2009520368A (en) * 2005-12-14 2009-05-21 フリースケール セミコンダクター インコーポレイテッド ESD protection for passive integrated devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2419034A (en) * 2004-10-11 2006-04-12 Samsung Electro Mech Combined varistor and LC filter device
GB2419034B (en) * 2004-10-11 2007-07-04 Samsung Electro Mech Combined varistor and lc filter device
JP2009520368A (en) * 2005-12-14 2009-05-21 フリースケール セミコンダクター インコーポレイテッド ESD protection for passive integrated devices

Similar Documents

Publication Publication Date Title
KR101659151B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR20140081360A (en) Multi-layered ceramic capacitor, manufacturing method of the same and circuit board for mounting the same
US7589953B2 (en) Multilayer capacitor
JP2002359327A (en) Electronic circuit module
US6324047B1 (en) Symmetrical feed-thru
JPH04257111A (en) Laminated chip pi-type filter
JP2005260137A (en) Antistatic electricity component
JPH04257112A (en) Laminated chip t-type filter
JP2970334B2 (en) Chip type three-terminal capacitor
JPH10270289A (en) Chip-type lc varistor and manufacture therefor
JPH07220906A (en) Multifunction element
JP2000021640A (en) Noise filter and its manufacture
JPH0416012A (en) Noise filter
KR100691156B1 (en) Laminated dielectric filter
JPH1127075A (en) Laminated chip noise filter and its production
JPH05109923A (en) Composite multilayer circuit board
JPH06291520A (en) High frequency multi-layer integrated circuit
JPH0722210A (en) Composite function element
JPH04277601A (en) Varistor component
KR102004809B1 (en) Multi-layered ceramic capacitor, and manufacturing method of the same
JP2853088B2 (en) Ceramic block with composite capacitance
JPH056810A (en) Chip varistor with resistor
JPS61102006A (en) Surge noise absorber
JPH04257110A (en) Laminated chip l-type filter
JPH05152161A (en) Composite part