JPH10262042A - セキュリティエレメントのスクランブル解除装置並びにこのスクランブル解除装置からなるセキュリティエレメント - Google Patents
セキュリティエレメントのスクランブル解除装置並びにこのスクランブル解除装置からなるセキュリティエレメントInfo
- Publication number
- JPH10262042A JPH10262042A JP10023299A JP2329998A JPH10262042A JP H10262042 A JPH10262042 A JP H10262042A JP 10023299 A JP10023299 A JP 10023299A JP 2329998 A JP2329998 A JP 2329998A JP H10262042 A JPH10262042 A JP H10262042A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- combination
- data
- descrambling
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/162—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing
- H04N7/163—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing by receiver means only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【課題】 本発明はスクランブル解除装置の制御回路に
より散逸される電力の削減を目的とする。 【解決手段】 クロック信号の周波数で入力に到来した
スクランブル処理されたディジタルデータはビット周波
数でｎビットの組合せにグループ化され、ビット周波数
／ｎの周波数でｍ×ｎビットの組合せにグループ化され
る。ｍ×ｎの組合せがスクランブルを解除され、ビット
周波数／ｎの周波数でｎビットのｍ個の組合せに分割さ
れ、各組合せのｎビットがビット周波数で送出されるの
で、ビット周波数で動作するスクランブル解除装置の回
路の数及び表面積が削減される。本発明はスクランブル
処理されたディジタルデータのスクランブル解除装置を
含むスマートカード又はデコーダのような条件付きアク
セスシステムに適用される。
より散逸される電力の削減を目的とする。 【解決手段】 クロック信号の周波数で入力に到来した
スクランブル処理されたディジタルデータはビット周波
数でｎビットの組合せにグループ化され、ビット周波数
／ｎの周波数でｍ×ｎビットの組合せにグループ化され
る。ｍ×ｎの組合せがスクランブルを解除され、ビット
周波数／ｎの周波数でｎビットのｍ個の組合せに分割さ
れ、各組合せのｎビットがビット周波数で送出されるの
で、ビット周波数で動作するスクランブル解除装置の回
路の数及び表面積が削減される。本発明はスクランブル
処理されたディジタルデータのスクランブル解除装置を
含むスマートカード又はデコーダのような条件付きアク
セスシステムに適用される。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルデータス
トリームの処理を許可するセキュリティエレメントに係
り、特に、上記のセキュリティエレメントに含まれるス
クランブル解除装置に関する。セキュリティエレメント
は、例えば、条件付きアクセスシステムのスマートカー
ドであり、ディジタルデータはビデオデータである。
トリームの処理を許可するセキュリティエレメントに係
り、特に、上記のセキュリティエレメントに含まれるス
クランブル解除装置に関する。セキュリティエレメント
は、例えば、条件付きアクセスシステムのスマートカー
ドであり、ディジタルデータはビデオデータである。
【０００２】
【従来の技術】当業者に知られているように、条件付き
アクセスシステムは、サービスプロバイダがサービスに
対する資格を取得したユーザだけにサービスを提供する
ことを可能にさせる。例えば、このようなシステムには
有料テレビジョンシステムがある。
アクセスシステムは、サービスプロバイダがサービスに
対する資格を取得したユーザだけにサービスを提供する
ことを可能にさせる。例えば、このようなシステムには
有料テレビジョンシステムがある。
【０００３】サービスプロバイダにより供給される項目
は、制御語によってスクランブルを掛けられた項目であ
る。スクランブルが掛けられた項目は、資格が割り当て
られたユーザだけによりスクランブルが解かれ、読むこ
とが可能になる。許可されたユーザだけにサービスへの
アクセス権を付与するため、サービスプロバイダはスマ
ートカード及びデコーダを配布する。
は、制御語によってスクランブルを掛けられた項目であ
る。スクランブルが掛けられた項目は、資格が割り当て
られたユーザだけによりスクランブルが解かれ、読むこ
とが可能になる。許可されたユーザだけにサービスへの
アクセス権を付与するため、サービスプロバイダはスマ
ートカード及びデコーダを配布する。
【０００４】項目のスクランブルを解除する回路はスマ
ートカード又はデコーダのいずれに収容してもよい。本
発明は、項目のスクランブルを解除する回路がスマート
カード内にある場合、若しくは、項目のスクランブルを
解除する回路がデコーダ内に在る場合のいずれの場合に
も同等に関係する。一般的に言うと、スクランブルを解
除されるべきディジタルデータは、連続したビットから
形成されたデータパケットの形式でスクランブル解除装
置に伝送される。
ートカード又はデコーダのいずれに収容してもよい。本
発明は、項目のスクランブルを解除する回路がスマート
カード内にある場合、若しくは、項目のスクランブルを
解除する回路がデコーダ内に在る場合のいずれの場合に
も同等に関係する。一般的に言うと、スクランブルを解
除されるべきディジタルデータは、連続したビットから
形成されたデータパケットの形式でスクランブル解除装
置に伝送される。
【０００５】例えば、ＮＲＳＳ標準（“ナショナルリニ
ューアブルセキュリティスタンダード”）に準拠したス
マートカードの場合、データパケットは、１バイトが８
ビットからなる１８８又は１３１バイトのビデオデータ
から構成され、ビデオデータのビット周波数は、高い
値、例えば、５０ＭＨｚの周波数である。当業者に公知
の如く、データパケットは、途切れることなく互いの後
に続いてもよく、又は、任意の数のビット期間で分けら
れてもよい。
ューアブルセキュリティスタンダード”）に準拠したス
マートカードの場合、データパケットは、１バイトが８
ビットからなる１８８又は１３１バイトのビデオデータ
から構成され、ビデオデータのビット周波数は、高い
値、例えば、５０ＭＨｚの周波数である。当業者に公知
の如く、データパケットは、途切れることなく互いの後
に続いてもよく、又は、任意の数のビット期間で分けら
れてもよい。
【０００６】スクランブルが解かれる前に、直列ビデオ
データは６４ビットの２進の組合せとしてグループ化さ
れる。６４ビットの組合せのスクランブルを解除する動
作に要する時間に配慮して、スクランブルを解除するた
めスマートカードに送られたデータは、現時のデータの
スクランブル解除が進行中である限りシフトレジスタに
格納される。
データは６４ビットの２進の組合せとしてグループ化さ
れる。６４ビットの組合せのスクランブルを解除する動
作に要する時間に配慮して、スクランブルを解除するた
めスマートカードに送られたデータは、現時のデータの
スクランブル解除が進行中である限りシフトレジスタに
格納される。
【０００７】従来技術によれば、スクランブルを解除さ
れるべき２進の組合せを作成し得る論理回路の動作周波
数は、ビット周波数である。上記論理回路はＣＭＯＳ技
術を用いて構築された回路である。当業者に公知の如
く、ＣＭＯＳ技術回路により消費される電力はその動作
周波数に比例する。典型的に、ＮＲＳＳ標準と適合する
スマートカードに対し、スクランブル解除動作の全体を
制御する論理回路に散逸される電力は４００ｍＷのオー
ダーである。
れるべき２進の組合せを作成し得る論理回路の動作周波
数は、ビット周波数である。上記論理回路はＣＭＯＳ技
術を用いて構築された回路である。当業者に公知の如
く、ＣＭＯＳ技術回路により消費される電力はその動作
周波数に比例する。典型的に、ＮＲＳＳ標準と適合する
スマートカードに対し、スクランブル解除動作の全体を
制御する論理回路に散逸される電力は４００ｍＷのオー
ダーである。
【０００８】
【発明が解決しようとする課題】この消費電力の値は大
きく、多数の欠点が生じる。これにより、スクランブル
解除装置の信頼性が劣化し、セキュリティエレメントが
使用できる温度範囲が制限される。本発明の目的は、上
記欠点を有しないセキュリティエレメント用のスクラン
ブル解除装置を提供することである。
きく、多数の欠点が生じる。これにより、スクランブル
解除装置の信頼性が劣化し、セキュリティエレメントが
使用できる温度範囲が制限される。本発明の目的は、上
記欠点を有しないセキュリティエレメント用のスクラン
ブル解除装置を提供することである。
【０００９】
【課題を解決するための手段】このため、本発明による
ディジタルデータのスクランブルを解除する装置は、直
列に接続されたクロック信号ＣＬＫと同期して受信した
直列ディジタルデータの組合せを形成し得る入力回路
と、入力回路から発生したデータの組合せのスクランブ
ルを解除し得るスクランブル解除回路と、スクランブル
解除回路から発生した上記スクランブルを解除されたデ
ータの組合せをクロック信号ＣＬＫと同期して直列ディ
ジタルデータに変換し得る出力回路とからなる。
ディジタルデータのスクランブルを解除する装置は、直
列に接続されたクロック信号ＣＬＫと同期して受信した
直列ディジタルデータの組合せを形成し得る入力回路
と、入力回路から発生したデータの組合せのスクランブ
ルを解除し得るスクランブル解除回路と、スクランブル
解除回路から発生した上記スクランブルを解除されたデ
ータの組合せをクロック信号ＣＬＫと同期して直列ディ
ジタルデータに変換し得る出力回路とからなる。
【００１０】本発明によれば、入力回路は、上記クロッ
ク信号ＣＬＫのタイミングの分数と一致する周波数から
なるクロック信号ＣＬ１と同期してデータの組合せを作
成し得る第１の手段を含み、出力回路は、上記スクラン
ブル解除回路から発生したスクランブルを解除されたデ
ータの組合せを、クロック信号ＣＬ１と同じ周波数のク
ロック信号ＣＬ２と同期して副組合せに分割し得る第２
の手段を含み、スクランブルを解除する装置はクロック
信号ＣＬ１及びＣＬ２を発生させる同期及び制御装置を
更に含む。
ク信号ＣＬＫのタイミングの分数と一致する周波数から
なるクロック信号ＣＬ１と同期してデータの組合せを作
成し得る第１の手段を含み、出力回路は、上記スクラン
ブル解除回路から発生したスクランブルを解除されたデ
ータの組合せを、クロック信号ＣＬ１と同じ周波数のク
ロック信号ＣＬ２と同期して副組合せに分割し得る第２
の手段を含み、スクランブルを解除する装置はクロック
信号ＣＬ１及びＣＬ２を発生させる同期及び制御装置を
更に含む。
【００１１】かくして、本発明によれば、ビット周波数
で動作するスクランブル解除装置の数及び表面積が削減
される。本発明の利点はスクランブル解除装置によって
散逸される電力が減少されることである。本発明の具体
的な一実施例によれば、入力回路は、直列ディジタルデ
ータをｎビットの組合せに変換し得るデシリアライザ
と、ｎビットの組合せを上記データの組合せを構成する
ｍ×ｎビットの組合せのブロックとして関連付けること
ができる第１の手段との直列接続からなり、出力回路
は、スクランブルが解除されたデータの組合せをｎビッ
トのｍ個の副組合せに分割し得る第２の手段と、ｎビッ
トの各副組合せのスクランブルが解除されたデータを復
元し得るシリアライザとの直列接続からなる。
で動作するスクランブル解除装置の数及び表面積が削減
される。本発明の利点はスクランブル解除装置によって
散逸される電力が減少されることである。本発明の具体
的な一実施例によれば、入力回路は、直列ディジタルデ
ータをｎビットの組合せに変換し得るデシリアライザ
と、ｎビットの組合せを上記データの組合せを構成する
ｍ×ｎビットの組合せのブロックとして関連付けること
ができる第１の手段との直列接続からなり、出力回路
は、スクランブルが解除されたデータの組合せをｎビッ
トのｍ個の副組合せに分割し得る第２の手段と、ｎビッ
トの各副組合せのスクランブルが解除されたデータを復
元し得るシリアライザとの直列接続からなる。
【００１２】本発明の好ましい一面によれば、上記第１
の手段はクロック信号ＣＬ１を備えた第１のＦＩＦＯ
（先入れ先出し）形メモリにより構成され、上記第２の
手段はクロック信号ＣＬ２を備えた第２のＦＩＦＯ形メ
モリにより構成されている。具体的な一実施例によれ
ば、本発明の装置は、スクランブル解除回路が受信した
データの組合せのスクランブルを解除しないトランスペ
アレントモードを所有するような手段により構成されて
いる。
の手段はクロック信号ＣＬ１を備えた第１のＦＩＦＯ
（先入れ先出し）形メモリにより構成され、上記第２の
手段はクロック信号ＣＬ２を備えた第２のＦＩＦＯ形メ
モリにより構成されている。具体的な一実施例によれ
ば、本発明の装置は、スクランブル解除回路が受信した
データの組合せのスクランブルを解除しないトランスペ
アレントモードを所有するような手段により構成されて
いる。
【００１３】具体的な一実施例によれば、入力として受
信されたディジタルデータは連続したデータパケットに
グループ化され、クロック信号ＣＬ１及びＣＬ２の周波
数はｎで分周されたクロック信号ＣＬＫの周波数と一致
し、クロック信号ＣＬ２は２個の連続したデータパケッ
トを分離するビット期間の数を考慮するように信号ＣＬ
１に対し位相がシフトされている。
信されたディジタルデータは連続したデータパケットに
グループ化され、クロック信号ＣＬ１及びＣＬ２の周波
数はｎで分周されたクロック信号ＣＬＫの周波数と一致
し、クロック信号ＣＬ２は２個の連続したデータパケッ
トを分離するビット期間の数を考慮するように信号ＣＬ
１に対し位相がシフトされている。
【００１４】また、本発明は、ディジタルデータのスク
ランブルを解除する上記の如くの装置よりなるセキュリ
ティエレメントである。本発明の一面によれば、セキュ
リティエレメントは、条件付きアクセスシステムのスマ
ートカードである。また、本発明は、ディジタルデータ
のスクランブルを解除する上記の如くの装置よりなるデ
ィジタルデコーダである。
ランブルを解除する上記の如くの装置よりなるセキュリ
ティエレメントである。本発明の一面によれば、セキュ
リティエレメントは、条件付きアクセスシステムのスマ
ートカードである。また、本発明は、ディジタルデータ
のスクランブルを解除する上記の如くの装置よりなるデ
ィジタルデコーダである。
【００１５】
【発明の実施の形態】以下の説明では、ディジタルデー
タの一例として、ビデオデータをとりあげているが、よ
り一般的に言うと、本発明は、既に説明したようにいか
なるタイプのディジタルデータでも適用される。本発明
の他の特徴及び利点は、添付図面を参照して好ましい一
実施例の説明を読むことにより明らかになるであろう。
全ての図面を通じて同じ参照ラベルは同じ素子を示して
いる。
タの一例として、ビデオデータをとりあげているが、よ
り一般的に言うと、本発明は、既に説明したようにいか
なるタイプのディジタルデータでも適用される。本発明
の他の特徴及び利点は、添付図面を参照して好ましい一
実施例の説明を読むことにより明らかになるであろう。
全ての図面を通じて同じ参照ラベルは同じ素子を示して
いる。
【００１６】図１に示された装置は、二つのゾーンＺ１
及びＺ２に分割されたシフトレジスタ１と、スクランブ
ル解除回路２とからなる。ゾーンＺ１は入力ＥＺ１及び
出力ＳＺ１を含み、ゾーンＺ２は入力ＥＺ２及び出力Ｓ
Ｚ２を含む。スクランブル解除回路２は、入力ＥＤ及び
出力ＳＤを有する。シフトレジスタ１の出力ＳＺ１はス
クランブル解除回路２の入力ＥＤに接続され、スクラン
ブル解除回路２の出力ＳＤはシフトレジスタ１の入力Ｅ
Ｚ２に接続されている。
及びＺ２に分割されたシフトレジスタ１と、スクランブ
ル解除回路２とからなる。ゾーンＺ１は入力ＥＺ１及び
出力ＳＺ１を含み、ゾーンＺ２は入力ＥＺ２及び出力Ｓ
Ｚ２を含む。スクランブル解除回路２は、入力ＥＤ及び
出力ＳＤを有する。シフトレジスタ１の出力ＳＺ１はス
クランブル解除回路２の入力ＥＤに接続され、スクラン
ブル解除回路２の出力ＳＤはシフトレジスタ１の入力Ｅ
Ｚ２に接続されている。
【００１７】スクランブル解除されるべきビデオデータ
から作成された信号ＶＥは、入力ＥＺ１に供給される。
上記の如く、信号ＶＥはディジタルデータパケットの文
字列又は直列したビットから作成される。クロックＣＬ
ＫはビットがゾーンＺ１に累積する周波数と同期する。
例えば、６４と一致し得るＮビットの集団がゾーンＥ１
に集められたとき、その集団はＮ個の並列したビットの
組合せＣ１の形式で、出力ＳＺ１と入力ＥＤとの間に確
立されたリンクを経由して、スクランブル解除回路２に
転送される。ビットの組合せＣ１の転送は、好ましく
は、同期信号ＳＹ１の影響下で行われる。
から作成された信号ＶＥは、入力ＥＺ１に供給される。
上記の如く、信号ＶＥはディジタルデータパケットの文
字列又は直列したビットから作成される。クロックＣＬ
ＫはビットがゾーンＺ１に累積する周波数と同期する。
例えば、６４と一致し得るＮビットの集団がゾーンＥ１
に集められたとき、その集団はＮ個の並列したビットの
組合せＣ１の形式で、出力ＳＺ１と入力ＥＤとの間に確
立されたリンクを経由して、スクランブル解除回路２に
転送される。ビットの組合せＣ１の転送は、好ましく
は、同期信号ＳＹ１の影響下で行われる。
【００１８】ユーザによって取得された資格に依存し
て、スクランブル解除は許可される場合と許可されない
場合とがある。スクランブル解除の許可又は不許可は、
スクランブル解除回路２に供給されたコマンドＫＡを介
して与えられる。スクランブル解除動作が許可された場
合、スクランブル解除回路２は組合せＣ１のスクランブ
ルを解除する。
て、スクランブル解除は許可される場合と許可されない
場合とがある。スクランブル解除の許可又は不許可は、
スクランブル解除回路２に供給されたコマンドＫＡを介
して与えられる。スクランブル解除動作が許可された場
合、スクランブル解除回路２は組合せＣ１のスクランブ
ルを解除する。
【００１９】スクランブルが解除された後、ビデオデー
タは、スクランブル解除回路２からシフトレジスタ１の
ゾーンＺ２に転送されたＮ個の並列したビットの組合せ
Ｃ２を構成する。組合せＣ２の転送は、同期信号ＳＹ２
の影響下で出力ＳＤと入力ＥＺ２との間に確立されたリ
ンクにより行われる。ゾーンＺ２に格納されたスクラン
ブルを解除されたデータは、出力信号ＶＳを形成するた
めクロック信号ＣＬＫと同期して出力ＳＺ２によって送
出される。
タは、スクランブル解除回路２からシフトレジスタ１の
ゾーンＺ２に転送されたＮ個の並列したビットの組合せ
Ｃ２を構成する。組合せＣ２の転送は、同期信号ＳＹ２
の影響下で出力ＳＤと入力ＥＺ２との間に確立されたリ
ンクにより行われる。ゾーンＺ２に格納されたスクラン
ブルを解除されたデータは、出力信号ＶＳを形成するた
めクロック信号ＣＬＫと同期して出力ＳＺ２によって送
出される。
【００２０】信号ＶＥを構成するビデオデータがスクラ
ンブルを掛けられていないデータである場合、その信号
ＶＥは、シフトレジスタ１を介して入力ＥＺ１と出力Ｓ
Ｚ２との間に直ぐに伝達される。ＮＲＳＳ標準によれ
ば、例えば、組合せＣ１及びＣ２は、夫々６４ビットに
より構成され、上記組合せの転送を制御する論理回路の
動作周波数は、例えば、５０ＭＨｚに一致する。
ンブルを掛けられていないデータである場合、その信号
ＶＥは、シフトレジスタ１を介して入力ＥＺ１と出力Ｓ
Ｚ２との間に直ぐに伝達される。ＮＲＳＳ標準によれ
ば、例えば、組合せＣ１及びＣ２は、夫々６４ビットに
より構成され、上記組合せの転送を制御する論理回路の
動作周波数は、例えば、５０ＭＨｚに一致する。
【００２１】上記の如く、ＮＲＳＳ標準下で動作する論
理回路によって消費された電力は典型的に４００ｍＷの
オーダーであり、これにより、多数の欠点が生じる。図
２には、本発明の好ましい実施例によるセキュリティエ
レメントのスクランブル解除装置が示されている。入力
回路は、入力Ｅ１及び出力Ｓ１を有するデシリアライザ
３と、入力Ｅ２及び出力Ｓ２を有する第１のＦＩＦＯ形
メモリ４とにより構成されている。
理回路によって消費された電力は典型的に４００ｍＷの
オーダーであり、これにより、多数の欠点が生じる。図
２には、本発明の好ましい実施例によるセキュリティエ
レメントのスクランブル解除装置が示されている。入力
回路は、入力Ｅ１及び出力Ｓ１を有するデシリアライザ
３と、入力Ｅ２及び出力Ｓ２を有する第１のＦＩＦＯ形
メモリ４とにより構成されている。
【００２２】出力回路は、入力Ｅ４及び出力Ｓ４を有す
る第２のＦＩＦＯ形メモリ６と、入力Ｅ５及び出力Ｓ５
を有するシリアライザ７とにより構成されている。スク
ランブル解除回路５は入力Ｅ３及び出力Ｓ３を有する。
デシリアライザ３の出力Ｓ１は第１のＦＩＦＯ形メモリ
４の入力Ｅ２に接続され、第１のＦＩＦＯ形メモリ４の
出力Ｓ２はスクランブル解除回路５の入力Ｅ３に接続さ
れ、スクランブル解除回路５の出力Ｓ３は第２のＦＩＦ
Ｏ形メモリ６の入力Ｅ４に接続され、第２のＦＩＦＯ形
メモリ６の出力Ｓ４はシリアライザ７の入力Ｅ５に接続
されている。
る第２のＦＩＦＯ形メモリ６と、入力Ｅ５及び出力Ｓ５
を有するシリアライザ７とにより構成されている。スク
ランブル解除回路５は入力Ｅ３及び出力Ｓ３を有する。
デシリアライザ３の出力Ｓ１は第１のＦＩＦＯ形メモリ
４の入力Ｅ２に接続され、第１のＦＩＦＯ形メモリ４の
出力Ｓ２はスクランブル解除回路５の入力Ｅ３に接続さ
れ、スクランブル解除回路５の出力Ｓ３は第２のＦＩＦ
Ｏ形メモリ６の入力Ｅ４に接続され、第２のＦＩＦＯ形
メモリ６の出力Ｓ４はシリアライザ７の入力Ｅ５に接続
されている。
【００２３】スクランブル解除されるべきビデオデータ
から作成された信号ＶＥは、デシリアライザ３の入力Ｅ
１に供給される。上記の如く、信号ＶＥは直列したビッ
トのパケットの文字列により構成される。クロック信号
ＣＬＫは、ビットがデシリアライザ３に累積する際の周
波数と同期する。第１のｎビットの集まりがデシリアラ
イザ３に集められるとき、デシリアライザ３は、同期及
び制御装置８を初期化させる同期信号Ｓｉを発生させ
る。
から作成された信号ＶＥは、デシリアライザ３の入力Ｅ
１に供給される。上記の如く、信号ＶＥは直列したビッ
トのパケットの文字列により構成される。クロック信号
ＣＬＫは、ビットがデシリアライザ３に累積する際の周
波数と同期する。第１のｎビットの集まりがデシリアラ
イザ３に集められるとき、デシリアライザ３は、同期及
び制御装置８を初期化させる同期信号Ｓｉを発生させ
る。
【００２４】本発明によれば、ｎは１よりも大きくＮよ
りも小さい整数であり、好ましくは、ｎ＝８である。デ
シリアライザ３に集められたｎビットの各集まりは、ｎ
個の並列したビットの組合せＣ３を構成する。装置８に
より出力され、メモリ４に供給される同期信号ＳＹ３の
働きに基づいて、各組合せＣ３はデシリアライザ３から
ＦＩＦＯ形メモリ４の第１段に転送される。装置８によ
り出力され、メモリ４に供給されたクロック信号ＣＬ１
は、種々の組合せＣ３をメモリ４内の段と段との間でシ
フトすることが可能である。好ましくは、ＦＩＦＯ形メ
モリ４の各段の寸法はｎビットに一致する。
りも小さい整数であり、好ましくは、ｎ＝８である。デ
シリアライザ３に集められたｎビットの各集まりは、ｎ
個の並列したビットの組合せＣ３を構成する。装置８に
より出力され、メモリ４に供給される同期信号ＳＹ３の
働きに基づいて、各組合せＣ３はデシリアライザ３から
ＦＩＦＯ形メモリ４の第１段に転送される。装置８によ
り出力され、メモリ４に供給されたクロック信号ＣＬ１
は、種々の組合せＣ３をメモリ４内の段と段との間でシ
フトすることが可能である。好ましくは、ＦＩＦＯ形メ
モリ４の各段の寸法はｎビットに一致する。
【００２５】本発明によれば、メモリ４の種々の段のロ
ーディングにより、ｍ×ｎの直列ビットの集まりの形成
が可能であり、ここで、ｍは好ましくは８に一致する整
数である。ｍ×ｎの直列ビットの集まりがメモり４に集
められたとき、その集まりは、ｍ×ｎの並列ビットの組
合せＣ４の形式でスクランブル解除回路５に転送され
る。組合せＣ４の転送は、スクランブル解除回路５に供
給された同期信号ＳＹ１の働きに基づいて行われる。
ーディングにより、ｍ×ｎの直列ビットの集まりの形成
が可能であり、ここで、ｍは好ましくは８に一致する整
数である。ｍ×ｎの直列ビットの集まりがメモり４に集
められたとき、その集まりは、ｍ×ｎの並列ビットの組
合せＣ４の形式でスクランブル解除回路５に転送され
る。組合せＣ４の転送は、スクランブル解除回路５に供
給された同期信号ＳＹ１の働きに基づいて行われる。
【００２６】クロック信号ＣＬ１の周波数はクロック信
号ＣＬＫの周波数の分数である。一方、クロック信号Ｃ
ＬＫの周波数は、例えば、５０ＭＨｚに一致する。クロ
ックＣＬ１の周波数は５０／ｎＭＨｚに一致し、例え
ば、ｎ＝８の場合に、６．２５ＭＨｚである。一般的に
言うと、ｍ×ｎの並列ビットの組合せＣ４は、スクラン
ブルを掛けられたデータ、或いは、スクランブルを掛け
られていないデータにより構成される。
号ＣＬＫの周波数の分数である。一方、クロック信号Ｃ
ＬＫの周波数は、例えば、５０ＭＨｚに一致する。クロ
ックＣＬ１の周波数は５０／ｎＭＨｚに一致し、例え
ば、ｎ＝８の場合に、６．２５ＭＨｚである。一般的に
言うと、ｍ×ｎの並列ビットの組合せＣ４は、スクラン
ブルを掛けられたデータ、或いは、スクランブルを掛け
られていないデータにより構成される。
【００２７】本発明によれば、スクランブル解除回路５
は、スクランブル解除モードに従って動作するだけでは
なく、トランスペアレントモードでも動作し得る。ここ
で、用語トランスペアレントモードは、スクランブルを
掛けられていないデータの転送モードを意味し、スクラ
ンブル解除動作が行われないことに注意する必要があ
る。
は、スクランブル解除モードに従って動作するだけでは
なく、トランスペアレントモードでも動作し得る。ここ
で、用語トランスペアレントモードは、スクランブルを
掛けられていないデータの転送モードを意味し、スクラ
ンブル解除動作が行われないことに注意する必要があ
る。
【００２８】装置８により発生され、スクランブル解除
回路５に供給されたコマンド信号ＫＤは、スクランブル
解除回路５に転送されたデータがスクランブル処理され
たデータ、又は、スクランブル処理されていないデータ
のいずれであるかに依存して、スクランブル解除回路５
をスクランブル解除モード又はトランスペアレントモー
ドのいずれかに移すことが可能である。
回路５に供給されたコマンド信号ＫＤは、スクランブル
解除回路５に転送されたデータがスクランブル処理され
たデータ、又は、スクランブル処理されていないデータ
のいずれであるかに依存して、スクランブル解除回路５
をスクランブル解除モード又はトランスペアレントモー
ドのいずれかに移すことが可能である。
【００２９】データがスクランブル処理されている場合
に、スクランブル解除回路５は、コマンドＫＡによって
認証が与えられたならば、スクランブル解除動作を実行
する。スクランブルを解除されたデータは、ｍ×ｎの並
列ビットの組合せＣ５を構成し、スクランブル解除回路
５から第２のメモリ６に転送される。組合せＣ５の転送
は、スクランブル解除回路５又はメモリ６に供給された
同期信号ＳＹ２の働きの下で行われる。
に、スクランブル解除回路５は、コマンドＫＡによって
認証が与えられたならば、スクランブル解除動作を実行
する。スクランブルを解除されたデータは、ｍ×ｎの並
列ビットの組合せＣ５を構成し、スクランブル解除回路
５から第２のメモリ６に転送される。組合せＣ５の転送
は、スクランブル解除回路５又はメモリ６に供給された
同期信号ＳＹ２の働きの下で行われる。
【００３０】同期及び制御装置８により出力されるクロ
ック信号ＣＬ２及び同期信号ＳＹ４は、第２のＦＩＦＯ
形メモリ６に供給される。クロック信号ＣＬ２及び同期
信号ＳＹ４は、第１のＦＩＦＯ形メモリ４に供給された
クロック信号ＣＬ１及び同期信号ＳＹ３と対称的な役割
を果たす。クロック信号ＣＬ２はクロック信号ＣＬ１と
同一の周波数を備えた信号であり、信号ＣＬ１に関する
その位相シフトは、２個の連続したデータパケットを分
離するビット期間の数を考慮するように調整される。
ック信号ＣＬ２及び同期信号ＳＹ４は、第２のＦＩＦＯ
形メモリ６に供給される。クロック信号ＣＬ２及び同期
信号ＳＹ４は、第１のＦＩＦＯ形メモリ４に供給された
クロック信号ＣＬ１及び同期信号ＳＹ３と対称的な役割
を果たす。クロック信号ＣＬ２はクロック信号ＣＬ１と
同一の周波数を備えた信号であり、信号ＣＬ１に関する
その位相シフトは、２個の連続したデータパケットを分
離するビット期間の数を考慮するように調整される。
【００３１】クロック信号ＣＬ２の作用の下で、メモリ
６は、ｍ×ｎビットの各組合せＣ５をｎビットずつのｍ
個の副組合せＣ６の系列に変換することが可能になる。
メモリ６によって出力された組合せＣ６はシリアライザ
７に転送される。クロック信号ＣＬＫの作用の下で、デ
シリアライザ３に供給された信号と同様に、シリアライ
ザ７から出る２進データは、スクランブルを解除された
データ信号ＶＳを構成する。
６は、ｍ×ｎビットの各組合せＣ５をｎビットずつのｍ
個の副組合せＣ６の系列に変換することが可能になる。
メモリ６によって出力された組合せＣ６はシリアライザ
７に転送される。クロック信号ＣＬＫの作用の下で、デ
シリアライザ３に供給された信号と同様に、シリアライ
ザ７から出る２進データは、スクランブルを解除された
データ信号ＶＳを構成する。
【００３２】上記本発明の実施例によれば、同期信号Ｓ
Ｙ２及びＳＹ４がスクランブル解除回路５及びメモリ６
に夫々供給される。本発明は、同期信号ＳＹ２がメモリ
６に供給され、同期信号ＳＹ４がシリアライザ７に供給
される他の実施例にも適用される。その上、上記本発明
の好ましい実施例によれば、入力回路は、直列接続され
たデシリアライザと第１のＦＩＦＯ形メモリとにより構
成され、出力回路は、直列接続された第２のＦＩＦＯ形
メモリとシリアライザとにより構成される。
Ｙ２及びＳＹ４がスクランブル解除回路５及びメモリ６
に夫々供給される。本発明は、同期信号ＳＹ２がメモリ
６に供給され、同期信号ＳＹ４がシリアライザ７に供給
される他の実施例にも適用される。その上、上記本発明
の好ましい実施例によれば、入力回路は、直列接続され
たデシリアライザと第１のＦＩＦＯ形メモリとにより構
成され、出力回路は、直列接続された第２のＦＩＦＯ形
メモリとシリアライザとにより構成される。
【００３３】本発明によれば、デシリアライザ３及びシ
リアライザ７だけがビット周波数で動作し、スクランブ
ル解除装置の残りの全ての部分はより低い周波数で動作
する。かくして、本発明のスクランブル解除装置により
散逸される電力は、従来技術の装置により散逸される電
力よりも著しく低下する。より一般的に言うと、本発明
は、スクランブルを解除されるべき２進組合せがビット
周波数を定めるクロック信号ＣＬＫの周波数の分数と一
致する周波数を有するクロック信号ＣＬ１と同期して構
成され得る手段により構成されている任意のタイプの入
力回路、並びに、スクランブル解除回路により出力され
たスクランブルを解除された２進組合せがクロック信号
ＣＬ２と同期した２進副組合せに分割され得る手段によ
り構成されている任意のタイプの出力回路を含む。
リアライザ７だけがビット周波数で動作し、スクランブ
ル解除装置の残りの全ての部分はより低い周波数で動作
する。かくして、本発明のスクランブル解除装置により
散逸される電力は、従来技術の装置により散逸される電
力よりも著しく低下する。より一般的に言うと、本発明
は、スクランブルを解除されるべき２進組合せがビット
周波数を定めるクロック信号ＣＬＫの周波数の分数と一
致する周波数を有するクロック信号ＣＬ１と同期して構
成され得る手段により構成されている任意のタイプの入
力回路、並びに、スクランブル解除回路により出力され
たスクランブルを解除された２進組合せがクロック信号
ＣＬ２と同期した２進副組合せに分割され得る手段によ
り構成されている任意のタイプの出力回路を含む。
【図１】従来技術によるセキュリティエレメントのスク
ランブル解除装置を表わす図である。
ランブル解除装置を表わす図である。
【図２】本発明によるセキュリティエレメントのスクラ
ンブル解除装置を表わす図である。
ンブル解除装置を表わす図である。
３ デシリアライザ ４，６ ＦＩＦＯ形メモリ ５ スクランブル解除回路 ７ シリアライザ ８ 同期及び制御装置 Ｃ３，Ｃ４，Ｃ５ 組合せ Ｃ６ 副組合せ ＣＬＫ，ＣＬ１，ＣＬ２ クロック信号 Ｅ１，Ｅ２，Ｅ３，Ｅ４，Ｅ５ 入力 ＫＤ コマンド信号 Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５ 出力 Ｓｉ，ＳＹ１，ＳＹ２，ＳＹ３，ＳＹ４ 同期信号 ＶＥ 入力信号 ＶＳ 出力信号
Claims (10)
- 【請求項１】 クロック信号ＣＬＫのビット周波数で受
信した直列ディジタルデータの組合せを形成し得る入力
回路と、 上記入力回路から発生したデータの組合せのスクランブ
ルを解除し得るスクランブル解除回路と、 上記スクランブル解除回路から発生した上記スクランブ
ルを解除されたデータの組合せをクロック信号ＣＬＫの
ビット周波数で直列ディジタルデータに変換し得る出力
回路とが直列に接続されているディジタルデータのスク
ランブルを解除するスクランブル解除装置において、 上記入力回路は、上記クロック信号ＣＬＫの周波数の分
数と一致する周波数からなるクロック信号ＣＬ１と同期
して上記データの組合せを作成し得る第１の手段を含
み、 上記出力回路は、上記スクランブル解除回路から発生し
たスクランブルを解除されたデータの組合せを、上記ク
ロック信号ＣＬ１と同じ周波数のクロック信号ＣＬ２と
同期して副組合せに分割し得る第２の手段を含み、 クロック信号ＣＬ１及びＣＬ２を発生させる同期及び制
御装置を更に有することを特徴とする装置。 - 【請求項２】 上記入力回路は、 直列ディジタルデータをｎビットの組合せに変換し得る
デシリアライザと、 上記ｎビットの組合せを、上記データの組合せを構成す
るｍ×ｎビットの組合せのブロックとして関連付け得る
上記第１の手段とが直列に接続され、 上記出力回路は、 上記スクランブルが解除されたデータの組合せをｎビッ
トのｍ個の副組合せに分割し得る上記第２の手段と、 ｎビットの各副組合せのスクランブルが解除されたデー
タを復元し得るシリアライザとが直列に接続されている
ことを特徴とする請求項１記載の装置。 - 【請求項３】 上記第１の手段はクロック信号ＣＬ１を
備えた第１のＦＩＦＯ形メモリにより構成され、 上記第２の手段はクロック信号ＣＬ２を備えた第２のＦ
ＩＦＯ形メモリにより構成されていることを特徴とする
請求項１又は２記載の装置。 - 【請求項４】 上記スクランブル解除回路がスクランブ
ルを掛けられていないデータの組合せを受信するトラン
スペアレントモードを所有するような手段を更に有する
ことを特徴とする請求項１乃至３のうちいずれか１項記
載の装置。 - 【請求項５】 入力として受信されたディジタルデータ
は連続したデータパケットにグループ化され、 上記クロック信号ＣＬ１及び上記クロック信号ＣＬ２の
周波数はｎで分周されたクロック信号ＣＬＫの周波数と
一致し、 上記クロック信号ＣＬ２は２個の連続したデータパケッ
トを分離するビット期間の数を考慮するように上記信号
ＣＬ１に対し位相がシフトされていることを特徴とする
請求項２乃至４のうちいずれか１項記載の装置。 - 【請求項６】 ｎ＝８であることを特徴とする請求項２
乃至５のうちいずれか１項記載の装置。 - 【請求項７】 ｍ＝８であることを特徴とする請求項２
乃至６のうちいずれか１項記載の装置。 - 【請求項８】 ディジタルデータのスクランブルを解除
する請求項１乃至７のうちいずれか１項記載の装置から
なることを特徴とするセキュリティエレメント。 - 【請求項９】 条件付きアクセスシステムのスマートカ
ードであることを特徴とする請求項８記載のセキュリテ
ィエレメント。 - 【請求項１０】 ディジタルデータのスクランブルを解
除する請求項１乃至７のうちいずれか１項記載の装置か
らなることを特徴とするディジタルデコーダ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9701306A FR2759175B1 (fr) | 1997-02-05 | 1997-02-05 | Dispositif de desembrouillage d'element de securite et element de securite comprenant un tel dispositif |
| FR9701306 | 1997-02-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10262042A true JPH10262042A (ja) | 1998-09-29 |
Family
ID=9503359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10023299A Pending JPH10262042A (ja) | 1997-02-05 | 1998-02-04 | セキュリティエレメントのスクランブル解除装置並びにこのスクランブル解除装置からなるセキュリティエレメント |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6408077B1 (ja) |
| EP (1) | EP0858185A1 (ja) |
| JP (1) | JPH10262042A (ja) |
| CN (1) | CN1149780C (ja) |
| FR (1) | FR2759175B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020146125A1 (en) * | 2001-03-14 | 2002-10-10 | Ahmet Eskicioglu | CA system for broadcast DTV using multiple keys for different service providers and service areas |
| KR20030048903A (ko) * | 2001-12-13 | 2003-06-25 | 엘지전자 주식회사 | 비동기전송모드 수동광네트워크의 하향 데이터에 대한병렬 분산표본 역혼화 장치 |
| DE10162309A1 (de) * | 2001-12-19 | 2003-07-03 | Philips Intellectual Property | Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff |
| US7724907B2 (en) * | 2002-11-05 | 2010-05-25 | Sony Corporation | Mechanism for protecting the transfer of digital content |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139839A (en) * | 1977-03-18 | 1979-02-13 | Nasa | Digital data reformatter/deserializer |
| GB2257557B (en) * | 1991-07-08 | 1994-11-16 | Amstrad Plc | Video recorder system |
| MY125706A (en) * | 1994-08-19 | 2006-08-30 | Thomson Consumer Electronics | High speed signal processing smart card |
-
1997
- 1997-02-05 FR FR9701306A patent/FR2759175B1/fr not_active Expired - Fee Related
-
1998
- 1998-02-03 US US09/018,206 patent/US6408077B1/en not_active Expired - Fee Related
- 1998-02-04 JP JP10023299A patent/JPH10262042A/ja active Pending
- 1998-02-04 EP EP98400234A patent/EP0858185A1/en not_active Withdrawn
- 1998-02-05 CN CNB981069703A patent/CN1149780C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1149780C (zh) | 2004-05-12 |
| EP0858185A1 (en) | 1998-08-12 |
| FR2759175A1 (fr) | 1998-08-07 |
| CN1198062A (zh) | 1998-11-04 |
| US6408077B1 (en) | 2002-06-18 |
| FR2759175B1 (fr) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0910208B1 (en) | Digital broadcast receiving system | |
| US6963223B2 (en) | Programmable logic devices with multi-standard byte synchronization and channel alignment for communication | |
| US6269107B1 (en) | Device and method for demultiplexing transport stream | |
| US5602595A (en) | ATV/MPEG sync system | |
| KR100382432B1 (ko) | 스마트카드에기초한보안성이개선된액세스제어시스템 | |
| US5570356A (en) | High bandwidth communications system having multiple serial links | |
| ATE322126T1 (de) | Taktrückgewinnungsanordnung und -verfahren für mpeg-datensignale | |
| JP2001069106A (ja) | ストリーム多重分離装置 | |
| CA2460521A1 (en) | Aliasing and routing of plural mpeg data streams | |
| US20010008001A1 (en) | Switching system and scramble control method | |
| JP3348683B2 (ja) | デジタル放送受信装置 | |
| US20030123657A1 (en) | Methods and apparatus for simultaneously decrypting multiple services received on separate multiplexed transport streams | |
| TWI288538B (en) | Method of and system for symbol alignment, and integrated circuit device | |
| KR20200115238A (ko) | 송신 장치, 수신 장치, 송수신 장치 및 송수신 시스템 | |
| JPH08237231A (ja) | 通信システムのための回路および通信リンクおよび通信装置 | |
| JPH10262042A (ja) | セキュリティエレメントのスクランブル解除装置並びにこのスクランブル解除装置からなるセキュリティエレメント | |
| KR100411586B1 (ko) | 전송 스트림 데이터의 디스크램블 처리 장치 및 그 방법 | |
| US7027526B1 (en) | Time multiplexing bus for DTV common interface | |
| US7443922B1 (en) | Circuitry for padded communication protocols | |
| US5784013A (en) | Circuit for removing energy dispersal in a data transmission | |
| US7050436B1 (en) | Device and method for processing a stream of data | |
| KR100216538B1 (ko) | Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치 | |
| KR100272241B1 (ko) | 화상 입력 장치 | |
| KR100313653B1 (ko) | Atv신호를수신하는방법및수신기,및디지털멀티레벨심볼신호전송방법 | |
| KR100232140B1 (ko) | 디지탈 방송신호의 디스크램블링 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080415 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080418 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |