KR100216538B1 - Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치 - Google Patents

Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치 Download PDF

Info

Publication number
KR100216538B1
KR100216538B1 KR1019960055695A KR19960055695A KR100216538B1 KR 100216538 B1 KR100216538 B1 KR 100216538B1 KR 1019960055695 A KR1019960055695 A KR 1019960055695A KR 19960055695 A KR19960055695 A KR 19960055695A KR 100216538 B1 KR100216538 B1 KR 100216538B1
Authority
KR
South Korea
Prior art keywords
data
circuit
dvb
mpeg
scrambling
Prior art date
Application number
KR1019960055695A
Other languages
English (en)
Other versions
KR19980037013A (ko
Inventor
김원호
조현숙
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019960055695A priority Critical patent/KR100216538B1/ko
Publication of KR19980037013A publication Critical patent/KR19980037013A/ko
Application granted granted Critical
Publication of KR100216538B1 publication Critical patent/KR100216538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/90—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/16—Aspects of broadcast communication characterised by the type of broadcast system digital video broadcasting - handhelds [DVB-H]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 디지털 위성방송시스템의 제한 수신시스템기술에 관한 것으로서, 종래 기술은 특정한 MPEG-2 다중화장치에 종송된 특정한 인터페이스에만 정합되는 스크램블링 장치로서 인터페이스 호환성이 극도로 제한되거나 특정한 MPEG-2 다중화장치에 종속된 인터페이스규격을 만족하는 부가적인 회로를 구현해야 되는 문제가 있었으므로 상기 문제를 해결하기 위해 본 발명은 디지털 위성방송 송신시스템의 특정한 MPEG-2 다중화장치가 제공하는 특정한 스크램블러 인터페이스 규격과 관계없이 또는 인터페이스가 제공되지 않는 MPEG-2 다중화장치와도 연계하여 사용할 수 있도록 MPEG-2 다중화장치가 제공하는 MPEG-2 트랜스포트-스트림을 TS-Packet단위로 ETSI의 DVB-Commin Scrambling 알고리즘 규격에 의해 스크램블링 할 수 있는 범용의 스크램블러 인터페이스 호환성을 갖는 MPEG-2 트랜스포트-스트림의 DVB-스크램블링 장치로서, 송신되는 프로그램을 이용권한이 없는 가입자가 수신할 수 없는 형태로 암호화하는 장치에 관한 것이다.

Description

MPEG-2 트랜스포트-스트림의 DVB-스크램블링 장치
본 발명은 디지탈 위성방송시스템의 제한수신시스템에 관한 것으로서, 종래의 기술을 특정한 MPEG-2 다중화장치(MUX)에 종속된 특정한 인터페이스에만 정합되는 스크램블링 장치들이었다.
상기 스크램블링 장치들은 인터페이스 호환성이 극도로 제한되거나 특정한 MPEG-2 다중화장치(MUX)에 종속된 인터페이스규격을 만족하는 부가적인 회로를 구현해야 되는 문제가 있다.
상기 목적을 달성하기 위한 본 발명은 다음과 같다.
첫째, 외부의 MPEG-2 다중화장치(MUX)에서 출력되는 최대 37.275Mbps MPEG-2 트랜스포트-스트림(Transport-Stream)을 입력받아 TS-패킷단위로 4-byte의 헤더와 184-byte의 페이로드데이타와 16-byte의 더미데이타로 역다중화하여 직렬 헤더데이타는 직렬로, 직렬 페이로드데이타는 16-비트단위로 직/병렬변환하여 각각 선입선출(FIFO)회로로 출력하고, 헤더데이타의 13-비트 프로그램 식별자(PID)와 2-비트의 AFC데이타를 검출하여 고속프로세서로 출력시키는 TS-역다중화회로를 구현한다.
둘째, 역다중화된 헤더데이타는 3-패킷시간동안 지연시키고, 페이로드데이타는 1-패킷시간지연과 3-패킷시간동안 지연을 각각 시킨 후, 1-패킷시간동안 지연된 페이로드데이타는 DVB-스크램블러 특정용도용 집적회로(ASIC)로 3-패킷시간동안 지연된 페이로드데이타는 재다중화회로로 출력시키는 선입선출(FIFO)회로와 제어워드(CW) 데이터를 1-패킷시간동안 지연시켰다가 DVB-스크램블러 특정용도용 집적회로로 출력시키는 선입선출(FIFO)회로를 구현한다.
셋째, 역다중화회로에서 검출된 13-비트 프로그램 식별자(PID)와 외부의 송신접근 관리자(TAM)에서 제공된 최대 20개의 프로그램 식별자 데이타를 해당 패킷시간내에 검색/비교하고 스크램블링 유/무를 판단하여 해당 제어워드를 DVB-스크램블러 특정용도용 집적회로에 제공하고, 패킷단위의 스크램블링 유/무 정보와 제어워드의 홀/짝수(ODD/EVEN) 정보를 나타내는 트랜스포트-스크램블링-제어(TSC) 데이타를 TS-재대중화회로에 제공하는 고속프로세서회로를 구현한다.
넷째, TS-역다중화회로 제어신호와, 선입선출(FIFO)회로 제어신호와, DVB-스크램블러 특정용도용 집적회로(ASIC) 제어신호와, TS-재다중화회로에 필요한 제어타이밍신호들을 만들어 제공하는 제어타이밍 발생회로를 구현한다.
다섯째, TS-패킷단위로 8-바이트의 제어워드(CW)데이타와 184-바이트의 페이로드데이타를 입력받아 ERSI의 DVB-스크램블링 알고리즘에 의하여 하나의 TS-패킷시간 이내에 스크램블링하여 스크램블링된 페이로드데이타를 제공하는 DVB-스크램블러 특정용도용 집적회로(ASIC)를 구현한다.
여섯째, 4-바이트의 헤더와 184-바이트의 스크램블링된 또는 스크램블링되지 않은 페이로드데이타와 고속프로세서가 제공하는 스크램블러 ON신호와 스크램블링 ON시, 제어워드(CW)의 짝/홀수(EVEN/ODD) 상태를 알려주는 트랜스포트-스크램블링-제어(TSC) 데이타를 입력받아 최대 37,275Mbps 속도로 MPEG-2 트램스포트-스트림으로 재다중화하는 TS-재다중화회로를 구현한다.
일곱째, 외부의 송신접근 관리자(TAM)로부터 스크램블링 해야될 패킷의 프로그램 식별자(PID)와 제어워드(CW) 데이터를 수신하기 위한 RS-232시리얼통신 인터페이스회로를 구현한다.
여덟째, 외부의 모니터 및 제어기(MAC)로 DVB-스크램블링 장치의 상태정보를 송신하기 위한 RS-232시리얼통신 인터페이스회로를 구현한다.
아홉째, TS-역다중화회로와, 선입선출(FIFO)회로와, DVB-스크램블러 특정용도용 집적회로(ASIC)와, TS-재다중화회로와, 외부송신접근 관리자(TAM) 인터페이스회로와, 외부모니터 및 제어기 인터페이스회로에 필요한 50MHz, 33.3MHz, 25MHz, 4MHz 클럭을 제공하는 클럭발생회로를 구현한다.
제1도는 본 발명에 의해 DVB-스크램블링되는 MPEG-2 트랜스코트-스트림의 TS-Pcaket의 구조도.
제2도는 본 발명에 의해 DVB-스크램블링되는 MPEG-2 TS-Pcaket의 구성도.
제3도는 본 발명에 의해 DVB-스크램블링 장치의 구조도.
제4도는 본 발명에 의해 DVB-스크램블링 장치의 전체적인 동작타이밍도.
제5도는 본 발명에 의해 DVB-스크램블링 장치의 TS-역다중화회로와 FIFO회로의 제어타이밍도.
제6도는 본 발명에 의해 DVB-스크램블링 장치의 DVB-스크램블러 ASIC과 FIFO회로의 제어타이밍도.
제7도는 본 발명에 의해 DVB-스크램블링 장치의 TS-재다중화회로와 FIFO회로의 제어타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10 : TS-역다중화 회로 20 : 선입선출(FIFO)회로
30 : 고속 프로세서 40 : 제어타이밍 발생회로
50 : DVB-스크램블러 특정용도용 집적회로(ASIC)
60 : TS-재다중화 회로 70 : 클럭발생 회로
80 : 외부 송신접근 관리자(TAM) 인터페이스 회로
90 : 외부 모니터 및 제어기(MAC) 인터페이스 회로
상기 문제점을 해결하기 위한 본 발명은, 디지탈 위성방송 송신시스템의 MPEG-2 다중화장치(MUX)의 스크램블러 인터페이스 유/무 및 규격과 관계없이 MPEG-2 다중화장치(MUX)의 외부에서 출력신호인 MPEG-2 트랜스포트-스트림을 TS-패킷단위로 ETSI의 DVB-Common Scrambling 알고리즘 규격에 의하여 스크램블링하여 송신되는 프로그램을 이용권한이 없는 가입자가 수신할 수 없는 형태로 암호화하는 장치에 관한 것이다.
다시 말해서, 비디오와, 오디오 및 데이터가 MPEG-2 다중화장치(MUX)에 의해 다중화되어 출력되는 최대 37.275Mbps Transport-Stream을 입력받아 TS-역다중화회로에 의해 TS-Packet의 4-바이트 헤더데이타와 184-바이트 페이로드데이타와, 16바이트 더미데이타로 역다중화하여 헤더데이타에 삽입되어 있는 13-비트의 프로그램 식별자(Program-Identifier, PID)와 2-비트의 적응영역제어(Adaptation-Field-Control, AFC)데이타를 검출하여, 고속의 프로세서에 입력하고 외부의 송신접근제어(Transmitter Access Manager, TAM)에서 제공하는 스크램블링되어야 될 패킷의 13-비트 프로그램 식별자와 해당 64-비트 제어워드(Control Word, CW) 데이터와, 재어워드 데이타의 짝/홀수(Even/Odd) 정보인 1-비트 데이터를 고속의 프로세서가 입력받아서, 해당패킷의 스크램블링 유/무를 결정하고 스크램블링 ON이면, 스크램블링 해야 되는 패킷의 페이로드데이터를 DVB-스크램블러 특정용도용 집적회로(ASIC)에 의해 스크램블링 한 후, 스크램블링 처리시간 동안 지연되고 트랜스포트-스크램블링-제어(Transport-Scrambling-Control, TSC) 데이터가 수정된 11 또는 10 4-바이트 헤더데이타와 184-바이트 스크램블링된 페이로드데이타와, 16-바이트 0값인 더미데이타를 MPEG-2 트랜스포트-스트림의 TS-Packet으로 재다중화하여 출력시키고, 스크램블링 차단(OFF)시에는 최종적으로 일정한 지연시간을 유지하면서 연속적으로 스트림을 출력하기 위해 스크램블링 ON시 요구되는 처리시간과 동일한 시간 즉 3-패킷시간 동안 지연시킨 스크램블링 되지 않은 184-바이트 페이로드데이타와, 트랜스포트-스크램블링-제어(Transport-Scrambling-Control, TSC)데이터가 수정된 (0) 32-비트 헤더데이타와, 0값의 16-바이트 더미데이타를 MPEG-2 트랜스포트-스트림의 TS -Packet으로 재대중화하여 출력시키기 위한 장치에 관한 것이다.
제1도는 본 발명에 위해 DVB-스크림블링되는 MPEG-2 트랜스포트-스트림의 TS-Packet의 구조도이다.
상기 구조에 나타낸 바와 같이 MPEG-2 TS-패킷의 구성은 , 4-byte의 헤더와 184-byte의 패이로드데이타와 16-byte의 더미데이타로 구성이 되며, 패킷의 총길이는 204-byet(1,632-bit)이다.
또한 상기 제1도에 도시한 MPEG-2 TS-패킷을 DVB-스크램블링하기 위하여 본 발명은 TS-역다중화회로(10)와, 선입선출회로(20), 그리고 고속프로세서(30)와, 제어타이밍 발생회로(40)와 DVB-스크램블러 ASIC(50) 및 TS-재다중화회로(60)와 클럭발생회로(70)와, 외부TAM 인터페이스회로(80)와, 외부 MAC 인터페이스회로(90)로 구성이 된다.
다음 표 1은 본 발명에 의한 DVB-스크램블링되는 MPEG-2 TS-Packet의 구성을 나타낸다.
[표 1] MPEG-2 TS-Packet의 구성
제2도는 상기의 목적을 달성하기 위한 DVB 스크램블링 장치의 구조를 설명한 것이며, 제3도는 DVB-스크램블링 장치의 전체적인 동작타이밍을 나타낸 것이다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
먼저 POWER-UP RESET 후, 외부의 MPEG-2 다중화장치(MUX)에 의해 제공되는 패킷의 첫 번째 동기화신호(MUX_SYNC)에 의해 제어타이밍 발생회로(40)의 구동이 시작된다.
상기 제어타이밍 발생회로(40)는 제4도와, 제5도와, 제6도와 같은 TS-역다중화제어신호와, 특정용도용 집적회로(ASIC) 제어신호와, TS-재다중호와 제어신호와, 선입선출(FIFO) 제어신호(읽기/쓰기 클럭)들을 순차적이고 반복적으로 각각제공한다.
상기 MPEG-2 다중화장치의 등기화신호(MUX_SYNC)와 MUX_CLK에 등기되어 입력되는 MPEG-2 트랜스포트신호(MUX_DATA)를 TS-역다중화회로(10)에 의해 상기 제1도에 나타낸 4-바이트의 헤더와 184-바이트의 페이로드데이타로 역다중화하여 헤더데이타는 직렬스트림(H_DATA)으로, 페이로드데이타는 16-비트 단위(P_DATA[16])로 직/병렬 변환하여 선입선출회로(20)에 각각 출력한다.
128-비트의 0값을 갖는 더비데이타는 재다중화를 위하여 저장하지 않고 TS-재다중화회로(60)에서 값을 발생하여 삽입한다.
그리고 역다중화된 헤더데이타중에 도 2에 나타낸 13-비트 프로그램 식별자(Program_Identifier)와 2-비트 적응영역제어(Adaption_field_Control)데이타(PID/AFC[15])를 검출하여 패킷주기로 고속프로세서(30)에 인터럽트신호(INTI)에 동기시켜 전달한다.
또한 고속프로세서(30)는 TS-역다중화회로(10)에서 입력된 2-비트의 적응 영역제어 데이터가 1이 아니면 (0 또는 10 또는 11) 스크램블링 OFF 결정을 하고 TSC 데이타를 0을 출력하며, 적응영역제어(AFC)데이타가 1이면 외부의 송신접근제어(Transmitter Access Manager, TAM)로부터 15초 간격으로 외부송신접근제어 인터페이스(80)를 통해 제공되는 최대 20개의 스크램블링 되어야 될 패킷의 13-비트 프로그램 식별자와 제어워드(Control_Word, CW)의 짝/홀수(EVEN/ODD) 정보 1비트와 64-비트 제어워드를 수신하여, TS-역다중화회로(10)에 의해서 검출된 패킷의 13-비트 단위의 PID를 비교하여 동일한 프로그램 식별자값이 존재하면 스크램블링 ON을 결정하고 해당되는 64-비트의 제어워드를 8-비트 단위(CWD[8])로 선입선출회로(20)에 제4도에 나타낸 타이밍에 맞춰 출력한다.
상기와 더불어 스크램블링이 ON이 결정되면, TS-재다중화회로(60)에 의해 삽입되는 헤더데이타의 2-비트 트랜스포트-스크램블링-제어(Transport_Scrambling_Control, TSC)데이타와 TS-재다중화회로(60)에서 재다중화될 페이로드데이타(스크림블링된 데이터(SCR_DAT[16]) 또는 처리 지연시간(3-패킷시간)동안 지연된 스크램블링 되지 않은 데이터(3D_PD[16])를 선택하기 위한 스트램블링 밸리드신호(SCRD_VALID)를 TS-재다중화회로(60)에 제공한다.
또한 고속프로세서(30)에 위해 제공되는 트랜스포트-스크램블링-제어데이타(TSC[2])는 제어워드의 짝/홀수(EVEN/ODD) 정보에 위해 결정되며 짝수(Even)이면 10이 출력되고 홀수(Odd)이면11이 제공된다.
그리고 DVB-스크램블러 특정용도용 집적회로(ASIC)(50)은 8-비트 단위의 64비트의 CW(CW[8])와 16-비트 단위의 1,472 비트의 페이로드 데이터(1D_PD[16])를 선입선출회로(20)로부터 제6도와 같이 입력받아 한 패킷시간 이내에 DVB-스크램블링을 수행하여 TS-재다중화회로(60)로 제7도의 특정용도용 집적회로데이타 읽기 클럭(SCRD_RCK)에 의해 스크램블링된 페이로드데이타를 제공한다.
또한 TS-재다중화회로(60)는 상기 선입선출회로(20)에 저장되어 있는 4-바이트의 헤더와 스크램블링 밸리드신호(SCRD_VALID)에 의해 선택된 페이로드데이타와 상기 고속프로세서(30)가 제공하는 2-비트의 트랜스포트-스크램블링-제어(TSC)데이타와 128-비트의 0비트로 구성된 더미데이타를 상기 제1도의 MPEG-2 트란스포트-스트림의 TS-패킷으로 재다중화하여 패킷의 동기신호인 SSM_SYNC신호와 동기클럭인 SSM_CLK에 동기를 맞추어 외부의 변조기로 최대 37.275Mbps 속도로 출력한다.
상기 선입선출 회로(20)는 상기 제3도의 전체적인 동작차이밍도에 나타낸 바와같이 페이로드데이타를 역다중화하고 스크램블링하기 위해 요구되는 3-패킷시간동안 직렬 헤더데이타와 16-비트 단위의 페이로드데이타를 지연시키기 위한 2개의 선입선출 회로(헤더FIFO와 3D-페이로드[16] FIFO)와 스크램블러 특정용도용 집적회로(50)에 역다중화된 페이로드데이타를 16-비트단위로 입력시키기 위해 한 패킷시간동안 지연시켜 출력하는 선입선출 회로(1D-페이로드[16] FIFO)와 8-비트 단위로 고속프로세서(30)으로부터 출력된 64-비트의 제어워드를 한 패킷시간동안 지연시켜 DVB-스크램블러 특정용도용 집적회로(ASIC)(50)로 출력하는 선입선출 회로(CW[8] FIFO)를 합쳐 총 4개의 선입선출 회로로 구성이 된다.
반면 스크램블링 차단시에도 일정한 처리지연시간을 갖도록 하기 위해 헤더데이타와 페이로드데이타를 3-패킷시간동안 지연시켜서 재다중화한다. 즉, 순차적이고 연속적으로 TS-패킷을 재다중화하여 출력하기 위하여 패킷의 스크램블링 유/무에 관계없이 역다중화된 페이로드데이타와 헤더데이타는 상기 선입선출회로(20)에서 각각 3-패킷시간동안 항상 지연되었다가 TS-재다중화회로(60)로 출력된다.
클럭발생회로(70)는 외부의 변조기에서 제공되는 EXT_CLK를 받아서 위부의 MPEG-2 다중화장치(MUX)의 클럭(BUF_CLK)으로 제공된다.
DVB-스크램블링장치의 내부클럭은 외부의 MPEG-2 다중화장치(MUX)에서 제공되는 입력 스크림의 동기클럭(MUX_CLK)를 사용하고 TS-재다중화회로(60)의 출력스트림 동기클럭으(SSM_CLK)로도 사용된다.
그리고 외부 송신접근 관리자(TAM) 인터페이스회로(80)는 외부의 송신접근 관리자와 스크램블링 해야 될 패킷의 프로그램 식별자와 제어워드데이타(TAM_DATA)를 수신하기 위한 RS232 시리얼통신 제어기(Intel 8274 chip)로 구성이 되고 고속프로세서(30)와의 데이터교환은 인터럽트(INT2)에 의해 처리된다.
외부송신접근 관리자(TAM) 인터페이스의 데이터 전송속도는 19.2kbps이며 통신제어기칩의 시스템클럭은 4MHz 데이터이다.
또한 외부모니터 및 제어기(Monitor and Control, MAC) 인터페이스회로(90)는 DVB-스크램블링 장치의 상태정보(MAC_DATA)를 외부의 모니터 및 제어기로 송신하기 위한 RS232 시리얼 통신 제어기(Intel 8274 chip)로 구성이 되고 고속프로세서(30)와의 데이터교환을 인터럽트(INT3)에 의해 처리된다.
외부 모니터 및 제어기(MAC) 인터페이스의 데이터 전송속도는 9.6kbps이며 통신제어기칩의 시스템클럭은 4NHz이다.
상기 고속프로세서(30)는 TI사의 디지탈 신호 프로세서(Digital Signal Processor, DSP)로 구성이 되며, 동작은 3개의 인터럽트신호(INT1, INT2, INT3)에 의해 해당되는 인트루프 서비스 루틴(Intrupt Service Routine, ISR)을 수행한다.
인터럽트의 우선순위는 INTI(TS-역다중화회로 인터럽트)와, INT2(외부 TAM 인터페이스 인터럽트)와, INT3(외부 MAC 인터페이스 인터럽트)순이다.
또한, 상기 고속프로세서(30)에서 외부 모니터 및 제어기로 전송되는 DVB-스크램블링장치의 상태정보는 MUX_CLK를 Watch-Dog-Timer (LTC1232)의 입력스크로브로 사용하여 클럭이 인가되지 않으면 신호(SSM_CON)가 발생되어 외부의 MPEG-2 다중화장치와의 접속상태를 알려주는 DVB-스크램블링 치의 입력접속상태정보(SSM_CON)와, RS-232 시리얼통신 제어기칩(Intel 8274 chip)에서 제공되는 외부 TAM인터페이스 링크에러정보(TAMlink_Err)와, 외부 모니터 및 제어기 인터페이스 링크에러정보(MAClink_Err)를 포함한 3-가지 정보이다.
상기 고속프로세서(30)의 시스켐클럭은 33.3MHz이다.
DVB-스크램블러 특정용도용 집적회로(50)는 ETSI의 DVB 공통 스크램블링 알고리즘(Common Scrambling Algorithm)규격에 위해 주문제작된 128-pin MQFP 형태의 DVB-스크램블러 전용칩이며 입력되는 64-비트의 제어워드[8]데이타와 1,472-비트의 페이로드데이타(3D_PDAT[16])의 입력속도는 25MHz이고 시스템클럭은 50MHx이다.
본 발명은 상기와 같이 구성이 되고 동작되어 다음과 같은 특유의 효과를 갖는다.
첫째, 외부의 MPEG-2 다중화장치(MUX)의 스크램블러 인터페이스 유/무 및 특정규격과 관계없이 MPEG-2 다중화장치(MUX)의 외부에서 독립적으로 최대 37.275Mbps의 MPEG-2 트랜스포트-스트림을 TS-Packet단위로 DVB-스크램블링 하는 기능을 제공한다.
둘째, 외부의 MPEG-2 다중화장치(MUX)의 출력신호인 최대 37.275Mbps MPEG-2 트랜스포트-스트림을 입력받아 204-byte의 TS-패킷단위로 4-byte의 헤더와 184-byte의 페이로드데이타와 16-byte의 더미데이타로 역다중화하고, 페이로드데이타를 16-비트 단위로 직/병렬 변환하는 기능과 헤더데이타의 13-비트 PID와 2-비트의 AFC데이타를 검출하는 기능을 제공한다.
셋째, DVB-스크램블러 특정용도용 집적회로(ASIC)(50)의 처리지연기산동안 32-비트의 헤더데이타와 92개의 16-비트 페이로드데이타(1,472-비트)를 스크램블링 유/무에 관계없이 일정하게 3-패킷시간 동안 지연시켰다가, 순차적이고 연속적으로 재다중화하여 출력시키기 위하여 선입선출(FIFO)회로를 이용한 데이터 임시저장하였다가 출력하는 기능과 16-비트 단위로 DVB-스크램블러 특정용도용 집적회로(50)에 페이로드 데이터를 입력하기 위한 92개의 16-비트 페이이로드데이타를 1-패킷시간동안 임시저정하였다가 출력하는 선입선출기능과 8개의 8-비트 제어워드 데이터를 1-패킷시간 동안 저장하였다가 출력하는 선입선출기능을 제공한다.
넷째, 역다중화회로(10)에서 검출된 13-비트 프로그램 식별자(PID)와 외부의 송신접근 관리자(TAM)에서 제공된 최대 20개의 프로그램 식별자(PID) 데이타를 해당 패킷시간내에 비교/검색하여 스크램블링 유/무를 판단하고, 해당되는 제어워드(CW)를 상기 DVB-스크램블러 특정용도용 집적회로(50)를 제공하고, 스크램블링 밸리드신호(SCRD_VALID)와 2-비트의 트랜스포트-스크램블링-제어(TSC)데이타를 TS-재다중화회로(60)로 출력하는 기능을 제공한다.
다섯째, 8-바이트의 제어워드(CW)데이타와 184-바이트의 페이로드데이타를 패킷단위로 입력받아 ETSI의 DVB-스크램블링 알고리즘에 의하여 스크램블링하는 기능을 제공한다.
여섯째, 4-바이트의 헤더와 184-바이트의 스크램블링된 또는 스크램블링되지 않은 페이로드데이타와 스크램블러 ON신호(SCRD_VALID)와 스크램블링 ON시, 제어워드의 짝/홀수(EVEN/ODD) 상태를 알려주는 2-비트의 트랜스포트-스크램블링-제어(TSC)데이타를 입력받아 최대 37.275Mbps 속도로 MPEG-2 트랜스포트-스트림으로 재다중화하여 출력하는 기능을 제공한다.
본 발명의 목적은 MPEG-2 다중화장치(MUC)가 제공하는 특정한 스크램블러 인터페이스 규격과 관계없이, 또는 스크램블러 인터페이스가 제공되지 않는 MPEG-2 다중화장치(MUX)와도 연계하여 사용할 수 있도록, MPEG-2 다중화장치(MUX)가 제공하는 최대 37.275Mbps의 MPEG-2 트랜스포트-스트림(Transport-Stream)을 TS-패킷단위로 역다중화하여 해당되는 패킷을 ETSI의 DVB-Cammon scrambling 규격에 의해 DVB-스크램블링하여 MPEG-2 트랜스포트-스트림으로 재다중화하여 출력시키는 장치를 구현하는 것이다.

Claims (1)

  1. 외부의 MPEG-2 다중화장치(MUX)에서 출력되는 최대 MPEG-2 트랜스포트-스트림을 입력받아 TS-패킷단위로 헤더와 페이로드데이타와 더미데이타로 역다중화하고, 상기 페이로드데이타를 16-비트 단위로 직/병렬 변환하여 출력하는 기능과 헤더데이타중의 소정 비트의 프로그램 식별자(PID)와 적응영역제어(AFC)데이타를 검출하는 TS-역다중화회로(10)와, DVB-스크램블러 특정용도용 집적회로(ASIC)(50)의 처리지연시간동안 임의 비트의 헤더데이타와 페이로드데이타를 스크램블링 유/무에 관계없이 일정하게 3-패킷시간 동안 지연시켰다가 순차적이고 연속적으로 재다중화하여 출력시키기 위하여 선입선출(FIFO) 회로를 이용한 데이터로 임시저장하였다가 출력하는 기능과 소종 비트 단위로 DVB-스크램블러 특정용도용 집적회로(50)에 페이로드 데이터를 입력하기 위한 소정의 페이로드데이타를 한 패킷시간동안 임시저장하였다가 출력하는 기능과 소수의 일정 비트의 제어워드(CW) 데이터를 1-패킷시간동안 저장하였다가 출력하는 선입선출회로(20)와, 역다중화장치에서 검출된 소수 비트의 프로그램 식별자와 외부의 송신접근제어(TAM)에서 제공된 최대 소수개의 프로그램 식별자 데이타를 해당 패킷시간내에 비교/검색하여 스크램블링 유/무를 판단하여 해당되는 제어워드를 DVB-스크램블러 특정용도용 집적회로(50)에 제공하는 고속프로세서(30)와, 상기 TS-역다중화회로 제어신호와, 선입선출 회로 제어신호와, DVB-스크램블러 특정용도용 집적회로(50) 제어신호와, TS-재다중화회로 제어신호들을 외부에서 입력되는 MPEG-2 트랜스포트-스트림을 역다중화하여 DVB-스크램블링하고 재다중화하여 출력하기 위하여 순차적이고 반복적인 제어타이밍을 제공하는 제어타이밍 발생회로(40)와, TS-패킷단위로 소정 바이트의 제어워드 데이터와 소정 바이트의 페이로드데이타를 입력받아 ETSI, DVB-스크램블링 알고리즘에 의해 하나의 TS-패킷시간 이내에 스크램블링하여 스크램블링된 페이로드데이타를 제공하는 DVB-스크램블러 특정용도용 집적회로와, 소정 바이트의 헤더와 스크램블링된 또는 스크램블링되지 않은 페이로드데이타와 스크램블러 ON신호와 스크램블링 ON시 제어워드의 짝/홀수(EVEN/ODD) 상태를 알려주는 트랜스포트-스크램블링-제어(TSC) 데이타를 입력받아 최대 속도로 MPEG-2 트랜스포트-스트림으로 재다중화하는 TS-재다중화회로(60)와, 외부의 송신접근제어(TAM)로부터 스크램블링 해야 될 패킷의 프로그램 식별자와 제어워드 데이터를 수신하기 위한 RS-232시리얼통신 인터페이스회로(70)와, 외부의 모니터 및 제어기(MAC)로 DVB-스크램블링 장치의 상태정보를 송신하기 위한 RS-232 시리얼통신 인터페이스회로(80)와, 상기 TS-역다중화회로(10)와 선입선출회로(20)와 DVB-스크램블러 특정용도용 집적회로(50)와 TS-재다중화회로(60)와 외부송신접근 관리자(TAM) 인터페이스회로(80)와 외부모니터 및 제어기 인터페이스회로(90)에 필요한 소정의 클럭을 제공하는 클럭발생회로(70)를 포함하는 것을 특징으로 하는 MPEG-2 트랜스포트-스트림의 DVB-그크램블링 장치.
KR1019960055695A 1996-11-20 1996-11-20 Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치 KR100216538B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055695A KR100216538B1 (ko) 1996-11-20 1996-11-20 Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055695A KR100216538B1 (ko) 1996-11-20 1996-11-20 Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치

Publications (2)

Publication Number Publication Date
KR19980037013A KR19980037013A (ko) 1998-08-05
KR100216538B1 true KR100216538B1 (ko) 1999-08-16

Family

ID=19482672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055695A KR100216538B1 (ko) 1996-11-20 1996-11-20 Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치

Country Status (1)

Country Link
KR (1) KR100216538B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480383B2 (en) 2003-12-23 2009-01-20 Electronics And Telecommunications Research Institute Apparatus and method for scrambling high-rate data

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100776677B1 (ko) * 2005-11-30 2007-11-19 한국전자통신연구원 지상파 ｄｍｂ 서비스용 제한수신 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7480383B2 (en) 2003-12-23 2009-01-20 Electronics And Telecommunications Research Institute Apparatus and method for scrambling high-rate data

Also Published As

Publication number Publication date
KR19980037013A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US6188703B1 (en) Multiplexer for multiple media streams
KR0137701B1 (ko) 엠피이지-2(mpeg-2) 시스템의 피이에스(pes) 패킷화 장치
RU2184392C2 (ru) Интеллектуальная карта на основе системы управления доступом с усовершенствованной защитой
EP0703713B1 (en) Packet receiving device
JP4240545B2 (ja) デジタルデータフォーマット変換及びビットストリーム生成のためのシステム
KR100233244B1 (ko) 다수의 스트림을 수용하는 운송스트림 다중화 장치
US6434146B1 (en) Use of sequencing information in a local header that allows proper synchronization of packets to subsidiary interfaces within the post-processing environment of an mpeg-2 packet demultiplexing architecture
US20050044175A1 (en) Transport processor
KR100706619B1 (ko) Ｔｃ 계층에서의 다중화를 이용한 통신 및 방송 데이터송/수신 장치
KR19980042154A (ko) 1394 직렬 데이터 버스를 통해 에이티엠 셀을 전송하는 방법 및 장치
EP1417793A1 (en) Multi-media jitter removal in an asynchronous digital home network
US6577813B1 (en) Transmitting system and transmitting apparatus
KR0175570B1 (ko) Atm망의 정합을 위한 mpeg-2 ts 다중화장치
AU8837998A (en) Simplified data link
US8032910B2 (en) System for receiving transport streams
KR20020076315A (ko) 적어도 두 개의 전송 스트림과 대응하는 디지털 스트림에대한 디멀티플렉싱 디바이스 및 프로세스
US7039071B2 (en) Method and device for triggering an uplink transmission at a correct time instant
KR100216538B1 (ko) Mpeg-2 트랜스포트-스트림의 dvb-스크램블링 장치
KR100457508B1 (ko) 타임 스탬프 옵셋 설정 장치 및 그 방법
KR100430525B1 (ko) 디지털 케이블 방송 시스템에서의 전송 스트림 처리장치와방법 및 그것을 위한 지연제어장치
Lee et al. Implementation of MPEG-2 TS remultiplexer and data transport unit for HDTV satellite broadcasting
US5825778A (en) VSB modulator input interfrace using simple standard
EP0806874B1 (en) Timing error recovery in isochronous packetized data transmission
KR100375830B1 (ko) 피씨알 지터 제거장치 및 방법
JPH09205426A (ja) 伝送速度調整装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150427

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee