JPH10256280A - Semiconductor chip attaching device and manufacture of semiconductor device - Google Patents

Semiconductor chip attaching device and manufacture of semiconductor device

Info

Publication number
JPH10256280A
JPH10256280A JP5573697A JP5573697A JPH10256280A JP H10256280 A JPH10256280 A JP H10256280A JP 5573697 A JP5573697 A JP 5573697A JP 5573697 A JP5573697 A JP 5573697A JP H10256280 A JPH10256280 A JP H10256280A
Authority
JP
Japan
Prior art keywords
stage
chip
wafer
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5573697A
Other languages
Japanese (ja)
Other versions
JP2850896B2 (en
Inventor
Kyoichi Ino
享一 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5573697A priority Critical patent/JP2850896B2/en
Publication of JPH10256280A publication Critical patent/JPH10256280A/en
Application granted granted Critical
Publication of JP2850896B2 publication Critical patent/JP2850896B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve productivity of LOC-structured semiconductor devices. SOLUTION: A chip thrust hole 14 is formed at the bottom of a wafer fixing tool 13. A stage 11 thrusts up a chip 4 formed on the wafer fixing tool 13, via the chip thrust hole 14. The chip 4 thrusted by the stage 11 and a lead frame 7 are press-bonded to each other by a press-bonding head 9 and the heated stage 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体チップ接着装
置及び半導体装置の製造方法に関し、特にLOC構造を
有する半導体装置に用いられる半導体チップをリードフ
レームに接着させる半導体チップ接着装置及び半導体装
置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip bonding apparatus and a method for manufacturing a semiconductor device, and more particularly to a semiconductor chip bonding apparatus for bonding a semiconductor chip used in a semiconductor device having a LOC structure to a lead frame and a method for manufacturing the semiconductor device. About.

【0002】[0002]

【従来の技術】LOC構造を有する半導体装置(以下、
単にLOCと言う。)は、リードフレームと半導体チッ
プとが接着された構造となっている。従来、このリード
フレームと半導体チップとの接着は、リードフレームに
あらかじめ接着テープを付着させ、半導体チップを熱
し、その後この接着テープが付着されたリードフレーム
と半導体チップの表面とを熱圧着して接着するマウント
方法が用いられている。
2. Description of the Related Art A semiconductor device having a LOC structure (hereinafter, referred to as a LOC structure)
Simply called LOC. 3) has a structure in which a lead frame and a semiconductor chip are bonded. Conventionally, this lead frame is bonded to the semiconductor chip by attaching an adhesive tape to the lead frame in advance, heating the semiconductor chip, and then bonding the lead frame with the adhesive tape to the surface of the semiconductor chip by thermocompression bonding. Mounting method is used.

【0003】図3に、従来のLOCの製造工程を示す。
この図はLOCのダイシング工程からマウント工程まで
を示している。まず、(a)は、リング2に張られたシ
ート3上にウエハ1を張り付ける工程を示す。(b)
は、シート3上に張り付けられたウエハ1をダイシング
装置により分割してチップ4にする工程を示す。
FIG. 3 shows a conventional LOC manufacturing process.
This figure shows the LOC dicing process to the mounting process. First, (a) shows a step of attaching the wafer 1 on the sheet 3 attached to the ring 2. (B)
Shows a process in which the wafer 1 stuck on the sheet 3 is divided into chips 4 by a dicing device.

【0004】(c)は、ダイシング工程終了後リング2
を図示しないマウント装置にセットし、その後コレット
5によりチップ4をピックアップする工程を示す。そし
て、(d)及び(e)は、マウント装置によりチップ4
をリードフレーム7に接着する工程を示す。まず(d)
に示されるように、コレット5によりピックアップされ
たチップ4を、表面が通常150〜350℃の範囲内の
温度に加熱されたステージ6上に移動させ、カメラ10
でその位置の認識を行い、ステージ6上におけるチップ
4の位置を補正する。次に(e)に示されるように、ス
テージ6をリードフレーム7の下に移動させ圧着ヘッド
9の下降とステージ6の上昇によりチップ4をリードフ
レーム7に熱圧着させる。これらの工程により、LOC
においてチップ4がリードフレーム7に接着される。
[0004] (c) shows the ring 2 after completion of the dicing step.
Is set in a mounting device (not shown), and then the chip 4 is picked up by the collet 5. (D) and (e) show the chip 4 by the mounting device.
To the lead frame 7. First (d)
The chip 4 picked up by the collet 5 is moved onto a stage 6 whose surface is usually heated to a temperature in the range of 150 to 350 ° C. as shown in FIG.
Then, the position is recognized, and the position of the chip 4 on the stage 6 is corrected. Next, as shown in (e), the stage 6 is moved below the lead frame 7 and the chip 4 is thermocompression-bonded to the lead frame 7 by lowering the pressure bonding head 9 and raising the stage 6. By these steps, LOC
Then, the chip 4 is bonded to the lead frame 7.

【0005】また図4に、実開昭62−21535号公
報に開示された「ブレークエキスパンド装置」を示す。
この考案は、ハーフカットされたウエハをブレーキング
しながらマウントするものである。図4の(a)は、ハ
ーフカットされたウエハをシート3に張り付けマウント
装置にセットした後、突き上げステージ6によりチップ
4を突き上げた状態を示す図である。図4の(b)は突
き上げる前のウエハの状態である。突き上げる前は、そ
れぞれのチップは完全に分離されてはいないが、突き上
げステージ6により突き上げられたチップ4は周辺のチ
ップと切り離されコレット5によりピックアップされ
る。
FIG. 4 shows a "break-expanding device" disclosed in Japanese Utility Model Laid-Open No. 21535/1987.
This invention mounts a half-cut wafer while breaking it. FIG. 4A is a diagram showing a state in which the chip 4 is pushed up by the push-up stage 6 after setting the half-cut wafer on the sheet 3 and setting the mount device. FIG. 4B shows a state of the wafer before pushing up. Before pushing up, each chip is not completely separated, but the chip 4 pushed up by the pushing up stage 6 is separated from peripheral chips and picked up by the collet 5.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述の
ような従来のLOCのマウント方法のマウント時間は、
一般的な構造の半導体装置においては約1.0秒である
のに対し、LOCにおいてチップとリードフレームとを
接着するのに必要な時間は、LOCパッケージの構造
上、チップ表面をリードフレームに接着させるためにチ
ップを一旦ステージ上に移動させ、位置修正をした後で
ステージをリードフレーム下に移動させる方法をとって
いるため、圧着時間1.0秒を含めて約3.5秒以上と
なり長時間を必要とする。従って、その生産性の低下が
避けられないという問題点を有している。
However, the mounting time of the above-described conventional LOC mounting method is as follows.
While the time required for bonding the chip and the lead frame in the LOC is about 1.0 second in a semiconductor device having a general structure, the chip surface is bonded to the lead frame due to the structure of the LOC package. Since the chip is moved to the stage once, the position is corrected, and then the stage is moved under the lead frame, it takes about 3.5 seconds or more including the crimping time of 1.0 second. Needs time. Therefore, there is a problem that a decrease in productivity is inevitable.

【0007】実開昭62−21535号公報に開示され
た「ブレークエキスパンド装置」においては、シート3
上に形成されたハーフカットされたウエハを突き上げ用
のステージ6により突き上げ、さらにこの突き上げるこ
とにより分離されたチップ4をコレット5によりピック
アップするものであるが、このピックアップされたチッ
プ4にリードフレームを接着させるためには、さらにこ
のピックアップされたチップをステージ上に載置する等
の工程が必要である。従って、製造時間の短縮をするこ
とはできず、LOCの生産性の向上を図ることができな
い。
[0007] In the "break expander" disclosed in Japanese Utility Model Laid-Open Publication No. 62-21535, the seat 3
The half-cut wafer formed above is pushed up by a push-up stage 6, and the chips 4 separated by the push-up are picked up by a collet 5. A lead frame is attached to the picked-up chips 4. In order to bond the chips, a step of mounting the picked-up chips on a stage is required. Therefore, the manufacturing time cannot be reduced, and the productivity of LOC cannot be improved.

【0008】本発明は上記事情に鑑みなされたもので、
LOCの生産性を向上させることのできる半導体チップ
接着装置及び半導体装置の製造方法を提供することを目
的とする。
[0008] The present invention has been made in view of the above circumstances,
It is an object of the present invention to provide a semiconductor chip bonding apparatus and a method for manufacturing a semiconductor device, which can improve LOC productivity.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明は、
底部に開口部を有するウエハ固定用治具と、前記開口部
を介して、前記ウエハ固定用治具上に形成された半導体
チップを突き上げるステージと、前記ステージにより突
き上げられた半導体チップとリードフレームとを圧着さ
せる圧着手段とを有することを特徴とする。
According to the first aspect of the present invention,
A wafer fixing jig having an opening at the bottom, a stage for pushing up a semiconductor chip formed on the wafer fixing jig through the opening, a semiconductor chip and a lead frame pushed up by the stage; And crimping means for crimping.

【0010】従って、この発明によれば、ウエハ固定用
治具上に固定されたウエハにより形成された半導体チッ
プを、ウエハ固定用治具の底部に設けられた開口部を介
してステージにより突き上げ、さらにこの突き上げた状
態でステージ上のチップとリードフレームとを接着する
ことにより、半導体チップをピックアップしてステージ
上に移動させる手間が省け、製造時間の短縮を図ること
ができ、従って半導体装置の生産性を向上させることが
できる。
Therefore, according to the present invention, the semiconductor chip formed by the wafer fixed on the wafer fixing jig is pushed up by the stage through the opening provided at the bottom of the wafer fixing jig. Further, by bonding the chip on the stage and the lead frame in this pushed-up state, it is possible to eliminate the trouble of picking up the semiconductor chip and moving it on the stage, thereby shortening the manufacturing time. Performance can be improved.

【0011】請求項2記載の発明は、請求項1記載の発
明において、前記ステージは、該ステージを加熱するた
めの加熱手段と、前記半導体チップを真空吸着するため
の真空手段とを有することを特徴とする。
According to a second aspect of the present invention, in the first aspect of the present invention, the stage has heating means for heating the stage and vacuum means for vacuum-sucking the semiconductor chip. Features.

【0012】従って、この発明によれば、請求項1記載
の発明の作用が得られると共に、チップを突き上げるス
テージ自体が加熱されているのでチップを容易に加熱す
ることができ、チップとステージとが真空吸着されてい
るので必要なチップのみを突き上げることができるの
で、さらに半導体装置の生産性を向上させることができ
る。
Therefore, according to the present invention, the effect of the invention described in claim 1 can be obtained, and since the stage itself for pushing up the chip is heated, the chip can be heated easily, and the chip and the stage can be separated. Since only the necessary chips can be pushed up because of the vacuum suction, the productivity of the semiconductor device can be further improved.

【0013】請求項3記載の発明は、請求項1又は2に
記載の発明において、前記半導体チップ接着装置は、前
記ステージで突き上げる半導体チップを認識するための
カメラを有することを特徴とする。
According to a third aspect of the present invention, in the first or second aspect, the semiconductor chip bonding apparatus has a camera for recognizing a semiconductor chip pushed up on the stage.

【0014】従って、この発明によれば、請求項1又は
2に記載の発明の作用が得られると共に、ステージで突
き上げる半導体チップの位置を正確に知ることができ
る。
Therefore, according to the present invention, the operation of the invention described in claim 1 or 2 can be obtained, and the position of the semiconductor chip pushed up on the stage can be accurately known.

【0015】請求項4記載の発明は、請求項1から3の
いずれかに記載の発明において、前記ウエハ固定用治具
上に形成された半導体チップは、該ウエハ固定用治具上
に固定されたウエハがハーフカットされることにより形
成されることを特徴とする。
According to a fourth aspect of the present invention, in the first aspect of the present invention, the semiconductor chip formed on the wafer fixing jig is fixed on the wafer fixing jig. The wafer is formed by half-cutting the wafer.

【0016】従って、この発明によれば、請求項1から
3のいずれかに記載の発明の作用が得られると共に、半
導体チップがウエハ上にハーフカットされていることに
より、ウエハ固定用治具上における半導体チップの位置
ズレを防ぐことができる。
Therefore, according to the present invention, the operation of the invention according to any one of claims 1 to 3 can be obtained, and the semiconductor chip is half-cut on the wafer, so that the jig for fixing the wafer can be provided. In the semiconductor chip can be prevented.

【0017】請求項5記載の発明は、前記底部に開口部
を有するウエハ固定用治具上にウエハを固定する工程
と、前記開口部を介して、前記ウエハ固定用治具上に形
成された半導体チップをステージにより突き上げる工程
と、前記ステージにより突き上げられた半導体チップと
リードフレームとを圧着させる工程とを有することを特
徴とする。
According to a fifth aspect of the present invention, there is provided a method of fixing a wafer on a wafer fixing jig having an opening at the bottom, and forming the wafer on the wafer fixing jig via the opening. A step of pushing up the semiconductor chip by the stage; and a step of crimping the lead frame and the semiconductor chip pushed up by the stage.

【0018】従って、この発明によれば、底部に開口部
を有するウエハ固定用治具上にウエハを固定し、その開
口部を介して、ウエハ固定用治具上に形成された半導体
チップをステージにより突き上げ、ステージにより突き
上げられた半導体チップとリードフレームとを圧着させ
ることにより、半導体チップをピックアップしてステー
ジ上に移動させる手間が省け、製造時間の短縮を図るこ
とができ、従って半導体装置の生産性を向上させること
ができる。
Therefore, according to the present invention, a wafer is fixed on a wafer fixing jig having an opening at the bottom, and a semiconductor chip formed on the wafer fixing jig is placed on the stage through the opening. By pressing the semiconductor chip pushed up by the stage and the lead frame onto the lead frame, it is possible to reduce the time and effort required to pick up the semiconductor chip and move it on the stage, thereby shortening the manufacturing time, and thus the production of semiconductor devices. Performance can be improved.

【0019】請求項6記載の発明は、請求項5記載の発
明において、前記開口部を介して、前記ウエハ固定用治
具上に形成された半導体チップをステージにより突き上
げる工程は、該ステージを加熱機構により加熱する工程
と、前記半導体チップをステージに真空吸着させる工程
とを有することを特徴とする。
According to a sixth aspect of the present invention, in the invention of the fifth aspect, the step of pushing up the semiconductor chip formed on the wafer fixing jig by the stage through the opening portion includes heating the stage. The method includes a step of heating by a mechanism and a step of vacuum-sucking the semiconductor chip to a stage.

【0020】従って、この発明によれば、請求項5記載
の発明の作用が得られると共に、開口部を介して、ウエ
ハ固定用治具上に形成された半導体チップをステージに
より突き上げる工程が、このステージを加熱機構により
加熱する工程と、半導体チップをステージに真空吸着さ
せる工程とを有しているため、チップを容易に加熱する
ことができ、必要なチップのみを選択してステージで突
き上げるので、さらに半導体装置の生産性を向上させる
ことができる。
Therefore, according to the present invention, the operation of the invention described in claim 5 is obtained, and the step of pushing up the semiconductor chip formed on the wafer fixing jig through the opening by the stage is performed in this step. Since it has a step of heating the stage by a heating mechanism and a step of vacuum-sucking the semiconductor chip to the stage, the chip can be easily heated, and only the necessary chip is selected and pushed up on the stage. Further, the productivity of the semiconductor device can be improved.

【0021】請求項7記載の発明は、請求項5又は6に
記載の発明において、前記ウエハ固定用治具上に形成さ
れた半導体チップをステージにより突き上げる工程は、
前記ステージで突き上げる半導体チップをカメラにより
認識する工程を有することを特徴とする。
According to a seventh aspect of the present invention, in the invention of the fifth or sixth aspect, the step of pushing up a semiconductor chip formed on the wafer fixing jig by using a stage comprises:
A step of recognizing a semiconductor chip pushed up by the stage by a camera.

【0022】従って、この発明によれば、請求項6又は
7に記載の発明の作用が得られると共に、ステージで突
き上げる半導体チップの位置を正確に知ることができ
る。
Therefore, according to the present invention, the operation of the invention described in claim 6 or 7 can be obtained, and the position of the semiconductor chip pushed up on the stage can be accurately known.

【0023】請求項8記載の発明は、請求項5から7の
いずれかに記載の発明において、前記底部に開口部を有
するウエハ固定用治具上にウエハを固定する工程は、該
固定されたウエハをハーフカットして半導体チップを形
成する工程を有することを特徴とする。
According to an eighth aspect of the present invention, in the invention according to any one of the fifth to seventh aspects, the step of fixing the wafer on the wafer fixing jig having an opening at the bottom portion comprises the step of fixing the wafer. A step of forming a semiconductor chip by half-cutting a wafer.

【0024】従って、この発明によれば、請求項5から
7のいずれかに記載の発明の作用が得られると共に、半
導体チップがウエハ上にハーフカットされていることに
より、ウエハ固定用治具上における半導体チップの位置
ズレを防ぐことができる。
Therefore, according to the present invention, the operation of the invention according to any one of claims 5 to 7 can be obtained, and the semiconductor chip is half-cut on the wafer, so that the jig for fixing the wafer can be provided. In the semiconductor chip can be prevented.

【0025】[0025]

【発明の実施の形態】次に、図面を参照して本発明に係
る半導体チップ接着装置及び半導体装置の製造方法の一
実施形態を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, an embodiment of a semiconductor chip bonding apparatus and a method of manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.

【0026】図1に、本発明に係る半導体チップ接着装
置の一実施形態の構造を示す。ただし、この図におい
て、図3に示す部材と同様な部材には同様な番号を付
す。この半導体チップ接着装置は、1以上のチップ突き
上げ用穴14を有するウエハ固定用治具13と、チップ
突き上げ用穴14を介してウエハ固定用治具13上のチ
ップ4を突き上げるためのステージ11と、ステージ1
1により突き上げられたチップ4と、接着テープ8が付
着されたリードフレーム7とを圧着するための圧着ヘッ
ド9とを有する。さらに、ピックアップするチップの周
辺のチップを認識し、位置修正をするカメラ10を具備
している。また、ステージ11は図示しない加熱機構に
より加熱されており、真空穴12は、図示しないバキウ
ム穴により、真空に保たれている。
FIG. 1 shows the structure of an embodiment of a semiconductor chip bonding apparatus according to the present invention. However, in this figure, the same members as those shown in FIG. 3 are denoted by the same reference numerals. This semiconductor chip bonding apparatus includes a wafer fixing jig 13 having one or more chip pushing holes 14, a stage 11 for pushing up the chips 4 on the wafer fixing jig 13 through the chip pushing holes 14. , Stage 1
1 has a crimping head 9 for crimping the chip 4 pushed up by 1 and the lead frame 7 to which the adhesive tape 8 is attached. Further, the camera 10 is provided which recognizes a chip around the chip to be picked up and corrects the position. The stage 11 is heated by a heating mechanism (not shown), and the vacuum hole 12 is kept at a vacuum by a bacium hole (not shown).

【0027】この半導体チップ接着装置は、従来技術に
おいて説明したようなリングにシートを張った上にウエ
ハを貼り付けるのではなく、ウエハ固定用治具13上に
固定されたウエハ1をハーフカットし、チップ4を形成
する。そしてこのチップ4の裏面より、チップ突き上げ
用穴14を介してステージ11にてチップ4を突き上げ
る。この際ピックアップするチップ4の回りのチップは
真空穴12が真空に保たれているため真空吸着されてお
り、ピックアップするチップ4のみがウエハ1から切り
離される。そしてこの突き上げられたチップ4を接着テ
ープ8が付着されたリードフレーム7に、ステージ11
と圧着ヘッド9とにより圧着することによりLOCを製
造する。また、ステージ11も加熱されているため、こ
のステージ11により突き上げられたチップ4も加熱さ
れる。従ってステージ11と圧着ヘッド9とによる圧着
は、熱圧着となる。
In this semiconductor chip bonding apparatus, a wafer 1 fixed on a wafer fixing jig 13 is cut in half instead of sticking a wafer on a ring as described in the prior art and pasting the wafer. Then, a chip 4 is formed. Then, the chip 4 is pushed up from the back surface of the chip 4 by the stage 11 through the chip pushing-up hole 14. At this time, the chips around the chip 4 to be picked up are vacuum-adsorbed because the vacuum hole 12 is kept in vacuum, and only the chip 4 to be picked up is separated from the wafer 1. Then, the protruded chip 4 is attached to the lead frame 7 to which the adhesive tape 8 is attached, by the stage 11.
The LOC is manufactured by pressure bonding with the pressure bonding head 9. Further, since the stage 11 is also heated, the chip 4 pushed up by the stage 11 is also heated. Therefore, pressure bonding by the stage 11 and the pressure bonding head 9 is thermocompression bonding.

【0028】従って、この半導体チップ接着装置によれ
ば、ウエハ固定用治具13上に形成されたチップ4をス
テージ11により突き上げ、このままリードフレームと
圧着することにより、マウント時間の短縮を図ることが
でき、LOCの生産性を向上することができる。
Therefore, according to the semiconductor chip bonding apparatus, the chip 4 formed on the wafer fixing jig 13 is pushed up by the stage 11 and is pressed against the lead frame as it is, thereby shortening the mounting time. As a result, LOC productivity can be improved.

【0029】次に、本発明に係る半導体装置の製造方法
の一実施形態について図2を参照して説明する。ただし
この図において、上述の図1に示す半導体チップ接着装
置と同様な部材には同様な番号を付す。図2の(a)
は、その底部に複数のチップ突き上げ用の穴14を有し
ているウエハ1を固定するためのウエハ固定用治具13
にウエハ1を固定する工程を示す図である。図2の
(b)は、ウエハ固定用治具13に固定されたウエハ1
をハーフカット状態で分割してチップ4を形成する工程
を示す図である。図2の(c)は、チップ4をウエハ固
定用治具13の底部に形成されたチップ突き上げ用の穴
14を介してステージ11を突き上げ、接着テープ8が
付着されたリードフレーム7とチップ4とを圧着ヘッド
9を用いて圧着させる工程を示す図である。
Next, one embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIG. However, in this figure, the same members as those of the semiconductor chip bonding apparatus shown in FIG. FIG. 2 (a)
Is a wafer fixing jig 13 for fixing the wafer 1 having a plurality of chip push-up holes 14 at the bottom thereof.
FIG. 5 is a view showing a step of fixing the wafer 1 to the substrate. FIG. 2B shows the wafer 1 fixed to the wafer fixing jig 13.
FIG. 3 is a view showing a process of forming a chip 4 by dividing the chip 4 in a half-cut state. FIG. 2C shows that the stage 11 is pushed up through the chip pushing-up hole 14 formed in the bottom of the wafer fixing jig 13, and the chip 4 is attached to the lead frame 7 to which the adhesive tape 8 is attached. FIG. 3 is a view showing a step of pressing the pressure-bonding with a pressure bonding head 9.

【0030】この半導体装置の製造方法についてさらに
詳細に説明する。まず、上述したように図2の(a)は
ウエハ1をウエハ固定用治具13に固定する工程を示
し、(b)はハーフカットした状態でウエハ1をチップ
4に分割する工程を示す。またこのハーフカットの切り
残し量は150μm以下とする。これは、ステージ11
でチップ4を突き上げた際にチップ同士が容易に切り離
されるようにして裏面のチップカケを減少させる必要が
あるためである。従ってウエハ1のウエハ固定用治具1
3への取り付けは、ウエハ割れを防止するためにダイシ
ング前に行った方が好ましい。
The method of manufacturing the semiconductor device will be described in more detail. First, as described above, FIG. 2A shows a step of fixing the wafer 1 to the wafer fixing jig 13, and FIG. 2B shows a step of dividing the wafer 1 into chips 4 in a half-cut state. The uncut amount of this half cut is set to 150 μm or less. This is stage 11
This is because it is necessary to easily separate the chips when the chips 4 are pushed up to reduce chip breakage on the back surface. Therefore, the jig 1 for fixing the wafer 1 to the wafer 1
It is preferable that the mounting to No. 3 is performed before dicing in order to prevent cracking of the wafer.

【0031】(c)は図示しないマウンタ装置でチップ
4をリードフレーム7に接着する工程を示す。ウエハ1
に対してハーフカットを行うことによってチップ4を得
ているため、ウエハ固定用治具13上のチップ4の位置
がずれるというようなことは無く、マウントするチップ
の位置を直接認識する必要も無い。従って、カメラ10
でピックアップするチップの周辺のチップを認識し、位
置の修正する。そしてこの位置の修正の後、次にウエハ
固定用治具13の底部からチップ突き上げ用穴14を介
してステージ11を上昇させる。チップ4とステージ1
1とは真空穴12が真空に保たれているため真空吸着さ
れており、突き上げの際にチップ4は周辺のチップと切
り離される。そして、リードフレーム7に接すると同時
に圧着ヘッド9が接着テープ8を有するリードフレーム
7に対し上面から加圧し、チップ4はリードフレーム7
に接着される。ここでチップ突き上げ用穴14の寸法は
ステージ11が上下できる大きさである。チップ突き上
げ用穴14の側面とステージ11の側面との間隔は約1
mmとし、そしてウエハ1上に形成された全てのチップ
4が突き上げられるように配列されている。
(C) shows a step of bonding the chip 4 to the lead frame 7 by a mounter device (not shown). Wafer 1
Since the chip 4 is obtained by performing a half-cut, the position of the chip 4 on the wafer fixing jig 13 does not shift, and there is no need to directly recognize the position of the chip to be mounted. . Therefore, the camera 10
Recognize the chip around the chip to be picked up by and correct the position. After the correction of the position, the stage 11 is raised from the bottom of the wafer fixing jig 13 through the chip push-up hole 14. Chip 4 and Stage 1
1 is vacuum-adsorbed because the vacuum hole 12 is kept in a vacuum, and the chip 4 is separated from peripheral chips when pushed up. Then, at the same time when the chip 4 comes into contact with the lead frame 7, the pressure bonding head 9 presses the lead frame 7 having the adhesive tape 8 from above, and the chip 4
Adhered to. Here, the size of the chip push-up hole 14 is large enough to move the stage 11 up and down. The distance between the side of the chip push-up hole 14 and the side of the stage 11 is about 1
mm, and all the chips 4 formed on the wafer 1 are arranged so as to be pushed up.

【0032】またステージ11はチップ4を真空吸着す
るための図示しないバキウム穴と熱圧着するための加熱
機構とを備えている。従って、このバキウム穴により真
空穴12が真空となり、ステージ11とチップ4とが真
空吸着され、加熱機構によりステージ11が加熱される
ことにより、ステージ11上のチップ4が加熱され、従
ってリードフレーム7とチップ4との熱圧着を容易に行
うことができる。ステージ11の先端の寸法については
テープ材がはみ出さなければ良いので、テープ材の寸法
より0.5〜1.0mm程度大きい寸法であれば良い。
The stage 11 has a not-shown bacium hole for vacuum-sucking the chip 4 and a heating mechanism for thermocompression bonding. Therefore, the vacuum hole 12 is evacuated by the bacium hole, the stage 11 and the chip 4 are vacuum-sucked, and the stage 4 is heated by the heating mechanism, thereby heating the chip 4 on the stage 11 and thus the lead frame 7. Thermocompression bonding between the chip 4 and the chip 4 can be easily performed. The size of the tip of the stage 11 only needs to be about 0.5 to 1.0 mm larger than the dimension of the tape material since it is sufficient that the tape material does not protrude.

【0033】[0033]

【発明の効果】以上の説明から明らかなように、本発明
によれば、ハーフカットしたウエハをリードフレームの
下に移動させてチップを直接突き上げてマウントするた
め、マウント圧着時間1.0秒の他にチップ認識時間
0.5秒とウエハ移動時間0.5秒となる。従って、マ
ウント時間が従来方法では約3.5秒に対し、約2.0
秒に短縮することが可能となるので、半導体装置の生産
性を向上させることのできる半導体チップ接着装置及び
半導体装置の製造方法を提供することができる。
As is apparent from the above description, according to the present invention, the half-cut wafer is moved under the lead frame and the chips are directly pushed up and mounted. In addition, the chip recognition time is 0.5 seconds and the wafer movement time is 0.5 seconds. Therefore, the mounting time is about 2.0 seconds compared to about 3.5 seconds in the conventional method.
Since the time can be reduced to seconds, it is possible to provide a semiconductor chip bonding apparatus and a method for manufacturing a semiconductor device, which can improve the productivity of the semiconductor device.

【0034】また、ステージを加熱することによりステ
ージにより突き上げるチップを加熱し、ステージとチッ
プとを真空吸着により吸着させ、カメラによりステージ
により突き上げるチップの位置を認識しているので、半
導体装置の生産性をさらに向上させることができる半導
体チップ接着装置及び半導体装置の製造方法を提供する
ことができる。
Further, by heating the stage, the chip pushed up by the stage is heated, the stage and the chip are sucked by vacuum suction, and the position of the chip pushed up by the stage is recognized by the camera. It is possible to provide a semiconductor chip bonding apparatus and a method for manufacturing a semiconductor device, which can further improve the performance.

【0035】さらに、ウエハ固定用治具上に固定された
ウエハをハーフカットすることによりチップを得ている
ため、ウエハ固定用治具上において、チップの位置ズレ
を防止することができるので、半導体装置の生産性をさ
らに向上させることができる半導体チップ接着装置及び
半導体装置の製造方法を提供することができる。
Further, since the chips are obtained by half-cutting the wafer fixed on the wafer fixing jig, the chip can be prevented from being displaced on the wafer fixing jig. A semiconductor chip bonding apparatus and a method for manufacturing a semiconductor device, which can further improve the productivity of the apparatus, can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体チップ接着装置の一実施形
態を示す図である。
FIG. 1 is a view showing one embodiment of a semiconductor chip bonding apparatus according to the present invention.

【図2】本発明に係る半導体装置の製造方法の一実施形
態を示す図である。
FIG. 2 is a diagram showing one embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図3】従来の半導体装置の製造工程を示す図である。FIG. 3 is a view showing a manufacturing process of a conventional semiconductor device.

【図4】従来のチップをピックアップする方法を示す図
である。
FIG. 4 is a diagram showing a conventional method of picking up a chip.

【符号の説明】[Explanation of symbols]

1 ウエハ 2 リング 3 シート 4 チップ 5 コレット 6 ステージ 7 リードフレーム 8 接着テープ 9 圧着ヘッド 10 カメラ 11 ステージ 12 真空穴 13 ウエハ固定用治具 14 チップ突き上げ用穴 Reference Signs List 1 wafer 2 ring 3 sheet 4 chip 5 collet 6 stage 7 lead frame 8 adhesive tape 9 pressure bonding head 10 camera 11 stage 12 vacuum hole 13 wafer fixing jig 14 chip push-up hole

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 底部に開口部を有するウエハ固定用治具
と、 前記開口部を介して、前記ウエハ固定用治具上に形成さ
れた半導体チップを突き上げるステージと、 前記ステージにより突き上げられた半導体チップとリー
ドフレームとを圧着させる圧着手段とを有することを特
徴とする半導体チップ接着装置。
1. A wafer fixing jig having an opening at a bottom portion, a stage for pushing up a semiconductor chip formed on the wafer fixing jig through the opening, and a semiconductor pushed up by the stage. A semiconductor chip bonding apparatus, comprising: a crimping means for crimping a chip and a lead frame.
【請求項2】 前記ステージは、 該ステージを加熱するための加熱手段と、 前記半導体チップを真空吸着するための真空手段とを有
することを特徴とする請求項1記載の半導体チップ接着
装置。
2. The semiconductor chip bonding apparatus according to claim 1, wherein the stage has a heating unit for heating the stage and a vacuum unit for vacuum-sucking the semiconductor chip.
【請求項3】 前記半導体チップ接着装置は、前記ステ
ージで突き上げる半導体チップを認識するためのカメラ
を有することを特徴とする請求項1又は2に記載の半導
体チップ接着装置。
3. The semiconductor chip bonding apparatus according to claim 1, wherein the semiconductor chip bonding apparatus has a camera for recognizing a semiconductor chip pushed up on the stage.
【請求項4】 前記ウエハ固定用治具上に形成された半
導体チップは、該ウエハ固定用治具上に固定されたウエ
ハがハーフカットされることにより形成されることを特
徴とする請求項1から3のいずれかに記載の半導体チッ
プ接着装置。
4. The semiconductor chip formed on the wafer fixing jig is formed by half-cutting a wafer fixed on the wafer fixing jig. 4. The semiconductor chip bonding apparatus according to any one of items 1 to 3, wherein
【請求項5】 前記底部に開口部を有するウエハ固定用
治具上にウエハを固定する工程と、 前記開口部を介して、前記ウエハ固定用治具上に形成さ
れた半導体チップをステージにより突き上げる工程と、 前記ステージにより突き上げられた半導体チップとリー
ドフレームとを圧着させる工程とを有することを特徴と
する半導体装置の製造方法。
5. A step of fixing a wafer on a wafer fixing jig having an opening at the bottom, and pushing up a semiconductor chip formed on the wafer fixing jig by a stage via the opening. A method for manufacturing a semiconductor device, comprising: a step of bonding a semiconductor chip pushed up by the stage and a lead frame to a lead frame.
【請求項6】 前記開口部を介して、前記ウエハ固定用
治具上に形成された半導体チップをステージにより突き
上げる工程は、 該ステージを加熱機構により加熱する工程と、 前記半導体チップをステージに真空吸着させる工程とを
有することを特徴とする請求項5記載の半導体装置の製
造方法。
6. A step of pushing up a semiconductor chip formed on the wafer fixing jig by a stage through the opening, the step of heating the stage by a heating mechanism, and applying a vacuum to the stage by the semiconductor chip. 6. The method for manufacturing a semiconductor device according to claim 5, further comprising the step of adsorbing.
【請求項7】 前記ウエハ固定用治具上に形成された半
導体チップをステージにより突き上げる工程は、 前記ステージで突き上げる半導体チップをカメラにより
認識する工程を有することを特徴とする請求項5又は6
に記載の半導体装置の製造方法。
7. The step of pushing up a semiconductor chip formed on the wafer fixing jig by a stage includes a step of recognizing the semiconductor chip pushed up by the stage by a camera.
13. The method for manufacturing a semiconductor device according to item 5.
【請求項8】 前記底部に開口部を有するウエハ固定用
治具上にウエハを固定する工程は、 該固定されたウエハをハーフカットして半導体チップを
形成する工程を有することを特徴とする請求項5から7
のいずれかに記載の半導体装置の製造方法。
8. The step of fixing a wafer on a wafer fixing jig having an opening at the bottom thereof includes a step of half-cutting the fixed wafer to form semiconductor chips. Items 5 to 7
The method for manufacturing a semiconductor device according to any one of the above.
JP5573697A 1997-03-11 1997-03-11 Semiconductor chip bonding apparatus and semiconductor device manufacturing method Expired - Lifetime JP2850896B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5573697A JP2850896B2 (en) 1997-03-11 1997-03-11 Semiconductor chip bonding apparatus and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5573697A JP2850896B2 (en) 1997-03-11 1997-03-11 Semiconductor chip bonding apparatus and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH10256280A true JPH10256280A (en) 1998-09-25
JP2850896B2 JP2850896B2 (en) 1999-01-27

Family

ID=13007149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5573697A Expired - Lifetime JP2850896B2 (en) 1997-03-11 1997-03-11 Semiconductor chip bonding apparatus and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2850896B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847674A (en) * 2017-03-21 2017-06-13 江苏吉星新材料有限公司 Quick plate releasing device is used in a kind of sapphire wafer processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847674A (en) * 2017-03-21 2017-06-13 江苏吉星新材料有限公司 Quick plate releasing device is used in a kind of sapphire wafer processing
CN106847674B (en) * 2017-03-21 2023-05-26 优然沃克(北京)科技有限公司 Quick stripping device for sapphire wafer processing

Also Published As

Publication number Publication date
JP2850896B2 (en) 1999-01-27

Similar Documents

Publication Publication Date Title
US8153475B1 (en) Back-end processes for substrates re-use
JP2994510B2 (en) Semiconductor device and manufacturing method thereof
JP4266106B2 (en) Adhesive tape peeling device, adhesive tape peeling method, semiconductor chip pickup device, semiconductor chip pickup method, and semiconductor device manufacturing method
US6709543B2 (en) Semiconductor chip pickup device and pickup method
TWI292596B (en) Manufacturing method of semiconductor device
US7563642B2 (en) Manufacturing method of a semiconductor device
JPH0837395A (en) Device and method for supplying semiconductor chip
JP6643197B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JP4664150B2 (en) Semiconductor device manufacturing method and semiconductor manufacturing apparatus
EP0828292A1 (en) Semiconductor device and its manufacture
JP2005322815A (en) Manufacturing apparatus and manufacturing method of semiconductor apparatus
WO2005029574A1 (en) Collet, die bonder, and chip pick-up method
JP2015076410A (en) Bonding method and die bonder
JP2008103390A (en) Manufacturing method of semiconductor device
JPH11297793A (en) Chip thrust-up device and die-bonding device using the same
JPH09181150A (en) Pickup equipment of semiconductor chip and pickup method using the same
JP2003234396A (en) Chip pickup apparatus, manufacturing method of the same, and semiconductor manufacturing apparatus
JP2850896B2 (en) Semiconductor chip bonding apparatus and semiconductor device manufacturing method
JP2005045023A (en) Manufacturing method of semiconductor device and manufacturing device for semiconductor
JP4134774B2 (en) Electronic component supply method
JP2003318205A (en) Method of bonding film-like die bonding material of diced wafer
CN118263168A (en) Chip mounting device and stripping clamp
JP4009505B2 (en) Manufacturing method of semiconductor device
JP3289631B2 (en) Semiconductor device, method of manufacturing the same, and device for manufacturing a semiconductor device
JP2000091403A (en) Die pick-up method, semiconductor manufacturing device using the same, and manufacture of semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981013