JPH10242862A - Ｄ／ａ変換器 - Google Patents

Abstract

(57)【要約】 【課題】 抵抗値のプロセスばらつきによるＳ／Ｎ特性
劣化の低減を図ることにある。 【解決手段】 複数の抵抗が直列接続されるとともに、
アナロググランドレベルを基準として正負の分圧電位を
上記抵抗の直列接続箇所から取り出し可能なタップが形
成された抵抗ラダー部（２４）と、量子化データをデコ
ードするためのデコーダ（３０）と、上記デコーダの出
力信号に基づいて上記抵抗ラダー部のタップ選択を行う
スイッチ（２６）とを含んでＤ／Ａ変換器が構成される
とき、上記量子化データに対する上記アナログ信号の波
形歪みが上記アナロググランドを中心に対称になるよう
に上記抵抗をレイアウトすることで、実使用域での抵抗
のプロセスばらつきに起因するＳ／Ｎ特性劣化の軽減を
図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号を
アナログ信号に変換するＤ／Ａ変換器のＳ／Ｎ特性を向
上を図るための技術に関する。

【０００２】

【従来の技術】Ｄ／Ａ変換器、特に複数の抵抗が直列接
続されるとともに、アナロググランドレベルを基準とし
て正負の分圧電位を上記抵抗の直列接続箇所から取り出
し可能なタップが形成された抵抗ラダー部を備えたＤ／
Ａ変換器においては、入力されたディジタル信号に応じ
て上記抵抗ラダー部のタップ選択が行われることによ
り、入力されたディジタル信号に対応するアナログ信号
を得ることができる。上記抵抗はポリシリコンにより形
成され、通常は半導体チップの空き領域などを利用して
複数の抵抗がレイアウトされることで、抵抗ラダー部が
形成される。

【０００３】尚、Ｄ／Ａ変換器について記載された文献
の例としては、昭和５９年１１月３０日に株式会社オー
ム社から発行された「ＬＳＩハンドブック（第６３０頁
〜）がある。

【０００４】

【発明が解決しようとする課題】入力されたディジタル
信号に応じて上記抵抗ラダー部のタップ選択が行われる
ことにより、入力されたディジタル信号に対応するアナ
ログ信号を得ることができる。しかしながら、抵抗ラダ
ー部を形成する単位抵抗の値にはプロセスばらつきがあ
り、このプロセスばらつきのために、Ｄ／Ａ変換出力が
理想的なアナログ電圧と異なる場合がある。それはＤ／
Ａ変換出力の歪みとされ、Ｓ／Ｎ特性の劣化を招く。

【０００５】一般に抵抗ラダー部を形成するポリシリコ
ン抵抗の形状が大きいほど、抵抗値のばらつきは小さく
なる傾向にあるのが知られている。

【０００６】しかしながら、抵抗ラダー部を形成するポ
リシリコン抵抗の形状が大きいほど、抵抗ラダー部のチ
ップ占有面積が大きくなり、それは半導体チップの大型
化を招く。

【０００７】本発明の目的は、抵抗ラダー部を形成する
抵抗のレイアウトを工夫することにより、半導体チップ
の大型化を招くことなく、抵抗値のプロセスばらつきに
よるＳ／Ｎ特性劣化の低減を図るための技術を提供する
ことにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、複数の抵抗が直列接続されると
ともに、アナロググランドレベルを基準として正負の分
圧電位を上記抵抗の直列接続箇所から取り出し可能なタ
ップが形成された抵抗ラダー部（２４）と、量子化デー
タをデコードするためのデコーダ（３０）と、上記デコ
ーダの出力信号に基づいて上記抵抗ラダー部のタップ選
択を行うスイッチ（２６）と、を含んでＤ／Ａ変換器が
構成されるとき、上記量子化データに対する上記アナロ
グ信号の波形歪みが上記アナロググランドを中心に対称
になるように上記抵抗をレイアウトする。

【００１１】回路設計においては、実際のＤ／Ａ変換動
作において、アナロググランドレベル付近のタップ選択
が最も多く行われるように入力信号レベルの設定や各部
の定数設定が行われるはずであり、このアナロググラン
ドレベル付近の抵抗値のプロセスばらつきが少なけれ
ば、Ｄ／Ａ変換器としては実使用域において高Ｓ／Ｎ特
性となるはずである。そこで、上記量子化データに対す
る上記アナログ信号の波形歪みが上記アナロググランド
を中心に対称になるように上記抵抗をレイアウトするこ
とで、アナロググランドＡＧ付近の複数の抵抗間でのプ
ロセスばらつきを低減し、Ｄ／Ａ変換器の実使用域での
Ｓ／Ｎ特性の向上を達成する。

【００１２】また、非反転入力端子、反転入力端子、及
び出力端子を有するリファレンスアンプ（２５）を含
み、アナログ基準電圧が上記リファレンスアンプの非反
転入力端子に入力され、上記抵抗ラダー部の一端部が上
記リファレンスアンプの出力端子に結合され、上記抵抗
ラダー部の中央部が上記リファレンスアンプの反転入力
端子に結合されてアナロググランドレベルとされると
き、上記抵抗ラダー部のアナロググランドを基準に折り
返されるように上記複数の抵抗をレイアウトすること
で、上記量子化データに対する上記アナログ信号の波形
歪みを上記アナロググランドを中心に対称にすることが
できる。

【００１３】上記量子化データに対する上記アナログ信
号の波形歪みが上記アナロググランドレベルを中心に対
称になるように抵抗がレイアウトされるとき、抵抗のプ
ロセスばらつきに起因するＳ／Ｎ特性劣化が軽減される
ことがシミュレーションにより確認される。

【００１４】尚、ノイズをさらに低下させるため、上記
デコーダの前段にオーバーサンプリング２次ΔΣ型変調
器を配置するとよい。

【００１５】

【発明の実施の形態】図１には本発明にかかるＤ／Ａ変
換器の構成例が示される。

【００１６】図１に示されるＤ／Ａ変換器１００は、Ｄ
／Ａ変換部２０、及びデコーダ３０を含む。

【００１７】Ｄ／Ａ変換部２０は、リファレンスアンプ
２５、抵抗ラダー部２４、スイッチ部２６、バッファア
ンプ２７とを含んで成る。

【００１８】リファレンスアンプ２５は、例えば演算増
幅器であり、非反転入力端子（＋）、反転入力端子
（−）、及び出力端子を有し、非反転入力端子（＋）及
び反転入力端子（−）に入力された信号レベルの差を出
力端子から得ることができる。非反転入力端子（＋）に
はアナログ基準電圧が入力される。

【００１９】抵抗ラダー部２４は、ｒ１〜ｒ６で示され
る６個の抵抗が直列接続され、各抵抗の端子から分圧電
圧の取り出しを可能とするためのタップが設けられてい
る。抵抗ラダー部２４の一端は（抵抗ｒ１の一方の端
子）はリファレンスアンプ２５の出力端子に結合されて
いて、この出力電圧Ｖｒｅｆが入力される。抵抗ラダー
２４の他端（抵抗ｒ１６の一方の端子）はグランドに接
続される。それにより各タップからは、抵抗の分圧比応
じた直流電圧が得られる。抵抗ラダー部２４の中央部
（抵抗ｒ３の箇所）にリファレンスアンプ２５の反転入
力端子が結合されることでフィードバックループが形成
される。非反転入力端子（＋）にアナログ基準電圧が入
力されるため、フィードバックにより反転入力端子
（−）は、上記アナログ基準電圧に等しくなり、いわゆ
るアナロググランド（仮想接地点）ＡＧとされる。反転
入力端子（−）がアナログ基準電圧に等しくされること
により、それに結合された抵抗ラダー部２４の中央部も
アナロググランドＡＧとされる。バッファアンプ２７
は、演算増幅器のボルテージフォロワにより形成され、
上記スイッチ部２６のタップ選択による信号レベルをバ
ッファリングしてアナログ出力信号を形成する。

【００２０】ディジタル信号がデコーダ３０に入力され
ると、それがデコーダ３０でデコードされ、そのデコー
ド結果に基づいてスイッチ部２６によりタップ選択が行
われることで、上記ディジタル信号に対応するアナログ
信号が得られる。

【００２１】ここで、上記抵抗ラダー部２４のレイアウ
トについて説明する。

【００２２】デコーダ３０に入力されるディジタル信号
が経時的に正弦波を描くように変化されるとき、抵抗ラ
ダー部２４を形成する全ての抵抗の値が設計通りであれ
ば、抵抗ラダー部２４のタップ電位は、図２に示される
ように理想的な波形（正弦波）とされる。つまり、各タ
ップからは、アナロググランドレベルＡＧを基準として
正負の分圧電位が得られる。

【００２３】しかしながら、実際には抵抗値のプロセス
ばらつきにより理想的な電圧と異なってしまい、アナロ
グ出力に歪みを生じて、Ｓ／Ｎ特性の劣化を招く。

【００２４】抵抗値のプロセスばらつきによりアナログ
出力に歪みを生ずるのは基本的には回避できない。しか
しながら、図３に示されるように、アナログ信号の波形
歪みが上記アナロググランドＡＧのレベルを中心に正負
対称になるように上記抵抗をレイアウトすることによ
り、Ｓ／Ｎ特性の劣化を軽減することができる。そのよ
な抵抗レイアウトは、具体的には図４に示されるように
行われる。

【００２５】上記抵抗ラダー部２４を形成する複数の抵
抗ｒ１〜ｒ５が、上記抵抗ラダー部２４のアナロググラ
ンドＡＧから折り返されている。ここで、抵抗ｒ１〜ｒ
５は、レイアウト上、それぞれ二つの単位抵抗が直列接
続されたものとされる。つまり、抵抗ｒ１は単位抵抗ｒ
１ａ，ｒ１ｂが直列接続されたものであり、抵抗ｒ２は
単位抵抗ｒ２ａ，ｒ２ｂが直列接続されたものであり、
抵抗ｒ３は単位抵抗ｒ３ａ，ｒ３ｂが直列接続されたも
のであり、抵抗ｒ４は単位抵抗ｒ４ａ，ｒ４ｂが直列接
続されたものであり、抵抗ｒ５は単位抵抗ｒ５ａ，ｒ５
ｂが直列接続されたものである。単位抵抗ｒ３ａ，ｒ３
ｂの直列接続箇所がリファレンスアンプ２５の反転入力
端子に結合されることによりアナロググランドＡＧとさ
れる。

【００２６】プロセス的にいえることは、複数の単位抵
抗が近接配置されるほど、抵抗値のプロセスばらつきが
少なくなる。

【００２７】そこで、図４のようにアナロググランドＡ
Ｇを基準に折り返されるように単位抵抗をレイアウトし
た場合には、近接する単位抵抗同士のプロセスばらつき
が少なくなる。例えば図４に示されるように抵抗列が折
り返された場合には、単位抵抗ｒ３ａとｒ３ｂとは互い
に近接配置されているため、抵抗値のプロセスばらつき
が少ない。同様に、単位抵抗ｒ２ｂとｒ４ａ、ｒ２ａと
ｒ４ｂ、ｒ１ｂとｒ５ａ、ｒ１ａとｒ５ｂは、それぞれ
互いに近接配置されているため、抵抗値のプロセスばら
つきが少ない。さらに、単位抵抗ｒ３ａ，ｒ２ｂや、ｒ
３ｂ，ｒ４ａなども互いに近接配置されるため、プロセ
スばらつきが少ない。換言すれば、上記のようにアナロ
ググランドＡＧを基準に折り返されるように単位抵抗列
がレイアウトされることにより、抵抗ラダー部２４にお
いて、アナロググランドＡＧ付近のプロセスばらつきが
少なくなる。Ｄ／Ａ変換器の回路設計においては、アナ
ロググランドレベルＡＧ付近のタップ選択が最も多く行
われるように入力信号レベルの設定や各部の定数設定が
行われるはずであり、このアナロググランドレベルＡＧ
付近の抵抗値のプロセスばらつきが少なければ、Ｄ／Ａ
変換器としては実使用域において高Ｓ／Ｎ特性となるは
ずである。そこで、図４に示されるようにアナロググラ
ンドＡＧを基準に折り返されるような抵抗レイアウトが
行われることにより、アナロググランドＡＧ付近の複数
の抵抗間ではプロセスばらつきが比較的少なくなり、Ａ
／Ｄ変換の実使用域において高Ｓ／Ｎ特性を得ることが
できる。しかも、そのような高Ｓ／Ｎ特性を得るのに、
単位抵抗の形状を大きくする必要はないから、抵抗ラダ
ー部２４のチップ占有面積が大きくなることもない。

【００２８】また、図４においては、抵抗ｒ１〜ｒ５を
包囲するようにダミー抵抗ｒｄや抵抗ｒ６がレイアウト
されており、そのようにするのは、抵抗ｒ１〜ｒ５の形
成条件を等しくすることによって、抵抗ｒ１〜ｒ５のば
らつきを可能な限り抑えるためである。つまり、抵抗ｒ
１〜ｒ５の周囲に他の機能ブロック等が配置されたりす
ると、レイアウト的に抵抗ｒ１〜ｒ５の形成条件が変っ
てしまい、抵抗ｒ１〜ｒ５のばらつきが不所望に大きく
成ることが考えられるため、ダミー抵抗ｒｄや抵抗ｒ６
を介在させることで、抵抗ｒ１〜ｒ５間の形成条件を互
いに等しくしている。尚、図４において抵抗ｒ６につい
ては、それと対になる抵抗が存在しないため、抵抗ｒ１
〜ｒ５と同等に取り扱う必要はない。

【００２９】図５には本発明にかかるＤ／Ａ変換器の別
の構成例が示される。尚、図５において、図１に示され
るのと同一機能を有するものには、同一符号が付されて
いる。

【００３０】図５に示されるＤ／Ａ変換器２００は、特
に制限されないが、信号帯域を音声帯域ｆｓｗ（０．３
ｋ〜３．４ｋＨｚ）とするとき、この音声帯域ｆｓｗよ
り十分に高いサンプリング周波数ｆｓで、オーバーサン
プリングされたｎビットのディジタルデータをアナログ
信号に変換する２次Δ−Σ型Ｄ／Ａ変換器とされ、２次
Δ−Σ変調器１０、Ｄ／Ａ変換部２０、及びデコーダ３
０を含んで成る。

【００３１】２次Δ−Σ変調器１０は、加算器１１，１
４、１サンプリング遅延回路１２，１３，１６、及び積
分回路１５が結合されて成り、出力信号と入力信号との
差が積分され、この積分出力が最小となるようにフィー
ドバック制御されるようになっており、量子化データの
コード列に含まれる量子化雑音が高い周波数に偏って分
布する性質があることから、ノイズシェイピング型とも
称される。この変調器１０において、次数を増やすこと
により、Ｓ／Ｎ特性をさらに改善することができる。つ
まり、ディジタル積分の次数を１次増やす毎に、ほぼオ
ーバーサンプリング比の２乗に逆比例したノイズノイズ
シェイピング特性（雑音減少）が期待できる。この例で
は２次の雑音整形（すなわち２回のディジタル積分）が
行われる。

【００３２】２次Δ−Σ変調器１０の後段には、その出
力信号をデコードするためのデコーダ３０が配置され
る。このデコード出力はＤ／Ａ変換部２０内に配置され
たスイッチの制御信号とされる。

【００３３】Ｄ／Ａ変換部２０は、リファレンスアンプ
２５、抵抗ラダー部２４、スイッチ部２６、バッファア
ンプ２７とを含んで成る。

【００３４】抵抗ラダー部２４は、ｒ１〜ｒ１６で示さ
れる１６個の抵抗が直列接続され、各抵抗の端子から分
圧電位の取り出しを可能とするためのタップが設けられ
ている。抵抗ラダー部２４の一端は（抵抗ｒ１の一方の
端子）はリファレンスアンプ２５の出力端子に結合さ
れ、他端（抵抗ｒ１６の一方の端子）はグランドに接続
される。抵抗ラダー部２４の中央部（抵抗ｒ８の箇所）
にリファレンスアンプ２５の反転入力端子が結合される
ことでフィードバックが行われる。非反転入力端子
（＋）にアナログ基準電圧が入力されるため、上記フィ
ードバックにより反転入力端子（−）は、上記アナログ
基準電圧に等しくなり、アナロググランド（仮想接地
点）とされる。反転入力端子（−）がアナログ基準電圧
に等しくされることにより、抵抗ラダー部２４の中央部
もアナロググランドとされる。

【００３５】このＤ／Ａ変換器２００のＳ／Ｎ特性を決
定するのは、サンプリング周波数ｆｓ量子化ビット数ｋ
（ｋ≦ｎ）であり、理論的にはサンプリング周波数ｆｓ
量子化ビット数ｋが大きくなるほどＳ／Ｎ特性が向上さ
れることが知られている。Ｓ／Ｎ≧１００［ｄＢ］のＤ
／Ａ変換器を実現するため、ｎ＝１６、ｋ＝４、ｆｓ＝
１．０２ＭＨｚとする。ｋ＝４により抵抗ラダー部２４
を形成する抵抗は１６個必要とされる（ｒ１〜ｒ１
６）。その場合理論的には１１７．８ｄＢのＳ／Ｎ特性
が得られるはずであるが、現実には抵抗値のプロセスば
らつきにより劣化してしまう。

【００３６】図６には図５に示されるＤ／Ａ変換器のシ
ミュレーション結果が示される。

【００３７】図６において、縦軸はＳ／Ｎ［ｄＢ］、横
軸は入力信号レベル［ｄＢｍ０］である。尚、Ｓ／Ｎ特
性は入力信号が０［ｄＢｍ０］の場合を基準としている
ため、Ｓ／Ｎ特性１００［ｄＢ］ラインは、図６におい
て一点破線で示されるようになる。

【００３８】抵抗ｒ１〜ｒ１６について何らレイアウト
上の工夫を行わない場合には、全ての抵抗においてプロ
セスばらつきがあり、その場合にはＳ／Ｎ特性１００
［ｄＢ］ラインを越えることができない。また、アナロ
ググランドＡＧを中心に上下２タップに対応する抵抗値
が非対称にばらついた場合にも、同様にＳ／Ｎ特性１０
０［ｄＢ］ラインを越えることができない。

【００３９】それに対して、アナロググランドＡＧを中
心に上下２タップに対応する抵抗値が対称にばらついた
場合には、つまり、抵抗ｒ１〜ｒ１６が、図４に示され
るようにアナロググランドＡＧを基準に折り返されるよ
うなレイアウトにおいて、アナロググランドＡＧ中心に
上下２タップに対応する抵抗値が対称にばらついた場合
には、Ｓ／Ｎ特性の劣化が少なく、入力信号レベルが−
５０［ｄＢｍ０］前後となる実使用域において、Ｓ／Ｎ
特性１００［ｄＢ］ラインを越えることができる。この
ような特性が得られるのは、次の理由による。

【００４０】回路設計においては、実際のＤ／Ａ変換動
作において、アナロググランドレベルＡＧ付近のタップ
選択が最も多く行われるように入力信号レベルの設定や
各部の定数設定が行われるはずであり、このアナロググ
ランドレベルＡＧ付近の抵抗値のプロセスばらつきが少
なければ、Ｄ／Ａ変換器としては実使用域において高Ｓ
／Ｎ特性となるはずである。故に、図４に示されるよう
にアナロググランドＡＧを基準に折り返されるような抵
抗レイアウトが行われることにより、アナロググランド
ＡＧ付近の複数の抵抗間ではプロセスばらつきが比較的
少なくなり、よって、入力信号レベルが−５０［ｄＢｍ
０］前後となる実使用域において、Ｓ／Ｎ特性１００
［ｄＢ］ラインを越えることができる。

【００４１】換言すれば、抵抗ｒ１〜ｒ１６が相対的に
１％ばらついただけでもＳ／Ｎ特性は１００［ｄＢ］以
下になってしまうのに対して、図４に示されるようにア
ナロググランドＡＧを基準に折り返されるように抵抗ラ
ダー部２４が形成されることにより、近接する単位抵抗
同士のプロセスばらつきが少なくなり、仮に抵抗ｒ１〜
ｒ１６が相対的に１％ばらついているにもかかわらず、
１００［ｄＢ］以上のＳ／Ｎ特性が得られる。

【００４２】図７には上記Ｄ／Ａ変換器１００又は２０
０の適用例としての通信用ＬＳＩが示される。

【００４３】図７に示される通信用ＬＳＩは、特に制限
されないが、音声コーデック部２０１、中間周波数部２
０２、及び高周波部２０３を含み、公知の半導体集積回
路製造技術によって、単結晶シリコン基板のような一つ
の半導体基板に形成される。上記音声コーデック部２０
１は、マイクロフォン（図示せず）から入力された送信
アナログ音声信号を増幅するためのアンプや、このアン
プの出力信号から高域雑音成分を抑制するためのフィル
タを含むアンプ及びプレフィルタ２１１、その出力をデ
ィジタル信号に変換するＡ／Ｄ（アナログ／ディジタ
ル）変換器２１２、Ａ／Ｄ変換器２１２からの出力信号
の帯域圧縮処理や、中間周波数部２０２からの出力信号
の伸長処理を行うためのＤＳＰ２１３、このＤＳＰ２１
３によって伸長された信号をアナログ信号に変換するた
めのＤ／Ａ（ディジタル／アナログ）変換器２１４、そ
の変換出力に含まれる高調波成分を抑圧し、且つその出
力を増幅するためのポストフィルタ２１５を含み、この
ポストフィルタ２１５の出力に基づいてスピーカ（図示
せず）が駆動されるようになっている。特に制限されな
いが、上記アンプ及びプレフィルタ２１１におけるアン
プには、演算増幅器による反転アンプが適用される。

【００４４】上記中間周波数部２０２は、上記ＤＳＰ２
１３から出力される信号に対して無線電送に適した変
調、例えばガウシアン・ミニマム・シフト・キーイング
（ＧＭＳＫ；Ｇａｕｓｓｉａｎ Ｍｉｎｉｍｕｍ Ｓｈ
ｉｆｔ Ｋｅｙｉｎｇ）変調、又はπ／４シフト・キュ
ー・ピー・エス・ケー（ＱＰＳＫ）変調などを行うため
の第１変調器２２０、その変調出力をアナログ信号に変
換するためのＤ／Ａ変換器２２１、そのアナログ出力に
含まれる高調波成分を抑圧するためのポストフィルタ２
２２、及び上記とは逆に、高周波部２０３からの受信変
調信号に含まれる位相の変化を電圧変化に変換するため
の位相電圧変換回路２２３、この位相電圧変換回路２２
３からの変換出力をディジタル信号に変換するためのＡ
／Ｄ変換器２２４、このＡ／Ｄ変換器２２４の出力から
元の基本信号成分を復調するための第１復調器２２５な
どによって構成される。

【００４５】上記第１変調器２２０、Ｄ／Ａ変換器２２
１、及びポストフィルタ２２２は、システムの構成に応
じて、互いに正相及び逆相の信号出力を行うために、あ
るいは９０°の位相差、すなわち直交した信号出力を行
うために、並列に複数組設けられる。

【００４６】上記高周波部２０３は、ポストフィルタ２
２２から出力される信号を、例えば無線周波数８００Ｍ
Ｈｚから２ＧＨｚ程度のキャリア信号で変調するための
第２変調器２３０、この変調器２３０の変調出力を所定
の送信電力にまで増幅するための高電力増幅器２３３、
この高電力増幅器２３３からの高周波出力をアンテナ
（図示せず）に伝達したり、それとは逆にアンテナによ
って受信された信号を取込むための送受信切換えスイッ
チ２３１、この送受信切換えスイッチ２３１を介して取
込まれた受信信号を増幅するための増幅器２３４、及び
その増幅器２３４の出力信号から所望の信号を検出する
ための検波器２３５を含む。

【００４７】上記Ｄ／Ａ変換器２２１，２１４として、
上記Ｄ／Ａ変換器１００（図１参照）又は２００（図５
参照）を適用することができる。上記Ｄ／Ａ変換器１０
０又は２００は、実使用域で高Ｓ／Ｎ特性が得られるか
ら、通信用ＬＳＩのノイズ低減を図ることができる。

【００４８】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。

【００４９】例えば、単位抵抗の数は６や１６に限定さ
れるものではなく、適宜に設計変更することができる。

【００５０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である通信用
ＬＳＩに適用した場合について説明したが、本発明はそ
れに限定されるものではなく、シングルチップマイクロ
コンピュータなどの各種半導体集積回路装置に広く適用
することができる。また、アナログ信号をディジタル信
号に変換するオーバサンプリングΔ−Σ型Ａ／Ｄ変換器
において、ローカルＤ／Ａ変換を行う回路へも適用する
ことができる。

【００５１】本発明は、少なくとも抵抗ラダー部を含む
ことを条件に適用することができる。

【００５２】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００５３】すなわち、複数の抵抗が直列接続されると
ともに、アナロググランドレベルを基準として正負の分
圧電位を上記抵抗の直列接続箇所から取り出し可能なタ
ップが形成された抵抗ラダー部と、量子化データをデコ
ードするためのデコーダと、上記デコーダの出力信号に
基づいて上記抵抗ラダー部のタップ選択を行うスイッチ
と、を含んでＤ／Ａ変換器が構成されるとき、上記量子
化データに対する上記アナログ信号の波形歪みが上記ア
ナロググランドを中心に対称になるように上記抵抗をレ
イアウトすることにより、半導体チップの大型化を招く
ことなく、実使用域での抵抗値のプロセスばらつきを小
さくすることができ、それにより、抵抗値のプロセスば
らつきに起因するＳ／Ｎ特性の劣化を軽減することがで
きる。

【００５４】また、非反転入力端子、反転入力端子、及
び出力端子を有するリファレンスアンプを含み、アナロ
グ基準電圧が上記リファレンスアンプの非反転入力端子
に入力され、上記抵抗ラダー部の一端部が上記リファレ
ンスアンプの出力端子に結合され、上記抵抗ラダー部の
中央部が上記リファレンスアンプの反転入力端子に結合
されてアナロググランドレベルとされるとき、上記抵抗
ラダー部の中央部から折り返されるように上記複数の抵
抗をレイアウトすることで、上記量子化データに対する
上記アナログ信号の波形歪みが上記アナロググランドを
中心に対称になるようなレイアウトを容易に行うことが
できる。

【図面の簡単な説明】

【図１】本発明にかかるＤ／Ａ変換器の一例回路図であ
る。

【図２】上記Ｄ／Ａ変換器の理想的な特性図である。

【図３】上記Ｄ／Ａ変換器のアナログ信号の波形歪みを
示す特性図である。

【図４】上記Ｄ／Ａ変換器における抵抗のレイアウト説
明図である。

【図５】上記Ｄ／Ａ変換器の別の構成例回路図である。

【図６】上記Ｄ／Ａ変換器のシミュレーション結果を示
す特性図である。

【図７】上記Ｄ／Ａ変換器の適用例としての通信用ＬＳ
Ｉのブロック図である。

【符号の説明】

１０ ２次Δ−Σ変調器 １１，１４ 加算器 １２，１３，１６ １サンプリング遅延回路 ２０ Ｄ／Ａ変換部 ２４ 抵抗ラダー部 ２５ リファレンスアンプ ２６ スイッチ部 ２７ バッファアンプ ３０ デコーダ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の抵抗が直列接続されるとともに、
   アナロググランドのレベルを基準として正負の分圧電位
   を上記抵抗の直列接続箇所から取り出し可能なタップが
   形成された抵抗ラダー部と、 量子化データをデコードするためのデコーダと、 上記デコーダの出力信号に基づいて上記抵抗ラダー部の
   タップ選択を行うスイッチ部と、 を含み、入力された量子化データに基づいて上記ラダー
   抵抗のタップ選択を行うことで、上記量子化データに対
   応するアナログ信号を得るＤ／Ａ変換器において、 上記ラダー抵抗は、上記量子化データに対する上記アナ
   ログ信号の波形歪みが上記アナロググランドを中心に対
   称になるように上記抵抗をレイアウトして成ることを特
   徴とするＤ／Ａ変換器。
2. 【請求項２】 非反転入力端子、反転入力端子、及び出
   力端子を有するリファレンスアンプを含み、アナログ基
   準電圧が上記リファレンスアンプの非反転入力端子に入
   力され、上記抵抗ラダー部の一端部が上記リファレンス
   アンプの出力端子に結合され、上記抵抗ラダー部の中央
   部が上記リファレンスアンプの反転入力端子に結合され
   てアナロググランドレベルとされるとき、 上記抵抗ラダー部を形成する抵抗列が、上記抵抗ラダー
   部のアナロググランドを基準に折り返されるようにレイ
   アウトされて成る請求項１記載のＤ／Ａ変換器。
3. 【請求項３】 オーバーサンプリングΔΣ型変調器が上
   記デコーダの前段に配置されて成る請求項１又は２記載
   のＤ／Ａ変換器。