JPH10242528A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH10242528A
JPH10242528A JP9043600A JP4360097A JPH10242528A JP H10242528 A JPH10242528 A JP H10242528A JP 9043600 A JP9043600 A JP 9043600A JP 4360097 A JP4360097 A JP 4360097A JP H10242528 A JPH10242528 A JP H10242528A
Authority
JP
Japan
Prior art keywords
led chips
wiring pattern
solder
electrodes
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9043600A
Other languages
Japanese (ja)
Other versions
JP3221345B2 (en
Inventor
Jiro Hashizume
二郎 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP04360097A priority Critical patent/JP3221345B2/en
Publication of JPH10242528A publication Critical patent/JPH10242528A/en
Application granted granted Critical
Publication of JP3221345B2 publication Critical patent/JP3221345B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device excellent in productivity in which a plurality of LED chips are mounted on a board. SOLUTION: This semiconductor device is provided with a plurality of LED chips 1 and a three-dimensional forming board 3 wherein a plurality of first recessed parts 31 accommodating the respective LED chips 1 are formed, and second recessed parts 32 having reflecting walls 36 for reflecting lights outputted from the lower surfaces of the LED chips 1 to an upper direction, in the state mounting the LED chips 1, are continuously arranged on the lower parts of the respective first recessed parts 31. Wiring patterns 4 are formed from two facing side walls 35 of the first recessed parts 31 to the upper surfaces. Surfaces of the LED chips 1 which are not electrodes 11, 12 surfaces become the bottom surface sides of the first recessed parts 31. The LED chips 1 are so mounted that the electrodes 11, 12 surfaces face the wiring patterns 4 formed on the side walls 35, and spaces between the electrodes 11, 12 of the adjacent LED chips 1 are connected by using solders 5 and the wiring patterns 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板に複数の
LEDチップを実装してなる半導体装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a plurality of LED chips mounted on a circuit board.

【0002】[0002]

【従来の技術】従来、LEDは電子機器のインジケータ
等の用途に用いられてきたものであるが、近年、その発
光効率や輝度が向上し、単位入力あたりの輝度が白熱ラ
ンプに優るようなLED素子が開発され、このLED素
子を複数個まとめることにより、照明用途への応用が可
能となってきた。
2. Description of the Related Art Conventionally, LEDs have been used for applications such as indicators of electronic equipment. In recent years, LEDs whose luminous efficiency and luminance have been improved, and whose luminance per unit input is superior to incandescent lamps, have been developed. A device has been developed, and by integrating a plurality of the LED devices, application to lighting applications has become possible.

【0003】また、LED素子は長寿命であることから
ランプの取り替えの省力化等のメンテナンス性のメリッ
トがあり、発光波長レンジが狭いことにより生鮮食物に
ダメージを与える赤外線が出ない照明(例えば、鮮魚店
のショウケース用照明)として使用できるというメリッ
ト、美術品を退色劣化させる紫外線が出ない照明(例え
ば、美術館、博物館の照明)等に使用できるというメリ
ット等がある。
[0003] Further, since the LED element has a long life, there is a merit of maintenance such as labor saving of lamp replacement, and an illumination which does not emit infrared rays which damage fresh food due to a narrow emission wavelength range (for example, There is an advantage that it can be used as illumination for a showcase of a fresh fish store), and that it can be used for illumination that does not emit ultraviolet rays (for example, illumination of art museums and museums) that discolors and degrades artworks.

【0004】ここで、現行のLED素子の実装例を図5
により説明する。1個のLEDチップ1の電極11の面
をリードフレーム2aに導電性接着剤でダイボンドする
ことにより固着し、LEDチップ1の他方の電極12は
他方のリードフレーム2bへボンディングワイヤ21に
よりワイヤボンドし、ダイオードのPN電極へのリード
フレーム2a、2bの接続がなされ、リードフレーム2
a、2bを介してLEDチップ1に給電されるようにな
っている。さらに、金型成形により透明の封止樹脂22
をレンズ状に成形することで、個別のLED素子が完成
する。このようにして完成された個別のLED素子のリ
ードフレーム2a、2bを基板の所定位置に半田付け等
により実装する。つまり、LEDチップ1の下面及び上
面の電極11、12に対して、接着及びワイヤボンディ
ングという別々の接合方法を使用している。
FIG. 5 shows an example of mounting a current LED element.
This will be described below. The surface of the electrode 11 of one LED chip 1 is fixed to the lead frame 2a by die bonding with a conductive adhesive, and the other electrode 12 of the LED chip 1 is wire bonded to the other lead frame 2b by a bonding wire 21. The lead frames 2a and 2b are connected to the PN electrodes of the diodes,
Power is supplied to the LED chip 1 via a and 2b. Further, the transparent sealing resin 22 is formed by molding.
Is molded into a lens shape to complete an individual LED element. The lead frames 2a and 2b of the individual LED elements completed in this way are mounted at predetermined positions on the substrate by soldering or the like. That is, separate bonding methods of bonding and wire bonding are used for the electrodes 11 and 12 on the lower surface and the upper surface of the LED chip 1.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
ようなLED素子を照明分野に応用する場合には、LE
D素子の個々の輝度は低いため多数個のLED素子を使
用する必要があり、複数のLED素子のリードフレーム
2a、2bを各素子への電流供給回路が形成された基板
の所定位置に半田付け等により一括して実装しなければ
ならない。
However, when the above-mentioned LED element is applied to the field of lighting, LE is required.
Since the brightness of each of the D elements is low, it is necessary to use a large number of LED elements, and the lead frames 2a and 2b of the plurality of LED elements are soldered to predetermined positions of a substrate on which a current supply circuit for each element is formed. It has to be implemented collectively by the method.

【0006】従って、上述のようなLED素子を用いて
照明装置を作製する場合には、LED素子をつくる段階
で素子接着及びワイヤボンディングという2つの接合方
法により電極を11、12をリードフレーム2a、2b
に固着、接続し、さらに、複数のLED素子のリードフ
レーム2a、2bを基板の所定位置に半田付け等により
実装するという工程が必要となり生産性が悪い。
Therefore, when manufacturing a lighting device using the above-described LED elements, the electrodes 11 and 12 are connected to the lead frame 2a and the lead frame 2a by two bonding methods of element bonding and wire bonding at the stage of manufacturing the LED elements. 2b
And connecting the lead frames 2a and 2b of a plurality of LED elements to predetermined positions of the substrate by soldering or the like, which is inferior in productivity.

【0007】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、複数のLEDチップを
基板に実装した半導体装置であって、生産性の良い半導
体装置を提供することにある。
[0007] The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor device in which a plurality of LED chips are mounted on a substrate and which has high productivity. It is in.

【0008】[0008]

【課題を解決するための手段】請求項1記載の発明は、
複数のLEDチップと、該LEDチップの各々を収納す
る複数の第1の凹部が形成されるとともに該各第1の凹
部の下部にはLEDチップを収納した状態でLEDチッ
プの下面から発光される光を上部方向に反射する反射壁
を有する第2の凹部が連設された3次元成形基板とを有
し、前記第1の凹部の対向する2つの側壁から上面にわ
たって配線パターンが形成され、前記LEDチップの電
極面でない面が前記第1の凹部の底面側になり、電極面
が前記側壁に形成された配線パターンと対向するように
前記LEDチップを搭載し、隣接するLEDチップの電
極間を半田及び前記配線パターンにより接続するように
したことを特徴とするものである。
According to the first aspect of the present invention,
A plurality of LED chips and a plurality of first recesses for accommodating each of the LED chips are formed, and light is emitted from a lower surface of the LED chip in a state where the LED chips are housed below the first recesses. A three-dimensional molded substrate having a second concave portion having a reflective wall for reflecting light in an upward direction, the wiring pattern being formed from two opposing side walls of the first concave portion to the upper surface; The LED chip is mounted such that the surface of the LED chip that is not the electrode surface is on the bottom surface side of the first recess, and the electrode surface faces the wiring pattern formed on the side wall. The connection is made by solder and the wiring pattern.

【0009】請求項2記載の発明は、請求項1記載の発
明において、前記側壁に形成された配線パターン上に半
田めっきを予め施しておき、該半田めっきを溶融させ、
溶融した半田を介して前記配線パターンと電極とを接続
させることにより、隣接するLEDチップの電極間を接
続するようにしたことを特徴とするものである。
According to a second aspect of the present invention, in the first aspect of the present invention, solder plating is previously applied to the wiring pattern formed on the side wall, and the solder plating is melted.
By connecting the wiring pattern and the electrodes via the molten solder, the electrodes of adjacent LED chips are connected to each other.

【0010】請求項3記載の発明は、請求項1記載の発
明において、前記側壁に形成された配線パターン上に半
田箔を予め配置しておき、該半田箔を溶融させ、溶融し
た半田を介して前記配線パターンと電極とを接続させる
ことにより、隣接するLEDチップの電極間を接続する
ようにしたことを特徴とするものである。
According to a third aspect of the present invention, in the first aspect of the present invention, a solder foil is previously arranged on the wiring pattern formed on the side wall, and the solder foil is melted. By connecting the wiring pattern and the electrodes, the electrodes of adjacent LED chips are connected to each other.

【0011】請求項4記載の発明は、請求項1乃至請求
項3記載の発明において、前記第1の凹部の側壁と底面
とが鈍角をなすようにしたことを特徴とするものであ
る。
According to a fourth aspect of the present invention, in the first to third aspects, the side wall and the bottom surface of the first recess form an obtuse angle.

【0012】請求項5記載の発明は、請求項1乃至請求
項4記載の発明において、前記LEDチップの上面側を
樹脂封止する際に、透明な樹脂を注入し加熱硬化させる
ことによりレンズを形成するようにしたことを特徴とす
るものである。
According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, when the upper surface side of the LED chip is sealed with a resin, a transparent resin is injected and the lens is cured by heating. It is characterized in that it is formed.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図1は本発明の実施の形態の
一例に係る半導体装置の一部の平面及びA−A、B−B
での断面状態を示す模式図である。1は0.3mm立方
の微小なLEDチップであり、PN接合により構成さ
れ、PNの各領域の接合面でない面には各々電極11、
12が形成されている。3は3次元成形基板(MID基
板:Molded Interconnection
Device)であり、各LEDチップ1を収納するた
めの複数の第1の凹部31が設けられるとともに、各凹
部31の下部に凹部31より開口部の小さい第2の凹部
32が連設される。LEDチップ1は、電極11、12
の形成されていない面が凹部31の底面側になるように
搭載される。この時、凹部32の開口部はLEDチップ
1の底面の大きさより小さく形成されており、LEDチ
ップ1の底面の周辺部が凹部31と凹部32とで形成さ
れる段部33に係止されるようになっている。従って、
LEDチップ1を凹部31に収納した状態で、LEDチ
ップ1の底面の下部は凹部32による空隙が形成される
ことになる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a partial plan view of a semiconductor device according to an example of an embodiment of the present invention, and FIG.
It is a schematic diagram which shows the cross section state in. Numeral 1 is a small LED chip of 0.3 mm 3 cubic formed by PN junctions.
12 are formed. 3 is a three-dimensional molded substrate (MID substrate: Molded Interconnection)
Device), a plurality of first recesses 31 for accommodating each LED chip 1 are provided, and a second recess 32 having an opening smaller than the recess 31 is continuously provided below each recess 31. The LED chip 1 has electrodes 11, 12
Is mounted such that the surface on which no is formed is on the bottom surface side of the concave portion 31. At this time, the opening of the concave portion 32 is formed smaller than the size of the bottom surface of the LED chip 1, and the peripheral portion of the bottom surface of the LED chip 1 is locked by the step 33 formed by the concave portion 31 and the concave portion 32. It has become. Therefore,
With the LED chip 1 housed in the recess 31, a gap is formed by the recess 32 in the lower portion of the bottom surface of the LED chip 1.

【0014】複数のLEDチップ1をMID基板3の複
数の凹部31に搭載した状態を示す概略構成図を図2に
示す。
FIG. 2 is a schematic configuration diagram showing a state in which a plurality of LED chips 1 are mounted in a plurality of concave portions 31 of the MID substrate 3.

【0015】LEDチップ1の搭載部としての凹部31
のサイズは、LEDチップ1の寸法との関係で決められ
る。電極11、12の形成されていない面に対向する側
壁34は側壁34によるLEDチップ1からの反射波が
凹部31の開口部側に行くように、凹部31の底面に対
して鈍角となるように、傾斜を持たせるのが良い。電極
11、12の形成されている面に対向する側壁35は凹
部31の底面に対して垂直に立ち上がっている。
Recess 31 as mounting portion for LED chip 1
Is determined in relation to the dimensions of the LED chip 1. The side wall 34 facing the surface on which the electrodes 11 and 12 are not formed has an obtuse angle with respect to the bottom surface of the concave portion 31 so that the reflected wave from the LED chip 1 by the side wall 34 goes to the opening side of the concave portion 31. It is better to have a slope. The side wall 35 facing the surface on which the electrodes 11 and 12 are formed rises perpendicularly to the bottom surface of the recess 31.

【0016】また、MID基板3の上面には、隣接する
LEDチップ1の電極11、12間を接続するとともに
LEDチップ1の各々に給電するための銅による配線パ
ターン4が形成される。配線パターン4はMID基板3
の上面から電極11、12の形成されている面に対向す
る側壁35にわたって形成されている。配線パターン4
の形成方法としては、無電解めっきで所定の厚み(例え
ば、0.1mm以下)の銅パターンを形成する等の方法
がある。
On the upper surface of the MID substrate 3, a wiring pattern 4 made of copper for connecting the electrodes 11 and 12 of the adjacent LED chips 1 and supplying power to each of the LED chips 1 is formed. The wiring pattern 4 is the MID substrate 3
From the upper surface to the side wall 35 facing the surface on which the electrodes 11 and 12 are formed. Wiring pattern 4
Is a method of forming a copper pattern having a predetermined thickness (for example, 0.1 mm or less) by electroless plating.

【0017】次に、側壁35上に形成された配線パター
ン4上に半田5をめっき形成する。半田5の厚みは凹部
31にLEDチップ1の搭載が容易であり、半田5を溶
融した時に配線パターン4と電極11、12との接合が
確実に行われる程度の半田量を計算することにより決定
する。
Next, a solder 5 is formed on the wiring pattern 4 formed on the side wall 35 by plating. The thickness of the solder 5 is determined by calculating the amount of solder such that the LED chip 1 can be easily mounted in the concave portion 31 and the connection between the wiring pattern 4 and the electrodes 11 and 12 is reliably performed when the solder 5 is melted. I do.

【0018】以上の状態のMID基板3の各凹部31に
複数のLEDチップ1を搭載し、窒素等の不活性雰囲気
中でリフロー加熱する。このリフロー加熱により半田5
が溶融し配線パターン4と電極11、12との接合がな
される。なお、リフロー加熱は、通常雰囲気中で行って
も良く、この場合には、半田酸化対応のためにフラック
スを用いれば良い。半田5は、半田めっきされた状態で
はMID基板3の凹部31へのLEDチップ1の搭載が
阻害されることがなく、溶融後は電極11、12と側壁
35との間のギャップを埋めるように接続するように機
能するのである。このようにして、MID基板3への複
数のLEDチップ1の装着が完成し、LEDチップ1の
凹部31内への固着と隣接するLEDチップ1の電極1
1、12間の電気的接続がなされるのである。
A plurality of LED chips 1 are mounted in each of the recesses 31 of the MID substrate 3 in the above state, and are heated by reflow in an inert atmosphere such as nitrogen. By this reflow heating, solder 5
Is melted, and the wiring pattern 4 and the electrodes 11 and 12 are joined. Note that the reflow heating may be performed in an ordinary atmosphere, and in this case, a flux may be used to cope with solder oxidation. The solder 5 does not hinder the mounting of the LED chip 1 in the recess 31 of the MID substrate 3 in the state of being plated with solder, and fills the gap between the electrodes 11 and 12 and the side wall 35 after melting. It works to connect. In this manner, the mounting of the plurality of LED chips 1 on the MID substrate 3 is completed, and the fixing of the LED chips 1 into the recesses 31 and the electrodes 1 of the adjacent LED chips 1 are performed.
The electrical connection between 1 and 12 is made.

【0019】なお、半田5の形成は、めっきによる方法
以外にも、所定長さに切断したリボン状の半田箔を、凹
部31の内の側壁35に沿った位置に収納させる方法で
も良い。
The solder 5 may be formed by a method other than plating, in which a ribbon-shaped solder foil cut to a predetermined length is housed at a position along the side wall 35 in the recess 31.

【0020】また、LEDチップ1の搭載時にUV接着
剤や即時硬化型の接着剤等の接着剤により凹部31の段
部33に仮止めしておけば、リフロー加熱による半田5
の溶融という次の工程までの位置ずれ等を防止すること
ができる。
If the LED chip 1 is mounted on the step portion 33 of the concave portion 31 temporarily by an adhesive such as a UV adhesive or an instant curing type adhesive, the solder 5 by reflow heating can be used.
Can be prevented from shifting until the next step of melting.

【0021】本実施形態によれば、複数のLEDチップ
1を各々MID基板3の各凹部31に搭載した状態で、
リフロー加熱すれば、LEDチップ1の凹部31内への
固着と隣接するLEDチップ1の電極11、12間の電
気的接続が一括して行えるので、素子接着及びワイヤボ
ンディングという接合工程及び基板への接続という工程
という3つの工程が必要であった従来の半導体装置に比
して、製造工程の簡略化、生産性の向上が図れる。ま
た、接合の工程品質管理も1工程の管理ですむので、歩
留まりの安定性が期待できる。さらに、LEDチップ1
を凹部31内に収納した状態で、LEDチップ1の底面
(下面)の下部には凹部32による空隙が形成されるの
で、LEDチップ1の底面(下面)から出た光は凹部3
2の反射壁36によりMID基板3の上面の方向へ反射
されるので、発光効率の向上が図れる。
According to the present embodiment, in a state where the plurality of LED chips 1 are mounted on the respective concave portions 31 of the MID substrate 3,
If the reflow heating is performed, the fixing of the LED chip 1 into the concave portion 31 and the electrical connection between the electrodes 11 and 12 of the adjacent LED chip 1 can be performed at a time. The manufacturing process can be simplified and the productivity can be improved as compared with a conventional semiconductor device that requires three steps of a connection step. In addition, since the joining process quality control requires only one process, stable yield can be expected. Furthermore, LED chip 1
When the LED chip 1 is housed in the concave portion 31, a gap is formed by the concave portion 32 below the bottom surface (lower surface) of the LED chip 1.
Since the light is reflected by the second reflecting wall 36 toward the upper surface of the MID substrate 3, the luminous efficiency can be improved.

【0022】図3は本発明のさらに他の実施形態に係る
半導体装置の一部断面状態及び上面を示す模式図であ
る。本実施形態では、以上の実施形態のものにおいて、
凹部31の上方から透明な(光透過性を有し、必要に応
じ多少の着色可)封止樹脂を滴下し、加熱硬化させるこ
とにより、レンズ6を形成する。ここで、レンズ6は、
封止樹脂の吐出量の制御や、図4に示すように、凹部3
1の形状を変えることにより、所望の配光特性を実現す
ることができる。図4(a)の場合は凹部31の平面形
状が正方形であり、XY軸に対称なレンズを形成する
が、図4(b)の場合は凹部31の平面形状が長方形で
あり、XY方向が等しくないレンズを形成することがで
き、図4(c)の場合は凹部31の上部に円形の座ぐり
36を設けることにより球面のレンズを形成することが
可能である。
FIG. 3 is a schematic view showing a partial cross section and a top view of a semiconductor device according to still another embodiment of the present invention. In the present embodiment, in the above embodiment,
The lens 6 is formed by dropping a transparent (light-transmissive and somewhat colored as necessary) sealing resin from above the concave portion 31 and heating and curing the resin. Here, the lens 6
Control of the discharge amount of the sealing resin and, as shown in FIG.
By changing the shape of 1, the desired light distribution characteristics can be realized. In the case of FIG. 4A, the planar shape of the concave portion 31 is a square, and a lens symmetric with respect to the XY axis is formed. In the case of FIG. 4B, the planar shape of the concave portion 31 is rectangular, and the XY direction is Unequal lenses can be formed, and in the case of FIG. 4C, a spherical lens can be formed by providing a circular counterbore 36 above the recess 31.

【0023】本実施形態によれば、凹部31内のLED
チップ1の上部に封止樹脂によりレンズ6を形成したの
で、所望の配光特性を有する照明用途に使用することが
できる。
According to this embodiment, the LED in the concave portion 31
Since the lens 6 is formed on the upper part of the chip 1 with a sealing resin, it can be used for lighting applications having desired light distribution characteristics.

【0024】なお、3次元成形基板3の成形時に、熱伝
導性の良い金属材料やセラミック等の無機材料を同時成
形したり、あるいは後で貼り付けることにより、放熱性
を良くすることも可能である。
When the three-dimensional molded substrate 3 is molded, it is also possible to improve the heat radiation by simultaneously molding or attaching an inorganic material such as a metal material or a ceramic having a good thermal conductivity, or attaching it later. is there.

【0025】[0025]

【発明の効果】以上のように、請求項1記載の発明によ
れば、複数のLEDチップと、該LEDチップの各々を
収納する複数の第1の凹部が形成されるとともに該各第
1の凹部の下部にはLEDチップを収納した状態でLE
Dチップの下面から発光される光を上部方向に反射する
反射壁を有する第2の凹部が連設された3次元成形基板
とを有し、前記第1の凹部の対向する2つの側壁から上
面にわたって配線パターンが形成され、前記LEDチッ
プの電極面でない面が前記第1の凹部の底面側になり、
電極面が前記側壁に形成された配線パターンと対向する
ように前記LEDチップを搭載し、隣接するLEDチッ
プの電極間を半田及び前記配線パターンにより接続する
ようにしたので、製造工程が簡略化でき、複数のLED
チップを搭載した半導体装置を生産性良く製造すること
ができるとともに、LEDチップの下面から発光される
光も外部に取り出せるので、発光効率を向上させること
ができるのである。
As described above, according to the first aspect of the present invention, a plurality of LED chips and a plurality of first concave portions for accommodating each of the LED chips are formed and each of the first concave portions is formed. LE with the LED chip stored in the lower part of the recess
A three-dimensional molded substrate, on which a second concave portion having a reflecting wall for reflecting light emitted from the lower surface of the D chip in an upward direction is provided, and the upper surface extends from two opposing side walls of the first concave portion. A wiring pattern is formed over the LED chip, and the surface of the LED chip that is not the electrode surface is on the bottom surface side of the first concave portion;
The LED chip is mounted so that the electrode surface faces the wiring pattern formed on the side wall, and the electrodes of adjacent LED chips are connected by solder and the wiring pattern, so that the manufacturing process can be simplified. , Multiple LEDs
The semiconductor device on which the chip is mounted can be manufactured with high productivity, and the light emitted from the lower surface of the LED chip can be extracted to the outside, so that the luminous efficiency can be improved.

【0026】請求項2記載の発明は、請求項1記載の発
明において、前記側壁に形成された配線パターン上に半
田めっきを予め施しておき、該半田めっきを溶融させ、
溶融した半田を介して前記配線パターンと電極とを接続
させることにより、隣接するLEDチップの電極間を接
続するようにすれば、第1の凹部にLEDチップの搭載
が容易であり、半田めっきを溶融した時に配線パターン
と電極との接合が確実に行われるのである。
According to a second aspect of the present invention, in the first aspect of the present invention, solder plating is applied in advance to the wiring pattern formed on the side wall, and the solder plating is melted.
By connecting the electrodes of the adjacent LED chips by connecting the wiring patterns and the electrodes via the molten solder, the LED chips can be easily mounted in the first concave portions, and the solder plating is performed. When it is melted, the connection between the wiring pattern and the electrode is reliably performed.

【0027】請求項3記載の発明は、請求項1記載の発
明において、前記側壁に形成された配線パターン上に半
田箔を予め配置しておき、該半田箔を溶融させ、溶融し
た半田を介して前記配線パターンと電極とを接続させる
ことにより、隣接するLEDチップの電極間を接続する
ようにすれば、凹部にLEDチップの搭載が容易であ
り、半田箔を溶融した時に配線パターンと電極との接合
が確実に行われるのである。
According to a third aspect of the present invention, in the first aspect of the present invention, a solder foil is previously arranged on the wiring pattern formed on the side wall, and the solder foil is melted. By connecting the wiring pattern and the electrode by connecting the electrodes of the adjacent LED chips, it is easy to mount the LED chip in the concave portion, and when the solder foil is melted, the wiring pattern and the electrode are connected. Is reliably performed.

【0028】請求項4記載の発明は、請求項1乃至請求
項3記載の発明において、前記凹部の側壁と底面とが鈍
角をなすようにすれば、LEDチップの側面から発光さ
れる光を効率良く外部に取り出すことができる。
According to a fourth aspect of the present invention, in the first to third aspects of the present invention, if the side wall and the bottom surface of the recess form an obtuse angle, the light emitted from the side surface of the LED chip can be efficiently used. Can be taken out well.

【0029】請求項5記載の発明は、請求項1乃至請求
項4記載の発明において、前記LEDチップの上面側を
樹脂封止する際に、透明な樹脂を注入し加熱硬化させる
ことによりレンズを形成するようにすれば、レンズ形状
を所望の形状にすることにより、所望の配光特性を有す
る照明用途に使用することができる。
According to a fifth aspect of the present invention, in the first to fourth aspects of the present invention, when the upper surface side of the LED chip is sealed with a resin, a transparent resin is injected and cured by heating. If it is formed, it can be used for lighting applications having desired light distribution characteristics by making the lens shape a desired shape.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る半導体装置の一部の
平面状態及び断面状態を示す模式図である。
FIG. 1 is a schematic diagram showing a plan state and a cross-sectional state of a part of a semiconductor device according to an embodiment of the present invention.

【図2】同上に係るLEDチップをMID基板の凹部に
搭載した状態を示す概略構成図である。
FIG. 2 is a schematic configuration diagram showing a state where the LED chip according to the above is mounted in a concave portion of an MID substrate.

【図3】本発明の他の実施形態に係る半導体装置の一部
の断面状態及び平面状態を示す模式図である。
FIG. 3 is a schematic diagram showing a cross-sectional state and a planar state of a part of a semiconductor device according to another embodiment of the present invention.

【図4】同上に係るMID基板の凹部の形状の断面状態
及び平面状態を示す模式図である。
FIG. 4 is a schematic diagram showing a cross-sectional state and a planar state of a shape of a concave portion of the MID substrate according to the above.

【図5】従来のLED素子の断面状態を示す模式図であ
る。
FIG. 5 is a schematic diagram showing a cross-sectional state of a conventional LED element.

【符号の説明】[Explanation of symbols]

1 LEDチップ 3 3次元成形基板(MID基板) 4 配線パターン 5 半田 6 レンズ 11 電極 12 電極 31 第1の凹部 32 第2の凹部 33 段部 34 側壁 35 側壁 36 反射壁 37 座ぐり DESCRIPTION OF SYMBOLS 1 LED chip 3 Three-dimensional molded board (MID board) 4 Wiring pattern 5 Solder 6 Lens 11 Electrode 12 Electrode 31 First concave part 32 Second concave part 33 Step 34 Side wall 35 Side wall 36 Reflection wall 37 Counterbore

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 複数のLEDチップと、該LEDチップ
の各々を収納する複数の第1の凹部が形成されるととも
に該各第1の凹部の下部にはLEDチップを収納した状
態でLEDチップの下面から発光される光を上部方向に
反射する反射壁を有する第2の凹部が連設された3次元
成形基板とを有し、前記第1の凹部の対向する2つの側
壁から上面にわたって配線パターンが形成され、前記L
EDチップの電極面でない面が前記第1の凹部の底面側
になり、電極面が前記側壁に形成された配線パターンと
対向するように前記LEDチップを搭載し、隣接するL
EDチップの電極間を半田及び前記配線パターンにより
接続するようにしたことを特徴とする半導体装置。
A plurality of LED chips and a plurality of first recesses for accommodating each of the LED chips are formed, and the LED chips are accommodated in a state where the LED chips are housed below the first recesses. A three-dimensionally formed substrate on which a second concave portion having a reflective wall for reflecting light emitted from the lower surface in an upward direction is provided, and a wiring pattern extending from two opposing side walls of the first concave portion to the upper surface. Is formed, and the L
The LED chip is mounted such that the non-electrode surface of the ED chip is on the bottom surface side of the first recess, and the electrode surface is opposed to the wiring pattern formed on the side wall.
A semiconductor device wherein electrodes of an ED chip are connected by solder and the wiring pattern.
【請求項2】 前記側壁に形成された配線パターン上に
半田めっきを予め施しておき、該半田めっきを溶融さ
せ、溶融した半田を介して前記配線パターンと電極とを
接続させることにより、隣接するLEDチップの電極間
を接続するようにしたことを特徴とする請求項1記載の
半導体装置。
2. A method in which solder plating is applied in advance on a wiring pattern formed on the side wall, the solder plating is melted, and the wiring pattern and the electrode are connected to each other via the melted solder, so that adjacent wiring patterns are formed. 2. The semiconductor device according to claim 1, wherein electrodes of the LED chip are connected.
【請求項3】 前記側壁に形成された配線パターン上に
半田箔を予め配置しておき、該半田箔を溶融させ、溶融
した半田を介して前記配線パターンと電極とを接続させ
ることにより、隣接するLEDチップの電極間を接続す
るようにしたことを特徴とする請求項1記載の半導体装
置。
3. A method in which a solder foil is previously arranged on a wiring pattern formed on the side wall, the solder foil is melted, and the wiring pattern and an electrode are connected to each other via the melted solder. 2. The semiconductor device according to claim 1, wherein the electrodes of the LED chip are connected.
【請求項4】 前記凹部の側壁と底面とが鈍角をなすよ
うにしたことを特徴とする請求項1乃至請求項3記載の
半導体装置。
4. The semiconductor device according to claim 1, wherein a side wall and a bottom surface of the recess form an obtuse angle.
【請求項5】 前記LEDチップの上面側を樹脂封止す
る際に、透明な樹脂を注入し加熱硬化させることにより
レンズを形成するようにしたことを特徴とする請求項1
乃至請求項4記載の半導体装置。
5. A lens is formed by injecting a transparent resin and heating and curing the resin when sealing the upper surface side of the LED chip with a resin.
The semiconductor device according to claim 4.
JP04360097A 1997-02-27 1997-02-27 Semiconductor device Expired - Fee Related JP3221345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04360097A JP3221345B2 (en) 1997-02-27 1997-02-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04360097A JP3221345B2 (en) 1997-02-27 1997-02-27 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH10242528A true JPH10242528A (en) 1998-09-11
JP3221345B2 JP3221345B2 (en) 2001-10-22

Family

ID=12668319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04360097A Expired - Fee Related JP3221345B2 (en) 1997-02-27 1997-02-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3221345B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114854A (en) * 2004-10-18 2006-04-27 Sharp Corp Semiconductor light emitting device, and backlight device for liquid crystal display
JP2007123777A (en) * 2005-10-31 2007-05-17 Sharp Corp Semiconductor light-emitting apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114854A (en) * 2004-10-18 2006-04-27 Sharp Corp Semiconductor light emitting device, and backlight device for liquid crystal display
US7977689B2 (en) 2004-10-18 2011-07-12 Sharp Kabushiki Kaisha Backlight device for liquid crystal display including a plurality of light emitting diodes within their own concaves aligned in a straight line within a larger concave
JP2007123777A (en) * 2005-10-31 2007-05-17 Sharp Corp Semiconductor light-emitting apparatus

Also Published As

Publication number Publication date
JP3221345B2 (en) 2001-10-22

Similar Documents

Publication Publication Date Title
US10490722B2 (en) Light emitting package having a guiding member guiding an optical member
US8088635B2 (en) Vertical geometry light emitting diode package aggregate and production method of light emitting device using the same
US6733156B2 (en) Light-emitting diode illuminated light-emitting
JP2004512687A (en) LED module
JPH11163412A (en) Led illuminator
US7285803B2 (en) Light-emitting diode lamp having a terminal portion with a notch portion
KR20160027064A (en) Bonding led die to lead frame strips
US9620685B2 (en) Surface mount light-emitting device
JP2007266222A (en) Substrate for loading light emitting element, package for storing light emitting element, light emitting device and light system
JP3267183B2 (en) Semiconductor device
JP3221345B2 (en) Semiconductor device
JP4679267B2 (en) Light emitting diode composite element
JP3271542B2 (en) Semiconductor device
JP4679268B2 (en) Light emitting diode composite element
JP2010040563A (en) Led lighting structure, and manufacturing method thereof

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010717

LAPS Cancellation because of no payment of annual fees