JPH10242444A - 増幅型撮像素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来の増幅型撮像素子では、ソース・ドレイ
ンに入射する光は素子の感度に反映されないために高感
度を得ることは難しい。またゲート電極面積を増大ささ
せると素子面積の増大になり、さらには画素毎の揺らぎ
の増加を来す。 【解決手段】 増幅型撮像素子１は、ゲート電極１３の
直下にセンサ部１６を設けたものであって、入射光Ｌを
センサ部１６に集光するものでゲート電極１３を覆う状
態に形成したマイクロレンズ２１を備えることにより、
ゲート電極１３の形状等を変えることなく入射光の集光
領域を増大させたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、増幅型撮像素子お
よびその製造方法に関し、詳しくはゲート電極の直下に
センサ部を設けた増幅型撮像素子およびその製造方法に
関する。

【０００２】

【従来の技術】図１０の断面図に示すように、増幅型撮
像素子１０１では、半導体基板１１１上にゲート酸化膜
１１２を介して形成された環状のゲート電極１１３の直
下における半導体基板１１１にセンサ部１１４を設けた
構造が開示されている。なお、上記ゲート電極１１３の
内側および外側における半導体基板１１１にはソース・
ドレイン領域１１５，１１６が形成され、その間が上記
センサ部１１４となっている。また半導体基板１１１上
にはゲート電極１１３を覆う状態に透光性かつ絶縁性を
有する平坦化膜１１７が形成されている。この構成の増
幅型撮像素子１０１は、センサ部１１４はその形状に関
わらず、画素に入射した光Ｌのうち、センサ部１１４に
入射する光Ｌ（Ｌｇ）だけを感知して光電変換に利用し
ていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来の技術で説明した装置構成では、ソース・ドレイン領
域に入射する光線は、画素に入射しても、素子の感度に
反映されない。そのため、高感度を得ることが困難にな
っていた。この問題を、ゲート電極の形状で解決しよう
とすると、結果的に、ゲート電極の面積を大きくするこ
とになり、そのような構造では素子構造が拡大すること
になる。また、ソース・ドレイン領域にゲート電極がオ
ーバラップする構造では、ＭＯＳトランジスタを基本構
造とした画素構成を用いている増幅型撮像素子において
はゲート電圧がソース・ドレイン領域に与える影響を無
視することができなくなり、画素毎の揺らぎを増加させ
ることになる。

【０００４】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた増幅型撮像素子およびその製造方
法である。すなわち、第１の増幅型撮像素子は、ゲート
電極の直下にセンサ部を設けたものであって、入射光を
センサ部に集光するものでゲート電極を覆う状態に形成
したマイクロレンズを備えたものである。第２の増幅型
撮像素子は、ゲート電極の直下にセンサ部を設けたもの
であって、ゲート電極とほぼ同等の高さを成すものでこ
のゲート電極の側部に透光性かつ絶縁性を有する光透過
部を設け、この光透過部上およびゲート電極上に入射光
をセンサ部に集光するマイクロレンズを設けてもよい。

【０００５】上記第１，第２増幅型撮像素子では、ゲー
ト電極を覆う状態に、またはゲート電極上およびその側
部に設けた光透過部上に、入射光をセンサ部に集光する
マイクロレンズが設けられていることから、このマイク
ロレンズによって、従来の増幅型撮像素子よりも広い範
囲にわたって入射光を捕らえて、その光をセンサ部に入
射させる。そのため、従来の増幅型撮像素子よりもセン
サ部に入射される光量が多くなる。しかも従来のゲート
電極形状を変える必要はない。また、ゲート電極の側部
に光透過部を設けた構造のものであっても、光透過部が
絶縁性を有することから、ソース・ドレイン領域に電気
的な影響を与えることはない。

【０００６】第１の製造方法は、増幅型撮像素子のゲー
ト電極を形成した半導体基板上にゲート電極を覆う状態
のレンズ形成膜を形成する。次いで、レンズ形成膜をパ
ターニングしてゲート電極を覆うレンズ形成パターンを
形成する。その後、レンズ形成パターンをリフロー処理
して、ゲート電極を覆うマイクロレンズを形成するとい
う製造方法である。第２の製造方法は、増幅型撮像素子
のゲート電極を形成した半導体基板上における同ゲート
電極の側壁に、このゲート電極とほぼ同等の高さを有す
るもので透光性かつ絶縁性を有する膜を形成する。次い
で、少なくともゲート電極上にレンズ形成膜を成膜し、
それをパターニングして少なくともゲート電極上にレン
ズ形成パターンを形成する。続いて、レンズ形成パター
ンをリフロー処理して、ゲート電極および透光性かつ絶
縁性を有する膜上に、入射光をセンサ部に集光させるマ
イクロレンズを形成するという製造方法である。

【０００７】上記増幅型撮像素子の第１の製造方法では
ゲート電極を覆う状態に、また第２の製造方法ではゲー
ト電極上およびその側部に設けた光透過部上に、入射光
をセンサ部に集光するためのマイクロレンズを形成する
ことから、従来の増幅型撮像素子よりも広い範囲にわた
ってマイクロレンズにより入射光が捕らえられる。その
ため、従来の増幅型撮像素子よりもセンサ部に入射され
る光量が多くなる。しかも入射光量を多くするためにゲ
ート電極形状を変える必要もない。また、ゲート電極の
側部に透光性かつ絶縁性を有する膜を形成することか
ら、ソース・ドレイン領域に電気的な影響を与えること
はない。

【０００８】

【発明の実施の形態】本発明の増幅型撮像素子に関わる
第１実施形態の一例を、図１の概略構成断面図によって
説明する。

【０００９】図１に示すように、半導体基板１１上には
ゲート絶縁膜１２が形成され、そのゲート絶縁膜１２上
には環状のゲート電極１３が形成されている。上記半導
体基板１１は例えばシリコン半導体からなり、上記ゲー
ト絶縁膜１２は例えば酸化シリコンからなり、上記ゲー
ト電極１３は例えばポリシリコンからなる。また上記ゲ
ート電極１３の内側および外側における上記半導体基板
１１の上層にはソース・ドレイン領域１４，１５（例え
ば、ソース領域１４，ドレイン領域１５）が形成されて
いる。そのソース・ドレイン領域１４，１５間がセンサ
部１６になる。このようにＭＯＳトランジスタが構成さ
れている。

【００１０】上記ゲート電極１３を覆う状態にマイクロ
レンズ２１が形成されている。このマイクロレンズ２１
は、例えばホウ素リンシリケートガラス（ＢＰＳＧ）
〔屈折率＝１．４５程度〕からなり、例えばゲート電極
１３に沿って環状に形成され、その一部はソース・ドレ
イン領域１４，１５上に延出して形成されている。さら
このマイクロレンズ２１の表面形状は入射する光がこの
増幅型撮像素子のセンサ部１６に導かれるような曲率半
径を有する曲面で構成されている。例えばこのマイクロ
レンズ２１の断面外形状は、ゲート長方向において略半
円形状に形成されている。なお、図には示さないが、上
記マイクロレンズ２１はソース・ドレイン領域１４，１
５上を覆う状態に形成されていてもよい。

【００１１】さらに上記半導体基板１１上にはこのマイ
クロレンズ２１を覆う状態に平坦化膜３１が形成されて
いる。この平坦化膜３１は、上記マイクロレンズ２１よ
りも屈折率が低い材料、例えばフッ素系の透明なポリマ
ー〔屈折率＝１．３程度〕からなり、この平坦化膜３１
に入射した光が上記マイクロレンズ２１を透過してセン
サ部１６に入射するのに適した厚さに形成されている。
上記平坦化膜３１は、上記フッ素系の透明なポリマーの
ような上記マイクロレンズ２１を形成する材料の屈折率
よりも小さい屈折率を有する材料で形成されていること
が好ましい。上記の如くに増幅型撮像素子１は構成され
ている。

【００１２】上記増幅型撮像素子１では、図２に示すよ
うに、ゲート電極１３を覆う状態に、入射光Ｌをセンサ
部１６に集光するマイクロレンズ２１が設けられている
ことから、このマイクロレンズ２１によって、従来の増
幅型撮像素子よりも広い範囲にわたって入射光Ｌを捕ら
えて、その入射光Ｌをセンサ部１６に入射させる。その
ため、従来の増幅型撮像素子よりもセンサ部１６に入射
される光量が多くなる。またマイクロレンズ２１は断面
略半円形状に形成されていることから、マイクロレンズ
２１に入射した入射光Ｌはゲート電極１３の下部のセン
サ部１６の方向に集光し易くなる。しかもマイクロレン
ズ２１を設けてもゲート電極１３の形状、大きさを変え
る必要がないので、素子面積の増大はなく、また画素毎
に揺らぎの発生も起こらない。

【００１３】次に本発明の製造方法に係わる第１実施形
態の一例を、図３おび図４の製造工程図によって説明す
る。図３，図４では、前記図１で説明した構成部品と同
様のものには同一の符号を付す。

【００１４】図３の（１）に示すように、半導体基板１
１上にゲート絶縁膜１２が形成され、そのゲート絶縁膜
１２上に環状のゲート電極１３が形成されている。上記
半導体基板１１は例えばシリコン半導体からなり、上記
ゲート絶縁膜１２は例えば酸化シリコンからなり、上記
ゲート電極１３は例えばポリシリコンからなる。また上
記ゲート電極１３の内側および外側における上記半導体
基板１１の上層にソース・ドレイン領域１４，１５（例
えば、ソース領域１４，ドレイン領域１５）が形成され
ている。このソース・ドレイン領域１４，１５間がセン
サ部１６になる。このようにＭＯＳトランジスタが構成
されている。上記ＭＯＳトランジスタを形成した半導体
基板１１上に上記ゲート電極１３を覆う状態のレンズ形
成膜４１を成膜する。このレンズ形成膜４１は、例えば
化学的気相成長〔以下ＣＶＤという、ＣＶＤ（Chemical
Vapor Deposition 〕法によってＢＰＳＧ〔屈折率＝
１．４５程度〕を堆積することにより得る。

【００１５】次いで図３の（２）に示すように、レジス
ト塗布技術によって上記レンズ形成膜４１上にレジスト
膜を形成した後、リソグラフィー技術によってマイクロ
レンズを形成する領域（例えばゲート電極１３の上方）
における上記レンズ形成膜４１上に上記レジスト膜から
なるレジストパターン４２を形成する。次いで上記レジ
ストパターン４２をエッチングマスクに用いたエッチン
グ技術によって、上記レンズ形成膜４１をパターニング
して、例えば上記ゲート電極１３を覆う状態にレンズ形
成パターン４３を形成する。なお、図３の（２）ではパ
ターニング後の状態を示す。その後、上記レジストパタ
ーン４２を除去する。

【００１６】続いて図３の（３）に示すように、上記レ
ンズ形成パターン４３をリフロー処理して、上記ゲート
電極１３を覆う状態のマイクロレンズ２１を形成する。
この結果、マイクロレンズ２１は、環状のゲート電極１
３を覆う状態に環状に形成され、その一部はソース・ド
レイン領域１４，１５上に延出する状態に形成される。
その表面形状は入射光をこの増幅型撮像素子のセンサ部
１６に導くような曲率半径を有する曲面、例えばマイク
ロレンズ２１のゲート長方向の断面外形状が略半円形状
になるように形成される。なお、図には示さないが、上
記マイクロレンズ２１はソース・ドレイン領域１４，１
５上を覆う状態に形成されてもよい。

【００１７】図４に示すように、塗布技術によって、上
記半導体基板１１上にマイクロレンズ２１を覆う平坦化
膜３１を形成する。この平坦化膜３１は、上記マイクロ
レンズ２１よりも屈折率が低い材料、例えばフッ素系の
透明なポリマー〔屈折率＝１．３程度〕を用いて、この
平坦化膜３１に入射した光が上記マイクロレンズ２１を
透過してセンサ部１６に入射するのに適した厚さに形成
される。上記平坦化膜３１は、上記のようにマイクロレ
ンズ２１よりも屈折率の小さい材料で形成することが好
ましい。このようにして、増幅型撮像素子１を形成す
る。

【００１８】上記増幅型撮像素子１の製造方法では、入
射光をセンサ部に集光するためのマイクロレンズ２１を
ゲート電極１３を覆う状態に形成することから、従来の
増幅型撮像素子よりも入射光を捕らえる範囲が拡がる。
そのため、従来の増幅型撮像素子よりもセンサ部１６に
入射される光量が多くなる。またマイクロレンズ２１は
断面略半円形状に形成されることから、マイクロレンズ
２１に入射した光はゲート電極１３の下部に形成されて
いるセンサ部１６に入射し易くなる。しかもゲート電極
１３の形状を変えることなく、また素子面積を増大する
ことなく、マイクロレンズ２１を形成することができ
る。

【００１９】次に本発明の増幅型撮像素子に係わる第２
実施形態の一例を、図５の概略構成断面図によって説明
する。

【００２０】図５に示すように、半導体基板１１上には
ゲート絶縁膜１２が形成され、そのゲート絶縁膜１２上
には環状のゲート電極１３が形成されている。上記半導
体基板１１は例えばシリコン半導体からなり、上記ゲー
ト絶縁膜１２は例えば酸化シリコンからなり、上記ゲー
ト電極１３は例えばポリシリコンからなる。また上記ゲ
ート電極１３の内側および外側における上記半導体基板
１１の上層にはソース・ドレイン領域１４，１５（例え
ば、ソース領域１４，ドレイン領域１５）が形成されて
いる。そのソース・ドレイン領域１４，１５の間がセン
サ部１６になる。このようにＭＯＳトランジスタが構成
されている。

【００２１】上記ゲート電極１３の側部内側および側部
外側には、このゲート電極１３とほぼ同等の高さを成す
もので透光性かつ絶縁性を有する光透過部５１が形成さ
れている。各光透過部５１は、例えば酸化シリコン（屈
折率＝１．４５程度）からなり、上記ソース・ドレイン
領域１４，１５の一部分上にかかる状態に形成されてい
る。

【００２２】さらに上記ゲート電極１３上および上記光
透過部５１上にはマイクロレンズ２１が形成されてい
る。このマイクロレンズ２１は、例えばＢＰＳＧ〔屈折
率＝１．４５程度〕からなり、ゲート電極１３上に形成
されるために、例えばゲート電極１３に沿って環状に形
成され、その一部はソース・ドレイン領域１４，１５上
に延出して形成されている。さらにその表面形状は入射
光をこの増幅型撮像素子のセンサ部１６に導くような曲
率半径を有する曲面、例えばゲート長方向において略半
円形状を有する断面に形成されている。なお、図には示
さないが、上記光透過部５１およびマイクロレンズ２１
はソース・ドレイン領域１４，１５上を覆う状態に形成
されていてもよい。

【００２３】さらに上記半導体基板１１上にはこのマイ
クロレンズ２１を覆う状態に平坦化膜３１が形成されて
いる。この平坦化膜３１は、上記マイクロレンズ２１よ
りも屈折率が低い材料、例えばフッ素系の透明なポリマ
ー〔屈折率＝１．３程度〕からなり、この平坦化膜３１
に入射した光が上記マイクロレンズ２１を透過してセン
サ部１６に入射するのに適した厚さに形成されている。
上記平坦化膜３１は、上記フッ素系の透明なポリマーの
ような上記マイクロレンズ２１を形成する材料の屈折率
よりも小さい屈折率を有する材料で形成されていること
が好ましい。上記の如くに増幅型撮像素子２は構成され
ている。

【００２４】上記増幅型撮像素子２では、図６に示すよ
うに、ゲート電極１３上およびその側部に設けた光透過
部５１上に、入射光Ｌをセンサ部１６に集光するマイク
ロレンズ２１が設けられていることから、このマイクロ
レンズ２１によって、従来の増幅型撮像素子よりも広い
範囲にわたって入射光Ｌを捕らえて、その入射光Ｌをセ
ンサ部１６に入射させる。そのため、従来の増幅型撮像
素子よりもセンサ部１６に入射される光量が多くなる。
またマイクロレンズ２１は断面略半円形状に形成されて
いることから、マイクロレンズ２１に入射した入射光Ｌ
はゲート電極１３の下部のセンサ部１６の方向に集光し
易くなる。しかもマイクロレンズ２１を設けてもゲート
電極１３の形状、大きさを変える必要はないので、素子
面積の増大はなく、また画素毎に揺らぎの発生も起こら
ない。さらにゲート電極１３の側部に光透過部５１を設
けても、光透過部５１が絶縁性を有することから、ソー
ス・ドレイン領域１４，１５に電気的な影響を与えるこ
とはないので、それによる画素毎に揺らぎの発生も起こ
らない。

【００２５】次に本発明の製造方法に係わる第２実施形
態の一例を、図７および図８の製造工程図によって説明
する。図７，図８では、前記図６で説明した構成部品と
同様のものには同一の符号を付す。

【００２６】図７の（１）に示すように、半導体基板１
１上にゲート絶縁膜１２が形成され、そのゲート絶縁膜
１２上に環状のゲート電極１３が形成されている。上記
半導体基板１１は例えばシリコン半導体からなり、上記
ゲート絶縁膜１２は例えば酸化シリコンからなり、上記
ゲート電極１３は例えばポリシリコンからなる。また上
記ゲート電極１３の内側および外側における上記半導体
基板１１の上層にはソース・ドレイン領域１４，１５
（例えば、ソース領域１４，ドレイン領域１５）が形成
されている。このソース・ドレイン領域１４，１５の間
がセンサ部１６になる。このようにＭＯＳトランジスタ
が構成されている。

【００２７】上記ＭＯＳトランジスタを形成した半導体
基板１１上に上記ゲート電極１３を覆う状態に光透過部
を形成するための透光性かつ絶縁性を有する膜６１を形
成する。この透光性かつ絶縁性を有する膜６１は、例え
ばＣＶＤ法によって酸化シリコン〔屈折率＝１．４５程
度〕を堆積することにより得る。次いで、通常の平坦化
技術、例えば平坦化膜（図示省略）の形成後、エッチバ
ックまたは化学的機械研磨〔以下ＣＭＰという、ＣＭＰ
（Chemical MechanicalPolishing ）〕による平坦化に
よって、上記透光性かつ絶縁性を有する膜６１の上部
（２点鎖線で示す部分）を除去し、この透光性かつ絶縁
性を有する膜６１をゲート電極１３とほぼ同等の高さを
有する状態に平坦化する。

【００２８】次いで図７の（２）に示すように、レジス
ト塗布技術によって上記ゲート電極１３上および透光性
かつ絶縁性を有する膜６１上にレジスト膜を形成した
後、リソグラフィー技術によって上記ゲート電極１３を
覆うとともにゲート長よりも幅広い状態のレジストパタ
ーン６２を上記レジスト膜で形成する。続いて上記レジ
ストパターン６２をエッチングマスクに用いたエッチン
グ技術によって、上記透光性かつ絶縁性を有する膜６１
をパターニングして上記ゲート電極１３の内側および外
側の各側壁に光透過部５１を形成する。なお、図７の
（２）ではパターニング後の状態を示した。その後上記
レジストパターン６２を除去する。

【００２９】次いで図７の（３）に示すように、上記半
導体基板１１上に上記ゲート電極１３および光透過部５
１を覆う状態にレンズ形成膜４１を形成する。このレン
ズ形成膜４１は、例えばＣＶＤ法によってＢＰＳＧ〔屈
折率＝１．４５程度〕を堆積することにより得る。次い
でレジスト塗布技術によって上記レンズ形成膜４１上に
レジスト膜を形成した後、リソグラフィー技術によって
マイクロレンズを形成する領域における上記レンズ形成
膜４１上に上記レジスト膜からなるレジストパターン４
２を形成する。

【００３０】次いで図８の（１）に示すように、上記レ
ジストパターン４２をエッチングマスクに用いたエッチ
ング技術によって、上記レンズ形成膜４１をパターニン
グして上記ゲート電極１３上にレンズ形成パターン４３
を形成する。なお、図８の（１）ではパターニング後の
状態を示した。その後、上記レジストパターン４２を除
去する。

【００３１】続いて図８の（２）に示すように、上記レ
ンズ形成パターン４３をリフロー処理して、上記ゲート
電極１３を覆う状態に、このゲート電極１３上および上
記光透過部５１上にマイクロレンズ２１を形成する。こ
のマイクロレンズ２１は、上記ゲート電極１３を覆う状
態に環状に形成され、その表面形状は入射光をこの増幅
型撮像素子のセンサ部１６に導くような曲率半径を有す
る曲面、例えばゲート長方向の断面外形状が略半円形状
になるように形成される。

【００３２】その後図８の（３）に示すように、塗布技
術によって、上記半導体基板１１上にマイクロレンズ２
１を覆う状態の平坦化膜３１を形成する。この平坦化膜
３１は、上記マイクロレンズ２１よりも屈折率が低い材
料、例えばフッ素系の透明なポリマー〔屈折率＝１．３
程度〕を用いて、この平坦化膜３１に入射した光が上記
マイクロレンズ２１を透過してセンサ部１６に入射する
のに適した厚さに形成される。上記平坦化膜３１は、上
記のようにマイクロレンズ２１よりも屈折率の小さい材
料で形成することが好ましい。このようにして、増幅型
撮像素子２が形成される。

【００３３】上記増幅型撮像素子２の製造方法では、ゲ
ート電極１３の側部に透光性かつ絶縁性の光透過部５１
を形成し、入射光をセンサ部１６に集光するためのマイ
クロレンズ２１をゲート電極１３上および光透過部５１
上に形成することから、従来の増幅型撮像素子よりも入
射光を捕らえる範囲が拡がる。そのため、従来の増幅型
撮像素子よりもセンサ部１６に入射される光量が多くな
る。またマイクロレンズ２１は断面略半円形状に形成さ
れることから、マイクロレンズ２１に入射した光はゲー
ト電極１３の下部に形成されているセンサ部１６に入射
し易くなる。しかもゲート電極１３の形状を変えること
なく、また素子面積を増大することなく、センサ部１６
への入射光量を増大させるマイクロレンズ２１が形成さ
れる。またゲート電極１３の側部に形成する光透過部５
１は絶縁性を有するもので形成することから、ソース・
ドレイン領域１４，１５に電気的な影響を与えることは
ない。

【００３４】上記増幅型撮像素子２の別の製造方法を以
下に説明する。前記図７の（１）によって説明した工程
を行った後、図９の（１）に示すように、上記ゲート電
極１３および透光性かつ絶縁性を有する膜６１上に、上
記説明したのと同様の方法によってレンズ形成膜４１を
形成する。次いでレジスト塗布技術によって上記レンズ
形成膜４１上にレジスト膜を形成した後、リソグラフィ
ー技術によってマイクロレンズを形成する領域における
上記レンズ形成膜４１上に上記レジスト膜からなるレジ
ストパターン４２を形成する。

【００３５】その後図９の（２）に示すように、前記図
８の（４）によって説明したのと同様にして、上記ゲー
ト電極１３上に上記レンズ形成膜４１をパターニングし
てなるレンズ形成パターン４３を形成する。その後、上
記レジストパターン４２を除去する。

【００３６】その後、図９の（３）に示すように、レジ
スト塗布技術によって上記ゲート電極１３上および透光
性かつ絶縁性を有する膜６１上に上記レンズ形成パター
ン４３を覆うレジスト膜を形成した後、リソグラフィー
技術によって上記レンズ形成パターン４３を覆うととも
にゲート長よりも幅広い状態のレジストパターン６２を
上記レジスト膜で形成する。続いて上記レジストパター
ン６２をエッチングマスクに用いたエッチング技術によ
って、上記透光性かつ絶縁性を有する膜６１をパターニ
ングして上記ゲート電極１３の各側壁に光透過部５１を
形成する。その後、上記レジストパターン６２を除去す
る。

【００３７】その後上記レジストパターン６２を除去す
る。次いで、図示はしないが前記図８の（５），（６）
によって説明したのと同様にして、レンズ形成パターン
４２をリフロー処理してマイクロレンズ２１を形成し、
さらにそれを覆う状態に平坦化膜３１を形成してもよ
い。

【００３８】上記図９によって説明した製造方法では、
前記図７，図８によって説明した製造方法と同様の作用
効果が得られるとともに、レンズ形成膜４１を平坦な面
上に形成するため、その加工性がよくなる。そのため、
レンズ形成パターン４３の加工精度がさらに向上するた
め、より精度の高いマイクロレンズ２１が形成される。
それによって、マイクロレンズ２１の集光精度が高めら
れる。

【００３９】

【発明の効果】以上、説明したように本発明の増幅型撮
像素子によれば、ゲート電極を覆う状態に、またはゲー
ト電極上およびその側部に設けた光透過部上に、入射光
をセンサ部に集光するマイクロレンズが設けられている
ので、このマイクロレンズによって、従来の増幅型撮像
素子よりも広い範囲にわたって入射光を捕らえて、その
光をセンサ部に入射することが可能になる。そのため、
従来の増幅型撮像素子よりもセンサ部に入射される光量
が増加するので、感度の向上が図れる。しかもゲート電
極形状を変える必要がないので、素子面積の増大はな
く、揺らぎの発生も起こらない。またゲート電極の側部
に光透過部を設けた構造のものであっても、光透過部が
絶縁性を有することから、ソース・ドレイン領域に電気
的な影響を与えることはないので、上記同様に、素子面
積の増大はなく、揺らぎの発生も起こらない。

【００４０】増幅型撮像素子の第１の製造方法ではゲー
ト電極を覆う状態に、また第２の製造方法ではゲート電
極上およびその側部に設けた光透過部上に、入射光をセ
ンサ部に集光するためのマイクロレンズを形成するの
で、従来の増幅型撮像素子よりも広い範囲にわたって入
射光を捕らえることが可能になる。そのため、この製造
方法によって形成される増幅型撮像素子は、従来の増幅
型撮像素子よりもセンサ部に入射される光量が多くな
る。しかもゲート電極形状を変えることなく、また素子
面積を増大することなく、マイクロレンズを形成するこ
とができる。またゲート電極の側部に形成する光透過部
は絶縁性を有するもので形成することから、ソース・ド
レイン領域に電気的な影響を与えることはない。

【図面の簡単な説明】

【図１】本発明の増幅型撮像素子に係わる第１実施形態
の概略構成断面図である。

【図２】第１実施形態の増幅型撮像素子に係わる作用の
説明図である。

【図３】本発明の製造方法に係わる第１実施形態の製造
工程図（その１）である。

【図４】第１実施形態の製造工程図（その２）である。

【図５】本発明の増幅型撮像素子に係わる第２実施形態
の概略構成断面図である。

【図６】第２実施形態の増幅型撮像素子に係わる作用の
説明図である。

【図７】本発明の製造方法に係わる第２実施形態の製造
工程図（その１）である。

【図８】第２実施形態の製造工程図（その２）である。

【図９】第２実施形態の製造方法に係わる別の製造工程
図である。

【図１０】従来の増幅型撮像素子の概略構成断面図であ
る。

【符号の説明】

１ 増幅型撮像素子 １３ ゲート電極 １６ セ
ンサ部 ２１ マイクロレンズ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ゲート電極の直下にセンサ部を設けた増
   幅型撮像素子において、 入射光を前記センサ部に集光するもので前記ゲート電極
   を覆う状態に形成したマイクロレンズを備えたことを特
   徴とする増幅型撮像素子。
2. 【請求項２】 請求項１記載の増幅型撮像素子におい
   て、 前記マイクロレンズを覆うものであって平坦な表面を有
   する平坦化膜が形成されていることを特徴とする増幅型
   撮像素子。
3. 【請求項３】 ゲート電極の直下にセンサ部を設けた増
   幅型撮像素子において、 前記ゲート電極とほぼ同等の高さを有するもので該ゲー
   ト電極の側部に設けた透光性かつ絶縁性を有する光透過
   部と、 入射光を前記センサ部に集光するもので前記ゲート電極
   上および前記光透過部上に設けたマイクロレンズとを備
   えたことを特徴とする増幅型撮像素子。
4. 【請求項４】 請求項３記載の増幅型撮像素子におい
   て、 前記マイクロレンズを覆うものであって平坦な表面を有
   する平坦化膜が形成されていることを特徴とする増幅型
   撮像素子。
5. 【請求項５】 増幅型撮像素子のゲート電極を形成した
   半導体基板上に該ゲート電極を覆う状態のレンズ形成膜
   を形成する工程と、 前記レンズ形成膜をパターニングして前記ゲート電極を
   覆うレンズ形成パターンを形成する工程と、 前記レンズ形成パターンをリフロー処理して、前記ゲー
   ト電極を覆うマイクロレンズを形成する工程とを備えた
   ことを特徴とする増幅型撮像素子の製造方法。
6. 【請求項６】 請求項５記載の増幅型撮像素子の製造方
   法において、 前記マイクロレンズを形成した後、該マイクロレンズを
   覆うものであって平坦な表面を有する平坦化膜を形成す
   る工程を行うことを特徴とする増幅型撮像素子の製造方
   法。
7. 【請求項７】 増幅型撮像素子のゲート電極を形成した
   半導体基板上における該ゲート電極の側壁に該ゲート電
   極とほぼ同等の高さを有するもので透光性かつ絶縁性を
   有する膜を形成する工程と、 少なくとも前記ゲート電極上にレンズ形成膜を形成する
   工程と、 前記レンズ形成膜をパターニングして少なくとも前記ゲ
   ート電極上にレンズ形成パターンを形成する工程と、 前記レンズ形成パターンをリフロー処理して、前記ゲー
   ト電極および前記光透過部上にマイクロレンズを形成す
   る工程とを備ええたことを特徴とする増幅型撮像素子の
   製造方法。
8. 【請求項８】 請求項７記載の増幅型撮像素子の製造方
   法において、 前記マイクロレンズを形成した後、該マイクロレンズを
   覆うものであって平坦な表面を有する平坦化膜を形成す
   る工程を行うことを特徴とする増幅型撮像素子の製造方
   法。