JPH10240923A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH10240923A JPH10240923A JP9062534A JP6253497A JPH10240923A JP H10240923 A JPH10240923 A JP H10240923A JP 9062534 A JP9062534 A JP 9062534A JP 6253497 A JP6253497 A JP 6253497A JP H10240923 A JPH10240923 A JP H10240923A
- Authority
- JP
- Japan
- Prior art keywords
- image
- data
- memory
- fifo
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Storing Facsimile Image Data (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 ディジタル画像の画像処理装置に関し、メモ
リ制御手段、書き込み制御手段、読み出し制御手段、Ｆ
ＩＦＯ手段で構成され、特に、ＦＩＦＯ手段へのデータ
の書き込み、読み出し制御により、画像の任意倍率での
拡大縮小を簡単な構成で実現出来る装置を画像処理提供
する。 【解決手段】 ディジタル画像データに対し拡大、縮小
処理を行なう画像処理装置において、少なくとも１画面
分の画像データを記憶しておく画像メモリ手段２２と、
前記画像メモリ手段に対して読み出し、書き込み制御を
行なうメモリ制御手段１２と、前記画像メモリ手段より
出力される画素データを順次取り込むＦＩＦＯ手段１８
と、前記ＦＩＦＯ手段に対し、データの書き込みタイミ
ングを制御する書き込み制御手段１４及びデータの読み
出しタイミングを制御する読み出し制御手段１６とを有
する構成とした。
リ制御手段、書き込み制御手段、読み出し制御手段、Ｆ
ＩＦＯ手段で構成され、特に、ＦＩＦＯ手段へのデータ
の書き込み、読み出し制御により、画像の任意倍率での
拡大縮小を簡単な構成で実現出来る装置を画像処理提供
する。 【解決手段】 ディジタル画像データに対し拡大、縮小
処理を行なう画像処理装置において、少なくとも１画面
分の画像データを記憶しておく画像メモリ手段２２と、
前記画像メモリ手段に対して読み出し、書き込み制御を
行なうメモリ制御手段１２と、前記画像メモリ手段より
出力される画素データを順次取り込むＦＩＦＯ手段１８
と、前記ＦＩＦＯ手段に対し、データの書き込みタイミ
ングを制御する書き込み制御手段１４及びデータの読み
出しタイミングを制御する読み出し制御手段１６とを有
する構成とした。
Description
【０００１】
【発明の属する技術分野】本発明は画像処理装置に関
し、特に、画像データのＦＩＦＯへの書き込み、読み出
しを制御することによって任意の倍率の画像の拡大縮小
を可能とする画像処理装置に関するものである。
し、特に、画像データのＦＩＦＯへの書き込み、読み出
しを制御することによって任意の倍率の画像の拡大縮小
を可能とする画像処理装置に関するものである。
【０００２】
【従来の技術】図４は、従来の画像処理装置の一例を示
したブロック構成である。従来の技術による画像の拡大
縮小処理においては、主としてＣＰＵ１２０が、指定さ
れた倍率から所望のデータのアドレスを算出すると共
に、メモリ制御手段１１２に対して画素データの転送要
求を発し、要求を受けたメモリ制御手段１１２が画像メ
モリ１２２に対して読み出し処理を行なう方法を用いて
いた。
したブロック構成である。従来の技術による画像の拡大
縮小処理においては、主としてＣＰＵ１２０が、指定さ
れた倍率から所望のデータのアドレスを算出すると共
に、メモリ制御手段１１２に対して画素データの転送要
求を発し、要求を受けたメモリ制御手段１１２が画像メ
モリ１２２に対して読み出し処理を行なう方法を用いて
いた。
【０００３】従来、画像データを拡大縮小する場合に
は、映像表示装置の各画素に対するデータのアドレスを
ＣＰＵ１２０等で求め、更に、画像を格納してあるメモ
リ内から必要なデータのみを直接に取り出す方法を用い
ていた。
は、映像表示装置の各画素に対するデータのアドレスを
ＣＰＵ１２０等で求め、更に、画像を格納してあるメモ
リ内から必要なデータのみを直接に取り出す方法を用い
ていた。
【０００４】
【発明が解決しようとする課題】ところで、上述のよう
な画像データの拡大縮小方法によれば、指定された倍率
から所望のピクセル・データのアドレスを求める必要が
あり、ＣＰＵの負荷が大きかった。
な画像データの拡大縮小方法によれば、指定された倍率
から所望のピクセル・データのアドレスを求める必要が
あり、ＣＰＵの負荷が大きかった。
【０００５】また、所望のピクセル・データを画像メモ
リから１画素ずつ取り出す必要があるため、メモリに対
するアクセスが頻繁に起こり、処理スピードの点で大き
な課題があった。
リから１画素ずつ取り出す必要があるため、メモリに対
するアクセスが頻繁に起こり、処理スピードの点で大き
な課題があった。
【０００６】本発明は上記の問題点に着目してなされた
ものであり、拡大縮小時のアドレスの算出を排除するこ
とでＣＰＵへの負荷を軽減し、リニアなアドレッシング
により、メモリへのアクセス頻度を最小限に抑えること
で処理スピードを向上させ、且つ、画像データを任意の
倍率で拡大縮小することが可能な画像処理装置を提供す
ることを目的とするものである。
ものであり、拡大縮小時のアドレスの算出を排除するこ
とでＣＰＵへの負荷を軽減し、リニアなアドレッシング
により、メモリへのアクセス頻度を最小限に抑えること
で処理スピードを向上させ、且つ、画像データを任意の
倍率で拡大縮小することが可能な画像処理装置を提供す
ることを目的とするものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、ディジタル画像データに対し拡
大、縮小処理を行なう画像処理装置において、少なくと
も１画面分の画像データを記憶しておく画像メモリ手段
と、前記画像メモリ手段に対して読み出し、書き込み制
御を行なうメモリ制御手段と、前記画像メモリ手段より
出力される画素データを順次取り込むＦＩＦＯ手段と、
前記ＦＩＦＯ手段に対し、データの書き込みタイミング
を制御する書き込み制御手段と、前記ＦＩＦＯ手段に対
し、データの読み出しタイミングを制御する読み出し制
御手段とを有する画像処理装置を提供する。
に、請求項１の発明は、ディジタル画像データに対し拡
大、縮小処理を行なう画像処理装置において、少なくと
も１画面分の画像データを記憶しておく画像メモリ手段
と、前記画像メモリ手段に対して読み出し、書き込み制
御を行なうメモリ制御手段と、前記画像メモリ手段より
出力される画素データを順次取り込むＦＩＦＯ手段と、
前記ＦＩＦＯ手段に対し、データの書き込みタイミング
を制御する書き込み制御手段と、前記ＦＩＦＯ手段に対
し、データの読み出しタイミングを制御する読み出し制
御手段とを有する画像処理装置を提供する。
【０００８】請求項２の発明は、前記請求項１に記載さ
れた画像処理装置において、前記ディジタル画像データ
の横方向の縮小処理時には、前記画像メモリ手段から出
力される画素データに対し、前記書き込み制御手段によ
り必要とする画素データのみを前記ＦＩＦＯ手段へ書き
込み、拡大処理時には、前記読み出し制御手段により同
一データを必要な画素数分読み出し、前記ディジタル画
像データの縦方向の縮小処理時には、前記メモリ制御手
段により、前記画像メモリ内の必要なラインの画素デー
タのみを出力し、拡大処理時には、前記画像メモリ内か
ら１ライン分の画素データを必要な回数出力する画像処
理装置を提供する。
れた画像処理装置において、前記ディジタル画像データ
の横方向の縮小処理時には、前記画像メモリ手段から出
力される画素データに対し、前記書き込み制御手段によ
り必要とする画素データのみを前記ＦＩＦＯ手段へ書き
込み、拡大処理時には、前記読み出し制御手段により同
一データを必要な画素数分読み出し、前記ディジタル画
像データの縦方向の縮小処理時には、前記メモリ制御手
段により、前記画像メモリ内の必要なラインの画素デー
タのみを出力し、拡大処理時には、前記画像メモリ内か
ら１ライン分の画素データを必要な回数出力する画像処
理装置を提供する。
【０００９】請求項３の発明は、前記請求項２に記載さ
れた画像処理装置において、前記書き込み制御手段及び
読み出し制御手段による必要な画素データの書き込み及
び読み出し制御は、下記の式１により、拡大縮小画像Ｔ
のｘ番目の画素は、Ｔｘの整数部の値を原画像の画素に
対応させて選択するようにした画像処理装置を提供す
る。
れた画像処理装置において、前記書き込み制御手段及び
読み出し制御手段による必要な画素データの書き込み及
び読み出し制御は、下記の式１により、拡大縮小画像Ｔ
のｘ番目の画素は、Ｔｘの整数部の値を原画像の画素に
対応させて選択するようにした画像処理装置を提供す
る。
【式１】
【００１０】
【発明の実施の形態】本発明の画像処理装置の一実施例
について、図と共に以下に説明する。図１は、本発明の
画像処理装置の一実施例を示すブロック図である。
について、図と共に以下に説明する。図１は、本発明の
画像処理装置の一実施例を示すブロック図である。
【００１１】図中、符号２２は拡大縮小処理前のディジ
タル画像データを格納する画像メモリ、１２は前記画像
メモリ２２に対するデータのリード／ライト動作を制御
するメモリ制御手段、１４はＦＩＦＯ手段１８へのデー
タの書き込みを制御する書き込み制御手段である。
タル画像データを格納する画像メモリ、１２は前記画像
メモリ２２に対するデータのリード／ライト動作を制御
するメモリ制御手段、１４はＦＩＦＯ手段１８へのデー
タの書き込みを制御する書き込み制御手段である。
【００１２】また、符号１８は画像メモリより出力され
たデータを取り込み（ライト）、その順に後段のブロッ
クへ出力（リード）するＦＩＦＯ（First-In First-Ou
t）メモリで構成されたＦＩＦＯ手段、１６はＦＩＦＯ
手段１８からのデータの読み出しを制御する読み出し制
御手段、２０は前記各制御手段１２，１４，１６に対し
て倍率指定や動作タイミングを制御するＣＰＵである。
たデータを取り込み（ライト）、その順に後段のブロッ
クへ出力（リード）するＦＩＦＯ（First-In First-Ou
t）メモリで構成されたＦＩＦＯ手段、１６はＦＩＦＯ
手段１８からのデータの読み出しを制御する読み出し制
御手段、２０は前記各制御手段１２，１４，１６に対し
て倍率指定や動作タイミングを制御するＣＰＵである。
【００１３】また、符号３０は前記ＣＰＵ２０より送ら
れてくる各種情報を前記各制御手段１２，１４，１６へ
伝達するためのシステム・バス、３４は前記メモリ制御
手段１２の処理開始タイミング制御するメモリ制御開始
信号線、３６は前記書き込み制御手段１４の処理開始タ
イミング制御する書き込み制御開始信号線である。
れてくる各種情報を前記各制御手段１２，１４，１６へ
伝達するためのシステム・バス、３４は前記メモリ制御
手段１２の処理開始タイミング制御するメモリ制御開始
信号線、３６は前記書き込み制御手段１４の処理開始タ
イミング制御する書き込み制御開始信号線である。
【００１４】また、符号３８は前記読み出し制御手段１
６の処理開始タイミング制御を行なう読み出し制御開始
信号線、４０は倍率制御信号線、４２は前記画像メモリ
２２に対するリード／ライト制御信号線、４８はＦＩＦ
Ｏ１８手段に対するライト制御信号線、５０はＦＩＦＯ
手段１８に対するリード制御信号線である。
６の処理開始タイミング制御を行なう読み出し制御開始
信号線、４０は倍率制御信号線、４２は前記画像メモリ
２２に対するリード／ライト制御信号線、４８はＦＩＦ
Ｏ１８手段に対するライト制御信号線、５０はＦＩＦＯ
手段１８に対するリード制御信号線である。
【００１５】また、符号５４は供給されるディジタル画
像データ線、５２は前記ディジタル画像データを前記デ
ィジタル画像データ線５４を介して前記画像メモリ２２
に格納する際に必要な入力制御信号線、５６は不図示の
映像表示モニタの走査線順に読み出されたピクセル・デ
ータ線、４４、４６は前記ＦＩＦＯ手段１８の空き状態
を示すフル・フラグ及びエンプティ・フラグを出力する
フル・フラグ線及びエンプティ・フラグ線である。
像データ線、５２は前記ディジタル画像データを前記デ
ィジタル画像データ線５４を介して前記画像メモリ２２
に格納する際に必要な入力制御信号線、５６は不図示の
映像表示モニタの走査線順に読み出されたピクセル・デ
ータ線、４４、４６は前記ＦＩＦＯ手段１８の空き状態
を示すフル・フラグ及びエンプティ・フラグを出力する
フル・フラグ線及びエンプティ・フラグ線である。
【００１６】図２は、拡大縮小アルゴリズムを示したも
のであり、ｎ画素の画像データをｍ倍する場合の原画像
Ｓの各画素と拡大縮小された画像Ｔの各画素との対応を
示したものである。ここで、拡大縮小画像Ｔのｘ番目の
画素は、下記の式１より求められ、Ｔｘの整数部の値を
原画像の画素に対応させることで任意倍率ｍの拡大縮小
が可能となる。また、この原理は画像の縦方向に対して
も、同様に適用される。
のであり、ｎ画素の画像データをｍ倍する場合の原画像
Ｓの各画素と拡大縮小された画像Ｔの各画素との対応を
示したものである。ここで、拡大縮小画像Ｔのｘ番目の
画素は、下記の式１より求められ、Ｔｘの整数部の値を
原画像の画素に対応させることで任意倍率ｍの拡大縮小
が可能となる。また、この原理は画像の縦方向に対して
も、同様に適用される。
【００１７】
【式１】
【００１８】つぎに、図１のブロック図及び図２の拡大
縮小アルゴリズムを用いた本発明の画像処理装置の動作
について、以下に説明する。図１において、メモリ制御
手段１２は入力制御信号５２の要求を受け、予めディジ
タル画像データを画像データ線５４を介して、画像メモ
リ２２へ書き込ませる。入力制御信号５２は各データを
格納するアドレスを含んでおり、メモリ制御手段１２は
指定されたアドレスに画像データを書き込む。
縮小アルゴリズムを用いた本発明の画像処理装置の動作
について、以下に説明する。図１において、メモリ制御
手段１２は入力制御信号５２の要求を受け、予めディジ
タル画像データを画像データ線５４を介して、画像メモ
リ２２へ書き込ませる。入力制御信号５２は各データを
格納するアドレスを含んでおり、メモリ制御手段１２は
指定されたアドレスに画像データを書き込む。
【００１９】つぎに、システム・バス３０を通じて倍率
制御信号線４０を介して倍率制御信号を受けたメモリ制
御手段１２は、リード／ライト制御信号を出力線４２に
出力して画像メモリ２２に対し映像表示モニタ（図示せ
ず）のラスタ走査線順に読み出し動作を行ない、ピクセ
ル・データとして出力線５６に出力させる。
制御信号線４０を介して倍率制御信号を受けたメモリ制
御手段１２は、リード／ライト制御信号を出力線４２に
出力して画像メモリ２２に対し映像表示モニタ（図示せ
ず）のラスタ走査線順に読み出し動作を行ない、ピクセ
ル・データとして出力線５６に出力させる。
【００２０】この時、メモリ制御手段１２は、図２の拡
大縮小アルゴリズムを用い、不要ラインの飛ばし読み、
あるいは同一ラインを複数回読み出すことにより、画像
の縦方向の拡大縮小を行なう。また、読み出し動作の
際、メモリ制御手段１２は、ＦＩＦＯ手段１８から出力
されるフル・フラグを監視し、ＦＩＦＯ手段１８に空き
がある場合にのみ画像データの読み出し動作を行なう。
大縮小アルゴリズムを用い、不要ラインの飛ばし読み、
あるいは同一ラインを複数回読み出すことにより、画像
の縦方向の拡大縮小を行なう。また、読み出し動作の
際、メモリ制御手段１２は、ＦＩＦＯ手段１８から出力
されるフル・フラグを監視し、ＦＩＦＯ手段１８に空き
がある場合にのみ画像データの読み出し動作を行なう。
【００２１】また、書き込み制御手段１４は、倍率制御
信号線４０が縮小を指定した場合に限り、図２の縮小ア
ルゴリズムを適用し、前記ラスタ走査線順に送られてく
るピクセル・データ５６を飛ばし読みして、必要なデー
タのみをＦＩＦＯ手段１８に書き込む。
信号線４０が縮小を指定した場合に限り、図２の縮小ア
ルゴリズムを適用し、前記ラスタ走査線順に送られてく
るピクセル・データ５６を飛ばし読みして、必要なデー
タのみをＦＩＦＯ手段１８に書き込む。
【００２２】図２に示した縮小（ｍ＝５／８＝0.625 ）
の場合について、以下に説明する。縮小画像Ｔのｘ番目
の画素は、下記の式１より求められ、Ｔｘの整数部の値
を原画像の画素に対応させることにより、倍率ｍ＝５／
８＝0.625 の縮小が可能となる。ｘ＝０、１、２、３、
４に対して、式１より求められるＴｘは、 Ｔｘ＝ 0.000, 1.600, 3.200, 4.800, 6.400 となり、各数値の整数部０，１，３，４，６に対応した
走査線０，１，３，４，６の各データを書き込む（走査
線２，５，７は飛ばし、書き込みはしない）。
の場合について、以下に説明する。縮小画像Ｔのｘ番目
の画素は、下記の式１より求められ、Ｔｘの整数部の値
を原画像の画素に対応させることにより、倍率ｍ＝５／
８＝0.625 の縮小が可能となる。ｘ＝０、１、２、３、
４に対して、式１より求められるＴｘは、 Ｔｘ＝ 0.000, 1.600, 3.200, 4.800, 6.400 となり、各数値の整数部０，１，３，４，６に対応した
走査線０，１，３，４，６の各データを書き込む（走査
線２，５，７は飛ばし、書き込みはしない）。
【００２３】読み出し時、倍率制御信号線４０が縮小を
指定した場合、読み出し制御手段１６はＦＩＦＯ手段１
８内のデータを総て一つずつ無条件に出力する。よっ
て、走査線０，１，２，３，４，５，６，７のうち、走
査線２，５，７を飛ばして、これにより縮小画像を実現
している。
指定した場合、読み出し制御手段１６はＦＩＦＯ手段１
８内のデータを総て一つずつ無条件に出力する。よっ
て、走査線０，１，２，３，４，５，６，７のうち、走
査線２，５，７を飛ばして、これにより縮小画像を実現
している。
【００２４】一方、倍率制御信号４０が拡大あるいは等
倍を指定した場合、書き込み制御手段は全てのピクセル
・データを無条件にＦＩＦＯ手段１８に書き込む。
倍を指定した場合、書き込み制御手段は全てのピクセル
・データを無条件にＦＩＦＯ手段１８に書き込む。
【００２５】また、書き込み制御手段１４は倍率制御信
号の状態に関わらず、前記メモリ制御手段１２と同様、
ＦＩＦＯ手段１８のフル・フラグを監視し、ＦＩＦＯ手
段１８に空きがある場合にのみ、ピクセル・データの書
き込みを行なう。
号の状態に関わらず、前記メモリ制御手段１２と同様、
ＦＩＦＯ手段１８のフル・フラグを監視し、ＦＩＦＯ手
段１８に空きがある場合にのみ、ピクセル・データの書
き込みを行なう。
【００２６】読み出し制御手段１６は、倍率制御信号線
４０が拡大を指定した場合に限り図２の拡大アルゴリズ
ムを適用し、ＦＩＦＯ手段１８の出力データが必要な個
数分に達するまでデータを保持してから次のデータを出
力する動作を繰り返す。
４０が拡大を指定した場合に限り図２の拡大アルゴリズ
ムを適用し、ＦＩＦＯ手段１８の出力データが必要な個
数分に達するまでデータを保持してから次のデータを出
力する動作を繰り返す。
【００２７】図２に示した拡大（ｍ＝１３／８＝1.625
）の場合について、以下に説明する。拡大画像Ｔのｘ
番目の画素は、下記の式１より求められ、Ｔｘの整数部
の値を原画像の画素に対応させることで、倍率ｍ＝１３
／８＝1.625 の拡大が可能となる。ｘ＝０、１、２、
…、１２に対して、式１より求められるＴｘは、 Ｔｘ＝ 0.000, 0.615, 1.230, 1.846, 2.461, 3.076,
3.692,4.307, 4.923, 5.538, 6.153, 6.769, 7.384 となり、各数値の整数部０，０，１，１，２，３，３，
４，４，５，６，６，７に対応した走査線０，０，１，
１，２，３，３，４，４，５，６，６，７の各データを
出力する（走査線０，１，３，４，６をダブらせる）。
よって、走査線０，１，２，３，４，５，６，７のう
ち、走査線０，１，３，４，６をダブらせて、これによ
り拡大画像を実現している。
）の場合について、以下に説明する。拡大画像Ｔのｘ
番目の画素は、下記の式１より求められ、Ｔｘの整数部
の値を原画像の画素に対応させることで、倍率ｍ＝１３
／８＝1.625 の拡大が可能となる。ｘ＝０、１、２、
…、１２に対して、式１より求められるＴｘは、 Ｔｘ＝ 0.000, 0.615, 1.230, 1.846, 2.461, 3.076,
3.692,4.307, 4.923, 5.538, 6.153, 6.769, 7.384 となり、各数値の整数部０，０，１，１，２，３，３，
４，４，５，６，６，７に対応した走査線０，０，１，
１，２，３，３，４，４，５，６，６，７の各データを
出力する（走査線０，１，３，４，６をダブらせる）。
よって、走査線０，１，２，３，４，５，６，７のう
ち、走査線０，１，３，４，６をダブらせて、これによ
り拡大画像を実現している。
【００２８】一方、倍率制御信号線４０が縮小を指定し
た場合、読み出し制御手段１６はＦＩＦＯ手段１８内の
データを総て一つずつ無条件に出力する。
た場合、読み出し制御手段１６はＦＩＦＯ手段１８内の
データを総て一つずつ無条件に出力する。
【００２９】また、読み出し制御手段１６は倍率制御信
号の状態に関わらず、ＦＩＦＯ手段１８のエンプティ・
フラグを監視し、ＦＩＦＯ手段１８内にデータが存在す
る場合にのみ、上記方法でデータの読み出しを行なう。
号の状態に関わらず、ＦＩＦＯ手段１８のエンプティ・
フラグを監視し、ＦＩＦＯ手段１８内にデータが存在す
る場合にのみ、上記方法でデータの読み出しを行なう。
【００３０】ＣＰＵ２０は、操作者により設定された画
像の縦横の倍率を前記メモリ制御手段１２、書き込み制
御手段１４、読み出し制御手段１６へ伝えると共に、外
部から入力される不図示の映像モニタの水平、垂直同期
信号を受け、メモリ制御開始信号線３４、書き込み制御
開始信号線３６、読み出し制御開始信号線３８を介して
前記制御手段１２、書き込み制御手段１４、読み出し制
御手段１６の各処理開始タイミングを制御する。
像の縦横の倍率を前記メモリ制御手段１２、書き込み制
御手段１４、読み出し制御手段１６へ伝えると共に、外
部から入力される不図示の映像モニタの水平、垂直同期
信号を受け、メモリ制御開始信号線３４、書き込み制御
開始信号線３６、読み出し制御開始信号線３８を介して
前記制御手段１２、書き込み制御手段１４、読み出し制
御手段１６の各処理開始タイミングを制御する。
【００３１】本発明の画像処理装置は、画像メモリ手段
２２の出力が供給されるＦＩＦＯ手段１８を各制御手段
１２．１４．１６により制御する構成としているので、
所望のピクセル・データのアドレスを求める必要はな
く、ＣＰＵの負荷が大きくなるようなこともなく、簡単
な構成により拡大縮小画像を作成することが出来る。
２２の出力が供給されるＦＩＦＯ手段１８を各制御手段
１２．１４．１６により制御する構成としているので、
所望のピクセル・データのアドレスを求める必要はな
く、ＣＰＵの負荷が大きくなるようなこともなく、簡単
な構成により拡大縮小画像を作成することが出来る。
【００３２】図３は本発明の画像処理装置を用いて生成
される出力例で、縮小アルゴリズムを適用した画像処理
（画像２の倍率ｍ＝0.5 縦×横：0.5 ×0.5 ）の一例
を示した。これは、同図に示されるように画面１（縦×
横：1.0 ×1.0 ）に縮小した画面２（縦×横：0.5 ×0.
5 ）をはめ込んで出力した画像処理の場合である。
される出力例で、縮小アルゴリズムを適用した画像処理
（画像２の倍率ｍ＝0.5 縦×横：0.5 ×0.5 ）の一例
を示した。これは、同図に示されるように画面１（縦×
横：1.0 ×1.0 ）に縮小した画面２（縦×横：0.5 ×0.
5 ）をはめ込んで出力した画像処理の場合である。
【００３３】この画像処理結果を得るためには、操作者
により設定された画像１及び画像２の開始アドレス、画
像処理後の各画像の拡大縮小率ｍ及びオフセット値がＣ
ＰＵ２０を経由して図１のメモリ制御手段１２に渡され
る。これらの各パラメータを元にメモリ制御手段１２は
図３の処理画像のラスタ走査線順に画像１及び画像２の
データを画像メモリ２２から読み出す。
により設定された画像１及び画像２の開始アドレス、画
像処理後の各画像の拡大縮小率ｍ及びオフセット値がＣ
ＰＵ２０を経由して図１のメモリ制御手段１２に渡され
る。これらの各パラメータを元にメモリ制御手段１２は
図３の処理画像のラスタ走査線順に画像１及び画像２の
データを画像メモリ２２から読み出す。
【００３４】この時、拡大縮小率ｍ及びオフセット値を
元に、同一走査線上で画像１と画像２が重なる部分を検
出し、例えば、画像１を必要な画素数分読み出し、次に
画像２を読み出し、最後に画像１の残りの部分にあたる
データの読み出し処理を行なう。また、上記過程で、画
像１を処理する場合は、縦横の倍率をｍ＝１．０倍、画
像２を処理する場合は、縦横の倍率をｍ＝０．５倍とし
て、各制御手段を動作させることで所望の画像２（ＡＢ
ＣＸＹＺ）を縮小して画像１の所定の場所にはめ込んだ
処理画像が得られる。
元に、同一走査線上で画像１と画像２が重なる部分を検
出し、例えば、画像１を必要な画素数分読み出し、次に
画像２を読み出し、最後に画像１の残りの部分にあたる
データの読み出し処理を行なう。また、上記過程で、画
像１を処理する場合は、縦横の倍率をｍ＝１．０倍、画
像２を処理する場合は、縦横の倍率をｍ＝０．５倍とし
て、各制御手段を動作させることで所望の画像２（ＡＢ
ＣＸＹＺ）を縮小して画像１の所定の場所にはめ込んだ
処理画像が得られる。
【００３５】
【発明の効果】以上説明したように、本発明の画像処理
装置によれば、画像メモリ手段の出力データを取り込み
（ライト）、その順に後段のブロックへ出力（リード）
するＦＩＦＯ（First-In First-Out）メモリで構成され
たＦＩＦＯ手段を各制御手段により制御する構成として
いるので、所望のピクセル・データのアドレスを求める
必要はなく、ＣＰＵの負荷が大きくなるようなこともな
く、簡単な構成により画像データを任意の倍率で拡大縮
小することが出来る。
装置によれば、画像メモリ手段の出力データを取り込み
（ライト）、その順に後段のブロックへ出力（リード）
するＦＩＦＯ（First-In First-Out）メモリで構成され
たＦＩＦＯ手段を各制御手段により制御する構成として
いるので、所望のピクセル・データのアドレスを求める
必要はなく、ＣＰＵの負荷が大きくなるようなこともな
く、簡単な構成により画像データを任意の倍率で拡大縮
小することが出来る。
【００３６】本発明の画像処理装置によれば、拡大縮小
時のアドレスの算出を排除することでＣＰＵへの負荷を
軽減し、リニアなアドレッシングにより、メモリへのア
クセス頻度を最小限に抑えることで処理スピードを向上
させ、且つ、画像データを任意の倍率で拡大縮小するこ
とが出来る。
時のアドレスの算出を排除することでＣＰＵへの負荷を
軽減し、リニアなアドレッシングにより、メモリへのア
クセス頻度を最小限に抑えることで処理スピードを向上
させ、且つ、画像データを任意の倍率で拡大縮小するこ
とが出来る。
【図１】本発明の画像処理装置の一実施例を示すブロッ
ク図である。
ク図である。
【図２】本発明の画像処理装置で用いた拡大縮小アルゴ
リズムの説明及び実施例である。
リズムの説明及び実施例である。
【図３】本発明の画像処理装置を用いて生成される出力
の一例である。
の一例である。
【図４】従来の画像処理装置の一例を示すブロック図で
ある。
ある。
１０ 画像処理装置 １２，１１２ メモリ制御手段 １４ 書き込み制御手段 １６ 読み出し制御手段 １８ ＦＩＦＯ手段（ＦＩＦＯ） ２０，１２０ ＣＰＵ ２２，１２２ 画像メモリ（画像メモリ手段） ３０，１３０ システム・バス ３２，１３２ コントロール信号（コントロール・バ
ス） ３４ メモリ制御開始信号線 ３６ 書き込み制御開始信号線 ３８ 読み出し制御開始信号線 ４０，１４０ 倍率制御信号線 ４２，１４２ リード／ライト制御信号線 ４４ フル・フラグ線 ４６ エンプテイ・フラグ線 ４８ ＦＩＦＯライト信号線 ５０ ＦＩＦＯリード信号線 ５２，１５２ 入力制御信号線 ５４，１５４ ディジタル画像データ線 ５６，１５６ ピクセル・データ出力線 ５８ 出力データ線
ス） ３４ メモリ制御開始信号線 ３６ 書き込み制御開始信号線 ３８ 読み出し制御開始信号線 ４０，１４０ 倍率制御信号線 ４２，１４２ リード／ライト制御信号線 ４４ フル・フラグ線 ４６ エンプテイ・フラグ線 ４８ ＦＩＦＯライト信号線 ５０ ＦＩＦＯリード信号線 ５２，１５２ 入力制御信号線 ５４，１５４ ディジタル画像データ線 ５６，１５６ ピクセル・データ出力線 ５８ 出力データ線
Claims (3)
- 【請求項１】ディジタル画像データに対し拡大、縮小処
理を行なう画像処理装置において、 少なくとも１画面分の画像データを記憶しておく画像メ
モリ手段と、 前記画像メモリ手段に対して読み出し、書き込み制御を
行なうメモリ制御手段と、 前記画像メモリ手段より出力される画素データを順次取
り込むＦＩＦＯ手段と、 前記ＦＩＦＯ手段に対し、データの書き込みタイミング
を制御する書き込み制御手段と、 前記ＦＩＦＯ手段に対し、データの読み出しタイミング
を制御する読み出し制御手段とを有することを特徴とす
る画像処理装置。 - 【請求項２】前記請求項１に記載された画像処理装置に
おいて、 前記ディジタル画像データの横方向の縮小処理を行なう
場合には、前記画像メモリ手段から出力される画素デー
タに対し、前記書き込み制御手段により必要とする画素
データのみを前記ＦＩＦＯ手段へ書き込み、拡大処理を
行なう場合には、前記読み出し制御手段により同一デー
タを必要な画素数分読み出し、 前記ディジタル画像データの縦方向の縮小処理を行なう
場合には、前記メモリ制御手段により、前記画像メモリ
内の必要なラインの画素データのみを出力し、拡大処理
を行なう場合には、前記画像メモリ内から１ライン分の
画素データを必要な回数出力することを特徴とする画像
処理装置。 - 【請求項３】前記請求項２に記載された画像処理装置に
おいて、 前記書き込み制御手段及び読み出し制御手段による必要
な画素データの書き込み及び読み出し制御は、下記の式
１により、拡大縮小画像Ｔのｘ番目の画素は、Ｔｘの整
数部の値を原画像の画素に対応させて選択するようにし
たことを特徴とする画像処理装置。 【式１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9062534A JPH10240923A (ja) | 1997-02-28 | 1997-02-28 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9062534A JPH10240923A (ja) | 1997-02-28 | 1997-02-28 | 画像処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10240923A true JPH10240923A (ja) | 1998-09-11 |
Family
ID=13202982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9062534A Pending JPH10240923A (ja) | 1997-02-28 | 1997-02-28 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10240923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209260B1 (en) | 1999-07-19 | 2007-04-24 | Sharp Kabushiki Kaisha | Image processing apparatus |
-
1997
- 1997-02-28 JP JP9062534A patent/JPH10240923A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209260B1 (en) | 1999-07-19 | 2007-04-24 | Sharp Kabushiki Kaisha | Image processing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0570146B1 (en) | Full color image output terminal interface | |
| US7456804B2 (en) | Display control apparatus and display control method | |
| US6094230A (en) | Apparatus and method for displaying images on a multiple screen DTV | |
| KR100482493B1 (ko) | 화상 출력 장치 및 화상 출력 제어 방법 | |
| KR20070041507A (ko) | 이미지 프레임들의 시퀀스를 디스플레이하기 위한 방법 및시스템 | |
| JPH10240923A (ja) | 画像処理装置 | |
| JP3422453B2 (ja) | 画像表示処理装置 | |
| US7538900B2 (en) | Image processing apparatus, image processing method, and image processing system | |
| JP2001134243A (ja) | Ｌｃｄパネル表示装置 | |
| JP3307736B2 (ja) | 画像データ転送装置 | |
| JP3985451B2 (ja) | 画像処理装置および画像表示装置 | |
| JP2002182639A (ja) | 画像処理装置 | |
| US6047335A (en) | Video display device applied for a graphics accelerator | |
| US5239626A (en) | Display and drawing control system | |
| JPH04349496A (ja) | 画像処理装置及びその方式 | |
| JPH07311568A (ja) | 画像出力方法および装置 | |
| JP2004354747A (ja) | 画像表示装置 | |
| JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
| JP2820068B2 (ja) | 画像データ合成表示装置 | |
| JP3914454B2 (ja) | 表示制御装置 | |
| JP3431925B2 (ja) | 画像表示制御装置及びその方法 | |
| JPH10274974A (ja) | 画像表示制御装置 | |
| JP3643020B2 (ja) | データ転送方法およびその装置ならびにその装置を用いたデータ処理装置 | |
| JP3217551B2 (ja) | 静止画格納送出装置 | |
| JP2998417B2 (ja) | マルチメディア情報処理装置 |